KR100824101B1 - 자기 엘리먼트 및 자기 엘리먼트의 제공 방법 - Google Patents

자기 엘리먼트 및 자기 엘리먼트의 제공 방법 Download PDF

Info

Publication number
KR100824101B1
KR100824101B1 KR1020067019832A KR20067019832A KR100824101B1 KR 100824101 B1 KR100824101 B1 KR 100824101B1 KR 1020067019832 A KR1020067019832 A KR 1020067019832A KR 20067019832 A KR20067019832 A KR 20067019832A KR 100824101 B1 KR100824101 B1 KR 100824101B1
Authority
KR
South Korea
Prior art keywords
layer
pinning
providing
free
free layer
Prior art date
Application number
KR1020067019832A
Other languages
English (en)
Other versions
KR20060118013A (ko
Inventor
이밍 후아이
Original Assignee
그랜디스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그랜디스, 인코포레이티드 filed Critical 그랜디스, 인코포레이티드
Publication of KR20060118013A publication Critical patent/KR20060118013A/ko
Application granted granted Critical
Publication of KR100824101B1 publication Critical patent/KR100824101B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
    • H01F10/3231—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer
    • H01F10/3236—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer made of a noble metal, e.g.(Co/Pt) n multilayers having perpendicular anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 자기 메모리에 사용될 수 있는 자기 엘리먼트를 제공하기 위한 방법 및 시스템을 제공한다. 상기 방법 및 시스템은 제 1 피닝층, 절연 배리어층, 프리층, 전도성 비자기 스페이서 층, 및 제 2 피닝층을 제공하는 단계를 포함한다. 각각의 피닝층은 피닝층 연축을 갖는다. 상기 피닝층 연축의 적어도 일부분은 수직 방향에 있다. 상기 배리어 층은 상기 제 1 피닝층과 상기 프리층 사이에 위치한다. 상기 스페이서 층은 상기 프리층과 상기 제 2 피닝층 사이에 있다. 상기 프리층은 프리층 연축을 가지며, 그 적어도 일부분은 수직 방향에 있다. 또한, 상기 자기 엘리먼트는 기록 전류가 자기 엘리먼트를 통과할 때 스핀 전달로 인해 상기 프리층이 스위칭될 수 있도록 구성된다. 수직 자화(들) 때문에, 스핀 전달을 위한 기록 전류가 현저히 감소될 수 있다.

Description

자기 엘리먼트 및 자기 엘리먼트의 제공 방법{A MAGNETIC ELEMENT AND A METHOD FOR PROVIDING THE SAME}
본 발명은 자기(magnetic) 메모리 시스템들에 관한 것으로서, 특히 스핀 전달 유도 스위칭을 사용하고 자기 랜덤 액세스 메모리("MRAM")와 같은 자기 메모리에 사용될 수 있는, 수직 자화 층들을 갖는 자기 엘리먼트를 제공하기 위한 방법 및 시스템에 관한 것이다.
도 1a 및 도 1b는 종래의 자기 엘리먼트들(10, 10')을 도시한다. 종래의 자기 엘리먼트(10)는 스핀 밸브이고, 종래의 반강자성(AFM) 층(12), 종래의 피닝층(pinned layer)(14), 종래의 비자기(nonmagnetic) 스페이서층(16) 및 종래의 프리층(free layer)(18)을 포함한다. 시드층 또는 캡핑층과 같은 다른 층들(미도시)이 사용될 수도 있다. 종래의 피닝층(14)과 종래의 프리층(18)은 강자성이다. 따라서, 종래의 프리층(18)은 변화가능한 자화(19)를 갖는 것으로 도시된다. 종래의 비자기 스페이서층(16)은 전도성이다. AFM 층(12)은 피닝층(14)의 자화를 특정 방향으로 고정 또는 회전시키는데 사용된다. 프리층(18)의 자화는 통상적으로 외부 자기장에 응답하여 자유롭게 회전된다. 도 1b에 도시된 종래의 자기 엘리먼트(10')는 스핀 터널링 접합부이다. 종래의 스핀 터널링 접합부(10')의 부분들은 종 래의 스핀 밸브(10)와 유사하다. 따라서, 종래의 자기 엘리먼트(10')는 AFM 층(12'), 종래의 피닝층(14'), 종래의 절연 배리어층(16') 및 변화가능한 자화(19')를 갖는 종래의 프리층(18')을 포함한다. 종래의 배리어층(16')은 종래의 스핀 터널링 접합부(10')에서 전자들이 터널링되기에 충분하게 얇다.
각각 종래의 프리층(18, 18')과 종래의 피닝층(14, 14')의 자화(19, 19')의 방향들에 따라, 종래의 자기 엘리먼트(10, 10')의 저항은 각각 변화된다. 종래의 프리층(18, 18')의 자화(19, 19')가 종래의 피닝층(14, 14')의 자화에 평행할 때, 종래의 자기 엘리먼트(10, 10')의 저항은 낮다. 종래의 프리층(18, 18')의 자화(19, 19')가 종래의 피닝층(14, 14')의 자화에 역평행할 때, 종래의 자기 엘리먼트(10, 10')의 저항은 높다.
종래의 자기 엘리먼트(10, 10')의 저항을 감지하기 위해, 종래의 자기 엘리먼트(10, 10')를 통해 전류가 구동된다. 전류는 2가지 구성들 중 하나, 즉 동일 평면 전류("CIP") 및 평면에 수직인 전류("CPP")로 구동될 수 있다. CPP 구성에서, 전류는 종래의 자기 엘리먼트(10, 10')의 층들에 수직으로 구동된다(도 1a 또는 도 1b에 도시된 바와 같이 상부 또는 하부로). 전형적으로, 자기 랜덤 액세스 메모리(MRAM)와 같은 메모리 애플리케이션들에서, 종래의 자기 엘리먼트들(10, 10')은 CPP 구성으로 사용된다.
도 2는 수직 자화를 갖는 층들을 이용하는 종래의 다른 자기 엘리먼트(50)를 도시한다. 종래의 자기 엘리먼트(50)는 스핀 터널링 접합부이다. 자기 엘리먼트(50)는 메모리 셀에 사용될 수 있다. 자기 엘리먼트(50)는 자화(62)를 갖는 종래 의 피닝층(60), 배리어층(70), 및 자화(82)를 갖는 종래의 프리층(80)을 포함한다. 종래의 피닝층(60) 및 종래의 프리층(80)은 강자성이고 층들(60, 80)의 평면에 수직인 자화들(62, 82)을 각각 갖는다. 본 발명에서 사용되는 것처럼, 수직이란 자기 엘리먼트의 층들의 평면에 수직인 방향을 나타낸다.
종래의 프리층(80)은 Co와 같은 높은 스핀 분극 층(도 2에 별도로 도시되지 않음), 및 GdFeCo와 같은 희토류 전이 금속 합금층(도 2에 별도로 도시되지 않음)을 포함할 수 있다. 종래의 피닝층(60)은 Co와 같은 높은 스핀 분극 층(도 2에 별도로 도시되지 않음) 및 TbFeCo와 같은 희토류 전이 금속 합금층(도 2에 별도로 도시되지 않음)을 포함한다.
더 높은 밀도의 메모리 셀들을 갖는 자기 메모리들과 연관된 문제들 중 일부를 극복하기 위해, 자기 엘리먼트들(10, 10')에 대해 스핀 전달을 이용하는 것이 제안되었다. 특히, 스핀 전달은 종래의 프리층들(18, 18')의 자화들(19, 19')을 스위칭하는데 사용될 수 있다. 스핀 전달은 종래의 자기 엘리먼트(10')의 범주에서 기술되지만, 종래의 자기 엘리먼트(10)에도 동일하게 적용될 수 있다. 스핀 전달의 현재 기술은 이하의 문헌들에 상세히 기술된다: J.C. Slonczewski, "Current-driven Excitation of Magnetic Multilayers," Journal of Magnetism and Magnetic Materials, vol. 159, p.L1(1996); L. Berger, "Emission of Spin Waves by a Magnetic Multilayer Traversed by a Current," Phys. Rev. B, vol.54, p.9353(1996), 및 F.J. Albert, J.A. Katine과 R.A. Buhrman, "Spin-polarized Current Switching of a Co Thin Film Nanomagnet," Appl. Phys. Lett. vol.77, No.23, p.3809(2000). 따라서, 스핀 전달 현상의 이하의 설명은 현재의 기술을 기반으로 하며 본 발명의 범주를 제한하지 않는다.
스핀-분극 전류는 CPP 구성에서 스핀 터널링 접합부(10')와 같은 자기 다층을 이동할 때, 강자기층상에 입사하는 전자들의 스핀 각 운동량(angular momentum)의 일부분은 강자기층으로 전달될 수 있다. 특히, 종래의 프리층(18')상에 입사하는 전자들은 이들의 스핀 각 운동량의 일부분을 종래의 프리층(18')으로 전달할 수 있다. 결과적으로, 전류 밀도가 충분히 높고(약 107-108 A/cm2) 스핀 터널링 접합부의 측방향 치수들이 작은 경우(약 200nm 미만), 스핀-분극 전류는 종래의 프리층(18')의 자화(19') 방향을 스위칭할 수 있다. 또한, 스핀 전달이 종래의 프리층(18')의 자화(19') 방향을 스위칭할 수 있도록 하기 위해, 종래의 프리층(18')은 예를 들어 바람직하게는 Co에 대해 약 10nm 미만으로 충분히 얇아야 한다. 자화의 스핀 전달 기반 스위칭은 다른 스위칭 메커니즘들에 비해 우수하고 종래의 자기 엘리먼트(10/10')의 측방향 치수들이 수백 나노미터 범위에서 작을 때 관찰될 수 있다. 결과적으로, 스핀 전달은 더 작은 자기 엘리먼트들(10/10')을 갖는 보다 고밀도 자기 메모리들을 위해 적합할 수 있다.
스핀 전달의 현상은 종래의 스핀 터널링 접합부(10')의 종래의 프리층(18')의 자화 방향을 스위칭하는 외부 스위칭 필드를 선택적으로 또는 부가적으로 이용함으로써 CPP 구성에서 사용될 수 있다. 예를 들어, 종래의 프리층(18')의 자화(19')는 종래의 피닝층(14')의 자화에 평행한 방향으로 종래의 피닝층(14')의 자화 에 역평행한(antiparallel) 방향으로부터 스위칭될 수 있다. 전류는 종래의 프리층(18')으로부터 종래의 피닝층(14')으로 구동된다(종래의 피닝층(14')에서 종래의 프리층(18')으로 이동하는 전도 전자들). 따라서, 종래의 피닝층(14')으로부터 이동하는 다수(majority) 전자들은 종래의 피닝층(14')의 자화와 동일한 방향에서 분극화되는 스핀들을 갖는다. 이러한 전자들은 이들의 각 운동량의 충분한 부분을 종래의 프리층(18')으로 전달하여 종래의 피닝층(14')의 자화에 평행하게 종래의 프리층(18')의 자화(19')를 스위칭할 수 있다. 선택적으로, 프리층(18')의 자화는 종래의 피닝층(14')의 자화에 평행한 방향으로부터 종래의 피닝층(14')의 자화에 역평행하게 스위칭될 수 있다. 전류가 종래의 피닝층(14')으로부터 종래의 프리층(18')으로 구동될 때(대향 방향으로 이동하는 전도 전자들), 다수 전자들은 종래의 프리층(18')의 자화 방향으로 분극화되는 스핀들을 갖는다. 이러한 다수 전자들은 종래의 피닝층(14')에 의해 전달된다. 소수(minority) 전자들은 종래의 피닝층(14')으로부터 반사되고, 종래의 프리층(18')으로 리턴되며 종래의 피닝층(14')의 자화에 역평행하게 프리층(18')의 자화(19')를 스위칭하도록 충분한 양의 각 운동량을 전달할 수 있다.
스핀 전달이 작용하지만, 통상의 당업자는 스핀 전달을 이용하여 종래의 자기 엘리먼트들(10, 10')에 기록하는 것이 상대적으로 어려울 수 있다는 것을 용이하게 인식할 것이다. 특히, 약 107 A/cm2 보다 더 큰 상대적으로 높은 전류 밀도는 일반적으로 스핀 전달이 관찰될 수 있도록 하는데 요구되고 프리층(18, 18')의 자 화(19 또는 19')를 각각 스위칭하는데 유용하다. 높은 전류 밀도는 높은 바이어스 전류와 함께 작은 서브-마이크론 측방향 치수들을 갖는 종래의 자기 엘리먼트(10 또는 10')를 이용함으로써 통상적으로 달성된다. 예를 들어, 0.1㎛ × 0.2㎛ 크기의 측방향 치수들을 갖는 자기 엘리먼트에 대해, 약 2mA의 바이어스 전류가 통상적으로 사용된다. 프리층(18, 18')의 자화(19 또는 19')를 각각 스위칭하는데 요구되는 전류 밀도의 감소는 다양한 이유들 때문에 바람직하다. MRAM과 같은 자기 메모리 애플리케이션들을 위해, 적은 전력 소모와 작은 절연 트랜지스터 치수들이 바람직하다. 높은 전류 밀도는 더 많은 전력을 소모시킨다. 또한, 절연 트랜지스터는 각각의 자기 엘리먼트에 통상적으로 결합된다. 자기 엘리먼트를 통한 높은 전류 밀도는 절연 트랜지스터에 대해 더 많은 포화 전류를 요구한다. 포화 전류는 트랜지스터 크기에 비례한다. 따라서, 트랜지스터의 크기와 메모리 셀은 높은 전류 밀도에 의해 증가된다. 더 작은 메모리 셀들과 더 높은 밀도의 메모리들이 바람직하다. 이러한 목표들은 더 작은 트랜지스터의 사용에 의해 용이해진다. 따라서, 낮은 전력 소모와 높은 메모리 밀도의 목표들은 높은 전류 밀도를 사용하는 경우 달성하기가 어렵다. 또한, 자기 엘리먼트(10')에 대해, 절연 배리어 층(16')은 높은 전류 밀도들의 존재로 인해 유전체 파괴(breakdown)를 받을 수 있다. 따라서, 자기 엘리먼트(10')의 신뢰성에 악영향을 준다.
널리 보급된 스핀 전달 모델은 다음의 공개문헌에 주어진다: J.C. Slonczewski, "Current-Driven Excitation of Magnetic Multilayer," Journal of Magnetism and Magnetic Materials, vol. 159, p 159, L1-L5(1996). 자기 엘리먼 트들(10, 10')에 대해, 막 평면은 x-y 평면을 따른다. z-방향은 도 1b에서 상향하게(막 평면에 수직으로) 유도된다. 임계 스위칭 전류 밀도 Jc는 주어진 측방향 치수들에 대해 프리층의 자화 방향을 스위칭하는데 요구되는 전류이다. 프리층들(18, 18')의 각각의 자화(19, 19')를 위한 스위칭 전류 밀도는 다음과 같이 기술된다:
Figure 112006069497140-pct00001
여기서, α는 현상학적 Gilbert 댐핑을 나타내고;
t는 프리층(18 또는 18')의 두께이며;
MS는 프리층(18 또는 18')의 포화 자화이고;
Heff//는 동일평면(in-plane) 유효 필드이며;
g는 스핀 전달 스위칭의 효율성에 해당하고;
2πMS는 막 평면에 수직인 자화소거(demagnetization) 필드에 기인한다.
상기 동일평면 유효 필드는 동일평면 단축 필드, 외부 자기장, 쌍극 필드들, 및 교환 필드들을 포함한다. 자화소거 항목인 2πMS는 수천 Oe의 크기이고, 수백 Oe 크기인 동일평면 유효 필드 항목에 비해 더 크다. 따라서, 종래의 자기 엘리먼트들은 스위칭 메커니즘으로서 스핀 전달을 사용할 수 있지만, 스위칭 전류는 큰 값의 2πMS 항목으로 인해 높다. 상술한 이유들 때문에, 자기 메모리 애플리케이션에 대해 높은 스위칭 전류는 바람직하지 않다. 따라서, 높은 출력 신호를 제공하 는 동시에 낮은 스위칭 전류에서 스핀 전달을 이용하여 보다 용이하게 스위칭될 수 있는 자기 메모리 엘리먼트를 제공하기 위한 시스템 및 방법이 요구된다. 본 발명은 이러한 자기 메모리 엘리먼트를 위한 필요성을 해결한다.
본 발명은 자기 메모리에 사용될 수 있는 자기 엘리먼트를 제공하기 위한 방법 및 시스템을 제공한다. 상기 방법 및 시스템은 제 1 피닝층, 절연 배리어층, 프리층, 전도성 비자기 스페이서 층, 및 제 2 피닝층을 제공하는 단계를 포함한다. 각각의 피닝층은 피닝층 연축(easy axis)을 갖는다. 상기 피닝층 연축의 적어도 일부분은 수직 방향에 있다. 배리어는 제 1 피닝층과 프리층 사이에 위치된다. 스페이서층은 프리층과 제 2 피닝층 사이에 위치된다. 프리층은 프리층 연축을 갖고, 그 적어도 일부분은 수직 방향에 있다. 상기 자기 엘리먼트는 또한 기록 전류가 자기 엘리먼트를 통과할 때 스핀 전달로 인해 상기 프리층이 스위칭될 수 있도록 구성된다.
본 발명에 개시된 시스템 및 방법에 따라, 본 발명은 스핀 전달을 이용하여 감소된 전류에서 기록될 수 있는 자기 엘리먼트를 제공한다.
도 1a는 종래의 자기 엘리먼트인 스핀 밸브의 도면이다.
도 1b는 종래의 다른 자기 엘리먼트인 스핀 터널링 접합부의 도면이다.
도 2는 수직 자화를 갖는 종래의 다른 자기 엘리먼트를 도시한다.
도 3a는 수직 자화를 갖는 층들을 이용하는 본 발명에 따른 자기 엘리먼트의 제 1 실시예이다.
도 3b는 수직 자화를 갖는 층들을 이용하는 본 발명에 따른 자기 엘리먼트의 바람직한 제 1 실시예이다.
도 4는 수직 자화를 갖는 층들을 이용하는 본 발명에 따른 자기 엘리먼트의 바람직한 제 2 실시예이다.
도 5는 본 발명에 따른 수직 자화를 갖는 층들을 이용하는 자기 메모리를 제공하기 위한 방법의 일 실시예를 도시하는 상위-레벨 흐름도이다.
본 발명은 MRAM과 같은 자기 메모리들 및 자기 엘리먼트들의 개선에 관한 것이다. 이하의 상세한 설명은 통상의 당업자가 본 발명을 제조하고 사용할 수 있도록 기재되며 특허출원 및 그 요구조건들의 범주내에서 제공된다. 바람직한 실시예들에 대한 다양한 변형들은 통상의 당업자에게 명백할 것이며 본 발명의 기본 원리들은 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 나타낸 실시예들로 제한되지 않으며, 본 발명에 기재된 원리들과 특징들과 일치하는 가장 넓은 범주를 따른다.
본 발명은 자기 메모리에 사용될 수 있는 자기 엘리먼트를 제공하기 위한 방법 및 시스템을 제공한다. 상기 방법 및 시스템은 제 1 피닝층, 절연 배리어층, 프리층, 전도성 비자기 스페이서 층, 및 제 2 피닝층을 제공하는 단계를 포함한다. 각각의 피닝층은 피닝층 연축을 갖는다. 상기 피닝층 연축의 적어도 일부분은 수직 방향에 있다. 상기 배리어 층은 상기 제 1 피닝층과 상기 프리층 사이에 위치 한다. 상기 스페이서 층은 상기 프리층과 상기 제 2 피닝층 사이에 있다. 상기 프리층은 프리층 연축을 가지며, 그 적어도 일부분은 수직 방향에 있다. 또한, 상기 자기 엘리먼트는 기록 전류가 자기 엘리먼트를 통과할 때 스핀 전달로 인해 프리층이 스위칭될 수 있도록 구성된다. 수직 자화(들)로 인해, 스핀 전달을 위한 스위칭 전류가 감소될 수 있다.
본 발명은 특정 컴포넌트들을 갖는 특정 자기 메모리와 특정 자기 엘리먼트의 관점에서 기술될 것이다. 그러나, 통상의 당업자는 이러한 방법 및 시스템이 상이한 및/또는 부가적인 컴포넌트들을 갖는 다른 자기 메모리 엘리먼트들, 및/또는 본 발명과 일치하는 상이한 및/또는 다른 특징들을 갖는 다른 자기 메모리들에 대해 효과적으로 작용할 것이라는 것을 용이하게 인식할 것이다. 본 발명은 또한 스핀 전달 현상의 전류 이해의 범주에서 기술된다. 결과적으로, 통상의 당업자는 방법 및 시스템의 동작의 이론적 이해들은 스핀 전달의 전류 이해를 기반으로 이루어진다는 것을 용이하게 인식할 것이다. 통상의 당업자는 상기 방법 및 시스템이 기판에 대해 특정 관계를 갖는 구조물의 범주에서 기술된다는 것 또한 용이하게 인식할 것이다. 그러나, 통상의 당업자는 상기 방법 및 시스템이 다른 구조물들과 일치한다는 것을 용이하게 인식할 것이다. 또한, 상기 방법 및 시스템은 종합적 및/또는 심플한 특정 층들의 범주에서 기술된다. 그러나, 통상의 당업자는 층들이 다른 구조를 가질 수 있다는 것을 용이하게 인식할 것이다. 더욱이, 특정 컴포넌트들은 강자기인 것으로 기술된다. 그러나, 본 발명에서 사용되는 바와 같이, 강자기란 용어는 페리자성 또는 이와 유사한 구조물들을 포함할 수 있다. 따라서, 본 발명에서 사용되는 것처럼, "강자기"란 용어는 이에 제한됨이 없이 강자성체들 및 페리자성체들을 포함한다. 본 발명은 또한 단일 엘리먼트들 라인들의 범주에서 기술된다. 그러나, 통상의 당업자는 본 발명이 다중 엘리먼트들, 비트 라인들, 및 워드 라인들을 갖는 자기 메모리들의 사용에 부합된다는 것을 용이하게 인식할 것이다.
본 발명에 따른 방법 및 시스템을 보다 특정하게 도시하기 위해 수직 자화를 갖는 층들을 이용하는 본 발명에 따른 자기 엘리먼트(100)의 일 실시예를 도시하는 도 3a를 참조한다. 자기 엘리먼트(100)는 MRAM과 같은 자기 메모리에서 사용되는 것이 바람직하다. 따라서, 자기 엘리먼트(100)는 절연 트랜지스터(미도시)를 포함하는 메모리 셀 뿐만 아니라 자기 메모리들의 다른 구성들에서 사용될 수도 있다. 도시된 층들과 더불어, 자기 엘리먼트(100)는 AFM 층(들)(미도시), 시드층(들)(미도시), 및/또는 캡핑층(들)(미도시)과 같은 다른 층들을 포함할 수 있다.
자기 엘리먼트(100)는 피닝층(110), 바람직하게는 Al2O3인 절연 배리어층(120), 프리층(130), 비자기 스페이서 층(140) 및 피닝층(150)을 포함한다. 비자기 스페이서 층(140)은 전도성이고 바람직하게는 Cu 이다. 절연 배리어층(120)은 프리층(130)과 피닝층(110) 사이에서 전하 캐리어들이 터널링할 수 있도록 구성된다. 자기 엘리먼트(100)는 스핀 터널링 접합부(102) 및 스핀 밸브부(104)를 포함하는 것으로 고려될 수 있다. 스핀 터널링 접합부(102)는 피닝층(110), 절연 배리어층(120), 및 프리층(130)을 포함한다. 상기 스핀 밸브부는 프리층(130), 비자기 스페이서 층(140), 및 피닝층(150)을 포함한다. 따라서, 스핀 밸브부(104) 및 스핀 터널링 접합부(102)는 프리층(130)을 공유한다. 또한, 자기 엘리먼트(100)는 프리층(130)이 스핀 전달을 이용하여 기록될 수 있도록 구성된다.
피닝층들(110, 150) 및/또는 프리층(130)은 이들의 자화들(112, 152 및/또는 132)가 각각 층들(110, 150 및/또는 130)의 평면에 각각 수직인 자화의 적어도 일부분과 안정할 수 있도록 구성된다. 바람직하게는, 도 3a에 도시된 것처럼, 피닝층들(110, 150) 및 프리층(130)은 층들(110, 150, 130)의 평면에 각각 실질적으로 수직으로 안정할 수 있는 자화들(112, 152, 132)을 각각 갖는다. 달리 말하면, 프리층(130)의 연축의 적어도 일부분과 바람직하게는 피닝층들(110, 150)이 층들(130, 110, 150)의 평면에 각각 수직이다. 본 발명에 사용되는 것처럼, 수직이란 자기 엘리먼트의 층들의 평면에 수직인 방향을 나타낸다. 또한, 자화들(112, 152, 132) 및 피닝층들(110, 150)과 프리층(130)의 연축들은 각각 본 발명에서 수직인 것으로 기술된다. 그러나, 통상의 당업자는 층들(110, 130, 150)이 이들의 자화들(112, 132, 153)의 일부분과 동일평면의 연축들을 가질 수 있음을 용이하게 인식할 것이다. 피닝층들(110, 150) 및/또는 프리층(130)의 자화들(112, 152, 132)은 피닝층들(110, 150) 및/또는 프리층(130)이 수직 이방성을 갖기 때문에 수직인 것이 바람직하다. 예를 들어, 피닝층들(110, 150) 및/또는 프리층(130)의 수직 단축 이방성은 계면(또는 표면) 이방성 및/또는 자기-탄성 에너지의 효과들로 인해 기인될 수 있다.
프리층(130)의 자화(132) 및 연축은 수직인 것이 바람직하다. 일 실시예에 서, 프리층(130)은 적어도 하나의 강자기층(도 3a에 별도로 도시되지 않음), 및 희토류 전이 금속 합금층(도 3a에 별도로 도시되지 않음)을 포함한다. 바람직한 실시예에서, 희토류 전이 금속 합금층은 스페이서층(140)과 배리어층(120)에 보다 인접한 2개의 강자기층들 사이에 삽입된다. 프리층(130)의 강자기층(들)은 Co, Ni, Fe, 이들의 합금들, 또는 CoX, CoFeX 또는 CoNiFeX를 포함하며, X는 바람직하게는 5 내지 60원자%인 Cu, B, Ru, Re, Rh, Pt 및 Pd이다. 또한, 강자기층의 두께는 5 내지 50Å인 것이 바람직하다. 희토류 전이 금속 합금층은 낮은 보자력을 갖는 GdFe, GdCoFe인 것이 바람직하다. 바람직한 실시예에서, 희토류 전이 금속 합금층의 보자력은 50 내지 300 Oe이고, 희토류 전이 금속 합금층의 두께는 300 내지 500Å이다. 희토류 전이 금속 합금들은 또한 낮은 자화 및 수직 연축을 갖는 비정질 막들이다. 결과적으로, 이러한 희토류 전이 금속 막들이 실온에서 증착될 때, 프리층(130)은 수직 연축을 갖는다. 특히, 희토류 원자들의 스핀들은 전이 금속들 원자들의 스핀들과 반강자성으로 결합된다. 희토류 전이 금속 합금층과 강자기층의 적절한 두께에서, GdCoFe와 같은 희토류 전이 금속 합금층은 또한 교환 커플링을 통해 인접한 강자기층(들)의 수직 자화를 가능하게 한다. 더욱이, 이러한 희토류 전이 금속 합금층들의 포화 자화는 희토류 및 전이 금속의 조성 비율을 가변시킴으로써 제로에서 150 emu/cm3로 조절될 수 있다.
다른 실시예에서, 프리층(130)은 다층 구조물일 수 있다. 예를 들어, 이러한 일 실시예에서, 프리층(130)은 5 내지 10Å의 Co 및 15 내지 25Å의 Pt의 반복 되는 이중층일 수 있다. 예를 들어, 이러한 이중층은 3 내지 6번 반복되는 것이 바람직하다. 유사하게, 프리층(130)은 5 내지 10Å의 CoCr 및 15 내지 25Å의 Pt의 반복되는 이중층일 수 있다. 이러한 이중층은 3 내지 6번 반복되는 것이 바람직하다. 또 다른 실시예에서, 프리층(130)은 합성 구조물일 수 있다. 예를 들어, 프리층(130)은 (Co/Pt)n/Co의 층 및 (Co/Pt)n/Co의 층 사이에 삽입되는 Ru 층을 포함할 수 있고, 여기서 n은 특정 이중층이 n번 반복되는 것을 나타낸다. 바람직한 실시예에서, n은 3, 4, 5 또는 6이다. 다른 유사한 실시예에서, 프리층(130)은 (CoCr/Pt)n/CoCr의 층 및 (CoCr/Pt)n/CoCr의 층 사이에 삽입되는 Ru 층을 포함할 수 있고, 여기서 n은 특정 이중층이 n번 반복되는 것을 나타낸다. 바람직한 실시예에서, n은 3, 4, 5 또는 6이다. (Co/Pt)n, (CoFe/Pt)n, 및 (CoCr/Pt)n 다층들(n은 3 내지 6)은 (강자기층/Pt) 계면들로부터 발생하는 수직 이방성 때문에 수직 단축 자기 이방성을 나타낸다. 상기 구조물들이 바람직하지만, 수직 자화(132)를 갖는 프리층(130)을 형성하는 다른 구조물들이 이용될 수 있다.
피닝층들(110, 150)은 수직 자화들(112, 152)을 각각 갖고 수직 이방성으로 인한 수직 연축들을 갖는다. 일 실시예에서, 피닝층들(110, 150)은 각각 강자기층(도 3a에 별도로 도시되지 않음)을 포함하고, 희토류 전이 금속 합금층(도 3a에 별도로 도시되지 않음)을 포함한다. 바람직한 실시예에서, 강자기층은 스페이서층들(120, 140)에 더 근접한다. 피닝층들(110, 150)의 강자기층들은 바람직하게는 Co, Ni, Fe, 이들의 합금들, 또는 CoX, CoFeX 또는 CoNiFeX를 포함하고, X는 바람직하게는 5 내지 60원자%인 Cu, B, Ru, Re, Rh, Pt, 및 Pd이다. 또한, 강자기층들의 두께들은 5 내지 50Å인 것이 바람직하다. 희토류 전이 금속 합금들은 낮은 자화와 수직 연축을 갖는 비정질 막들이다. 결과적으로, 이러한 희토류 전이 금속 막들이 실온에서 증착되는 경우 및 강자기층들과 희토류 전이 금속 합금 막들이 적정 두께들을 갖는 경우, 피닝층들(110, 150)은 수직 연축들을 갖는다. 특히, 희토류 원자들의 스핀들은 전이 금속들 원자들의 스핀들과 반강자성으로 결합된다. TdCoFe와 같은 희토류 전이 금속 합금층들은 교환 커플링을 통해 인접한 강자기층들의 수직 자화를 가능하게 한다. 피닝층들(110, 150)을 위한 희토류 전이 금속 합금층들은 높은 보자력들을 갖는 TbFe 및/또는 TbCoFe인 것이 바람직하다. 높은 보자력은 적어도 1000 Oe의 보자력이다. 예를 들어, TbCoFe 층은 일반적으로 2000 Oe를 초과하는 보자력을 갖는다. 바람직한 실시예에서, 희토류 전이 금속 합금층의 보자력은 kOe 보다 더 크고, 희토류 전이 금속 합금층의 두께는 200 내지 500Å이다.
다른 실시예에서, 피닝층들(110, 150)은 각각 다층 구조물일 수 있다. 예를 들어, 이러한 일 실시예에서, 피닝층(110, 150)은 AFM 물질, 5 내지 10Å의 Co 및 15 내지 25Å의 Pt의 반복되는 AFM 물질상의 이중층, 및 상기 이중층상의 Co 층으로 이루어진 다층일 수 있다. 예를 들어, 이러한 이중층은 3번 내지 6번 반복되는 것이 바람직하다. 유사하게, 피닝층(110 및/또는 150)은 AFM 물질, 5 내지 10Å의 CoCr 및 15 내지 25Å의 Pt의 반복되는 AFM 물질상의 이중층, 및 상기 이중층상의 CoCr 층일 수 있다. 상기한 이중층은 3번 내지 6번 반복되는 것이 바람직하다. 이러한 실시예들에서, AFM 물질은 IrMn 또는 PtMn인 것이 바람직하다. 또 다른 실 시예에서, 피닝층(110 및/또는 150)은 합성 구조물일 수 있다. 예를 들어, 피닝층(110 및/또는 150)은 AFM 층 이후, (Co/Pt)n/Co 층 및 (Co/Pt)n/Co 층 사이에 삽입된 Ru 층을 포함하는 구조물을 포함할 수 있다. 바람직한 실시예에서, n은 3, 4, 5 또는 6이다. 다른 유사한 실시예에서, 피닝층(110 및/또는 150)은 AFM 층 이후, (CoCr/Pt)n/CoCr 층 및 (CoCr/Pt)n/CoCr 층 사이에 삽입된 Ru 층을 포함하는 구조물을 포함할 수 있으며, 여기서 n은 특정 이중층이 n번 반복되는 것을 나타낸다. 바람직한 실시예에서, n은 3, 4, 5 또는 6이다. 상기 (Co/Pt)n, (CoFe/Pt)n, 및 (CoCr/Pt) 다층들(n은 3 내지 6)은 (강자기층/Pt) 계면들로부터 발생하는 수직 이방성 때문에 수직 단축 자기 이방성을 나타낸다. 상기 구조물들이 바람직하지만, 수직 자화들(112, 152)를 갖는 피닝들층(110 및/또는 150)을 형성하는 다른 구조물들이 이용될 수 있다.
동작시, 피닝층들(110, 150) 및 프리층(130)의 수직 이방성, 이들의 연축들, 및 결과적인 자화들(112, 152, 132)의 안정한 상태들은 각각 적어도 부분적으로 및 바람직하게는 실질적으로 수직이다. 수직 이방성은 스핀 전달을 이용하는 프리층(130)의 자화(132)의 스위칭 방향을 위해 더 낮은 스위칭 전류 밀도를 형성한다. 일반적으로, 수직(층의 평면으로부터)의 현저한 이방성을 갖는 막을 위해, 수직 이방성 필드
Figure 112006069497140-pct00002
(평면에 수직으로 작용하는 4πM을 포함함)는 Heff//(평면에 단축으로 작용하는) 보다 현저하게 더 크다. 결과적으로, 상이한 평면(out-of-plane)의 막은 바람직한 방향의 자화가 된다. 그 다음, 스위칭 전류 밀도는 다음과 같이 표 현될 수 있다:
Figure 112006069497140-pct00003
여기서,
Figure 112006069497140-pct00004
는 수직 단축 이방성 필드이다.
수직 단축 이방성 필드는 계면(또는 표면) 이방성 및/또는 자기-탄성 에너지의 효과로 인해 기인될 수 있다.
Figure 112006069497140-pct00005
의 사인은 2πMs의 항목과 반대이다.
Figure 112006069497140-pct00006
의 절대값은 상이한 평면(수직)의 현저한 이방성을 갖는 막의 경우에 대해 2πMs의 절대값 보다 더 크다. 결과적으로, 이러한 층들(프리층(130) 또는 피닝층들(110, 150)과 같이)의 자화들(자화들(132, 112, 152)과 같이)의 안정한 상태는 수직인 것이 바람직하다. 더욱이,
Figure 112006069497140-pct00007
의 항의 값 및 이에 따른 스위칭 전류 밀도 JC는 프리층(130)의 수직 이방성의
Figure 112006069497140-pct00008
의 최적화를 통해 감소될 수 있다. 더욱이, 식 (2)로부터 알 수 있는 것처럼, 프리층(130)의 자화(Ms)의 감소는 JC가 Ms2에 비례하기 때문에 JC를 감소시키는 효율적인 방법이다.
따라서, 프리층(130)을 이용하여, 및 바람직한 실시예에서, 수직 이방성들, 수직 연축들, 및 이에 따른 수직 자화들을 갖는 피닝층들(110, 150)을 이용하여, 자기 엘리먼트(100)를 위한 스위칭 전류 밀도가 감소될 수 있다. 더욱이, 스위칭 전류 밀도는 예를 들어 프리층(130)에 대해 적절한 물질(들)을 선택함으로써, 프리층(130)의 포화 자화 Ms를 낮춤으로써 추가적으로 감소될 수 있다. 따라서, 자기 엘리먼트(100)는 스핀 전달을 이용하여 보다 용이하게 기록될 수 있다. 또한, 프리층(130)과 피닝층들(110, 150)의 안정한 수직 자화들(132, 112, 152)은 각각 전술한 물질들을 이용하여 달성될 수 있다. 결과적으로, 안정한 수직 자화들은 예를들어 0.1㎛×0.1㎛의 깊은 서브마이크론 자기 엘리먼트에서 달성된다. 이것은 자화 컬링(curling)을 최소화하고 안정한 자화를 달성하기 위해 높은 종횡비를 통상적으로 요구하는 동일평면 자화 막들과 대조적이다. 이러한 높은 종횡비는 크기 감소를 제한하고 이러한 자기 엘리먼트들을 이용하는 메모리들에 대한 밀도 증가를 제한할 수 있다. 따라서, 자기 엘리먼트(100)는 고밀도 메모리들에서 사용될 수 있다. 더욱이, 프리층(130)의 보자력은 수직 이방성의 차이
Figure 112006069497140-pct00009
에 의해 주로 결정되기 때문에, 자기 엘리먼트(100)의 측방향 치수들에 민감하지 않다. 결과적으로, 메모리에서 자기 엘리먼트들(100)의 패터닝에서 변화들로 인한 보자력들의 분포는 감소되거나 제거될 수 있다. 또한, 강자기층, 및 피닝층들(110, 150)에 대한 희토류 전이 금속 합금층 조합을 이용할 때, 피닝층들(110, 150)은 작은 네트 자화를 가질 수 있다. 결과적으로, 피닝층들(110, 150)로 인한 정자기장은 실질적으로 감소되거나 제거될 수 있다. 결과적으로, 피닝층들(110, 150)과 프리층(130) 사이의 정자기 결합으로 인한 자기저항 곡선에서 오프셋(offset)이 감소될 수 있다. 따라서, 스핀 전달 기록 동작의 신뢰성이 개선된다. 더욱이, 자기 엘리먼트(100)는 제조하기에 보다 간단할 수 있다. 많은 실시예들에서, 수직 자화 프리층(130)과 피닝층들(110, 150)은 마그네트론 스퍼터링과 같은 물리적 기상 증착을 이용하여 증착될 수 있다.
도 3b는 수직 자화를 갖는 층들을 이용하는 본 발명에 따른 자기 엘리먼트(200)의 바람직한 제 1 실시예를 도시한다. 자기 엘리먼트(200)는 MRAM과 같은 자기 메모리에서 사용되는 것이 바람직하다. 따라서, 자기 엘리먼트(200)는 다른 구성들의 자기 메모리들 뿐만 아니라 절연 트랜지스터(미도시)를 포함하는 메모리 셀에서 사용될 수 있다. 도시된 층들과 더불어, 자기 엘리먼트(200)는 AFM 층(들)(미도시), 시드층(들)(미도시), 및/또는 캡핑층(들)(미도시)과 같은 다른 층들을 포함할 수 있다. 자기 엘리먼트(200)는 스핀 터널링 접합부(202) 및 스핀 밸브부(204)를 포함하는 것으로 고려될 수 있다. 자기 엘리먼트(200)는 피닝층(210), 바람직하게는 Al2O3인 절연 배리어층(220), 프리층(230), 비자기 스페이서 층(240), 및 피닝층(250)을 포함한다. 비자기 스페이서 층(240)은 전도성이고 바람직하게는 Cu이다. 절연 배리어층(220)은 프리층(230)과 피닝층(210) 사이에서 전하 캐리어들이 터널링될 수 있도록 구성된다. 따라서, 스핀 터널링 접합부(202)는 피닝층(210), 절연 배리어층(220), 및 프리층(230)을 포함한다. 스핀 밸브부(204)는 프리층(230), 비자기 스페이서층(240), 및 피닝층(250)을 포함한다. 따라서, 스핀 밸브부(204) 및 스핀 터널링 접합부(202)는 프리층(230)을 공유한다. 층들(210, 220, 230, 240, 250)은 도 3a에 도시된 자기 엘리먼트(100)의 층들(110, 120, 130, 140, 150)과 유사하다. 따라서, 스핀 터널링 접합부(202)는 스핀 터널링 접합부(102)와 유사하다. 유사하게, 스핀 밸브(204)는 스핀 밸브(104)와 유사하다. 더 욱이, 자기 엘리먼트(200)는 프리층(230)이 스핀 전달을 이용하여 기록될 수 있도록 구성된다.
피닝층(210)은 수직 연축을 갖는 것이 바람직하므로, 그 수직 이방성으로 인해 수직 자화를 갖는다. 바람직한 실시예에서, 피닝층(210)은 희토류 전이 금속층(212)을 포함하고, 그 상부는 2개의 자기층들(214, 218) 사이에 삽입된 비자기 전도층(216)을 포함하는 다층 구조물이다. 바람직한 실시예에서, 희토류 전이 금속층(212)은 300Å의 TbFeCo를 포함한다. 또한, 바람직한 실시예에서, 강자기층들(214, 218)은 20Å의 CoFe를 포함한다. 희토류 전이 금속층(212)과 강자기층(214) 사이의 상호작용 때문에, 피닝층(210)은 수직 연축 및 이에 따른 수직 자화를 갖는다.
프리층(230)은 수직 연축을 갖고 그 수직 이방성으로 인한 수직 자화를 갖는 것이 바람직하다. 일 실시예에서, 프리층(230)은 희토류 전이 금속층(234)에 의해 분리된 2개의 강자기층들(232, 236)을 포함한다. 이러한 일 실시예에서, 강자기층들(232, 236)은 5 내지 10Å의 Co, Ni, Fe, 이들의 합금들, 또는 CoX, CoFeX 또는 CoNiFeX를 각각 포함하는 것이 바람직하고, X는 5 내지 60원자%인 Cu, B, Ru, Re, Rh, Pt, 및 Pd인 것이 바람직하다. 이러한 실시예에서, 희토류 전이 금속층(234)은 낮은 보자력과 낮은 자화를 갖도록 조정되는 500Å의 GdFeCo인 것이 바람직하다. 선택적 실시예에서, 희토류 전이 금속층(234)은 생략될 수 있다. 이 경우, 층(232)는 CoFe인 것이 바람직하고 층(236)은 n번 반복되는 Pt/CoFe의 이중층인 것이 바람직하며, 여기서 n은 정수이다. 이러한 실시예들에서, 프리층(230)은 수직 이방성, 이에 따른 수직 연축, 및 희토류 전이 금속 합금층(234)과 강자기층들(232, 234) 사이의 상호작용으로 인한 또는 강자기층과 Pt 층 사이의 계면으로 인한 수직 자화를 갖는다.
피닝층(250)은 수직 연축 및 이에 따라 그 수직 이방성으로 인한 수직 자화를 갖는다. 바람직한 실시예에서, 피닝층(250)은 강자기층(252)상에 희토류 전이 금속층(254)을 포함한다. 바람직한 실시예에서, 희토류 전이 금속층(254)은 300Å의 TbFeCo를 포함한다. 또한, 바람직한 실시예에서, 강자기층(252)은 20Å의 CoFe를 포함한다. 희토류 전이 금속층(254)과 강자기층(252) 사이의 상호작용 때문에, 피닝층(250)은 수직 연축 및 이에 따른 수직 자화를 갖는다. 도시된 실시예에서, 프리층(230)에 가장 인접한 피닝층(210)의 일부분의 자화 방향은 프리층(230)에 가장 인접한 피닝층(250)의 일부분의 자화 방향과 반대이다. 달리 말하면, 강자기층(218)은 강자기층(252)의 자화가 피닝되는 방향과 반대 방향으로 피닝되는 자화를 갖는 것이 바람직하다. 따라서, 피닝층들(210, 250)의 자화들이 프리층(230)에 대해 비대칭인 것으로 고려될 수 있다.
프리층(230)의 수직 이방성 때문에, 자기 엘리먼트(200)는 이에 제한됨이 없이, 더 낮은 스위칭 전류 밀도, 높은 종횡비를 요구하지 않으면서 깊은 서브마이크론 영역에서도 안정한 수직 자화들, 프리층(230)의 보자력들의 감소된 분포, 자기저항 곡선의 감소된 오프셋, 및 스핀 전달을 이용하는 기록의 부수적인 개선된 신뢰성을 포함하는 자기 엘리먼트(100)의 장점들을 공유하는 것이 바람직하다. 더욱이, 자기 엘리먼트(200)는 수직 자화 프리층(230)과 피닝층들(210, 250)이 마그네 트론 스퍼터링과 같은 물리적 기상 증착을 이용하여 증착될 수 있다는 점에서 간단히 제조될 수 있다. 또한, 스핀 터널링 접합부(202)의 배리어층(220)의 저항성과 피닝층(210)의 터널링 자기저항이 더 높기 때문에 더 높은 신호가 달성될 수 있다. 또한, 피닝층들(210, 250)의 방향들은 상술한 바와 같이 비대칭적이면, 자기 엘리먼트(200)의 스핀 터널링 접합부(202) 및 스핀 밸브부(204)는 스핀 전달을 이용하는 프리층(230)의 스위칭에 기여한다. 결과적으로, 자기 엘리먼트(200)의 더 낮은 스위칭 전류 밀도가 달성될 수 있다.
도 4는 수직 자화를 갖는 층들을 이용하는 본 발명에 따른 자기 엘리먼트(300)의 바람직한 제 2 실시예이다. 도시된 층들과 더불어, 자기 엘리먼트(300)는 시드층(들)(미도시) 및/또는 캡핑층(들)(미도시)과 같은 다른 층들을 포함할 수 있다. 자기 엘리먼트(300)의 컴포넌트들은 자기 엘리먼트(200)와 유사하다. 결과적으로, 자기 엘리먼트(300)의 이러한 컴포넌트들은 유사하게 분류된다. 예를 들어, 자기 엘리먼트(300)는 도 3b에 도시된 자기 엘리먼트(200)의 스핀 터널링 접합부(202)와 스핀 밸브부(204)와 유사한 스핀 터널링 접합부(302)와 스핀 밸브부(304)를 포함하는 것으로 고려될 수 있다.
자기 엘리먼트(300)는 AFM 층(306), 피닝층(310), 바람직하게는 Al2O3인 절연 배리어층(320), 프리층(330), 바람직하게는 Cu인 비자기 스페이서 층(340), 피닝층(350), AFM 층(360)을 포함한다. AFM 층들(306, 360)은 IrMn인 것이 바람직하지만, 다른 AFM 물질들을 포함할 수 있다. 따라서, 스핀 터널링 접합부(302)는 AFM 층(306), 피닝층(310), 바람직하게는 Al2O3인 절연 배리어 층(320), 및 프리층(330)을 포함한다. 스핀 밸브부(304)는 프리층(330), 바람직하게는 Cu인 비자기 스페이서 층(340), 피닝층(350), 및 AFM 층(360)을 포함한다. 따라서, 스핀 터널링 접합부(302)는 자기 엘리먼트(100)의 스핀 터널링 접합부(102)와 유사한 것이 바람직하다. 스핀 밸브부(304)는 자기 엘리먼트(100)의 스핀 밸브부(104)와 유사한 것이 바람직하다. 따라서, 자기 엘리먼트(300)는 자기 엘리먼트들(100, 200)의 많은 장점들을 공유한다.
피닝층(310)은 수직 연축 및 이에 따라 그 수직 이방성으로 인한 수직 자화를 갖는다. 바람직한 실시예에서, 피닝층(310)은 CoFe 층과 조합되어 n번 반복되는 CoFe/Pt의 이중층을 포함한다. 바람직한 실시예에서, 정수 n은 3 내지 6이다. 강자기 CoFe 층과 Pt 층 사이의 계면들 때문에, 피닝층(310)은 수직 이방성, 수직 연축, 및 이에 따른 수직 자화를 갖는다.
프리층(330)은 수직 연축 및 그 수직 이방성으로 인한 수직 자화를 갖는 것이 바람직하다. 일 실시예에서, 프리층(330)은 희토류 전이 금속 합금층(334)에 의해 분리된 2개의 강자기층들(332, 336)을 포함한다. 이러한 실시예에서, 강자기층들(332, 336)은 각각 5 내지 10Å의 Co, Ni, Fe, 이들의 합금들, 또는 CoX, CoFeX 또는 CoNiFeX를 포함하는 것이 바람직하고, X는 바람직하게는 5 내지 60원자%인 Cu, B, Pt, Ru, Re, Rh 및 Pd이다. 이러한 실시예에서, 희토류 전이 금속 합금층(334)은 낮은 보자력과 낮은 자화를 갖도록 조정된 300 내지 500Å의 GdFeCo인 것이 바람직하다. 선택적 실시예에서, 희토류 전이 금속 합금층(334)은 생략될 수 있다. 이 경우, 층(332)은 CoFe인 것이 바람직하고, 층(336)은 n번 반복되는 Pt/Co/Fe의 이중층인 것이 바람직하며, 여기서 n은 정수이다. 이러한 실시예들에서, 프리층(330)은 수직 이방성과 이에 따른 수직 연축을 가지며, 희토류 전이 금속 합금층(334)과 강자기층들(332, 336) 사이의 상호작용 또는 강자기층과 Pt 층 사이의 계면으로 인해 수직 자화를 갖는다.
피닝층(350)은 수직 연축과 이에 따른 그 수직 이방성으로 인한 수직 자화를 갖는 것이 바람직하다. 바람직한 실시예에서, 피닝층(350)은 Ru 층(354)에 의해 분리된 CoFe 층과 조합되어 n번 반복되는 CoFe/Pt의 2개의 이중층들(352, 356)의 다층 구조물을 포함한다. 바람직한 실시예에서, 정수 n은 3 내지 6이다. 층들(352, 356)의 강자기 CoFe 층과 Pt 층 사이의 계면들 때문에, 피닝층(350)은 수직 이방성, 수직 연축, 및 이에 따른 수직 자화를 갖는다.
도시된 실시예에서, 프리층(330)에 가장 인접한 피닝층(310)의 일부분의 자화 방향은 프리층(330)에 가장 인접한 피닝층(350)의 일부분의 자화 방향과 반대이다. 달리 말하면, 피닝층(310)은 이중층(352)의 자화가 피닝되는 방향과 반대 방향으로 피닝되는 자화를 갖는 것이 바람직하다. 따라서, 피닝층들(310, 350)의 자화들이 프리층(330)에 대해 비대칭인 것으로 고려될 수 있다.
프리층(330)의 수직 이방성 때문에, 자기 엘리먼트(300)는 이에 제한됨이 없이, 더 낮은 스위칭 전류 밀도, 높은 종횡비를 요구하지 않으면서 깊은 서브마이크론 영역에서도 안정한 수직 자화들, 프리층(230)의 보자력들의 감소된 분포, 자기 저항 곡선의 감소된 오프셋, 및 스핀 전달을 이용하는 기록의 부수적인 개선된 신뢰성을 포함하는 자기 엘리먼트(100)의 장점들을 공유하는 것이 바람직하다. 더욱이, 자기 엘리먼트(300)는 수직 자화 프리층(330)과 피닝층들(310, 350)이 마그네트론 스퍼터링과 같은 물리적 기상 증착을 이용하여 증착될 수 있다는 점에서 간단히 제조될 수 있다. 또한, 스핀 터널링 접합부(302)의 배리어층(320)의 저항성과 스핀 터널링 접합부(302)의 터널링 자기저항이 더 높기 때문에 더 높은 신호가 달성될 수 있다. 또한, 피닝층들(310, 350)의 방향들이 상술한 바와 같이 비대칭적이면, 자기 엘리먼트(300)의 스핀 터널링 접합부(302) 및 스핀 밸브부(304)는 스핀 전달을 이용하는 프리층(330)의 스위칭에 기여한다. 결과적으로, 자기 엘리먼트(300)의 더 낮은 스위칭 전류 밀도가 달성될 수 있다.
도 5는 본 발명에 따른 수직 자화 자기 메모리를 제공하기 위한 방법(400)의 일 실시예를 도시하는 상위-레벨 흐름도이다. 통상의 당업자는 명백히 많은 단계들이 생략되었음을 용이하게 인식할 것이다. 수직 이방성, 수직 연축 및 이에 따른 수직 자화를 갖는 피닝층이 단계 402를 통해 제공된다. 바람직한 실시예에서, 단계 402는 물리적 기상 증착 기술들을 이용하여 피닝층을 증착하는 단계를 포함한다. 스페이서층이 단계 404를 통해 제공된다. 스페이서층은 비자기이고 절연 배리어층 또는 전도층일 수 있다. 수직 이방성, 수직 연축 및 이에 따른 수직 자화를 갖는 프리층이 단계 406을 통해 제공된다. 바람직한 실시예에서, 단계 406은 물리적 기상 증착 기술들을 이용하여 프리층을 증착하는 단계를 포함한다. 다른 스페이서 층은 단계 408을 통해 제공된다. 단계 404에서 제공되는 스페이서층이 절연 배리어층이면, 단계 408은 비자기 전도성 스페이서 층을 제공한다. 유사하게, 단계 404에서 제공되는 스페이서 층이 비자기 전도성 스페이서 층이면, 단계 408은 절연 배리어 층을 제공한다. 수직 이방성, 수직 연축 및 이에 따른 수직 자화를 갖는 피닝층은 단계 410을 통해 제공된다. 바람직한 실시예에서, 단계 410은 물리적 기상 증착 기술들을 이용하여 피닝층을 증착하는 단계를 포함한다.
따라서, 방법(400)을 이용하여, 자기 엘리먼트들(100, 200 및/또는 300)은 상대적으로 간단히 제공될 수 있다. 따라서, 이러한 자기 엘리먼트들(100, 200, 300)의 장점들이 달성될 수 있다.
수직 자화를 갖는 자기층들을 포함하고 스핀 전달 스위칭 전류 밀도가 감소되는 자기 엘리먼트를 제공하기 위한 방법 및 시스템이 개시되었다. 본 발명은 도시된 실시예들에 따라 기술되었지만, 통상의 당업자는 실시예들에 대한 변형들이 있을 수 있고 이러한 변형들은 본 발명의 사상과 범주내에 있다는 것을 용이하게 인식할 것이다. 따라서, 첨부된 청구범위의 사상과 범주로부터 벗어남이 없이 통상의 당업자에 의해 많은 변형들이 이루어질 수 있다.

Claims (40)

  1. 자기 엘리먼트로서,
    제 1 피닝층(pinned layer) 연축(easy axis)을 갖는 제 1 피닝층 - 상기 제 1 피닝층 연축의 적어도 일부분은 수직 방향에 있음 -;
    비자기(nonmagnetic)이고 전도성인 스페이서 층;
    프리층(free layer) - 상기 스페이서층은 상기 제 1 피닝층과 상기 프리층 사이에 위치되고, 상기 프리층은 프리층 연축을 가지며, 상기 프리층 연축의 적어도 일부분은 수직 방향에 있음 -;
    배리어층 - 상기 배리어층은 절연체이고 상기 배리어층을 통한 터널링을 허용하는 두께를 가짐 -; 및
    제 2 피닝층 연축을 갖는 제 2 피닝층 - 상기 제 2 피닝층 연축의 적어도 일부분은 수직 방향에 있고, 상기 배리어층은 상기 프리층과 상기 제 2 피닝층 사이에 있음 -
    을 포함하고, 상기 자기 엘리먼트는 기록 전류가 상기 자기 엘리먼트를 통과할 때 스핀 전달로 인해 상기 프리층이 스위칭될 수 있도록 구성되는, 자기 엘리먼트.
  2. 제 1 항에 있어서,
    상기 프리층은 강자기층(ferromagnetic layer)과 희토류 전이 금속 합금층의 이중층을 포함하는 것을 특징으로 하는 자기 엘리먼트.
  3. 제 2 항에 있어서,
    상기 희토류 전이 금속 합금층은 GdFe, GdFeCo, 또는 이들의 조합물들을 포함하는 것을 특징으로 하는 자기 엘리먼트.
  4. 제 2 항에 있어서,
    상기 강자기층은 5Å 내지 10Å의 Co, Ni, Fe, 이들의 합금들, 또는 CoX, CoFeX 또는 CoNiFeX를 포함하고, X는 5원자% 내지 60원자%의 Cu, B, Ru, Re, Rh, Pt 및 Pd인 것을 특징으로 하는 자기 엘리먼트.
  5. 제 1 항에 있어서,
    상기 프리층은 (Co/Pt)n 또는 (CoCr/Pt)n을 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트.
  6. 제 1 항에 있어서,
    상기 프리층은 (Fe/Pt)n 또는 (CoFe/Pt)n을 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트.
  7. 제 1 항에 있어서,
    상기 프리층은 [(CoPt)n/Co]/Ru/[(CoPt)n/Co] 또는 [(CoCrPt)n/CoCr]/Ru/[(CoCrPt)n/CoCr]n 을 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트.
  8. 제 1 항에 있어서,
    상기 제 1 피닝층은 강자기층과 희토류 전이 금속 합금층의 이중층을 포함하는 것을 특징으로 하는 자기 엘리먼트.
  9. 제 8 항에 있어서,
    상기 희토류 전이 금속 합금층은 TbFe, TbFeCo, 또는 이들의 조합물들을 포함하는 것을 특징으로 하는 자기 엘리먼트.
  10. 제 1 항에 있어서,
    상기 제 1 피닝층은 (Co/Pt)n 또는 (CoCr/Pt)n을 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트.
  11. 제 1 항에 있어서,
    상기 제 1 피닝층은 (Fe/Pt)n 또는 (CoFe/Pt)n을 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트.
  12. 제 1 항에 있어서,
    상기 제 1 피닝층은 [(CoPt)n/Co]/Ru/[(CoPt)n/Co] 또는 [(CoCrPt)n/CoCr]/Ru/[(CoCrPt)n/CoCr]n을 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트.
  13. 제 1 항에 있어서,
    상기 제 1 피닝층은 [CoFe/Ru/CoFe]를 포함하는 것을 특징으로 하는 자기 엘리먼트.
  14. 제 1 항에 있어서,
    상기 제 2 피닝층은 강자기층과 희토류 전이 금속 합금층의 이중층을 포함하는 것을 특징으로 하는 자기 엘리먼트.
  15. 제 14 항에 있어서,
    상기 희토류 전이 금속 합금층은 TbFe, TbFeCo, 또는 이들의 조합물들을 포함하는 것을 특징으로 하는 자기 엘리먼트.
  16. 제 1 항에 있어서,
    상기 제 2 피닝층은 (Co/Pt)n 또는 (CoCr/Pt)n을 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트.
  17. 제 1 항에 있어서,
    상기 제 2 피닝층은 (Fe/Pt)n 또는 (CoFe/Pt)n을 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트.
  18. 제 1 항에 있어서,
    상기 제 2 피닝층은 [(CoPt)n/Co]/Ru/[(CoPt)n/Co] 또는 [(CoCrPt)n/CoCr]/Ru/[(CoCrPt)n/CoCr]n을 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트.
  19. 제 1 항에 있어서,
    상기 제 2 피닝층은 [(CoFePt)n/Ru/CoFePt]를 포함하는 것을 특징으로 하는 자기 엘리먼트.
  20. 제 1 항에 있어서,
    상기 프리층 연축은 수직 방향에 있는 것을 특징으로 하는 자기 엘리먼트.
  21. 자기 엘리먼트를 제공하기 위한 방법으로서,
    (a) 제 1 피닝층 연축을 갖는 제 1 피닝층을 제공하는 단계 - 상기 제 1 피닝축 연축의 적어도 일부분은 수직 방향에 있음 -;
    (b) 비자기이고 전도성인 스페이서 층을 제공하는 단계;
    (c) 프리층을 제공하는 단계 - 상기 스페이서 층은 상기 제 1 피닝층과 상기 프리층 사이에 위치되고, 상기 프리층은 프리층 연축을 가지며, 상기 프리층 연축의 적어도 일부분은 수직 방향에 있음 -;
    (d) 배리어층을 제공하는 단계 - 상기 배리어층은 절연체이고 상기 배리어층을 통한 터널링을 허용하는 두께를 가짐 -;
    (e) 제 2 피닝축 연축을 갖는 제 2 피닝층을 제공하는 단계 - 상기 2 피닝층 연축의 적어도 일부분은 수직 방향에 있고, 상기 배리어층은 상기 프리층과 상기 제 2 피닝층 사이에 있음 -
    를 포함하고, 상기 자기 엘리먼트는 기록 전류가 상기 자기 엘리먼트를 통과할 때 스핀 전달로 인해 상기 프리층이 스위칭될 수 있도록 구성되는, 자기 엘리먼트의 제공 방법.
  22. 제 21 항에 있어서,
    상기 프리층을 제공하는 단계 (c)는 강자기층과 희토류 전이 금속 합금층의 이중층을 제공하는 단계를 포함하는 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  23. 제 22 항에 있어서,
    상기 희토류 전이 금속 합금층은 GdFe, GdFeCo, 또는 이들의 조합물들을 포함하는 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  24. 제 22 항에 있어서,
    상기 강자기층은 5Å 내지 10Å의 Co, Ni, Fe, 이들의 합금들, 또는 CoX, CoFeX 또는 CoNiFeX를 포함하고, X는 5원자% 내지 60원자%의 Cu, B, Ru, Re, Rh, Pt 및 Pd인 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  25. 제 21 항에 있어서,
    상기 프리층을 제공하는 단계 (c)는 (Co/Pt)n 또는 (CoCr/Pt)n을 제공하는 단계를 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  26. 제 21 항에 있어서,
    상기 프리층을 제공하는 단계 (c)는 (Fe/Pt)n 또는 (CoFe/Pt)n을 제공하는 단계를 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  27. 제 21 항에 있어서,
    상기 프리층을 제공하는 단계 (c)는 [(CoPt)n/Co]/Ru/[(CoPt)n/Co] 또는 [(CoCrPt)n/CoCr]/Ru/[(CoCrPt)n/CoCr]n을 제공하는 단계를 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  28. 제 21 항에 있어서,
    상기 제 1 피닝층을 제공하는 단계 (a)는 강자기층과 희토류 전이 금속 합금층의 이중층을 제공하는 단계를 포함하는 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  29. 제 28 항에 있어서,
    상기 희토류 전이 금속 합금층은 TbFe, TbFeCo, 또는 이들의 조합물들을 포함하는 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  30. 제 21 항에 있어서,
    상기 제 1 피닝층을 제공하는 단계 (a)는 (Co/Pt)n 또는 (CoCr/Pt)n을 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  31. 제 21 항에 있어서,
    상기 제 1 피닝층을 제공하는 단계 (a)는 (Fe/Pt)n 또는 (CoFe/Pt)n을 제공하는 단계를 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  32. 제 21 항에 있어서,
    상기 제 1 피닝층을 제공하는 단계 (a)는 [(CoPt)n/Co]/Ru/[(CoPt)n/Co] 또는 [(CoCrPt)n/CoCr]/Ru/[(CoCrPt)n/CoCr]n을 제공하는 단계를 더 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  33. 제 21 항에 있어서,
    상기 제 1 피닝층을 제공하는 단계 (a)는 [CoFe/Ru/CoFe]를 제공하는 단계를 더 포함하는 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  34. 제 21 항에 있어서,
    상기 제 2 피닝층을 제공하는 단계 (e)는 강자기층과 희토류 전이 금속 합금층의 이중층을 제공하는 단계를 포함하는 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  35. 제 34 항에 있어서,
    상기 희토류 전이 금속 합금층은 TbFe, TbFeCo, 또는 이들의 조합물들을 포함하는 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  36. 제 21 항에 있어서,
    상기 제 2 피닝층을 제공하는 단계 (e)는 (Co/Pt)n 또는 (CoCr/Pt)n을 제공하는 단계를 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  37. 제 21 항에 있어서,
    상기 제 2 피닝층을 제공하는 단계 (e)는 (Fe/Pt)n 또는 (CoFe/Pt)n을 제공하는 단계를 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  38. 제 21 항에 있어서,
    상기 제 2 피닝층은 [(CoPt)n/Co]/Ru/[(CoPt)n/Co] 또는 [(CoCrPt)n/CoCr]/Ru/[(CoCrPt)n/CoCr]n을 제공하는 단계를 포함하고, 여기서 n은 정수인 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  39. 제 21 항에 있어서,
    상기 제 2 피닝층을 제공하는 단계 (e)는 [CoFe/Ru/CoFe]를 제공하는 단계를 포함하는 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
  40. 제 21 항에 있어서,
    상기 프리층 연축은 상기 수직 방향에 있는 것을 특징으로 하는 자기 엘리먼트의 제공 방법.
KR1020067019832A 2004-02-25 2005-02-24 자기 엘리먼트 및 자기 엘리먼트의 제공 방법 KR100824101B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/787,701 US6967863B2 (en) 2004-02-25 2004-02-25 Perpendicular magnetization magnetic element utilizing spin transfer
US10/787,701 2004-02-25

Publications (2)

Publication Number Publication Date
KR20060118013A KR20060118013A (ko) 2006-11-17
KR100824101B1 true KR100824101B1 (ko) 2008-04-21

Family

ID=34861930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019832A KR100824101B1 (ko) 2004-02-25 2005-02-24 자기 엘리먼트 및 자기 엘리먼트의 제공 방법

Country Status (6)

Country Link
US (1) US6967863B2 (ko)
EP (1) EP1719134B1 (ko)
JP (1) JP2007525033A (ko)
KR (1) KR100824101B1 (ko)
CN (1) CN1938780A (ko)
WO (1) WO2005083714A1 (ko)

Families Citing this family (228)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US20110140217A1 (en) * 2004-02-26 2011-06-16 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP4920881B2 (ja) * 2004-09-27 2012-04-18 株式会社日立製作所 低消費電力磁気メモリ及び磁化情報書き込み装置
US7602591B2 (en) * 2005-06-22 2009-10-13 Tdk Corporation Exchange-coupled free layer with out-of-plane magnetization
US7489541B2 (en) * 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
JP2008283207A (ja) * 2005-10-19 2008-11-20 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
TWI304586B (en) * 2006-03-20 2008-12-21 Univ Nat Yunlin Sci & Tech System for reducing critical current of magnetic random access memory
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
US7502253B2 (en) * 2006-08-28 2009-03-10 Everspin Technologies, Inc. Spin-transfer based MRAM with reduced critical current density
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
JP4996187B2 (ja) * 2006-09-25 2012-08-08 株式会社東芝 磁性発振素子
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP4380707B2 (ja) * 2007-01-19 2009-12-09 ソニー株式会社 記憶素子
US8623452B2 (en) * 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US7596017B2 (en) * 2007-02-27 2009-09-29 National Yunlin University Of Science And Technology Magnetic random access memory and method of reducing critical current of the same
JP2008211059A (ja) * 2007-02-27 2008-09-11 Sony Corp 記憶素子、メモリ
JP4384196B2 (ja) 2007-03-26 2009-12-16 株式会社東芝 スピンｆｅｔ、磁気抵抗効果素子及びスピンメモリ
JP2008252018A (ja) 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US8174800B2 (en) * 2007-05-07 2012-05-08 Canon Anelva Corporation Magnetoresistive element, method of manufacturing the same, and magnetic multilayered film manufacturing apparatus
US7486552B2 (en) * 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
WO2008154519A1 (en) * 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2009081315A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
WO2009051441A1 (en) * 2007-10-19 2009-04-23 Snu R & Db Foundation Method for recording of information in magnetic recording element and method for recording of information in magnetic random access memory
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
KR101397654B1 (ko) * 2007-12-19 2014-05-22 후지 덴키 가부시키가이샤 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
US7929258B2 (en) * 2008-01-22 2011-04-19 Seagate Technology Llc Magnetic sensor including a free layer having perpendicular to the plane anisotropy
JP2009194251A (ja) * 2008-02-15 2009-08-27 Toshiba Corp 磁気抵抗効果素子
JP5455313B2 (ja) * 2008-02-21 2014-03-26 株式会社東芝 磁気記憶素子及び磁気記憶装置
US20110163400A1 (en) * 2008-03-06 2011-07-07 Fuji Electric Holdings Co., Ltd. Ferromagnetic tunnel junction element and method of driving ferromagnetic tunnel junction element
US7920416B2 (en) * 2008-03-12 2011-04-05 International Business Machines Corporation Increased magnetic damping for toggle MRAM
US8057925B2 (en) * 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7999336B2 (en) 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7804709B2 (en) 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
JP5203871B2 (ja) * 2008-09-26 2013-06-05 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US7826256B2 (en) * 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8102700B2 (en) * 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
KR101178767B1 (ko) * 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US7944738B2 (en) * 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7940600B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7859892B2 (en) 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
JP4915626B2 (ja) * 2009-03-18 2012-04-11 株式会社東芝 磁気抵抗効果素子および磁気ランダムアクセスメモリ
TWI443656B (zh) * 2009-04-16 2014-07-01 Univ Nat Yunlin Sci & Tech 磁性疊層結構及其製造方法
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8406041B2 (en) 2009-07-08 2013-03-26 Alexander Mikhailovich Shukh Scalable magnetic memory cell with reduced write current
US8125746B2 (en) 2009-07-13 2012-02-28 Seagate Technology Llc Magnetic sensor with perpendicular anisotrophy free layer and side shields
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8183653B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
JP5172808B2 (ja) * 2009-10-13 2013-03-27 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
KR101096517B1 (ko) 2009-10-19 2011-12-20 한국과학기술연구원 수직 자화 자성층을 갖는 자기 터널 접합 구조
US8422285B2 (en) * 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
KR101658394B1 (ko) * 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
TWI398973B (zh) * 2009-12-31 2013-06-11 Ind Tech Res Inst 垂直式磁性磁阻元件結構
US8283741B2 (en) * 2010-01-08 2012-10-09 International Business Machines Corporation Optimized free layer for spin torque magnetic random access memory
US9130151B2 (en) 2010-01-11 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9450177B2 (en) * 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory
US8891290B2 (en) * 2010-03-17 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing inverted dual magnetic tunneling junction elements
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
US8421171B2 (en) 2010-04-02 2013-04-16 Industrial Technology Research Institute Magnetic random access memory
US8604572B2 (en) * 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8374048B2 (en) 2010-08-11 2013-02-12 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy
US10910555B2 (en) 2010-09-14 2021-02-02 Avalanche Technology, Inc. Magnetic memory element incorporating perpendicular enhancement layer
US9019758B2 (en) 2010-09-14 2015-04-28 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US9831421B2 (en) 2010-09-14 2017-11-28 Avalanche Technology, Inc. Magnetic memory element with composite fixed layer
US11417836B2 (en) 2010-09-14 2022-08-16 Avalanche Technology, Inc. Magnetic memory element incorporating dual perpendicular enhancement layers
US8598576B2 (en) * 2011-02-16 2013-12-03 Avalanche Technology, Inc. Magnetic random access memory with field compensating layer and multi-level cell
US11758822B2 (en) 2010-09-14 2023-09-12 Avalanche Technology, Inc. Magnetic memory element incorporating dual perpendicular enhancement layers
US8565010B2 (en) * 2011-02-16 2013-10-22 Avalanche Technology, Inc. Magnetic random access memory with field compensating layer and multi-level cell
US9082951B2 (en) 2011-02-16 2015-07-14 Avalanche Technology, Inc. Magnetic random access memory with perpendicular enhancement layer
US8399941B2 (en) * 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US8405171B2 (en) 2010-11-16 2013-03-26 Seagate Technology Llc Memory cell with phonon-blocking insulating layer
JP5794892B2 (ja) * 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
US9054298B2 (en) * 2010-12-10 2015-06-09 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US9070464B2 (en) * 2010-12-10 2015-06-30 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US9478730B2 (en) 2010-12-31 2016-10-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8432009B2 (en) 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
JP5367739B2 (ja) * 2011-02-03 2013-12-11 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
JP2012203916A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録再生装置
US8766383B2 (en) 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
JP5441274B2 (ja) * 2011-12-27 2014-03-12 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
JP2014060297A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 磁気抵抗効果素子
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US10522589B2 (en) * 2012-12-24 2019-12-31 Shanghai Ciyu Information Technologies Co., Ltd. Method of making a magnetoresistive element
CN103280234B (zh) * 2013-05-28 2016-06-29 中国科学院苏州纳米技术与纳米仿生研究所 磁性随机存储器
US20140355152A1 (en) * 2013-05-29 2014-12-04 HGST Netherlands B.V. Interlayer coupled free layer with out of plane magnetic orientation for magnetic read head
US9059399B2 (en) 2013-06-06 2015-06-16 International Business Machines Corporation Magnetic materials with enhanced perpendicular anisotropy energy density for STT-RAM
US9087543B2 (en) 2013-06-06 2015-07-21 International Business Machines Corporation Spin torque MRAM having perpendicular magnetization with oxide interface
US9059389B2 (en) 2013-06-06 2015-06-16 International Business Machines Corporation Free layers with iron interfacial layer and oxide cap for high perpendicular anisotropy energy density
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US20150069556A1 (en) * 2013-09-11 2015-03-12 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9373781B2 (en) 2013-11-12 2016-06-21 Samsung Electronics Co., Ltd. Dual perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
US20150303373A1 (en) * 2014-04-17 2015-10-22 Qualcomm Incorporated Spin-transfer switching magnetic element formed from ferrimagnetic rare-earth-transition-metal (re-tm) alloys
US10050083B2 (en) 2014-05-21 2018-08-14 Avalanche Technology, Inc. Magnetic structure with multilayered seed
US9496489B2 (en) 2014-05-21 2016-11-15 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure
US10438997B2 (en) 2014-05-21 2019-10-08 Avalanche Technology, Inc. Multilayered seed structure for magnetic memory element including a CoFeB seed layer
US10008663B1 (en) 2017-04-19 2018-06-26 Avalanche Technology, Inc. Perpendicular magnetic fixed layer with high anisotropy
US10347691B2 (en) 2014-05-21 2019-07-09 Avalanche Technology, Inc. Magnetic memory element with multilayered seed structure
US9792971B2 (en) * 2014-07-02 2017-10-17 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions with rare earth-transition metal layers
US9184375B1 (en) * 2014-07-03 2015-11-10 Samsung Electronics Co., Ltd. Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
CN107221596A (zh) * 2017-05-25 2017-09-29 湖北中部慧易数据科技有限公司 一种用于实现自旋扭矩传递切换的磁性元件、制备方法及磁存储器件
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
JP2019161180A (ja) 2018-03-16 2019-09-19 東芝メモリ株式会社 磁気記憶装置
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
CN111293138A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 三维mram存储结构及其制作方法
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11894029B1 (en) * 2022-10-27 2024-02-06 Globalfoundries Singapore Pte. Ltd. Spiking neural network hardware based on magnetic-tunnel-junction layer stacks

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764567A (en) 1996-11-27 1998-06-09 International Business Machines Corporation Magnetic tunnel junction device with nonferromagnetic interface layer for improved magnetic field response
US6438026B2 (en) 2000-03-09 2002-08-20 Koninklijke Philips Electronics N.V. Magnetic field element having a biasing magnetic layer structure
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US59588A (en) * 1866-11-13 Improvement in chimney-holders for gas-burners
US105827A (en) * 1870-07-26 Improvement in wrench
US7398A (en) * 1850-05-28 Machinery for making four-sided buckles
JP3653442B2 (ja) * 2000-03-29 2005-05-25 シャープ株式会社 磁気メモリおよびその記録方法
FR2817998B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6713830B2 (en) 2001-03-19 2004-03-30 Canon Kabushiki Kaisha Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element
JP4944315B2 (ja) * 2001-08-13 2012-05-30 キヤノン株式会社 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6741496B2 (en) 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
JP4371781B2 (ja) * 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764567A (en) 1996-11-27 1998-06-09 International Business Machines Corporation Magnetic tunnel junction device with nonferromagnetic interface layer for improved magnetic field response
US6438026B2 (en) 2000-03-09 2002-08-20 Koninklijke Philips Electronics N.V. Magnetic field element having a biasing magnetic layer structure
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element

Also Published As

Publication number Publication date
KR20060118013A (ko) 2006-11-17
EP1719134B1 (en) 2015-07-22
EP1719134A4 (en) 2009-08-05
CN1938780A (zh) 2007-03-28
JP2007525033A (ja) 2007-08-30
US20050185455A1 (en) 2005-08-25
EP1719134A1 (en) 2006-11-08
US6967863B2 (en) 2005-11-22
WO2005083714A1 (en) 2005-09-09

Similar Documents

Publication Publication Date Title
KR100824101B1 (ko) 자기 엘리먼트 및 자기 엘리먼트의 제공 방법
US7495303B2 (en) Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
US7821088B2 (en) Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plan equilibrium magnetization
KR100713270B1 (ko) 스핀 이동 스위칭을 이용하고 다중 비트를 저장하는마그네틱 메모리 부재
US7821087B2 (en) Spin transfer magnetic element having low saturation magnetization free layers
US7161829B2 (en) Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US20110140217A1 (en) Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7595966B2 (en) Multi-valued data recording spin injection magnetization reversal element and device using the element
US20070074317A1 (en) Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
EP1543566A2 (en) Thermally stable magnetic element utilizing spin transfer and an mram device using the magnetic element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180330

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 12