KR100793330B1 - 전자 기판의 제조 방법, 전기 광학 장치의 제조 방법, 및전자 기기의 제조 방법 - Google Patents

전자 기판의 제조 방법, 전기 광학 장치의 제조 방법, 및전자 기기의 제조 방법 Download PDF

Info

Publication number
KR100793330B1
KR100793330B1 KR1020060066930A KR20060066930A KR100793330B1 KR 100793330 B1 KR100793330 B1 KR 100793330B1 KR 1020060066930 A KR1020060066930 A KR 1020060066930A KR 20060066930 A KR20060066930 A KR 20060066930A KR 100793330 B1 KR100793330 B1 KR 100793330B1
Authority
KR
South Korea
Prior art keywords
substrate
manufacturing
wiring pattern
electronic
film
Prior art date
Application number
KR1020060066930A
Other languages
English (en)
Other versions
KR20070011145A (ko
Inventor
노부아키 하시모토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070011145A publication Critical patent/KR20070011145A/ko
Application granted granted Critical
Publication of KR100793330B1 publication Critical patent/KR100793330B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/068—Apparatus for etching printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

전자 기판의 제조 방법으로서, 기판과 마스크를 준비하여, 기판 위에 배선 패턴을 형성하고, 상기 마스크의 소정 영역에 개구부를 형성하고, 상기 개구부가 형성된 상기 마스크를 상기 기판에 점착시키고, 상기 마스크의 상기 개구부를 통하여 상기 기판 위에 형성된 상기 배선 패턴의 적어도 일부를 제거함으로써, 상기 기판 위에 전자 소자를 형성한다.
배선 패턴, 마스크, 액정 표시 장치, 패시베이션막, 전극 패드

Description

전자 기판의 제조 방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조 방법{MANUFACTURING METHOD FOR ELECTRONIC SUBSTRATE, MANUFACTURING METHOD FOR ELECTRO-OPTICAL DEVICE, AND MANUFACTURING METHOD FOR ELECTRONIC EQUIPMENT}
도 1은 전기 광학 장치의 실시예인 액정 표시 장치를 나타낸 모식도.
도 2는 액정 표시 장치에서의 반도체 장치의 실장 구조의 설명도.
도 3은 반도체 장치의 사시도.
도 4의 (a) 및 (b)는 반도체 장치의 단자(端子) 부분을 확대하여 나타낸 도면.
도 5의 (a) 내지 (c)는 반도체 장치의 제조 방법을 설명하기 위한 공정도.
도 6의 (a) 내지 (c)는 반도체 장치의 제조 방법을 설명하기 위한 공정도.
도 7의 (a) 내지 (e)는 반도체 장치의 제조 방법을 설명하기 위한 공정도.
도 8은 전자 기기의 예를 나타낸 사시도.
도 9의 (a) 및 (b)는 저항 소자의 변형예를 나타낸 평면도.
도 10은 저항값을 미세 조정하는 방법을 설명하기 위한 도면.
도 11은 온도와 저항값의 관계를 나타낸 도면.
도면의 주요 부분에 대한 부호의 설명
10 : 범프 전극 12 : 수지 돌기
20, 20b, 21b : 도전막 22: 수지 필름
24 : 전극 패드 24a : 전극 패드 열
26 : 패시베이션막 26a : 개구부
100 : 액정 표시 장치 110 : 액정 패널
111, 112 : 기판 111a, 112a : 전극
111cx, 111dx : 단자 111d : 입력 배선
111dy : 입력 단자 111T : 돌출부
121a : 능동면 122 : 밀봉 수지
123 : 플렉시블 배선 기판 124 : 이방성 도전막
P : 기판 R : 저항 소자
본 발명은 전자 기판의 제조 방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조 방법에 관한 것이다.
최근 반도체 장치는 전자 기기의 소형화 및 고기능화에 따라, 패키지 자체의 소형화 또는 고밀도화가 요구되고 있다.
일례로서, 반도체 소자 위에 폴리실리콘을 이용하여 저항을 내장시키는 기술이 알려져 있다.
예를 들어 일본국 공개특허소58-7848호 공보에는, 폴리실리콘에 불순물을 도 핑한 다결정 입계(粒界)를 이용하여 저항을 형성하는 기술이 개시되어 있다.
또한, 일본국 공개특허2003-46026호 공보에는, 반도체 소자 위의 재배치 배선부에 후막(厚膜) 형성법에 의해 저항 페이스트를 도포 및 경화(硬化)시켜 저항부를 형성하는 기술이 개시되어 있다.
그러나, 상술한 바와 같은 종래 기술에는 다음과 같은 문제가 존재한다.
기판 위에 설치된 저항 등의 수동 소자를 사용하여 임피던스 제어 등을 행할 때에는, 저항값을 고정밀도로 관리할 필요가 있다.
상기 기술에서는 요구된 정밀도를 확보하는 것이 곤란하여, 신뢰성이 높은 저항부를 얻을 수 없다는 문제가 있다.
그래서, 종래에서는, 상기와 같은 수동 소자 등을 비교적 고정밀도로 형성하는 방법으로서, 포토리소그래피 등의 포토프로세스를 이용함으로써, 수동 소자에 대응한 개구부를 마스크에 형성하는 방법이 다용(多用)되었다.
그런데, 포토프로세스는 현상 공정 등도 수반하기 때문에, 제조 비용이 상승하게 된다는 문제가 있었다.
본 발명은 이상과 같은 점을 고려하여 안출된 것으로서, 제조 비용을 억제하면서, 고정밀도의 전자 소자를 형성할 수 있는 전자 기판의 제조 방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 전자 기판의 제조 방법은, 기판과 마스크를 준비하여, 기판 위에 배선 패턴을 형성하고, 상기 마스크의 소정 영역에 개구부를 형성하고, 상기 개구부가 형성된 상기 마스크를 상기 기판에 점착시키고, 상기 마스크의 상기 개구부를 통하여 상기 기판 위에 형성된 상기 배선 패턴의 적어도 일부를 제거함으로써, 상기 기판 위에 전자 소자를 형성한다.
따라서, 본 발명의 전자 기판의 제조 방법에서는, 전자 소자에 대응하는 개구부가 형성된 마스크를 기판에 점착시키고, 이 개구부로부터 노출되는 배선 패턴의 일부를 에칭 등에 의해 패터닝함으로써, 개구부의 위치 및 형상에 따라 전자 소자를 기판 위에 고정밀도로 형성할 수 있다.
이와 같이, 본 발명에서는 포토프로세스를 필요로 하지 않아, 저렴한 비용에 의해 고정밀도의 전자 소자를 형성할 수 있다.
본 발명의 전자 기판의 제조 방법에서는, 상기 마스크를 다이 커팅(die cutting)함으로써, 상기 마스크에 상기 개구부를 형성하는 것이 바람직하다.
이 공정에서는, 개구부를 고정밀도로 용이하게 형성할 수 있다.
또한, 동일한 정밀도로 개구부가 형성된 마스크를 저렴한 비용에 의해 대량으로 형성할 수 있다.
본 발명의 전자 기판의 제조 방법에서는, 상기 마스크는 상기 기판에 점착되는 제 1 필름재와, 상기 제 1 필름재에 박리(剝離) 가능하게 접합되는 제 2 필름재를 갖는 것이 바람직하다.
본 발명의 전자 기판의 제조 방법에서는, 상기 제 1 필름재는 상기 기판에 크기에 따른 크기로 형성되고, 상기 제 2 필름재는 밴드 형상으로 형성되어 있으 며, 상기 밴드 형상의 상기 제 2 필름재가 연장되는 방향에서 상기 제 2 필름재에 상기 제 1 필름재가 복수 접합되어 있는 것이 바람직하다.
본 발명의 전자 기판의 제조 방법에서는, 상기 밴드 형상의 상기 제 2 필름재가 연장되는 방향으로 상기 제 2 필름재를 단속적(斷續的)으로 이동시키면서, 상기 복수의 제 1 필름재를 상기 기판에 차례로 점착시키는 것이 바람직하다.
이것에 의해, 본 발명에서는 밴드 형상의 제 2 필름재가 연장되는 방향으로 단속적으로 이동시키면서, 제 1 필름재를 기판에 차례로 점착시킴으로써, 복수의 기판에 연속적으로 마스크를 형성할 수 있어 생산성을 향상시킬 수 있다.
본 발명의 전자 기판의 제조 방법에서는, 마스크를 기판에 점착시킬 때에는, 상기 마스크를 부압(負壓) 환경 하에서 상기 기판에 점착시키는 것이 바람직하다.
본 발명의 전자 기판의 제조 방법에서는, 상기 마스크를 가열 및 가압한 상태에서 상기 기판에 점착시키는 것이 바람직하다.
이것에 의해, 마스크와 기판 사이에 기포가 들어가는 것을 방지할 수 있어, 기포에 기인하는 전자 소자의 품질 저하를 방지할 수 있다.
본 발명의 전자 기판의 제조 방법에서는, 상기 전자 소자를 밀봉재로 밀봉하는 것이 바람직하다.
이것에 의해, 본 발명에서는 전자 소자를 보호하여, 부식(腐蝕)이나 단락(短絡)을 방지할 수 있다.
본 발명의 전자 기판의 제조 방법에서는, 상기 배선 패턴의 적어도 일부를 제거하는 공정은, 상기 기판의 상기 배선 패턴의 일부를 제거함으로써, 상기 전자 소자로서의 저항 소자를 형성하는 것이 바람직하다.
본 발명의 전자 기판의 제조 방법에서는, 상기 기판의 상기 배선 패턴은 적어도 2층의 배선층을 갖고, 상기 저항 소자는 상기 기판의 상기 배선 패턴의 층수(層數)보다 적은 층수로 형성되어 있는 것이 바람직하다.
이것에 의해, 본 발명에서는 저항 소자를 용이하게 형성할 수 있다.
본 발명의 전자 기판의 제조 방법에서는, 상기 배선 패턴을 형성하는 공정은, 제 1 배선 패턴을 상기 기판 위에 형성하는 공정과, 상기 제 1 배선 패턴과는 상이한 재료로 이루어지는 제 2 배선 패턴을 상기 제 1 배선 패턴 위에 적층하는 공정을 갖고, 상기 마스크의 상기 개구부를 통하여 상기 제 2 배선 패턴의 일부를 제거하는 것이 바람직하다.
이것에 의해, 본 발명에서는 예를 들어 에칭 등에 의해 제 2 배선 패턴을 제거함으로써, 배선 패턴의 일부가 국소적으로 제 1 배선 패턴으로 구성되어 다른 부분보다도 고저항의 저항 소자를 전자 소자로서 형성할 수 있다.
또한, 에칭 처리 등에 의해 제 2 배선 패턴을 제거할 경우에는, 제 2 배선 패턴을 제거하는 에칭 가스나 에칭 용액을 선택함으로써, 제 2 배선 패턴만을 용이하게 제거할 수 있다.
본 발명의 전자 기판의 제조 방법에서는, 상기 제 1 배선 패턴은 상기 제 2 배선 패턴보다도 저항값이 큰 재료인 것이 바람직하다.
이것에 의해, 본 발명에서는 저항값이 큰 저항 소자를 용이하게 형성할 수 있다.
본 발명의 전자 기판의 제조 방법에서는, 상기 기판은 반도체 소자를 갖는 것이 바람직하다.
이것에 의해, 본 발명에서는 반도체 소자의 근방에 전자 소자를 형성할 수 있기 때문에, 반도체 소자와 전자 소자 사이의 경로를 최단(最短)으로 할 수 있어 배선을 극소(極小)로 할 수 있다.
이 경우, 반도체 소자로서는, 능동 영역에 형성되는 배선 패턴에 의해 트랜지스터 등의 스위칭 소자가 형성된 구성이나, 반도체 소자를 내장하는 반도체 칩이 능동 영역에 실장된 구성을 채용할 수 있다.
본 발명의 전자 기판의 제조 방법에서는, 상기 기판에는 반도체 소자가 탑재되지 않은 것이 바람직하다.
기판에 반도체 소자가 탑재되지 않은 상태, 즉 반도체 소자가 형성되지 않은, 예를 들어 실리콘 기판에 반도체 소자가 탑재되지 않은 상태일지라도 적용할 수 있다.
본 발명의 전자 기판의 제조 방법에서는, 상기 기판의 상기 배선 패턴은 기판 위에 형성된 절연막 위에 형성되어 있는 것이 바람직하다.
본 발명의 전자 기판의 제조 방법에서는, 상기 배선 패턴을 전극부에 접속시키는 것이 바람직하다.
본 발명의 전자 기판의 제조 방법에서는, 상기 배선 패턴은 적어도 일부가 접속 단자를 갖고 있는 것이 바람직하다.
본 발명의 전자 기판의 제조 방법에서는, 상기 배선 패턴은 전극부에 접속되 고, 적어도 일부가 외부 단자에 접속되어 있는 것이 바람직하다.
상기 배선 패턴이 전극부에 접속되고, 적어도 일부가 외부 단자에 접속되는 구성으로서는, 예를 들어 W-CSP(Wafer Level Chip Size Package) 패키지체를 채용할 수도 있다.
본 발명의 전기 광학 장치의 제조 방법은, 전자 기판이 실장되는 전기 광학 장치의 제조 방법으로서, 상술한 제조 방법에 의해 전자 기판을 제조하는 공정을 갖는다.
본 발명의 전자 기기의 제조 방법은, 전기 광학 장치를 구비한 전자 기기의 제조 방법으로서, 상술한 제조 방법에 의해 전자 기판을 제조하는 공정을 갖는다.
따라서, 본 발명에서는 저렴한 비용에 의해 고정밀도의 전자 소자를 갖는 고품질의 전기 광학 장치 및 전자 기기를 얻을 수 있다. 또한, 전기 광학 장치 및 전자 기기를 효율적으로 제조할 수 있다.
이하, 본 발명의 전자 기판과, 전자 기판의 제조 방법, 및 전자 기기의 제조 방법의 실시예를 도 1 내지 도 11을 참조하여 설명한다.
[전기 광학 장치]
도 1은 본 발명의 전기 광학 장치의 일 실시예인 액정 표시 장치를 나타낸 모식도이다.
도 1에 나타낸 액정 표시 장치(100)는 액정 패널(110)과 반도체 장치(121)를 갖는다.
또한, 필요에 따라, 편광판, 반사 시트, 백라이트 등의 부대(附帶) 부재가 적절히 설치된다.
액정 패널(110)은 유리나 플라스틱 등으로 구성되는 기판(111) 및 기판(112)을 구비하고 있다.
기판(111)과 기판(112)은 서로 대향하여 배치되고, 밀봉재 등에 의해 서로 접합되어 있다.
기판(111)과 기판(112) 사이에는 전기 광학 물질인 액정이 봉입(封入)되어 있다.
기판(111)의 내면(內面) 위에는 ITO(Indium Tin 0xide) 등의 투명 도전체로 구성된 전극(111a)이 형성되어 있다.
기판(112)의 내면 위에는 상기 전극(111a)에 대향하여 배치된 전극(112a)이 형성되어 있다.
또한, 전극(111a) 및 전극(112a)은 직교하도록 배치되어 있다.
그리고, 전극(111a) 및 전극(112a)은 기판 돌출부(111T)에 인출되고, 그 단부(端部)에는 각각 전극 단자(111bx) 및 전극 단자(111cx)가 형성되어 있다.
또한, 기판 돌출부(111T)의 가장자리 근방에는 입력 배선(111d)이 형성되어 있다.
입력 배선(111d)의 내단부(內端部)에는 단자(111dx)가 형성되어 있다.
기판 돌출부(111T) 위에는 밀봉 수지(122)를 통하여 반도체 장치(121)가 실장되어 있다.
반도체 장치(121)는 예를 들어 액정 패널(110)을 구동하는 액정 구동용 IC 칩이다.
반도체 장치(121)의 하면(下面)(기판 돌출부(111T)에 대향하는 면)에는 다수의 범프 전극이 형성되어 있다.
범프 전극은 기판 돌출부(111T) 위의 단자(111bx, 111cx, 111dx)에 각각 도전(導電)하여 접속되어 있다.
또한, 입력 배선(111d)의 외단부(外端部)에 형성된 입력 단자(111dy)가 형성되어 있다.
입력 단자(111dy)에는 이방성(異方性) 도전막(124)을 통하여 플렉시블 배선 기판(123)이 실장되어 있다.
입력 단자(111dy)는 플렉시블 배선 기판(123)에 설치된 배선에 각각 도전하여 접속되어 있다.
그리고, 외부로부터 플렉시블 배선 기판(123)을 통하여 제어 신호, 영상 신호, 전원 전위 등이 입력 단자(111dy)에 공급됨으로써, 반도체 장치(121)에서 액정 구동용의 구동 신호가 생성되어 액정 패널(110)에 공급된다.
이상과 같이 구성된 본 실시예의 액정 표시 장치(100)에서는, 반도체 장치(121)를 통하여 전극(111a)과 전극(112a) 사이에 적절한 전압이 인가된다.
이것에 의해, 전극(111a, 112a)이 대향하여 배치된 화소에서는 액정이 재배향되고, 광을 변조할 수 있다.
이것에 의해, 액정 패널(110) 내의 화소가 배열된 표시 영역에 원하는 화상을 형성할 수 있다.
도 2는 도 1의 H-H선에서의 측단면도이며, 상기 액정 표시 장치(100)에서의 반도체 장치(121)의 실장 구조의 설명도이다.
도 2에 나타낸 바와 같이, 반도체 장치(121)의 능동면(121a)에는 IC 칩 측의 단자인 복수의 범프 전극(10)이 접속 단자로서 형성되어 있다.
범프 전극(10)의 선단(先端)은 상기 기판(111)의 단자(111bx, 111dx)에 직접적으로 접촉하여 도전하고 있다.
범프 전극(10)과 단자(111bx, 111dx) 사이의 도전 접촉 부분의 주위에는 열경화성 수지 등으로 구성되는 경화된 밀봉 수지(122)가 충전되어 있다.
[반도체 장치]
다음으로, 제 1 실시예에 따른 전자 기판으로서의 반도체 장치(121)의 단자 구조에 대해서 설명한다.
도 3은 단자가 형성된 반도체 장치(121)의 능동면(121a) 위에서의 구조를 나타낸 부분 사시도이다.
반도체 장치(121)는 예를 들어 액정 표시 장치의 화소를 구동하는 IC 칩이다.
반도체 장치(121)의 능동면(121a)에는 박막트랜지스터 등의 복수의 전자 소자나, 각 전자 소자 사이를 접속하는 배선 등의 전자 회로(집적 회로) 등의 반도체 소자가 형성되어 있다.
도 3에 나타낸 반도체 장치(121)에서는, 기판(P)의 능동면(121a)의 긴 변을 따라 복수의 전극 패드(24)(전극부)가 정렬되어 배치되어 있다.
이 전극 패드(24)는 상술한 전자 소자 등으로부터 인출되고, 전자 회로의 외부 전극으로서 기능한다.
또한, 능동면(121a)에 있어서, 전극 패드 열(24a)이 형성되어 있는 위치보다도 내측에 전극 패드 열(24a)을 따라 직선상으로 연속되는 수지 돌기(12)가 형성되어 있다.
즉, 수지 돌기(12)는 기판(P)의 능동면(121a)의 긴 변을 따라 형성되어 있다.
또한, 각 전극 패드(24)의 표면으로부터 수지 돌기(12)의 표면에 걸쳐, 각 전극 패드(24)와 수지 돌기(12)의 정상부를 연결하는 배선 패턴(금속 배선)으로서의 복수의 도전막(20)이 형성되어 있다.
그리고, 코어로서의 수지 돌기(12)와, 수지 돌기(12)의 표면에 배열 설치된 각 도전막(20)을 포함하여 범프 전극(10)이 구성되어 있다.
또한, 도 3의 예에서는, 능동면(121a)에서의 전극 패드 열(24a)이 형성되어 있는 위치보다도 내측에 수지 돌기(12)를 배치하고 있지만, 전극 패드 열(24a)이 형성되어 있는 위치의 외측에 수지 돌기(12)를 배치할 수도 있다.
도 4의 (a) 및 (b)는 범프 전극(10)의 요부(要部) 구성을 나타내는 도면으로서, 도 4의 (a)는 범프 전극 주변의 평면 확대도, 도 4의 (b)는 도 4의 (a)의 A-A선에서의 측단면도이다.
도 4의 (a)에 나타낸 바와 같이, 반도체 장치(121)의 능동면(121a)의 가장자리부에는 Al 등의 도전성 재료로 이루어지는 복수의 전극 패드(24)가 배열되어 형 성되어 있다.
또한, 반도체 장치(121)의 능동면 전체에는 SiN 등의 전기 절연성 재료로 이루어지는 보호막으로서의 패시베이션막(26)이 형성되어 있다.
상술한 각 전극 패드(24)의 표면에는 패시베이션막(26)의 개구부(26a)가 형성되어 있다.
또한, 패시베이션막(26) 위에는, 응력 완화성이 높은 폴리이미드 등으로 이루어지는 유기 수지막이 개구부(26a) 이외의 전체 표면 또는 일부에 더 형성되어 있을 수도 있다.
그 패시베이션막(26)의 표면 위에는 수지 돌기(12)가 형성되어 있다.
또한, 수지 돌기(12)는, 도 3에 나타낸 바와 같이, 능동면(121a)에서의 전극 패드 열(24a)이 형성되어 있는 위치보다도 내측에 형성되어 있다.
수지 돌기(12)는 반도체 장치(121)의 능동면(121a)으로부터 연직(鉛直) 방향으로 돌출되어 형성되고, 대략 동일한 높이에 의해 직선상으로 연장되어 전극 패드 열(24a)과 평행하게 배열 설치되어 있다.
이 수지 돌기(12)는 폴리이미드 수지나 아크릴 수지, 페놀 수지, 에폭시 수지, 실리콘 수지, 변성 폴리이미드 수지 등의 탄성을 갖는 수지 재료로 이루어져 있으며, 예를 들어 잉크젯법을 이용하여 형성되어 있다.
수지 돌기(12)의 단면(斷面) 형상은 도 4의 (b)에 나타낸 바와 같은 반원 형상이나 사다리꼴 형상 등의 탄성 변형이 용이한 형상인 것이 바람직하다.
이것에 의해, 반도체 장치(121)가 실장되는 기판에 반도체 장치(121)가 맞닿 았을 때에, 범프 전극(10)을 용이하게 탄성 변형시킬 수 있다.
따라서, 반도체 장치(121)와, 반도체 장치(121)가 실장되는 기판의 도전 접속의 신뢰성을 향상시킬 수 있다.
또한, 전극 패드 열(24a)을 구성하는 복수의 전극 패드(24) 중 2개의 전극 패드(24)는 U자 형상으로 형성된 도전막에 의해 전기적으로 접속되어 있다.
여기서, U자 형상으로 형성된 도전막은 도전막(20)(배선 패턴) 및 도전막(21)(배선 패턴)에 의해 구성되어 있다.
또한, 도전막(20)은 각 전극 패드(24)의 표면으로부터 수지 돌기(12)의 정상부를 연결하는 방향을 향하여 수지 돌기(12)를 타넘도록 수지 돌기(12)의 표면 위에 형성되어 있다.
수지 돌기(12)를 타넘어 전극 패드(24)와는 반대측의 도전막(20) 단부에는 도전막(21)이 형성되어 있다.
도전막(21)은 도전막(20)이 연장되는 방향과 직교하는 방향으로 형성되어 있다.
이것에 의해, 인접하는 도전막(20)은 도전막(21)에 의해 도통(導通)되어 있고, U자 형상의 도전막이 형성되어 있다.
도전막(20, 21)의 각각은 하층에 배치되는 도전막(제 1 배선 패턴)(20a, 21a)과, 도전막(20a, 21a) 위에 적층되는 도전막(제 2 배선 패턴)(20b, 21b)으로 이루어지는 2층 배선 구조를 갖고 있다.
본 실시예에서는, 모두 스퍼터링에 의해, 도전막(20a, 21a)은 TiW에 의해 두 께 3000 내지 7000Å(본 실시예에서는 3000Å)로 형성되고, 도전막(20b, 21b)은 도전막(20a, 21a)보다도 저항값이 큰 Au에 의해 두께 1000∼5000Å(본 실시예에서는1000Å)로 형성된다.
도전막(21)에서는 도전막(21b)의 일부가 제거되어 도전막(21a)이 노출되어 있고, 저항 소자(R)가 형성되어 있다.
각각의 도전막으로서 채용되는 재질(材質), 막 조성, 및 저항부의 면적은 원하는 저항값에 따라 적절히 변경할 수 있다.
이하, 본 실시예에서는 2층의 도전막 구성에 대해서 설명하고, 상세한 것은 후술하지만, 원하는 저항값이나 온도 특성에 따라, 3층 이상의 도전막을 조합시킬 수도 있다.
또한, 도전막의 형성 방법은, 스퍼터링 이외에도, 증착, 도금 등 공지의 수법을 이용할 수도 있다.
상술한 도 1에 나타낸 바와 같이, 상기 범프 전극(10)은 밀봉 수지(122)를 통하여 기판(111) 위의 단자(111bx)에 열압착되어 있다.
밀봉 수지(122)는 열경화성 수지이며, 실장 전에서는 미(未)경화 상태 또는 반(半)경화 상태로 되어 있다.
밀봉 수지(122)가 미경화 상태이면, 실장 전에 반도체 장치(121)의 능동면(기판 돌출부(111T)에 대향하는 면) 또는 기판(111)의 표면에 도포하면 되고, 또한 밀봉 수지(122)가 반경화 상태이면, 필름 형상 또는 시트 형상으로 하여, 반도체 장치(121)와 기판(111) 사이에 삽입하면 된다.
밀봉 수지(122)로서는, 에폭시 수지가 일반적으로 사용되지만, 다른 수지를 사용할 수도 있다.
반도체 장치(121)의 실장 공정은, 가열 가압 헤드 등을 사용하여 반도체 장치(121)를 기판(111) 위에 가열하면서 가압하여 행한다.
이 때, 밀봉 수지(122)는 초기 가열에 의해 연화(軟化)되고, 이 연화된 수지를 헤치도록 하여 범프 전극(10)의 정상부가 단자(111bx)에 도전 접촉한다.
그리고, 상기 가압에 의해 내부 수지인 수지 돌기(12)가 눌려 접촉 방향(도 4의 (b)에서의 반도체 장치(121)의 연직 방향)으로 탄성 변형된다.
그리고, 이 상태에서 가열을 더 계속하면, 밀봉 수지(122)는 가교(架橋)하여 열경화되기 때문에, 가압력을 해방하여도, 밀봉 수지(122)에 의해 범프 전극(10)이 단자(111bx)에 도전 접촉하면서 탄성 변형된 상태로 유지된다.
[반도체 장치의 제조 방법]
다음으로, 반도체 장치의 제조 방법에 대해서, 특히 상기 범프 전극(10)을 형성하는 공정에 대해서 설명한다.
도 5의 (a) 내지 도 7의 (e)는 반도체 장치(121)의 제조 방법의 일례를 나타낸 공정도이다.
반도체 장치(121)의 제조 공정은 패시베이션막(26)을 형성하는 공정과, 수지 돌기(12)를 형성하는 공정과, 도전막(20, 21)을 형성하는 공정을 갖고 있다.
본 실시예에서는 잉크젯법을 이용하여 수지 돌기(12)를 형성하고 있다.
우선, 도 5의 (a)에 나타낸 바와 같이, 반도체 소자가 형성된 기판(P)의 능 동면(121a) 위에 패시베이션막(26)을 형성한다.
구체적으로는, 성막법에 의해 SiO2이나 SiN 등의 패시베이션막(26)을 기판(P) 위에 형성한 후에, 포토리소그래피법을 이용한 패터닝에 의해 전극 패드(24)를 노출시키는 개구부(26a)를 형성한다.
개구부(26a)의 형성 방법에 대해서 설명한다.
우선, 패시베이션막(26) 위에 스핀 코팅법, 디핑법(dipping method), 스프레이 코팅법 등에 의해 레지스트층을 형성한다.
다음으로, 다시 소정의 패턴이 형성된 마스크를 사용하여 레지스트층에 노광 처리 및 현상 처리를 실시하고, 소정 형상의 레지스트 패턴을 형성한다.
그 후, 이 레지스트 패턴을 마스크로 하여 상기 막의 에칭을 행하여 전극 패드(24)를 노출시키는 개구부(26a)를 형성하고, 박리액 등을 이용하여 레지스트 패턴을 제거한다.
여기서, 에칭법으로서는, 건식 에칭법을 이용하는 것이 바람직하고, 건식 에칭법으로서는 반응성 이온 에칭법(RIE:Reactive-Ion Etching)이 적합하게 이용된다.
또한, 에칭으로서 습식 에칭을 이용할 수도 있다.
또한, 패시베이션막(26) 위에 있어서, 개구부를 제외한 전체 표면 또는 일부 표면에 응력 완화성이 높은 폴리이미드 등의 유기 수지막을 포토리소그래피법 등을 이용하여 형성할 수도 있다.
즉, 이하에 설명하는 방법에 의해 형성되는 저항 소자(R)는 유기 수지막(절연막) 위에 형성되어 있을 수도 있다.
다음으로, 도 5의 (b)에 나타낸 바와 같이, 전극 패드(24) 및 패시베이션막(26)이 형성된 기판(P)의 능동면(121a) 위에 잉크젯법(액적 토출 방식)을 이용하여 수지 돌기(12)를 형성한다.
이 잉크젯법은 액적 토출 헤드에 설치된 노즐로부터 1방울당의 액량(液量)이 제어된 액적 형상의 수지재(액체 재료)를 토출(적하)하는 동시에, 노즐을 기판(P)에 대향시키고, 또한 노즐과 기판(P)을 상대 이동시킴으로써, 기판(P) 위에 원하는 형상의 수지재 막 패턴을 형성한다.
그리고, 이 막 패턴을 열처리함으로써, 수지 돌기(12)를 얻는다.
여기서, 액적 토출 헤드로부터 복수의 액적을 적하하여 수지재의 배치를 행함으로써, 수지재로 이루어지는 막의 형상을 임의로 설정할 수 있는 동시에, 수지재의 적층에 의한 수지 돌기(12)의 후막화가 가능하다.
예를 들어 수지재를 기판(P) 위에 배치하는 공정과, 수지재를 건조시키는 공정을 반복함으로써, 수지재의 건조막이 적층되어 수지 돌기(12)가 확실하게 후막화된다.
또한, 액적 토출 헤드에 설치된 복수의 노즐로부터 수지재를 함유하는 액적을 적하함으로써, 수지재의 배치량이나 배치 타이밍을 부분마다 제어할 수 있다.
또한, 포토리소그래피법 등에 의해 수지 돌기(12)를 형성하고, 경화 시에 수지 돌기(12)를 용융시켜, 수지 돌기(12)의 주변에 용융시킨 수지를 유동(流動)시킴 으로써, 원하는 수지 돌기(12) 형상을 얻을 수도 있다.
다음으로, 도 5의 (c)에 나타낸 바와 같이, 전극 패드(24)의 표면으로부터 수지 돌기(12)의 표면에 걸쳐, 전극 패드(24)와 수지 돌기(12)의 정상부를 덮는 금속 배선으로서의 도전막(20a, 21a)을 형성한다.
이 도전막(20a, 21a)은, 여기서는 패터닝되어 있지 않고, 전극 패드(24), 수지 돌기(12), 및 패시베이션막(26)의 전면(全面)을 피복하는 막으로서 성막된다.
이어서, 도 6의 (a)에 나타낸 바와 같이, 스퍼터링에 의해 도전막(20a, 21a) 위에 도전막(20b, 21b)을 성막한다.
이 도전막(20b, 21b)도 패터닝되어 있지 않고, 도전막(20a, 21a)의 전면을 피복하는 막으로서 성막된다.
그 후, 패시베이션막(26)을 형성한 방법과 동일하게, 포토리소그래피법을 이용한 패터닝에 의해, 도 3, 도 4의 (a), 및 도 4의 (b)에 나타낸 형상의 도전막(20b, 21b)을 형성한다.
구체적으로는, 도전막(20b, 21b) 위에 스핀 코팅법, 디핑법, 스프레이 코팅법 등에 의해 레지스트층을 형성하고, 다시 소정의 패턴이 형성된 마스크를 사용하여 레지스트층에 노광 처리 및 현상 처리를 실시하여, 소정 형상의 레지스트 패턴(소정의 배선 패턴 이외의 영역이 개구되는 패턴)을 더 형성한다.
그 후, 이 레지스트 패턴을 마스크로 하여 상기 막의 에칭을 행하여, 소정의 박리액 등을 이용하여 레지스트 패턴을 제거함으로써, 소정 형상의 도전막(20b, 21b)이 얻어진다.
다음으로, 도 6의 (b)에 나타낸 바와 같이, 패터닝된 도전막(20b, 21b)을 마스크로 하여 에칭 처리를 행함으로써, 도전막(20a, 21a)이 도전막(20b, 21b)과 동일한 형상으로 패터닝되고, 2층으로 적층된 도전막(20, 21)이 형성된다.
이어서, 저항 소자(R)를 형성하기 위해, 도 6의 (c)에 나타낸 바와 같이, 기판(P) 위의 도전막(20, 21) 위에 저항 소자(R)의 형상 및 위치에 대응한 개구부(22a)를 갖는 마스크로서의 수지 필름(22)을 점착시킨다.
또한, 도전막(20, 21)이 형성되지 않은 영역에서는 패시베이션막(26) 위에 수지 필름(22)을 점착시킨다.
이 수지 필름(22)은, 도 7의 (a)에 나타낸 바와 같이, 기판(P)과 대략 동일한 정도의 외형 형상을 가져 기판(P)에 점착되는 마스크 필름(제 1 필름재)(22A)과, 복수의 마스크 필름(22A)이 소정 간격을 두어 박리 가능하게 접합되는 길이에 의해 밴드 형상(연속 테이프 형상)으로 형성된 베이스 필름(제 2 필름재)(22B)으로 구성되어 있다.
마스크 필름(22A)은 후술하는 에칭제(에칭액)에 대한 내성(耐性) 및 자기 접착 능력을 갖는, 예를 들어 드라이 필름에 의해 형성되어 있고, 베이스 필름(22B)과는 박리제를 통하여 접착되어 일체화되어 있다.
이 박리제의 재료로서는, UV 조사에 의해 박리하는 재료나, 가열에 의해 박리하는 재료가 사용된다.
베이스 필름(22B)의 좌단(左端) 측은 롤러(roller)(도시 생략)로부터 인출되고, 베이스 필름(22B)의 우단(右端) 측은 릴(reel)에 감기는 구성으로 되어 있으 며, 베이스 필름(22B)은 릴의 회전에 따라 길이 방향으로 이동한다.
이 수지 필름(22)을 사용하여 저항 소자(R)를 형성하기 위해서는, 우선, 도 7의 (b)에 나타낸 바와 같이, 금형(金型)에 의한 다이 커팅(die cutting)에 의해, 저항 소자(R)의 형상이나 위치에 대응하여 수지 필름(22)(마스크 필름(22A) 및 베이스 필름(22B))을 관통하는 개구부(22a)를 형성한다.
이와 같이, 후술하는 에칭용 마스크의 개구부(22a)는 금형에 의한 다이 커팅에 의해 형성된다.
따라서, 이 방법에서는, 포토리소그래피 프로세스를 이용하여 에칭용 마스크를 반도체 장치 위에 형성하는 방법보다도 우수한 생산성을 실현할 수 있다.
또한, 개구부(22a)의 형성 방법은 금형에 의한 다이 커팅 가공에 한정되지 않아, 예를 들어 구멍부를 갖도록 준비된 금형에 의해 캐스트 가공하는 방법, 케미컬 에칭 수법에 의해 개구부(22a)를 가공하는 방법 등일 수도 있다.
다음으로, 도 7의 (c)에 나타낸 바와 같이, 마스크 필름(22A)이 기판(P)의 능동면(121a)에 대향하는 방향에서 수지 필름(22)을 기판(P)에 대하여 위치 결정하여 점착시킨다.
또한, 도 7의 (a) 내지 (e)에서는 도 4의 (b), 도 5 및 도 6에 대하여 기판(P)을 상하 반대로 도시하고 있다.
또한, 능동면(121a)에서의 요철(凹凸)은 도시를 생략하고 있다.
수지 필름(22)(마스크 필름(22A))을 기판(P)에 점착시킬 때에는, 마스크 필름(22A)과 기판(P) 사이에 기포가 잔류되지 않도록 부압 환경 하에서 점착(진공 라 미네이팅(laminating) 점착)시키는 것이 바람직하다.
또한, 마스크 필름(22A)과 베이스 필름(22B)이 가열 박리제에 의해 접합되어 있을 경우에는, 기판(P)(도전막)과 베이스 필름(22B)의 접착력을 증가시키기 위해서도, 가열 및 가압한 상태에서 수지 필름(22)을 기판(P)에 점착시키는 것이 바람직하다.
이어서, 가열 처리나 UV광 조사 처리 등의 필름 박리 처리를 행하여, 도 7의 (d)에 나타낸 바와 같이, 기판(P)에 점착된 마스크 필름(22A)으로부터 베이스 필름(22B)을 박리한다.
그리고, 도 7의 (e)에 나타낸 바와 같이, 마스크 필름(22A)을 마스크로 하여 기판(P)에 에칭 처리를 실시하여, 개구부(22a)를 통하여 노출되는 도전막(21b)만을 선택적으로 에칭하여 제거하여 도전막(21a)을 노출시킨다.
이 때의 에칭액으로서는, 예를 들어 염화제이철이나 과황산암모늄 등이 사용된다.
그 후, 박리액 등을 사용하여 마스크 필름(22A)을 제거함으로써, 도 4의 (a) 및 (b)에 나타낸 바와 같이, 도전막(21) 중 일부가 도전막(21a)만으로 구성되어 저항값이 높은 저항 소자(R)가 형성된다.
박리액으로서는, 예를 들어 탄산나트륨 등의 알칼리 용액을 사용할 수 있다.
여기서, 저항 소자(R)의 재질이나 막 두께, 면적은 요구되는 저항값에 따라 설정된다.
도전막(20a, 21a)을 구성하는 TiW의 두께가 1000Å인 경우, 저항값은 7×1O-2Ω/㎛2 정도이다.
도전막(20b, 21b)을 구성하는 Au의 두께가 3000Å인 경우, 저항값은 2×1O-4Ω/㎛2 정도이다.
따라서, 저항 소자(R)에 70Ω의 저항값이 요구될 경우에는, 예를 들어 폭 10㎛, 길이 100㎛로 도전막(20b, 21b)을 제거하여 저항 소자(R)를 형성하는 것이 좋다.
이 때, 하층에 위치하는 도전막(20a, 21a)은 상층에 위치하는 도전막(20b, 21b)보다도 저항값이 크기 때문에, 보다 큰 저항값을 용이하게 얻을 수 있다.
상기 도전막의 두께 또는 저항 소자(R)의 면적을 변경함으로써, 예를 들어 종단(終端) 저항값으로서 일반적으로 채용되는 50Ω의 저항 소자(R)를 용이하게 형성할 수 있다.
그 후, 도 4의 (b)에 2점쇄선으로 나타낸 바와 같이, 저항 소자(R)를 솔더 레지스트 등의 수지재(밀봉재)로 덮음으로써 밀봉막(23)을 형성한다.
이것에 의해, 저항 소자(R)의 내습성 등이 향상된다.
이 보호막(밀봉막)(23)은 적어도 저항 소자(R)를 덮도록 형성하는 것이 바람직하고, 예를 들어 포토리소그래피법이나 액적 토출 방식, 인쇄법, 디스펜스법 등을 이용함으로써 형성된다.
이상 설명한 바와 같이, 본 실시예에서는 저항 소자(R)에 대응한 개구부(22a)를 갖는 마스크 필름(22A)을 사용하여 기판(P)에 에칭 처리를 실시함으로써, 포토프로세스를 이용하지 않고 저항 소자(R)를 형성할 수 있기 때문에, 제조 비용의 상승을 억제할 수 있다.
또한, 본 실시예에서는 다이 커팅에 의해 개구부(22a)를 형성하고 있기 때문에, 용이하게 고정밀도로 개구부(22a)를 형성할 수 있다.
또한, 동일한 정밀도로 개구부(22a)가 형성된 마스크 필름(22A)을 저렴한 비용에 의해 대량으로 형성할 수 있다.
그 때문에, 본 실시예에서는 고정밀도의 저항 소자(R)를 갖는 기판(P)을 대량으로 균일하게 제조할 수 있다.
또한, 포토프로세스를 이용하지 않기 때문에, 광, 열, 현상 등의 공정을 거침으로써 받는 손상을 감소시킬 수도 있다.
또한, 본 실시예에서는 베이스 필름(22B)이 밴드 형상(테이프 형상)으로 형성되어 릴에 의해 이동할 수 있기 때문에, 베이스 필름(22B)의 단속적인 이동(필름 점착 시는 정지되고, 점착 완료 후에 이동)과 마스크 필름(22A)의 점착을 차례로 반복함으로써, 복수의 기판(P)에 대하여 연속적으로 마스크 필름(22A)을 점착시킬 수 있다.
이것에 의해, 생산성을 향상시킬 수 있다.
또한, 본 실시예에서는 부압 환경 하에서 마스크 필름(22A)을 점착시키고 있기 때문에, 마스크 필름(22A)과 기판(P) 사이에 기포가 혼입(混入)됨으로써, 마스 크 필름(22A)의 점착 불량이 생기고, 에칭제가 돌아 들어가 제조 수율이 저하되는 등의 결점을 회피할 수 있다.
특히 본 실시예에서는 마스크 필름(22A)의 점착 시에 가열 및 가압함으로써, 마스크 필름(22A)의 기판(P)에 대한 밀착성을 향상시킬 수 있다.
이것에 의해, 반도체 장치(121)의 품질을 유지할 수 있다.
또한, 본 실시예에서는 도전막(21)의 일부를 얇게 형성함으로써, 도전막(21a)으로 이루어지는 단층부를 형성하여 저항 소자(R)를 형성하고 있다.
따라서, 새롭게 저항 부재 등을 실장할 필요가 없어, 용이하게 저항부를 형성할 수 있다.
또한, 본 실시예에서는 전극 패드(24)를 통하여 반도체 소자의 근방에 저항 소자(R)를 형성할 수 있기 때문에, 반도체 소자로부터 저항 소자(R)로의 전기적인 경로를 최단으로 할 수 있어, 불필요한 배선을 극소로 할 수 있다.
그 때문에, 배선에 의한 기생 용량, 스터브(stub) 등을 최소로 억제할 수 있다.
특히 고주파 영역에서의 전기 특성(손실(loss), 노이즈 복사(輻射))을 향상시킬 수 있다.
또한, 본 실시예에서는 저항 소자(R)를 형성하는 재료 및 저항 소자(R)의 면적에 따른 저항값을 설정할 수 있기 때문에, 원하는 저항값을 고정밀도로 확보할 수 있다.
반도체 장치(전자 기판)(121)의 신뢰성을 향상시킬 수 있다.
특히 본 실시예에서는 스퍼터링, 도금, 포토리소그래피법 등 막 조성(組成) 및 두께 정밀도, 치수 정밀도가 우수한 방법에 의해 도전막(20, 21)을 형성하고 있기 때문에, 저항 소자(R)의 저항값을 보다 고정밀도로 제어하여 관리할 수 있다.
또한, 본 실시예에서는 2층 구조의 도전막(21) 중의 도전막(21b)을 제거함으로써 저항 소자(R)를 형성하기 때문에, 상층에 위치하는 도전막(21b)의 재료에 따른 에칭액을 적절히 선택함으로써, 용이하게 저항 소자(R)를 형성할 수 있다.
특히 본 실시예에서는 하층에 위치하는 도전막(21a)이 상층의 도전막(21b)보다도 큰 저항을 갖고 있기 때문에, 보다 큰 저항값을 용이하게 얻을 수 있다.
즉, 본 실시예에서는, 저항으로서의 필요값에 따라 막의 종류를 선택하거나, 적층 구조의 복수의 도전막 중에서 어느 층의 도전막을 도전막으로서 사용할지를 선택함으로써, 저항의 범위, 내(耐)허용전류값의 설계 선택도를 향상시킬 수 있다.
또한, 3층 이상의 구조도 동일하다.
[전자 기기]
다음으로, 상술한 전기 광학 장치 또는 반도체 장치를 구비한 전자 기기에 대해서 설명한다.
도 8은 본 발명에 따른 전자 기기의 일례를 나타낸 사시도이다.
도 8에 나타낸 휴대 전화(1300)는 상술한 전기 광학 장치를 작은 사이즈의 표시부(1301)로서 구비하고, 복수의 조작 버튼(1302), 수화구(1303), 및 송화구(1304)를 구비하여 구성되어 있다.
상술한 전기 광학 장치는 상기 휴대 전화에 한정되지 않아, 전자북, 퍼스널 컴퓨터, 디지털 스틸 카메라, 액정 텔레비전, 뷰파인더형 또는 모니터 직시형 비디오 테이프 리코더, 카 네비게이션 장치, 소형 무선 호출기(pager), 전자수첩, 전자계산기, 워드프로세서, 워크스테이션, 텔레비전 전화, POS 단말, 터치 패널을 구비한 기기 등의 화상 표시 수단으로서 적합하게 사용할 수 있으며, 어느 경우에도 저항값이 고정밀도로 확보되어 품질이 우수한 전자 기기를 제공할 수 있다.
이상 첨부 도면을 참조하면서 본 발명에 따른 바람직한 실시예에 대해서 설명했지만, 본 발명이 이러한 예에 한정되지는 않는다.
상술한 예에서 나타낸 각 구성 부재의 모든 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의거하여 다양하게 변경할 수 있다.
예를 들어 상기 실시예에서는 마스크 필름(22A)을 제거하는 구성으로서 설명했지만, 반드시 제거할 필요는 없어, 기판(P) 위에 마스크 필름(22A)을 잔류시킬 수도 있다.
또한, 상기 실시예에서는 도전막(21)에 저항 소자(R)를 형성하는 구성을 나타냈지만, 이것에 한정되지 않아, 도전막(20)에 저항 소자를 형성하는 구성일 수도 있다.
또한, 상기 실시예에서는 인접하는 도전막(20)이 도전막(21)에 의해 접속되는 구성으로 했지만, 이것에 한정되지 않아, 외부 접속 단자로 되는 재배치 배선의 일부에 저항 소자가 설치되어 있는 구성일 수도 있다.
또한, 상기 실시예에서는 2층 구조의 전극막(21) 중 1층을 제거함으로써 저 항 소자(R)를 형성하는 구성으로 했지만, 이것에 한정되지 않아, 1층 구조의 전극막이나 3층 이상의 전극막일지라도 적용할 수 있다.
예를 들어 1층 구조의 전극막이면, 예를 들어 에칭 시간을 조정함으로써, 저항부의 두께를 다른 개소의 두께보다도 얇아지도록 조정하여 원하는 저항값으로 하는 것이 좋다.
또한, 3층 구조의 전극막으로서는, 예를 들어 스퍼터링에 의해 TiW-Cu를 형성한 후에, 도금에 의해 Cu를 적층한 구성을 채용할 수 있다.
또한, Cu 도금에 의한 전극막을 제거하여 스퍼터링에 의한 TiW-Cu로 저항 소자를 형성하거나, Cu(스퍼터링)-Cu(도금)의 전극막을 제거하여, TiW의 전극막에 의해서만 저항 소자를 형성할 수도 있다.
또한, 2층 구조의 전극막일지라도, 상층의 도전막(21b)을 두께 방향으로 일부 남기고, 남은 도전막(21b) 및 하층의 도전막(21a)에 의해 저항 소자를 형성할 수도 있다.
또한, 도전막(21b)을 제거한 후에, 도전막(21a)에 대해서도 에칭 처리를 실시하여, 보다 얇은 도전막(21a)에 의해 보다 높은 저항값을 갖는 저항 소자를 형성할 수도 있다.
어느 경우에서도, 원하는 저항값에 따라, 도전막을 부분적으로 제거함으로써, 상기 저항값을 갖는 저항 소자를 용이하게 형성할 수 있다.
또한, 저항 소자를 형성하는 방법으로서는, 두께 방향의 도전막을 제거하는 경우를 한정하지 않는다.
도전막(배선 패턴)의 일부 폭을 다른 부분보다도 좁게 함으로써, 평면 패턴의 저항 소자를 형성할 수도 있다.
예를 들어 도 9의 (a)에 나타낸 바와 같이, 다른 부분보다도 좁은 선폭(線幅)을 갖는 배선을 사용함으로써, U자 형상이 반복되어 굴곡된 지그재그(meander) 형상의 전극막을 형성하여, 저항값이 큰 저항 소자를 실현할 수도 있다.
또한, 도 9의 (b)에 나타낸 바와 같이, 저항이 큰 직경 축소부(교축 형상)를 형성하여, 저항값이 큰 저항 소자를 실현할 수도 있다.
또한, 상기 실시예에서는 도전막의 두께나 폭을 조정함으로써, 저항 소자에서의 저항값을 조정시키고 있다.
이것에 한정되지 않아, 예를 들어 도 10에 나타낸 바와 같이, 도전막(21)의 일부에 도전막(21a)을 노출시켜 저항 소자(R)를 형성하고, 이 저항 소자(R)에 대하여 레이저 등을 사용하여 트리밍(trimming)하여 도전막(21a)의 일부를 절결한(제거한) 절결부(Ra)를 형성할 수도 있다.
이 경우, 절결부(Ra)의 크기(즉, 도전막(21a)이 연결되어 있는 크기)를 조정함으로써, 저항값을 미세 조정할 수 있다.
따라서, 고정밀도의 저항 소자를 보다 용이하게 형성할 수 있다.
특히 상기 실시예에서는 반도체 장치(121)의 표면 근방에 저항 소자(R)가 배치되기 때문에, 저항값을 용이하게 미세 조정할 수 있다.
또한, 상기 실시예에서 나타낸 도전막(저항 소자)의 재료는 일례이며, 그 이외에도 예를 들어 Ag, Ni, Pd, Al, Cr, Ti, W, NiV 등, 또는 무연(lead-free) 땜납 등의 도전성 재료 등을 사용할 수 있다.
이 경우에도, 복수의 재료를 사용하여 적층 구조의 도전막을 형성할 때에는, 하층에 위치하는 도전막이 상층에 위치하는 도전막보다도 저항값이 커지도록 재료를 선택하는 것이 바람직하다.
재료의 선택과 조합에 따라서는, 단순히 원하는 저항값이 얻어질 뿐만 아니라, 예를 들어 각 재료가 갖는 저항-온도 특성에 주목하여 그들을 적절히 조합시킴으로써, 원하는 저항-온도 특성을 얻을 수도 있다.
또한, 상술한 도전막(20, 21)은, 본 실시예에서는 스퍼터링이나 도금법을 이용하여 형성되어 있지만, 잉크젯법을 이용하여 형성할 수도 있다.
또한, 상기 실시예에서는 전자 기판이 반도체 소자를 갖는 경우에 대해서 설명했지만, 본 발명에 따른 전자 기판으로서는, 반드시 반도체 소자가 설치되어 있을 필요는 없다.
예를 들어 반도체 칩 등의 외부 디바이스의 탑재 영역(능동 영역)에 외부 디바이스가 탑재되지 않은 비(非)탑재 상태의 실리콘 기판이나, 유리 기판, 세라믹 기판, 유기 기판, 필름 기판도 포함된다.
이 경우, 본 발명에 따른 전자 기판이 예를 들어 반도체 소자를 갖는 회로 기판 등에 범프 전극(10)을 통하여 접속된 구성일 수도 있다.
또한, 그들 기판에 다른 전자 회로가 일체로 구성되어 있을 수도 있다.
또한, 그들은 액정 패널, 플라스마 디스플레이, 수정 발진기 등의 전자 디바이스일 수도 있다.
또한, 이들 실시예에서 형성된 저항 소자는 배선의 일부을 이용하여 형성되어 있으면 되기 때문에, 반드시 전자 기판의 전극에 접속되어 있지 않아도 된다.
저항 소자는 전극끼리의 접속에만 사용되며, 외부 전극이나 외부 단자에 접속되지 않아도 된다.
또한, 본 발명은 다층막 배선을 사용한 전자 기기 전반에 적용할 수 있다.
예를 들어 온도 변동에 대한 저항값의 변동 특성이 반대의 관계를 나타내는 특성을 갖는 도전막을 적층한 배선 패턴에도 적용할 수 있다.
예를 들어 도 11에 나타낸 바와 같이, 온도 상승에 따라 저항값이 증가하는 특성을 갖는 재료(예를 들어 RuO2)로 형성된 도전막과, 온도 상승에 따라 저항값이 감소하는 특성을 갖는 재료(예를 들어 Ta2N)로 형성된 도전막을 적층함으로써, 온도 편차(drift)를 소거할 수 있는 배선 패턴에 대해서도 적용할 수 있다.
상술한 바와 같이 본 발명에 의하면, 제조 비용을 억제하면서, 고정밀도의 전자 소자를 형성할 수 있는 전자 기판의 제조 방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조 방법을 제공할 수 있다.

Claims (20)

  1. 기판과,
    상기 기판에 점착되는 제 1 필름재와, 상기 제 1 필름재에 박리(剝離) 가능하게 접합되는 제 2 필름재로 구성되고, 상기 제 1 필름재와 상기 기판의 외형 크기가 거의 같은 마스크를 준비하고,
    기판 위에 배선 패턴을 형성하고,
    상기 마스크의 소정 영역에 개구부를 형성하고,
    상기 개구부가 형성된 상기 마스크를 상기 기판에 점착시키고,
    상기 마스크의 상기 개구부를 통하여 상기 기판 위에 형성된 상기 배선 패턴의 적어도 일부를 제거함으로써, 상기 기판 위에 전자 소자를 형성하는 전자 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 마스크를 다이 커팅(die cutting)함으로써, 상기 마스크에 상기 개구부를 형성하는 전자 기판의 제조 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 필름재는 상기 기판에 크기에 따른 크기로 형성되고,
    상기 제 2 필름재는 밴드 형상으로 형성되어 있으며,
    상기 밴드 형상의 상기 제 2 필름재가 연장되는 방향에서 상기 제 2 필름재에 상기 제 1 필름재가 복수 접합되어 있는 전자 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 밴드 형상의 상기 제 2 필름재가 연장되는 방향으로 상기 제 2 필름재를 단속적(斷續的)으로 이동시키면서, 상기 복수의 제 1 필름재를 차례로 상기 기판에 점착시키는 전자 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 마스크를 부압(負壓) 환경 하에서 상기 기판에 점착시키는 전자 기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 마스크를 가열 및 가압한 상태에서 상기 기판에 점착시키는 전자 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 전자 소자를 밀봉재로 밀봉하는 전자 기판의 제조 방법.
  9. 제 1 항에 있어서,
    상기 배선 패턴의 적어도 일부를 제거하는 공정은, 상기 기판의 상기 배선 패턴의 일부를 제거함으로써, 상기 전자 소자로서의 저항 소자를 형성하는 전자 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 기판의 상기 배선 패턴은 적어도 2층의 배선층을 갖고,
    상기 저항 소자는 상기 기판의 상기 배선 패턴의 층수(層數)보다 적은 층수로 형성되어 있는 전자 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 배선 패턴을 형성하는 공정은,
    제 1 배선 패턴을 상기 기판 위에 형성하는 공정과,
    상기 제 1 배선 패턴과는 상이한 재료로 이루어지는 제 2 배선 패턴을 상기 제 1 배선 패턴 위에 적층하는 공정을 갖고,
    상기 마스크의 상기 개구부를 통하여 상기 제 2 배선 패턴의 일부를 제거하는 전자 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 1 배선 패턴은 상기 제 2 배선 패턴보다도 저항값이 큰 재료인 전자 기판의 제조 방법.
  13. 제 1 항에 있어서,
    상기 기판은 반도체 소자를 갖는 전자 기판의 제조 방법.
  14. 제 1 항에 있어서,
    상기 기판에는 반도체 소자가 탑재되지 않은 전자 기판의 제조 방법.
  15. 제 1 항에 있어서,
    상기 기판의 상기 배선 패턴은 기판 위에 형성된 절연막 위에 형성되어 있는 전자 기판의 제조 방법.
  16. 제 1 항에 있어서,
    상기 배선 패턴을 전극부에 접속시키는 전자 기판의 제조 방법.
  17. 제 16 항에 있어서,
    상기 배선 패턴은 적어도 일부가 접속 단자를 갖고 있는 전자 기판의 제조 방법.
  18. 제 1 항에 있어서,
    상기 배선 패턴은 전극부에 접속되고, 적어도 일부가 외부 단자에 접속되어 있는 전자 기판의 제조 방법.
  19. 제 1 항에 기재된 제조 방법에 의해 전자 기판을 제조하는 공정을 갖는 전기 광학 장치의 제조 방법.
  20. 제 1 항에 기재된 제조 방법에 의해 전자 기판을 제조하는 공정을 갖는 전자 기기의 제조 방법.
KR1020060066930A 2005-07-20 2006-07-18 전자 기판의 제조 방법, 전기 광학 장치의 제조 방법, 및전자 기기의 제조 방법 KR100793330B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00210057 2005-07-20
JP2005210057A JP4487875B2 (ja) 2005-07-20 2005-07-20 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法

Publications (2)

Publication Number Publication Date
KR20070011145A KR20070011145A (ko) 2007-01-24
KR100793330B1 true KR100793330B1 (ko) 2008-01-11

Family

ID=37232935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060066930A KR100793330B1 (ko) 2005-07-20 2006-07-18 전자 기판의 제조 방법, 전기 광학 장치의 제조 방법, 및전자 기기의 제조 방법

Country Status (7)

Country Link
US (1) US7482271B2 (ko)
EP (1) EP1746868A1 (ko)
JP (1) JP4487875B2 (ko)
KR (1) KR100793330B1 (ko)
CN (1) CN100419997C (ko)
SG (1) SG129405A1 (ko)
TW (1) TW200717585A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4665631B2 (ja) * 2005-07-07 2011-04-06 セイコーエプソン株式会社 電子基板とその製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
JP4396746B2 (ja) * 2007-08-13 2010-01-13 セイコーエプソン株式会社 電子デバイス
JP4353289B2 (ja) * 2007-08-20 2009-10-28 セイコーエプソン株式会社 電子デバイス及び電子機器
JP4683082B2 (ja) * 2007-09-04 2011-05-11 エプソンイメージングデバイス株式会社 半導体装置、半導体実装構造、電気光学装置
US8174110B2 (en) 2007-09-04 2012-05-08 Epson Imaging Devices Corporation Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
JP2009212209A (ja) * 2008-03-03 2009-09-17 Seiko Epson Corp 半導体モジュール及びその製造方法
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP6022805B2 (ja) * 2012-04-23 2016-11-09 株式会社ジャパンディスプレイ 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804434A (en) * 1985-12-04 1989-02-14 Digital Equipment Corporation Vertical PWB supply system
US5043295A (en) * 1987-09-09 1991-08-27 Ruggerio Paul A Method of forming an IC chip with self-aligned thin film resistors

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3296574A (en) * 1962-12-21 1967-01-03 Tassara Luigi Film resistors with multilayer terminals
US4313995A (en) * 1976-11-08 1982-02-02 Fortin Laminating Corporation Circuit board and method for producing same
JPS587848A (ja) 1981-07-07 1983-01-17 Citizen Watch Co Ltd 集積回路
CN1021878C (zh) * 1987-01-24 1993-08-18 福克斯保罗公司 多层印刷电路板制造方法
EP0330210A3 (en) 1988-02-26 1990-11-07 Gould Electronics Inc. Resistive metal layers and method for making same
US5038132A (en) * 1989-12-22 1991-08-06 Texas Instruments Incorporated Dual function circuit board, a resistor element therefor, and a circuit embodying the element
DE4136198A1 (de) * 1991-11-02 1993-05-06 Deutsche Aerospace Ag, 8000 Muenchen, De Verfahren zur herstellung eines strukturierten duennfilm-widerstandsschichtsystems sowie schaltungsanordnung mit einem insbesondere nach diesem verfahren hergestellten duennfilm-widerstandsschichtsystem
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
US5328546A (en) 1992-04-03 1994-07-12 International Business Machines Corp. Photo resist film application mechanism
JP3502147B2 (ja) 1994-02-28 2004-03-02 セントラルコンベヤー株式会社 電動テーブルリフタ
US5800724A (en) * 1996-02-14 1998-09-01 Fort James Corporation Patterned metal foil laminate and method for making same
US5759422A (en) * 1996-02-14 1998-06-02 Fort James Corporation Patterned metal foil laminate and method for making same
US6193911B1 (en) 1998-04-29 2001-02-27 Morton International Incorporated Precursor solution compositions for electronic devices using CCVD
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP2001250877A (ja) 2000-03-03 2001-09-14 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
JP4122143B2 (ja) 2001-07-26 2008-07-23 太陽誘電株式会社 半導体装置及びその製造方法
JP2003089189A (ja) 2001-09-17 2003-03-25 Sony Corp スクリーン印刷用分割マスク、スクリーン印刷用積層マスク、スクリーン印刷装置及びスクリーン印刷方法
JP2003243794A (ja) 2002-02-18 2003-08-29 Toyo Kohan Co Ltd 抵抗板積層材および抵抗板積層材を用いた部品
KR100531590B1 (ko) 2002-06-06 2005-11-28 알프스 덴키 가부시키가이샤 액정표시장치 및 액정표시장치의 제조방법
JP4126985B2 (ja) 2002-07-29 2008-07-30 凸版印刷株式会社 受動素子内蔵プリント配線板及びその製造方法
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP4311157B2 (ja) 2003-10-10 2009-08-12 凸版印刷株式会社 半導体装置用基板の製造方法
JP2005210057A (ja) 2003-12-24 2005-08-04 Kyocera Corp 発光素子収納用パッケージ、発光装置および照明装置
US20070149001A1 (en) * 2005-12-22 2007-06-28 Uka Harshad K Flexible circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804434A (en) * 1985-12-04 1989-02-14 Digital Equipment Corporation Vertical PWB supply system
US5043295A (en) * 1987-09-09 1991-08-27 Ruggerio Paul A Method of forming an IC chip with self-aligned thin film resistors

Also Published As

Publication number Publication date
CN1901160A (zh) 2007-01-24
JP2007027554A (ja) 2007-02-01
TW200717585A (en) 2007-05-01
US7482271B2 (en) 2009-01-27
CN100419997C (zh) 2008-09-17
JP4487875B2 (ja) 2010-06-23
SG129405A1 (en) 2007-02-26
EP1746868A1 (en) 2007-01-24
KR20070011145A (ko) 2007-01-24
US20070020927A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
KR100793330B1 (ko) 전자 기판의 제조 방법, 전기 광학 장치의 제조 방법, 및전자 기기의 제조 방법
KR100546346B1 (ko) 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
US20200118989A1 (en) Light emitting device package structure and manufacturing method thereof
US7482541B2 (en) Panel for electro-optical apparatus, method of manufacture thereof, electro-optical apparatus and electronic apparatus
JP2007180166A (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
US7422974B2 (en) Method of manufacturing electronic component mounting body, electronic component mounting body, and electro-optical device
KR100881377B1 (ko) 전자 기판과 그 제조 방법, 전기 광학 장치, 및 전자 기기
JP2006196728A (ja) 電子部品、電気光学装置、及び電子機器
JP4826852B2 (ja) 半導体装置、電気光学装置及び電子機器
JP4862390B2 (ja) 電子基板の製造方法
KR100821602B1 (ko) 전자 기판과 그 제조 방법, 전기 광학 장치의 제조 방법,및 전자 기기의 제조 방법
JP5088309B2 (ja) 電子基板及び電気光学装置並びに電子機器
US20050070046A1 (en) Method of manufacturing electronic device and method of manufacturing electro-optical device
US20050067635A1 (en) Method of manufacturing electronic component, method of manufacturing electro-optical device, electronic component, and electro-optical device
JP2007281216A (ja) 半導体装置及びその製造方法、並びに、電子機器
JP2009049154A (ja) 半導体装置、実装構造体、電気光学装置、電子機器
KR20090006594A (ko) 회로기판의 제조 방법
JP2008182064A (ja) 半導体装置の製造方法、半導体装置、電気光学装置、および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee