KR100777544B1 - 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법 - Google Patents

절연층 매립형 반도체 탄화 실리콘 기판의 제조방법

Info

Publication number
KR100777544B1
KR100777544B1 KR1020030002943A KR20030002943A KR100777544B1 KR 100777544 B1 KR100777544 B1 KR 100777544B1 KR 1020030002943 A KR1020030002943 A KR 1020030002943A KR 20030002943 A KR20030002943 A KR 20030002943A KR 100777544 B1 KR100777544 B1 KR 100777544B1
Authority
KR
South Korea
Prior art keywords
gas
silicon carbide
thin film
single crystal
crystal silicon
Prior art date
Application number
KR1020030002943A
Other languages
English (en)
Other versions
KR20030065326A (ko
Inventor
이즈미카쯔토시
나카오모토이
오바야시요시아키
미네케이지
히라이세이사쿠
죠오베후미히코
타나카토모유키
Original Assignee
오오사카후
호시덴 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오사카후, 호시덴 가부시기가이샤 filed Critical 오오사카후
Publication of KR20030065326A publication Critical patent/KR20030065326A/ko
Application granted granted Critical
Publication of KR100777544B1 publication Critical patent/KR100777544B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
    • G06Q50/10—Services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q30/00—Commerce
    • G06Q30/06—Buying, selling or leasing transactions
    • G06Q30/0601—Electronic shopping [e-shopping]
    • G06Q30/0613—Third-party assisted
    • G06Q30/0619—Neutral agent
    • G—PHYSICS
    • G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16H—HEALTHCARE INFORMATICS, i.e. INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR THE HANDLING OR PROCESSING OF MEDICAL OR HEALTHCARE DATA
    • G16H20/00—ICT specially adapted for therapies or health-improving plans, e.g. for handling prescriptions, for steering therapy or for monitoring patient compliance
    • G16H20/30—ICT specially adapted for therapies or health-improving plans, e.g. for handling prescriptions, for steering therapy or for monitoring patient compliance relating to physical therapies or activities, e.g. physiotherapy, acupressure or exercising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Business, Economics & Management (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Marketing (AREA)
  • Finance (AREA)
  • Primary Health Care (AREA)
  • Economics (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Tourism & Hospitality (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Resources & Organizations (AREA)
  • Development Economics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Epidemiology (AREA)
  • Medical Informatics (AREA)
  • Public Health (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

SOI 기판 위에 단결정 탄화 실리콘 박막을 염가이고 또한 용이하게 형성한다.
표면 실리콘층 (130)의 막두께가 10nm이하로 매립 절연물층 (120)을 가지는 SOI 기판 (l00)을 가열로 (200)내에 설치하고, 가열로 (200)내에 수소 가스 G1과 탄화수소계 가스 G2와의 혼합 가스 (G1+G2)를 공급하면서, 가열로 (200)내의 분위기 온도를 상승시켜, S0I 기판 (100)의 표면 실리콘층 (130)을 단결정 탄화 실리콘 박막 (140)으로 변성시키는 제 1의 공정과, 제 1의 공정을 과잉으로 행하여 탄소 박막 (150)을 단결정 탄화 실리콘 박막 (140)의 위에 퇴적시키는 제 2의 공정 과, 혼합 가스 (G1+G2)를 소정의 비율로 산소 가스 G3가 혼합된 불활성 가스 G4로 치환 하고, SOI 기판 (100)을 550℃ 이상으로 가열해서 탄소 박막 (150)을 에칭으로 제거하는 제 3의 공정과, 산소 가스 G3가 혼합된 불활성 가스 G4를 산소 가스 G3가 혼합되지 않은 순수한 불활성 가스 G4로 치환 하고, 가열로 (2O0)내의 분위기 온도를 소정의 온도까지 상승시키는 제 4의 공정과, 소정의 분위기 온도를 유지한 상태에서, 수소 가스 G1과 실란계 가스 G5를 가열로 (200)내에 공급해서 S0I 기판 (100)의 표면의 단결정 탄화 실리콘 박막 (140)의 위에 새로운 단결정 탄화 실리콘 박막 (160)을 성장시키는 제 5의 공정을 가진다.

Description

절연층 매립형 반도체 탄화 실리콘 기판의 제조방법 {MANUFACTURING METHOD OF SILICON CARBIDE SUBSTRATE FOR INSULATING LAYER EMBEDDED TYPE SEMICONDUCTOR}
본 발명은, 절연층 매립형반도체 탄화 실리콘 기판의 제조방법과, 그 제조 장치에 관한 것이다.
단결정 탄화 실리콘(SiC)은, 열적, 화학적 안정성이 뛰어나 기계적 강도 도 강하고, 방사선 조사에도 강하다고 하는 특성때문에, 차세대의 반도체 디바이스 재료 로서 주목을 끌고 있다. 또, 매립 절연층을 가진 SOI 기판은, 회로의 고속화와 저소비 전력화를 도모하는데 있어서 뛰어나고 있으며, 차세대의 LSI 기판으로서 유망시 되고 있다. 따라서 이들 두가지의 특징을 융합한 절연층 매립형 반도체 탄화 실리콘 기판이 반도체 디바이스 재료 로서 유망한 것은 말할 필요도 없다.
그러나, 단결정 탄화 실리콘과 SOI 기판과의 특징을 융합한 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법은 확립되고 있지 않은 것이 현상이다. 예를 들면, 실리콘 기판 위에 단결정 탄화 실리콘 박막을 형성하는 방법으로서는, 실리콘 기판의 위에 플라즈마식 기상 반응법등을 이용한 것이 있으며, 이러한 수법을 SOI 기판에 적용 함으로써, SOI 기판 위에 단결정 탄화 실리콘 박막을 형성하는 것이 가능했다. 또, SOI 기판에 있어서의 표면 실리콘층의 막두께는 50nm를 초과하고 있는 것이 현상이다.
SOI 기판의 위에 단결정 탄화 실리콘 박막을 형성하는 방법으로 제조된 반도체 기판은, 단결정 탄화 실리콘 박막과 매립 절연물과의 사이에 실리콘층이 개재 한다고 하는 문제가 있다. 이러한 단결정 탄화 실리콘 박막과 매립 절연물과의 사이에 개재 하는 실리콘층은, 후 공정에서의 가열 처리중에 표면의 단결정 탄화 실리콘 박막중에 확산하고, 그 물성을 열악화 시킨다고 하는 문제를 가지고 있다. 더하여, 매립 절연물의 위에 탄화 실리콘을 형성하려고 하는 소망의 구조로도 되지 않는다.
또, 플라즈마식 기상 반응법등을 이용하여 SOI 기판 위에 단결정 탄화 실리콘 박막을 형성하는 방법으로는, 고진공중에 있어서 막형성 공정을 실시하지 않으면 안되어, 복잡한 구성의 제조장치가 필요하게 되어 있었다. 물론, 이 복잡한 구성의 제조장치에서는, 단결정 탄화 실리콘 박막의 형성의 코스트가 높아진다고 하는 문제점을 내포 하고 있다.
또, 막두께가 1Onm를 넘는 표면 실리콘층을 가진 SOI 기판에서는, 변성된 단결정 탄화 실리콘 박막이 국부적으로 핵성장을 일으켜 입자덩어리가 되므로써, 표면 상태가 거칠어져 바람직하지 않은 상황이 된다.
본 발명은 상기 사정에 비추어서 창안 된 것으로서 SOI 기판 위에 단결정 탄화 실리콘 박막을 염가이고 또한 용이하게 형성할 수 있는 절연층 매립형반도체 탄화 실리콘 기판의 제조방법과, 제조장치를 제공하는 것을 목적으로 하고 있다.
본 발명 에 관한 절연층 매립형반도체 탄화 실리콘 기판의 제조방법은, 표면 실리콘층의 막두께가 1Onm 이하로 매립 절연물을 가진 SOI 기판을 가열로내에 설치하고, 상기 가열로내에 수소 가스와 탄화수소계 가스와의 혼합 가스를 공급하면서, 가열로내의 분위기 온도를 상승 시키고, 상기 SOI 기판의 표면 실리콘층을 단결정 탄화 실리콘 박막으로 변성시키는 제 1의 공정과, 상기 제 1의 공정을 과잉으로 행하여 탄소박막을 상기 단결정 탄화 실리콘 박막의 위에 퇴적시키는 제 2의 공정 과, 상기 혼합 가스를 소정의 비율로 산소 가스가 혼합된 불활성 가스로 치환하고, 상기 SOI 기판을 550℃ 이상으로 가열해서 상기 탄소 박막을 에칭에 의해 제거하는 제 3의 공정과, 상기 산소 가스가 혼합된 불활성 가스를 산소 가스가 혼합되지 않는 순수한 불활성 가스로 치환하고, 상기 가열로내의 분위기 온도를 소정의 온도까지 상승시키는 제 4의 공정과, 상기 소정의 분위기 온도를 유지한 상태에서, 수소 가스와 실란계 가스를 가열로내에 공급하여 상기 SOI 기판의 표면의 단결정 탄화 실리콘 박막의 위에 새로운 단결정 탄화 실리콘 박막을 성장시키는 제5의 공정을 구비하고 있다.
삭제
(발명의 실시의 형태)
도 l은 본 발명의 실시의 형태에 관한 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법의 각 공정을 표시하는 개략적 설명도, 도 2는 본 발명의 실시의 형태에 관한 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법을 실시하기 위한 절연층 매립형 반도체 탄화 실리콘 기판의 제조 장치의 개략적 설명도이다. 또한, 도 1에 있어서의 각층의 두께 치수는 도시의 형편상, 구체적인것 과는 상위하고 있고 또, 도 1에 있어서는, 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법의 각 공정에 있어서의 주위의 가스를 명기하고 있다.
본 발명의 실시의 형태 에 관한 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법은, 표면 시리곤층 (130)의 막두께가 l0nm 이하로 매립 절연물층 (120)을 가지는 SOI 기판 (l00)을 가열로 (200)내에 설치하고, 상기 가열로 (200)내에 수소 가스 G1과 탄화수소계 가스 G2와의 혼합 가스(G1+G2)를 공급하면서, 가열로 (200)내의 분위기 온도를 상승 시켜서, 상기 SOI 기판 (100)의 표면 실리콘층 (130)을 단결정 탄화 실리콘 박막 (140)으로 변성시키는 제 1의 공정과, 상기 제 l의 공정을 과잉으로 행하여 탄소 박막 (150)을 상기 단결정 탄화 실리콘 박막 (140)의 위에 퇴적시키는 제 2의 공정과, 상기 혼합 가스(G1+G2)를 소정의 비율로 산소 가스 G3가 혼합된 불활성 가스 G4로 치환 하고, 그리고 나서 상기 SOI 기판 (100)을 550℃ 이상으로 가열해서 상기 탄소 박막 (150)을 에칭으로 제거하는 제 3의 공정과, 다음에 상기 산소 가스 G3가 혼합된 불활성 가스 G4를 산소 가스 G3가 혼합되지 않는 순수한 불활성 가스 G4로 치환하고, 상기 가열로 (200)내의 분위기 온도를 소정의 온도까지 상승시키는 제 4의 공정과, 상기 소정의 분위기 온도를 유지한 상태에서, 수소 가스 G1과 실란계 가스 G5를 가열로 (200)내에 공급해서 상기 SOI 기판 (100)의 표면의 단결정 탄화 실리콘 박막 (140)의 위에 새로운 단결정 탄화 실리콘 박막 (160)을 성장시키는 제 5의 공정을 가지고 있다.
상기 SOI 기판 (100)은, 도 1(A)에 표시한 바와 같이, 실리콘층 (110)안에 매립 절연물 로서의 매립 절연물층 (120)이 형성되고, 이 매립 절연물층 (120)의 위에 막두께가 l0nm 이하의 표면 실리콘층 (130)을 형성한 것이다. 또한, 이 SOI 기판 (100)의 표면 실리콘층 (130)은, 예를 들면 면방위 (11l)이다.
또한, SOI 기판 (100)의 표면 실리콘층 (130)은, 예를 들면 소망한 두께를 남겨 표면 실리콘층 (130)을 산화시키고, 불소화 수소산등으로 에칭하는 등의 주지의 방법에 의해서, 그 막두께는 제어된다.
또, 상기 가열로 (200)로서는, 전기로를 이용할 수가 있다. 이 가열로 (200)는, 도 2에 표시한 바와 같이, 일단부가 SOI 기판등을 출입시키기 위한 출입구가 되어, 타단부가 배기수단 (2l0)과 연결된 것으로써, 노벽 (220)의 주위에는 전기 히터등의 가열수단 (230)이 설치되어 있다. 또, 이 가열로 (200)에는, 내부에 각종의 가스를 공급하기 위한 가스 공급 수단 (300)이 접속되어 있다. 그리고, 이 가열로 (200)의 내부의 압력은, 대기압과 동등하게 되어 있다.
상기 가스 공급수단 (300)은, 수소 가스 G1을 공급하는 수소 가스 공급부 (3 l0)와, 탄화수소계 가스 G2를 공급하는 탄화수소계 가스 공급부 (320)와, 산소 가스 G3를 공급하는 산소 가스 공급부 (330)와, 불활성 가스 G4 (순수한 불활성 가스를 함유한)로서의 아르곤 가스를 공급하는 불활성 가스 공급부 (340)와, 실란계 가스 G5를 공급하는 실란계 가스 공급부 (350)와, 이들의 가스 공급부 (310∼350)가 접속된 전환 밸브 (360)를 가지고 있다. 이러한 가스 공급수단 (300)은, 공급관 (370)을 개재하여 상기 가열로 (200)에 접속되어 있다.
<제 1의 공정> (도 1 (B)참조)
당해 제 1의 공정에서는, 상기 SOI 기판 (100)을 가열로 (200)내에 설치해, 가열로 (200)내에 탄화수소계 가스 G2를 수소 가스 G1에 대해서 l체적%의 비율의 혼합 가스(G1+G2)를 공급한다. 또, 이 혼합 가스(G1+G2)의 공급과 마찬가지로 해서, 가열로 (200)내의 분위기 온도를 1200 내지 1405℃로 가열한다. 이 가열에 의해, SOI 기판 (100)의 표면 실리콘층 (130)을 단결정 탄화 실리콘 박막 (140)으로 변성시킨다. 즉, 이 제 1의 공정은, S0I 기판 (100)의 표면 실리콘층 (l30)을 단결정 탄화 실리콘 박막 (140)으로 변성시키는 공정이다.
상기 단결정 탄화 실리콘 박막 (140)은, 표면 실리콘층 (130)을 변성시킨 것이기 때문에, 그 막두께는 표면 실리콘층 (130)의 막두께와 동일해 진다. 즉, 단결정 탄화 실리콘 박막 (140)의 막두께는, S0I 기판 (100)의 표면 실리콘층 (130)의 막두께를 임의에로 제어할 수 있게 된다.
또한, 상기 수소 가스 G1은 캐리어 가스이며, 탄화수소계 가스 G2 로서는 프로판 가스를 사용한다. 예를 들면, 수소가스 G1의 수소가스 공급부 (310)로부터의 공급량이 1000cc/분이었다면, 탄화수소계 가스 C2의 탄화수소계 가스 공급부 (320)로부터의 공급량을 10cc/분으로 한다..
<제 2의 공정> (도 1 (C)참조)
당해 제 2의 공정은, 상기 제 1의 공정을 과잉으로 행하여 탄소박막 (150)을 상기 단결정 탄화 실리콘 박막 (l40)의 위에 퇴적시키는 공정이다. 상기 탄소 박막 (150)은, 상기 제l의 공정을 예를 들면 수분∼수시간 계속시킴으로써 퇴적된다.
<제 3의 공정> (도 1 (D)참조)
당해 제 3의 공정은, 상기 탄화수소계 가스 공급부 (320)로부터 공급되는 탄화수소계 가스 G2와 수소 가스 공급부 (310)로 버터 공급되는 수소 가스 G1과의 혼합 가스(G1+G2)를 소정의 비율로 산소 가스 G3가 혼합된 불활성 가스 G4로 치환하고, 상기 SOI 기판 (100)을 550℃이상, 예를 들면 약 650℃로 가열해서 상기 탄소 박막 (150)을 에칭으로 제거한다. 상기 불활성 가스 G4 로서는, 예를 들면 아르곤 가스가 이용된다. 또, 이 불활성 가스 G4에 혼합되는 산소 가스 G3는, 예를 들면 불활성 가스 G4의 불활성 가스 공급부 (340)로부터의 공급량이 1000cc/분인 경우, 산소 가스 G3의 산소 가스 공급부 (330)로부터의 공급량을 100cc/분으로 한다.
이 산소 가스 G3가 혼합된 불활성 가스 G4의 공급과 함께, 가열 수단 (230)에 의해서 SIO 기판 (100)을 약 650℃로 가열한다. 이 상태를 수분∼수시간 계속시킨다.
SOI 기판 (100)의 표면에 형성되어 있는 탄소 박막 (150)은, C+O2-CO2라고 하는 화학변화를 일으켜서 이산화탄소 가스로 변화한다. 이것에 의해, 탄소 박막 (150)은 에칭 되어서 제거되는 것이다. 또한, 이 이산화탄소 가스는 배기수단 (210)에 의해 가열로 (200)의 외부에 배기된다.
<제 4의 공정> (도 1 (E)참조)
당해 제 4의 공정은, 상기 산소 가스가 혼합된 불활성 가스 G4를 산소 가스가 혼합되지 않은 순수한 불활성 가스 G4로 치환하고, 상기 가열로 (200)내의 분위기 온도를 소정의 온도까지 상승시키는 공정이다. 또한, 상기 순수한 불활성 가스 G4에는, 순수한 아르곤 가스가 사용된다. 이 제 4의 공정에 있어서 가열로 (200)내를 순수한 불활성 가스 G4에 치환하는 것은, 후의 제 5의 공정에서 사용하는 실란계 가스 G5는, 메틸실란가스가 산소 가스와 폭발적으로 반응하기 때문에, 그 위험성을 회피하는 것이 목적이다.
상기 가열로 (200)내의 분위기 온도 로서는, 500∼1405℃가 적당하다.
또한, 상기 순수한 불활성 가스 G4는, 상기 제 3의 공정에 있어서 가열로 (200)에 공급되고 있던 산소 가스 C3의 공급을 정지하고, 불활성 가스 G4의 공급을 계속 함으로써, 가열로 (200)에 공급되는 것이다.
<제 5의 공정> (도 1 (F)참조)
당해 제 5의 공정은, 상기 소정의 분위기 온도(500∼1405℃)를 유지한 상태에서, 수소 가스 공급부 (310)로부터 수소 가스 G1를, 실란계 가스 공급부 (350)로부터 실란계 가스 G5를 각각 가열로 (200)내에 공급해서 상기 SOI 기판 (100)의 표면의 단결정 탄화 실리콘 박막 (140)의 위에 새로운 단결정 탄화 실리콘 박막 (160)을 성장시키는 공정이다.
상기 실란계 가스 G5 로서는, 예를 들면 메틸실란가스가 이용된다. 이 메틸실란가스가 분해되므로써 생성되는 실리콘과 단결정 탄화 실리콘 박막 (140)중의 탄소가 반응 함으로써, 단결정 탄화 실리콘 박막 (140)의 위에 새로운 단결정 탄화 실리콘 박막 (160)이 형성되는 것이다.
또한, 상기 실란계 가스 G5 로서는, 메틸실란가스 외에, 모노실란가스, 디실란가스, 디메틸실란가스, 디클로로실란가스등을 사용할 수가 있다.
이와 같이 해서, 단결정 탄화 실리콘 박막 (l40, 160)을 가지는 절연층 매립형반도체 탄화 실리콘 기판을 제조할 수가 있다.
또한, 상술한 실시의 형태에서는, 수소 가스 G1은 수소 가스 공급부 (310)로부터, 탄화수소계 가스 G2는 탄화수소계 가스 공급부 (320)로부터, 산소 가스 G3는 산소가스공급부 (330)로부터, 불활성 가스 G4(순수한 불활성 가스를 함유한)는 불활성 가스 공급부 (340)로부터, 실란계 가스 G5는 실란계 가스 공급부 (350)로부터 각각 별개로 공급되고 있다고 했지만, 제 l의 공정에 필요한 혼합 가스(Gl+G2)는 수소 가스 G1과 탄화수소계 가스 G2를 미리 소정의 비율로 혼합한 것이어도 되고, 제 3의 공정에 필요한 혼합 가스는 불활성 가스 G4와 산소 가스 G3를 미리 소정의 비율로 혼합한 것이어도 되고, 제 5의 공정에 필요한 수소 가스와 실란계 가스와는 미리 소정의 비율로 혼합한 것이어도 된다.
단, 각종의 가스를 미리 소정의 비율이 혼합한 것을 공급하는 타입의 것보다, 각종의 가스를 별개로 공급하는 타입쪽이, 각종의 가스의 혼합비를 용이하게 변경할 수 있으므로, 각종의 화학반응에 대응할 수가 있다고 하는 점에서 유연성이 풍부하다고 말할 수 있다.
본 발명에 관한 절연층 매립형반도체 탄화 실리콘 기판의 제조방법은, 표면 실리콘층의 막두께가 1Onm 이하로 매립 절연물을 가지는 SOI 기판을 가열로내에 설치해, 상기 가열로내에 수소 가스와 탄화수소계 가스와의 혼합 가스를 공급하면서, 가열로내의 분위기 온도를 상승 시켜서, 상기 SOI 기판의 표면 실리콘층을 단결정 탄화 실리콘 박막으로 변성시키는 공정을 가지고 있다.
이 때문에, 이러한 제조방법 이면, 종래의 플라즈마식 기상 반응법등에서 문제로 되어 있던 단결정 탄화 실리콘 박막과 매립 산화물층과의 사이에 실리콘층을 개재 시키는 일 없이, 매립 산화물층의 바로 위에 단결정 탄화 실리콘 박막을 형성할 수 있다.
이 때문에, 이 제조방법으로 제조된 절연층 매립형반도체 탄화 실리콘 기판은, 종래의 문제점이 었던 단결정 탄화 실리콘 박막과 그 하부의 실리콘층과의 계면에 있어서의 각종의 결함 발생이나 계면거칠음을 해소한 것이 된다. 또, 이 제조방법 이면, 전기로등의 간단한 가열로만으로 되고, 종래와 같이 고진공을 유지할 필요가 없기 때문에, 제조 장치나 제조 공정의 간략화나 그 결과로서의 제조 코스트의 저감에 기여할 수가 있다.
또, 표면 실리콘층의 막두께가 1Onm 이하 이면, 1Onm 이상의 것과 같이 단결정 탄화 실리콘이 국부적으로 핵성장을 일으켜 입자덩어리로 되는 것에 의한 표면 상태의 거칠음이 없어져, 양호한 표면 상태를 얻을 수 있다.
도 1
본 발명의 실시의 형태 에 관한 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법의 각 공정을 표시하는 개략적 설명도이다.
도 2
본 발명의 실시의 형태 에 관한 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법을 실시하기 위한 절연층 매립형 반도체 탄화 실리콘 기판의 제조 장치의 개략적 설명도이다.
<도면의 주요부분에 대한 부호의 설명>
l0O : SOI 기판 110 : 실리콘층
120 : 매립 절연물층 l30 : 표면 실리콘층
140 : 단결정 탄화 실리콘 박막 150 : 탄소 박막
160 : 단결정 탄화 실리콘 박막

Claims (7)

  1. 소정의 두께의 표면 실리콘층과 매립 절연물을 가지는 SOI 기판을 가열로내에 설치하고, 상기 가열로내에 수소 가스와 탄화수소계 가스와의 혼합 가스를 공급하면서, 가열로내의 분위기 온도를 상승시켜서, 상기 SOI 기판의 표면 실리콘층을 단결정 탄화 실리콘 박막으로 변성시키는 제 1의 공정과, 상기 제 1의 공정을 과잉으로 행하여 탄소박막을 상기 단결정 탄화 실리콘 박막의 위에 퇴적시키는 제 2의 공정과, 상기 혼합 가스를 소정의 비율로 산소 가스가 혼합된 불활성 가스로 치환 하고, 상기 SOI 기판을 550℃ 이상으로 가열해서 상기 탄소 박막을 에칭으로 제거하는 제 3의 공정과, 상기 산소 가스가 혼합된 불활성 가스를 산소 가스가 혼합되지 않은 순수한 불활성 가스로 치환하고, 상기 가열로내의 분위기 온도를 소정의 온도까지 상승시키는 제 4의 공정과, 상기 소정의 분위기 온도를 유지한 상태에서, 수소 가스와 실란계 가스를 가열로내에 공급해서 상기 SOI 기판의 표면의 단결정 탄화 실리콘 박막의 위에 새로운 단결정 탄화 실리콘 박막을 성장시키는 제 5의 공정을 구비한 것을 특징으로 하는 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법.
  2. 제 1항에 있어서, 상기 소정의 두께의 표면 실리콘층의 막두께는, lOnm 이하인 것을 특징으로 하는 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법.
  3. 제 1항에 있어서, 상기 소정의 온도는, 500∼1405℃인 것을 특징으로 하는 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 일련의 반응은, 대기압중에서 행해지는 것을 특징으로 하는 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법.
  5. 삭제
  6. 삭제
  7. 삭제
KR1020030002943A 2002-01-31 2003-01-16 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법 KR100777544B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002022631A JP3920103B2 (ja) 2002-01-31 2002-01-31 絶縁層埋め込み型半導体炭化シリコン基板の製造方法及びその製造装置
JPJP-P-2002-00022631 2002-01-31

Publications (2)

Publication Number Publication Date
KR20030065326A KR20030065326A (ko) 2003-08-06
KR100777544B1 true KR100777544B1 (ko) 2007-11-20

Family

ID=19192223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030002943A KR100777544B1 (ko) 2002-01-31 2003-01-16 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법

Country Status (7)

Country Link
US (2) US7084049B2 (ko)
EP (1) EP1333482B1 (ko)
JP (1) JP3920103B2 (ko)
KR (1) KR100777544B1 (ko)
CN (1) CN100343962C (ko)
DE (1) DE60321734D1 (ko)
TW (1) TWI264070B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280354A (ja) * 2001-03-19 2002-09-27 Osaka Prefecture 炭素薄膜のエッチング方法及びエッチング装置
US7147715B2 (en) * 2003-07-28 2006-12-12 Cree, Inc. Growth of ultra-high purity silicon carbide crystals in an ambient containing hydrogen
US20070231485A1 (en) * 2003-09-05 2007-10-04 Moffat William A Silane process chamber with double door seal
US7382023B2 (en) 2004-04-28 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fully depleted SOI multiple threshold voltage application
JP2005317801A (ja) * 2004-04-28 2005-11-10 Japan Science & Technology Agency 薄膜素子形成法
JP4690734B2 (ja) * 2005-01-28 2011-06-01 エア・ウォーター株式会社 単結晶ＳｉＣ基板の製造方法
JP4511378B2 (ja) * 2005-02-15 2010-07-28 エア・ウォーター株式会社 ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法
JP4563918B2 (ja) * 2005-10-31 2010-10-20 エア・ウォーター株式会社 単結晶ＳｉＣ基板の製造方法
CN100514562C (zh) * 2006-09-18 2009-07-15 中国科学院半导体研究所 用于MEMS器件的大面积3C-SiC薄膜的制备方法
WO2008111277A1 (ja) * 2007-03-15 2008-09-18 Kyushu Institute Of Technology 単結晶酸化亜鉛基板
JP5394632B2 (ja) 2007-11-19 2014-01-22 エア・ウォーター株式会社 単結晶ＳｉＣ基板の製造方法
JP2009158702A (ja) * 2007-12-26 2009-07-16 Kyushu Institute Of Technology 発光デバイス
KR20100129738A (ko) * 2008-03-10 2010-12-09 고쿠리츠다이가쿠호진 도호쿠다이가쿠 그라펜 또는 그래파이트 박막, 그 제조방법, 박막구조 및 전자 디바이스
JP2011243640A (ja) * 2010-05-14 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP5585268B2 (ja) 2010-07-22 2014-09-10 セイコーエプソン株式会社 単結晶炭化珪素膜付き基材及び単結晶炭化珪素膜の製造方法並びに単結晶炭化珪素膜付き基材の製造方法
CN102965733B (zh) * 2012-11-02 2015-11-18 中国科学院物理研究所 一种无石墨包裹物的导电碳化硅晶体生长工艺
JP6111678B2 (ja) * 2013-01-17 2017-04-12 信越半導体株式会社 ＧｅＯＩウェーハの製造方法
JP6136731B2 (ja) * 2013-08-06 2017-05-31 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
MD4280C1 (ro) * 2013-09-04 2014-10-31 Государственный Университет Молд0 Procedeu de creştere a structurii pInP-nCdS
WO2016047534A1 (ja) * 2014-09-24 2016-03-31 エア・ウォーター株式会社 ＳｉＣ層を備えた半導体装置
RU2578104C1 (ru) * 2015-04-07 2016-03-20 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" (МИЭТ) Способ газофазной карбидизации поверхности монокристаллического кремния ориентации (111), (100)
MD4554C1 (ro) * 2017-10-18 2018-09-30 Государственный Университет Молд0 Procedeu de majorare a eficienţei celulelor fotovoltaice pe baza p+InP-p-InP-n+CdS

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4664944A (en) * 1986-01-31 1987-05-12 The United States Of America As Represented By The United States Department Of Energy Deposition method for producing silicon carbide high-temperature semiconductors
JP2962851B2 (ja) * 1990-04-26 1999-10-12 キヤノン株式会社 光受容部材
JPH06191997A (ja) * 1992-10-07 1994-07-12 Kyushu Kogyo Univ ＳｉＣ結晶膜の形成法
US5415126A (en) * 1993-08-16 1995-05-16 Dow Corning Corporation Method of forming crystalline silicon carbide coatings at low temperatures
DE19514079A1 (de) * 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Passivieren einer Siliciumcarbid-Oberfläche gegenüber Sauerstoff
US5880491A (en) * 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
JP2002363751A (ja) 2001-06-06 2002-12-18 Osaka Prefecture 単結晶炭化シリコン薄膜の製造方法及びその製造装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures

Also Published As

Publication number Publication date
JP2003224248A (ja) 2003-08-08
US7128788B2 (en) 2006-10-31
US20040173154A1 (en) 2004-09-09
TWI264070B (en) 2006-10-11
EP1333482B1 (en) 2008-06-25
US7084049B2 (en) 2006-08-01
CN100343962C (zh) 2007-10-17
TW200306627A (en) 2003-11-16
EP1333482A3 (en) 2006-02-01
EP1333482A2 (en) 2003-08-06
KR20030065326A (ko) 2003-08-06
DE60321734D1 (de) 2008-08-07
JP3920103B2 (ja) 2007-05-30
CN1435866A (zh) 2003-08-13
US20030148586A1 (en) 2003-08-07

Similar Documents

Publication Publication Date Title
KR100777544B1 (ko) 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법
TWI492298B (zh) 雙重圖案化蝕刻製程
JP4703224B2 (ja) 酸化物薄膜を製造する方法
US20050277265A1 (en) Methods of forming trench isolation layers using high density plasma chemical vapor deposition
KR20020041312A (ko) 에어 갭 셸로우 트랜치 절연체(ｓｔｉ) 구조를 제조하는방법
WO2004095559A1 (ja) シリコン酸化膜の除去方法及び処理装置
KR100390919B1 (ko) 반도체소자의 제조방법
EP1789999A1 (en) Method of manufacturing a silicon dioxide layer
JPH09102492A (ja) 半導体装置の製造方法および半導体製造装置
CN100380610C (zh) 形成半导体基体上的绝缘膜的方法
US4261765A (en) Method of manufacturing a semiconductor device
KR20020014768A (ko) 금속 산화물 또는 금속 규산염 게이트 유전체층을 가진반도체 디바이스를 제조하는 방법
KR20040084741A (ko) 절연층 매입형 단결정 탄화실리콘기판의 제조방법 및 그제조장치
JPH06163523A (ja) 半導体装置の製造方法
KR0172559B1 (ko) 반도체소자의 제조방법
JPH09260366A (ja) 半導体装置の製造方法
JPH07307382A (ja) トレンチ素子分離構造およびその形成方法
JP3192903B2 (ja) 半導体装置の製造方法および半導体製造装置
JPH09106985A (ja) 平坦化層間絶縁膜の形成方法
JP3618246B2 (ja) 半導体装置の製造方法
KR100233146B1 (ko) 다결정 실리콘의 제조 방법
KR20010045429A (ko) 반도체 소자의 층간절연막 형성 방법
KR100212014B1 (ko) 반도체 소자의 비피에스지막 형성방법
KR100534026B1 (ko) 높은 종횡비를 갖는 갭을 채우기 위한 고밀도 플라즈마증착방법
KR20030095630A (ko) 매립 특성이 우수한 실리콘 산화물 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 12