KR100755254B1 - 전자 부품 패키지 및 접합 조립체 - Google Patents

전자 부품 패키지 및 접합 조립체 Download PDF

Info

Publication number
KR100755254B1
KR100755254B1 KR1020050094888A KR20050094888A KR100755254B1 KR 100755254 B1 KR100755254 B1 KR 100755254B1 KR 1020050094888 A KR1020050094888 A KR 1020050094888A KR 20050094888 A KR20050094888 A KR 20050094888A KR 100755254 B1 KR100755254 B1 KR 100755254B1
Authority
KR
South Korea
Prior art keywords
electronic component
bonding material
heat
lsi chip
heat sink
Prior art date
Application number
KR1020050094888A
Other languages
English (en)
Other versions
KR20060136294A (ko
KR20070000324A (ko
Inventor
나오아키 나카무라
히데아키 요시무라
겐지 후쿠조노
도시히사 사토
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060136294A publication Critical patent/KR20060136294A/ko
Publication of KR20070000324A publication Critical patent/KR20070000324A/ko
Application granted granted Critical
Publication of KR100755254B1 publication Critical patent/KR100755254B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/3601—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with inorganic compounds as principal constituents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C28/00—Alloys based on a metal not provided for in groups C22C5/00 - C22C27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

본 발명은 열을 효율적으로 전달할 수 있는 전자 부품 패키지를 제공하는 것을 목적으로 한다.
접합재(26)는 In 및 3 중량%를 초과하는 범위에서 Ag를 함유하는 재료로 형성된다. 본 발명자의 검증에 따르면, 접합재(26)의 전 중량에 대한 Ag의 함유량이 증대하면 할수록, 접합재(26)에서는 전자 부품(21)이나 열전도 부재(15)와의 접합면에서 공극(void)이 감소하는 것이 확인되었다. 또한, In-Ag는 지금까지의 예컨대 Sn-Pb와 같은 땜납 재료에 비하여 낮은 열저항치를 나타내고, 지금까지의 땜납 재료에 비하여 열전도율이 향상된다. 그 결과, 본 발명의 접합재(26)에 의하면, 전자 부품(21)의 열은 열전도 부재(15)에 효율적으로 전달될 수 있다.
접합재, 전자 부품, 열전도

Description

전자 부품 패키지 및 접합 조립체{ELECTRONIC COMPONENT PACKAGE INCLUDING JOINT MATERIAL HAVING HIGHER HEAT CONDUCTIVITY}
도 1은 마더 보드의 구조를 개략적으로 도시한 사시도.
도 2는 도 1의 2-2선을 따라 취한 단면도로서, 본 발명의 전자 부품 패키지의 구조를 개략적으로 도시한 도면.
도 3은 Ag의 함유량에 대한 액상점(液相点) 및 고상점(固相点)의 관계를 나타낸 표.
도 4는 비교예로서 접합재와 히트 싱크 사이에 구획되는 접합면의 상태를 나타낸 도면.
도 5는 제1 구체예로서 접합재와 히트 싱크 사이에 구획되는 접합면의 상태를 나타낸 X선 사진.
도 6은 제2 구체예로서 접합재와 히트 싱크 사이에 구획되는 접합면의 상태를 나타낸 X선 사진.
도 7은 제3 구체예로서 접합재와 히트 싱크 사이에 구획되는 접합면의 상태를 나타낸 X선 사진.
도 8은 제4 구체예로서 접합재와 히트 싱크 사이에 구획되는 접합면의 상태를 나타내는 X선 사진.
도 9는 접합재의 두께와 열저항과의 관계를 나타낸 그래프.
〈도면의 주요 부분에 대한 부호의 설명〉
13 : 전자 부품 패키지
14 : 기판(패키지 기판)
15 : 열전도 부재(히트 싱크)
15 : 제2 부재(히트 싱크)
21 : 전자 부품(LSI 칩)
21 : 제1 부재(LSI 칩)
26 : 접합재
27 : 제1 금속체(제1 금속막)
28 : 제1 금속체(제2 금속막)
본 발명은 기판과, 기판의 표면에 실장되는 LSI(대규모 집적 회로) 칩과 같은 전자 부품과, 기판 상에서 전자 부품의 표면에 수용되는 열전도 부재를 포함하는 전자 부품 패키지에 관한 것이다.
전자 부품 패키지에서는 패키지 기판 상에 LSI 칩이 실장된다. LSI 칩의 표면에는 히트 싱크와 같은 열전도 부재가 수용된다. 예컨대 특허 문헌 4에 개시된 바와 같이, LSI 칩과 히트 싱크 사이에는 접합재가 삽입된다. 접합재는 예컨대 땜 납 재료로 형성된다. 땜납 재료에는 예컨대 Sn-Pb가 이용된다.
[특허 문헌 1] 일본 특허 공개 평성 제04-359207호 공보
[특허 문헌 2] 일본 특허 공개 평성 제10-31136호 공보
[특허 문헌 3] 일본 특허 공개 평성 제10-189839호 공보
[특허 문헌 4] 일본 특허 공개 제2000-12748호 공보
예컨대 Sn-Pb와 같은 땜납 재료에는 습윤성 개선에 있어서 융제(flux )와 같은 활성제가 첨가된다. 그러나, 이러한 융제 첨가의 영향으로 접합재에서는 히트 싱크와의 접촉면이나 LSI 칩과의 접촉면에 소위 공극이 형성되게 된다. 공극으로 인해 접합재와 히트 싱크나 LSI 칩 사이에서 접촉 면적이 감소하게 된다. 열은 효율적으로 전달될 수 없다.
본 발명은 상기 실상을 감안하여 이루어진 것으로서, 열을 효율적으로 전달할 수 있는 전자 부품 패키지를 제공하는 것을 목적으로 한다. 본 발명은 또한 전자 부품 패키지의 실현에 크게 기여하는 접합 조립체를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서 본 발명에 따르면, 기판과, 기판의 표면에 실장되는 전자 부품과, 기판 상에서 전자 부품의 표면에 수용되는 열전도 부재와, 전자 부품과 열전도 부재 사이에 삽입되어 In 및 3 중량%를 초과하는 범위에서 Ag를 함유하는 재료로 형성되는 접합재를 포함하는 것을 특징으로 하는 전자 부품 패키 지가 제공된다.
이러한 전자 부품 패키지에서는, 접합재는 In 및 3 중량%를 초과하는 범위에서 Ag를 함유하는 재료로 형성된다. 본 발명자의 검증에 따르면, 접합재의 전 중량에 대한 Ag의 함유량이 증대하면 할수록 접합재에서는 전자 부품이나 열전도 부재와의 접합면에서 공극이 감소하는 것이 확인되었다. 또한, In 및 3 중량%를 초과하는 범위에서 Ag를 함유하는 재료는 지금까지의 예컨대 Sn-Pb와 같은 땜납 재료에 비하여 낮은 열저항치를 나타내고, 지금까지의 땜납 재료에 비하여 열전도율이 향상된다. 그 결과, 본 발명의 접합재에 따르면, 전자 부품의 열은 열전도 부재에 효율적으로 전달될 수 있다.
덧붙여, 특히 In의 탄성률은 Pb의 탄성률보다 낮게 설정된다. 열전도 부재 및 전자 부품의 열팽창률 차에 기초하여 열전도 부재와 접합재 사이나 접합재와 전자 부품 사이에서 응력이 생성되더라도, 그러한 응력은 접합재에 의해 충분히 흡수될 수 있다. 열전도 부재와 접합재 사이, 접합재와 전자 부품 사이에서 접합재의 박리는 가능한 한 막을 수 있다.
이러한 전자 부품 패키지에서는, 접합재의 융점은 기판 및 전자 부품을 접속하는 단자의 융점보다 낮게 설정되면 좋다. 전자 부품 패키지의 조립에 있어서, 단자에 기초하여 전자 부품은 기판에 실장된다. 실장에 있어서, 단자는 가열에 기초하여 용융된다. 전자 부품을 실장한 후, 접합재에 기초하여 열전도 부재가 전자 부품 상에 실장된다. 이 때, 접합재는 가열에 기초하여 용융된다. 접합재의 융점이 단자의 융점보다 낮게 설정되면, 단자의 소위 2차 용융은 막을 수 있다.
이러한 전자 부품 패키지에서는, 접합재의 융점은 전자 부품의 내열 온도보다 낮게 설정되면 좋다. 전술한 바와 같이, 열전도 부재의 실장에 있어서, 접합재는 가열에 기초하여 용융된다. 접합재의 융점이 전자 부품의 내열 온도보다 낮으면, 접합재의 용융에 있어서, 전자 부품의 파괴는 막을 수 있다. 접합재의 융점은 예컨대 기판의 내열 온도보다 낮게 설정되어도 좋다. 이렇게 해서 접합재의 용융에 있어서 기판의 파괴는 막을 수 있다.
In 및 3 중량%를 초과하는 범위로 Ag를 함유하는 재료에서는, 접합재의 전 중량에 대한 Ag의 함유량이 증대하면, 액상점, 즉 융점의 온도는 상승한다. 따라서, Ag의 함유량은 기판 및 전자 부품을 접속하는 단자의 융점이나 전자 부품의 내열 온도, 기판의 내열 온도에 따라 적절히 설정되면 좋다. Ag의 함유량은 접합재의 전 중량에 대하여 예컨대 20 중량% 이하로 설정되면 좋다.
이상과 같은 전자 부품 패키지의 실현에 있어서 접합 조립체가 제공되어도 좋다. 접합 조립체는 적어도 부분적으로 표면에서 제1 금속체를 노출시키는 제1 부재와, 적어도 부분적으로 표면에서 제2 금속체를 노출시키고 이 제2 금속체에 의해 제1 금속체에 수용되는 제2 부재와, 제1 금속체와 제2 금속체 사이에 삽입되어 In 및 3 중량%를 초과하는 범위에서 Ag를 함유하는 재료로 형성되는 접합재를 포함하면 좋다.
실시예
이하, 첨부 도면을 참조하면서 본 발명의 일 실시예를 설명한다.
도 1은 마더 보드(11)의 구조를 개략적으로 도시한다. 이 마더 보드(11)는 대형의 프린트 배선 기판(12)을 포함한다. 프린트 배선 기판(12)의 표면에는 1개 또는 복수 개의 전자 부품 패키지(13)가 실장된다. 전자 부품 패키지(13)는 프린트 배선 기판(12)의 표면에 실장되는 패키지 기판(14)을 포함한다. 패키지 기판(14)에는, 예컨대 수지제 기판이나 세라믹 기판이 이용되면 좋다.
패키지 기판(14) 상에는 열전도 부재, 즉 히트 싱크(15)가 수용된다. 히트 싱크(15)에는 평판형의 본체, 즉 열 수용부(15a)와, 이 열 수용부(15a)로부터 수직 방향으로 상승하는 복수 매의 핀(15b)이 형성된다. 인접한 핀(15b)들 사이에는 동일 방향으로 연장되는 통기로(16)가 구획된다. 이러한 전자 부품 패키지(13)에서는, 예컨대 송풍 유닛(도시되지 않음)의 작동에 의해 통기로(16)를 통과하는 기류가 생성되면, 핀(15b)으로부터 효율적으로 방열될 수 있다. 히트 싱크(15)는, 예컨대 Cu나 Al, Cu나 Al을 주성분으로 하는 복합 재료, 카본 복합 재료와 같은 높은 열전도성 재료로 성형되면 좋다.
도 2에 도시된 바와 같이, 패키지 기판(14)의 실장에 있어서 패키지 기판(14)에는 볼 그리드 어레이(ball grid array; 17)가 형성된다. 볼 그리드 어레이(17)는 소정의 패턴에 따라 배열되는 복수의 볼형 도전 단자(18)를 포함한다. 각각의 도전 단자(18)는 프린트 배선 기판(12) 상의 단자, 즉 도전 패드(19)에 수용된다. 이렇게 해서 패키지 기판(14)과 프린트 배선 기판(12) 사이에서 전기 접속이 확립된다. 여기서는 도전 단자(18)에는 예컨대 Sn-37Pb(중량%)가 이용되면 좋다.
패키지 기판(14) 상에는 전자 부품, 즉 LSI 칩(21)이 실장된다. 실장에 있어서, LSI 칩(21)에는 볼 그리드 어레이(22)가 형성된다. 볼 그리드 어레이(22)는 전 술한 바와 같이 소정의 패턴에 따라 배열되는 복수의 볼형 도전 단자(23)를 포함한다. 각각의 도전 단자(23)는 패키지 기판(14) 상의 단자, 즉 도전 패드(24)에 수용된다. 이렇게 해서 LSI 칩(21)과 패키지 기판(14) 사이에서 전기 접속이 확립된다. 여기서는, 도전 단자(18)와 마찬가지로, 도전 단자(23)에는 예컨대 Sn-37Pb(중량%)가 이용되면 좋다.
패키지 기판(14)의 표면에는, LSI 칩(21)에 부가하여 예컨대 커패시터나 칩 저항(모두 도시되지 않음)과 같은 전자 소자가 실장되어도 좋다. 전자 소자는 예컨대 패키지 기판(14)의 이면에 실장되어도 좋다. LSI 칩(21)과 패키지 기판(14) 사이에는 언더필(underfill) 재료막(25)이 삽입된다. 언더필 재료막(25)은 도전 단자(23)들의 간극을 충전한다. 이렇게 해서 도전 단자(23)들은 확실하게 절연될 수 있다. 언더필 재료막(25)은, 예컨대 에폭시를 주성분으로 하는 수지 재료로 형성되면 좋다.
LSI 칩(21)의 표면에는 전술한 히트 싱크(15)가 수용된다. 히트 싱크(15)와 LSI 칩(21) 사이에는 접합재(26)가 삽입된다. 접합재(26)는 In과, 접합재(26) 전체에 대하여 3 중량%를 초과하는 범위에서 Ag를 함유하는 재료로 형성되면 좋다. 여기서는, 접합재(26)는 In-Ag로 형성된다. Ag의 함유량은 접합재(26)의 전 중량에 대하여 예컨대 20 중량% 이하의 범위에서 설정되면 좋다.
도 3의 표에 나타낸 바와 같이, 공정(共晶)을 나타내는 In-3Ag(중량%)에서는, 액상점 및 고상점은 모두 141℃를 나타낸다. Ag의 함유량이 증대함에 따라 액상점은 141℃에서부터 상승한다. 한편, Ag의 함유량이 증대하여도 고상점은 141℃ 로 유지된다. 그 결과, Ag의 함유량이 증대함에 따라 액상점 및 고상점의 차가 증대한다.
다시 도 2를 참조하여, LSI 칩(21)의 표면에는 제1 금속체, 즉 제1 금속막(27)이 형성된다. 이렇게 해서 제1 부재, 즉 LSI 칩(21)은 적어도 부분적으로 표면에서 제1 금속막(27)을 노출시킨다. 여기서는, 제1 금속막(27)은 LSI 칩(21)의 표면의 전면에 형성되면 좋다. 제1 금속막(27)은 예컨대 Ti막과, Au막이나 Cu막과의 적층체로 형성되면 좋다. 이렇게 해서 LSI 칩(21)은 제1 금속막(27)에 의해 접합재(26)를 수용한다.
한편, LSI 칩(21)에 마주 보게 되는 히트 싱크(15)의 표면, 즉 대향면에는 제2 금속체, 즉 제2 금속막(28)이 형성된다. 이렇게 해서 제2 부재, 즉 히트 싱크(15)는 적어도 부분적으로 대향면에서 제2 금속막(28)을 노출시킨다. 제2 금속막(28)은 예컨대 Ni막 및 Au막의 적층체로 형성되면 좋다. 이렇게 해서 접합재(26)는 제2 금속막(28)에 의해 히트 싱크(15)를 수용한다.
이렇게 해서 접합재(26)는 제1 금속막(27)과 제2 금속막(28) 사이에 삽입된다. 바꿔 말하면, 히트 싱크(15)는 제2 금속막(28)에 의해 LSI 칩(21)의 제1 금속막(27)에 수용된다. 이렇게 해서 LSI 칩(21) 및 히트 싱크(15)는 접합재(26)에 의해 접합된다. 여기서는, 본 발명의 접합 조립체는 제1 부재, 즉 LSI 칩(21)과, 제2 부재,즉 히트 싱크(15)와, 접합재(26)를 포함한다.
히트 싱크(15)는 지지 부품(29)에 의해 패키지 기판(14)에 고정된다. 지지 부품(29)은, 예컨대 Cu나 스테인리스강과 같은 패키지 기판(14)의 열팽창률에 가까 운 재료로 형성되면 좋다. 고정에 있어서 히트 싱크(15)와 지지 부재(29) 사이, 지지 부재(29)와 패키지 기판(14) 사이에는 예컨대 접착 시트(도시되지 않음)가 삽입된다. 접착 시트에는 예컨대 에폭시계의 접착 시트가 이용되면 좋다. 접착 시트에는 예컨대 유리 섬유나 무기 필러가 포함되면 좋다. 이러한 유리 섬유나 무기 필러의 작용으로 접착 시트의 두께는 가능한 한 균일하게 유지될 수 있다.
이상과 같은 마더 보드(11)에서는, LSI 칩(21)의 동작 중에 LSI 칩(21)은 발열한다. LSI 칩(21)의 열은 제1 금속막(27), 접합재(26), 제2 금속막(28)으로부터 히트 싱크(15)의 열 수용부(15a)로 전달된다. 열 수용부(15a)로 전달된 열은 핀(15b)으로 전달된다. 히트 싱크(15)는 핀(15b)의 작용으로 큰 표면적의 표면으로부터 대기중으로 열을 방산한다. 예컨대 송풍 유닛의 작동으로 통기로(16)에는 기류가 유통한다. 이렇게 해서 LSI 칩(21)의 온도 상승은 효과적으로 억제된다.
다음에, 이상과 같은 전자 부품 패키지(13)의 제조 방법을 간단히 설명한다. 우선, 패키지 기판(14)이 준비된다. 패키지 기판(14)에는 예컨대 0.4∼0.7 ㎜ 두께의 세라믹 기판이나 유기 기판이 이용되면 좋다. 세라믹 기판에는 예컨대 Al2O3나 AlN, 유리와 같은 재료가 포함되어도 좋다. 이러한 패키지 기판(14)의 표면에는 지지 부품(29)이 고정된다. 고정에 있어서, 패키지 기판(14)과 지지 부품(29) 사이에는 접착 시트가 삽입된다. 지지 부품(29)은 패키지 기판(14)의 표면 쪽으로 압박된다. 압박력은 예컨대 1.96×10-3 [Pa] 이하로 설정되면 좋다.
계속해서, 패키지 기판(14)의 표면에는 LSI 칩(21)이 실장된다. 도전 단자 (23)에는 예컨대 Sn-37Pb와 같은 땜납 재료가 이용되면 좋다. 도전 단자(23)는 미리 LSI 칩(21)에 부착된다. 각 도전 단자(23)는 패키지 기판(14) 상의 도전 패드(19)에 위치 결정된다. 도전 단자(23)는 가열된다. 가열에 있어서, 예컨대 230℃ 이하의 피크 온도가 설정된다. 도전 단자(23)는 용융된다. 그 후, 냉각에 기초하여 도전 단자(23)는 경화한다. 이렇게 해서 LSI 칩(21)은 패키지 기판(14)에 실장된다.
계속해서, LSI 칩(21)과 패키지 기판(14) 사이에는 언더필 재료막(25)이 삽입된다. 언더필 재료막(25)을 삽입하는 데에 있어서 에폭시를 주성분으로 하는 액체형의 수지 재료가 준비된다. 수지 재료는 LSI 칩(21)과 패키지 기판(14) 사이에 충전된다. 수지 재료가 충전된 후, 수지 재료에는 예컨대 150℃의 열이 가해진다. 열에 기초하여 수지 재료는 경화한다. 이렇게 해서 경화하는 수지 재료에 기초하여 LSI 칩(21)과 패키지 기판(14) 사이에는 언더필 재료막(25)이 형성된다.
계속해서, 히트 싱크(15)의 대향면에는 소정의 영역에서 제2 금속막(28)이 적층 형성된다. 히트 싱크(15)의 대향면에는 예컨대 막 두께 3 ㎛ 정도의 Ni막이 형성된다. 그 후, Ni막의 표면에는 예컨대 막 두께 0.3 ㎛ 정도의 Au막이 형성된다. Ni막이나 Au막의 형성에 있어서 예컨대 전해 도금이 실시된다. 이러한 Ni막 및 Au막에 기초하여 전술한 제2 금속막(28)이 적층 형성된다.
한편, LSI 칩(21)의 표면에는 제1 금속막(27)이 적층 형성된다. LSI 칩(21)의 표면에는 예컨대 막 두께 500 [㎚] 정도의 Ti막이 형성된다. 그 후, Ti막의 표면에는 예컨대 막 두께 0.3 ㎛ 정도의 Au막이 형성된다. Ti막이나 Au막의 형성에 있어서 예컨대 스퍼터링이 실시된다. 이러한 Ti막 및 Au막에 기초하여 전술한 제1 금속막(27)이 적층 형성된다.
여기서는, 히트 싱크(15)에는 예컨대 무산소 Cu가 이용되면 좋다. 히트 싱크(15)의 대향면에서는 Ni막 및 Au막과 같은 제2 금속막(28)의 작용으로 산화는 막을 수 있다. 한편, 제1 금속막(27) 및 제2 금속막(28)의 작용으로 접합재(26)의 습윤성이 향상될 수 있다.
계속해서, 히트 싱크(15)가 LSI 칩(21)의 표면에 실장된다. 실장에 있어서, 제1 금속막(27)과 제2 금속막(28) 사이에는 접합재(26)가 삽입된다. 접합재(26)는 예컨대 시트형으로 형성된다. 여기서는, 접합재(26)에는 예컨대 In-10Ag가 이용되면 좋다. 동시에, 히트 싱크(15)와 지지 부품(29) 사이에는 전술한 바와 같이 접착 시트가 삽입된다. 히트 싱크(15) 및 지지 부품(29)은 패키지 기판(14)의 표면 쪽으로 압박된다. 압박력은 예컨대 1.96×10-3 [Pa] 이하로 설정되면 좋다. 이 때, 히트 싱크(15) 및 LSI 칩(21)은 가열된다. 가열에 기초하여 접합재(26)는 용융된다. 그 후, 냉각에 기초하여 접합재(26)는 경화한다. 이렇게 해서, 히트 싱크(15)는 LSI 칩(21)의 표면에 실장된다.
그 후, 패키지 기판(14)의 배면에는 도전 단자(18)가 부착된다. 도전 단자(18)는 예컨대 Sn-37Pb와 같은 땜납 재료로 형성된다. 도전 단자(18)는 가열된다. 예컨대 230℃ 정도의 피크 온도가 설정된다. 도전 단자(18)는 용융된다. 그 후, 냉각에 기초하여 도전 단자(18)는 경화한다. 도전 단자(18)는 패키지 기판(14)의 배면에 부착된다. 이렇게 해서 전자 부품 패키지(13)가 제조된다. 그 후, 전자 부품 패키지(13)는 프린트 배선 기판(12)의 표면에 실장되면 좋다.
이상과 같은 전자 부품 패키지(13)에서는, 접합재(26)에 예컨대 In-10Ag가 이용된다. 도 3으로부터 알 수 있는 바와 같이 액상점은 231℃를 나타낸다. 따라서, 예컨대 도전 단자(18, 23)에 Sn-37Pb가 이용되는 경우, Sn-37Pb는 230℃ 이하의 온도에서 용융된다. 따라서, 도전 단자(18, 23)의 용융에 있어서 접합재(26)에서는 2차 용융은 막을 수 있다. 이렇게 해서 접합재(23)의 액상점, 즉 융점이 도전 단자(18, 23)의 융점보다 높게 설정되면, 예컨대 제1 금속막(27)에서는 Ni막의 형성은 생략될 수 있다. 제1 금속막(27)은 지금까지 이상으로 간소화될 수 있다.
한편, 접합재(26)에 예컨대 In-5Ag나 In-7Ag가 이용되면, 도 3으로부터 알 수 있는 바와 같이 액상점은 160℃나 200℃를 나타낸다. 즉, 접합재(26)의 융점은 도전 단자(18, 23)의 융점보다 낮게 설정된다. 예컨대 패키지 기판(14)에 유기 기판이 이용되어도, 접합재(26)는 패키지 기판(14)의 내열 온도 범위 내의 온도에 기초하여 용융될 수 있다. 마찬가지로, 접합재(26)는 전자 부품, 즉 LSI 칩(21)의 내열 온도 범위 내의 온도에 기초하여 용융될 수 있다. 이렇게 해서 접합재(26)의 융점이 도전 단자(18, 23)의 융점이나 패키지 기판(14)의 내열 온도, LSI 칩(21)의 내열 온도보다 낮게 설정되면, 도전 단자(18, 23)의 2차 용융, 패키지 기판(14)이나 LSI 칩(21)의 파괴는 막을 수 있다.
또한, 특히 In의 탄성률은 예컨대 Pb의 탄성률보다 낮게 설정된다. 탄성률은 Pb에 비하여 예컨대 1/4∼1/2 정도로 저감될 수 있다. 히트 싱크(15)나 LSI 칩(21)의 열팽창률 차에 기초하여 히트 싱크(15)와 접합재(26) 사이나 접합재(26)와 LSI 칩(21) 사이에서 응력이 생성되어도, 그러한 응력은 접합재(26)에 의해 충분히 흡수될 수 있다. 히트 싱크(15)와 접합재(26) 사이, 접합재(26)와 LSI 칩(21) 사이에서 접합재(26)의 박리는 가능한 한 막을 수 있다.
다음에, 본 발명자는 접합재(26)의 조성에 기초한 공극의 발생을 검증하였다. 검증에 있어서, 본 발명자는 제1 내지 제4 구체예 및 비교예를 준비하였다. 제1 구체예에서는 접합재(26)에 In-5Ag가 이용되었다. 제2 구체예에서는 접합재(26)에 In-7Ag가 이용되었다. 제3 구체예에서는 접합재(26)에 In-10Ag가 이용되었다. 제4 구체예에서는 접합재(26)에 In-15Ag가 이용되었다. 비교예에서는 접합재에 In-3Ag가 이용되었다. 제1 내지 제4구체예에 따른 접합재(26) 및 비교예에 따른 접합재는 가열에 기초하여 히트 싱크(15)와 LSI 칩(21) 사이에 삽입되었다. 이 때, 예컨대 접합재(26)와 히트 싱크(15) 사이에 구획되는 접합면의 상태가 관찰되었다.
그 결과, 도 4에 도시된 바와 같이, 비교예에서는 접합재의 표면에 다수의 공극이 형성되는 것이 확인되었다. 한편, 제1 구체예에서는 도 5에 도시된 바와 같이, 비교예에 비하여 공극의 수가 감소하는 것이 확인되었다. 제2 구체예에서는 도 6에 도시된 바와 같이, 제1 구체예에 비하여 공극의 수가 감소하는 것이 확인되었다. 제3 구체예에서는 도 7에 도시된 바와 같이, 제2 구체예에 비하여 공극의 수가 감소하는 것이 확인되었다. 제4 구체예에서는 도 8에 도시된 바와 같이, 공극은 거의 관찰되지 않는 것이 확인되었다.
이상의 검증 결과, 접합재(26)의 전 중량에 대하여 Ag의 함유량이 증대함에 따라 공극이 감소하는 것이 확인되었다. 바꿔 말하면, Ag의 함유량이 증대함에 따 라 접합재(26)의 습윤성이 향상되는 것이 확인되었다. 도 3의 표로부터 알 수 있는 바와 같이 바와 같이, 고상점 및 액상점의 차가 증대함에 따라 공극의 수가 감소하는 것이 확인되었다. 이렇게 해서 공극의 발생이 저감되면, 융제와 같은 활성제의 첨가 없이 접합재(26)는 지금까지 이상으로 높은 밀도로 히트 싱크(15)나 LSI 칩(21)에 접촉할 수 있다. LSI 칩(21)으로부터 히트 싱크(15)로 열의 전달이 효율적으로 실현될 수 있다.
다음에, 본 발명자는 접합재(26)의 재료의 열저항을 계측하였다. 계측에 있어서, 본 발명자는 구체예 및 제1 내지 제3 비교예를 준비하였다. 구체예에는 In-10Ag이 준비되었다. 제1 비교예에는 In-48Sn이 준비되었다. 제2 비교예에는 Sn-20Pb가 준비되었다. 제3 비교예에는 Sn-20Pb와 Sn-95Pb와 Sn-20Pb와의 적층체가 준비되었다. 구체예 및 제1 내지 제3 비교예의 열저항치[℃/W]가 계측되었다.
그 결과, 구체예에서는 0.0383[℃/W]의 값이 계측되었다. 제1 비교예에서는 0.0696[℃/W]의 값이 계측되었다. 제2 비교예에서는 0.0543[℃/W]의 값이 계측되었다. 제3 비교예에서는 0.0545[℃/W]의 값이 계측되었다. 구체예에서는 제1 내지 제3 비교예에 비하여 열저항치가 저감되는 것이 확인되었다. 지금까지의 땜납 재료에 비하여 열전도율이 향상되는 것이 확인되었다. 이러한 접합재(26)에 따르면, LSI 칩(21)으로부터 히트 싱크(15)로 열의 전달은 효율적으로 실현될 수 있다.
다음에, 본 발명자는 접합재(26)의 두께와 열저항치와의 관계를 검증하였다. 검증에 있어서, 본 발명자는 구체예 및 제1 내지 제3 비교예를 준비하였다. 구체예에는 In-10Ag가 준비되었다. 제1 비교예에는 Sn-37Pb와 Sn-95Pb와 Sn-37Pb와의 적 층체가 준비되었다. 제2 비교예에는 Sn-20Pb가 준비되었다. 제3 비교예에는 In-52Sn이 준비되었다. 구체예 및 제1 내지 제3 비교예에서는, 100 ㎛, 200 ㎛, 250 ㎛의 두께를 갖는 3개의 샘플이 각각 준비되었다. 3개의 샘플로 열저항치[℃/W]가 계측되었다.
그 결과, 도 9에 도시된 바와 같이 구체예에서는, 제1 내지 제3 비교예에 비하여 모든 샘플에서 상대적으로 열저항치가 저감되는 것이 확인되었다. 지금까지의 땜납 재료에 비하여 열전도율이 향상되는 것이 확인되었다. LSI 칩(21)으로부터 히트 싱크(15)로 열이 효율적으로 전달되는 것이 확인되었다.
이상과 같이 본 발명에 따르면, 열을 효율적으로 전달할 수 있는 전자 부품 패키지가 제공될 수 있다. 본 발명에 따르면, 전자 부품 패키지의 실현에 크게 기여하는 접합 조립체가 제공될 수 있다.

Claims (6)

  1. 기판과, 기판의 표면에 실장되는 전자 부품과, 기판 상에서 전자 부품의 표면에 수용되는 열전도 부재와, 전자 부품과 열전도 부재 사이에 삽입되어 In 및 3 중량%를 초과하는 범위에서 Ag를 함유하는 In 합금 재료로 형성되는 접합재를 포함하는 것을 특징으로 하는 전자 부품 패키지.
  2. 제1항에 있어서, 상기 접합재의 융점은 상기 기판 및 상기 전자 부품을 접속하는 단자의 융점보다 낮은 것을 특징으로 하는 전자 부품 패키지.
  3. 제1항에 있어서, 상기 접합재의 융점은 상기 전자 부품의 내열 온도보다 낮은 것을 특징으로 하는 전자 부품 패키지.
  4. 적어도 부분적으로 표면에서 제1 금속체를 노출시키는 제1 부재와, 적어도 부분적으로 표면에서 제2 금속체를 노출시키고 이 제2 금속체에 의해 제1 금속체에 수용되는 제2 부재와, 제1 금속체와 제2 금속체 사이에 삽입되어 In 및 3 중량%를 초과하는 범위에서 Ag를 함유하는 In 합금 재료로 형성되는 접합재를 포함하는 것을 특징으로 하는 접합 조립체.
  5. 제1항에 있어서, 상기 접합재는 141℃의 고상점을 갖는 것을 특징으로 하는 전자 부품 패키지.
  6. 제1항에 있어서, 상기 Ag의 함유량은 5 중량% 이상 15 중량% 이하의 범위로 설정되는 것을 특징으로 하는 전자 부품 패키지.
KR1020050094888A 2005-06-27 2005-10-10 전자 부품 패키지 및 접합 조립체 KR100755254B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005186004A JP2007005670A (ja) 2005-06-27 2005-06-27 電子部品パッケージおよび接合組立体
JPJP-P-2005-00186004 2005-06-27

Publications (3)

Publication Number Publication Date
KR20060136294A KR20060136294A (ko) 2007-01-02
KR20070000324A KR20070000324A (ko) 2007-01-02
KR100755254B1 true KR100755254B1 (ko) 2007-09-05

Family

ID=37036788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094888A KR100755254B1 (ko) 2005-06-27 2005-10-10 전자 부품 패키지 및 접합 조립체

Country Status (6)

Country Link
US (1) US20070012477A1 (ko)
EP (1) EP1739743A3 (ko)
JP (1) JP2007005670A (ko)
KR (1) KR100755254B1 (ko)
CN (1) CN1889255A (ko)
TW (1) TWI276210B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211457B2 (ja) * 2006-09-19 2013-06-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4553032B2 (ja) * 2008-05-12 2010-09-29 株式会社デンソー 負荷駆動装置
JP5447175B2 (ja) 2010-05-17 2014-03-19 富士通セミコンダクター株式会社 半導体装置
US20120126387A1 (en) * 2010-11-24 2012-05-24 Lsi Corporation Enhanced heat spreader for use in an electronic device and method of manufacturing the same
JP5983032B2 (ja) * 2012-05-28 2016-08-31 富士通株式会社 半導体パッケージ及び配線基板ユニット
JP6036083B2 (ja) * 2012-09-21 2016-11-30 株式会社ソシオネクスト 半導体装置及びその製造方法並びに電子装置及びその製造方法
JP6056490B2 (ja) 2013-01-15 2017-01-11 株式会社ソシオネクスト 半導体装置とその製造方法
JP5796627B2 (ja) * 2013-12-27 2015-10-21 株式会社ソシオネクスト 半導体装置とその製造方法
US9401590B2 (en) * 2014-01-06 2016-07-26 Hamilton Sundstrand Corporation Heat sink for contactor in power distribution assembly
CN108260273A (zh) * 2016-12-29 2018-07-06 盟创科技股份有限公司 网络通讯装置及其电子模组与散热基板结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020614A (ko) * 1992-03-06 1993-10-20 이노우에 사다오 전자부품용 패키지의 메탈벽형성 방법
KR960019675A (ko) * 1994-11-01 1996-06-17 기다오까 다까시 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
KR970018463A (ko) * 1995-09-21 1997-04-30 니시무로 다이조 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치
KR20000042663A (ko) * 1998-12-26 2000-07-15 김영환 스택 패키지의 리드 프레임 접합장치 및 이를 이용한 접합방법
JP2003112288A (ja) * 2001-10-03 2003-04-15 Mitsubishi Heavy Ind Ltd 銀鑞材料

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034469A (en) * 1976-09-03 1977-07-12 Ibm Corporation Method of making conduction-cooled circuit package
US4265775A (en) * 1979-08-16 1981-05-05 International Business Machines Corporation Non-bleeding thixotropic thermally conductive material
JPS6332956A (ja) * 1986-07-26 1988-02-12 Nec Corp パツケ−ジ
JPS63192250A (ja) * 1987-02-04 1988-08-09 Hitachi Ltd 熱伝導冷却モジユ−ル装置
US4869954A (en) * 1987-09-10 1989-09-26 Chomerics, Inc. Thermally conductive materials
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
US5213715A (en) * 1989-04-17 1993-05-25 Western Digital Corporation Directionally conductive polymer
US5538789A (en) * 1990-02-09 1996-07-23 Toranaga Technologies, Inc. Composite substrates for preparation of printed circuits
US5213868A (en) * 1991-08-13 1993-05-25 Chomerics, Inc. Thermally conductive interface materials and methods of using the same
JP3039584B2 (ja) * 1992-07-03 2000-05-08 株式会社日立製作所 半導体集積回路モジュールの組立方法
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
US5551627A (en) * 1994-09-29 1996-09-03 Motorola, Inc. Alloy solder connect assembly and method of connection
JPH0970687A (ja) * 1995-07-04 1997-03-18 Toyota Central Res & Dev Lab Inc 無鉛はんだ合金
US5730932A (en) * 1996-03-06 1998-03-24 International Business Machines Corporation Lead-free, tin-based multi-component solder alloys
KR980006783A (ko) * 1996-05-13 1998-03-30 이. 힐러 윌리엄 저가의 위상 고정 모터 제어 방법 및 구조
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
AU6279296A (en) * 1996-06-12 1998-01-07 International Business Machines Corporation Lead-free, high tin ternary solder alloy of tin, silver, and indium
US20010002982A1 (en) * 1996-06-12 2001-06-07 Sarkhel Amit Kumar Lead-free, high tin ternary solder alloy of tin, silver, and bismuth
US5738936A (en) * 1996-06-27 1998-04-14 W. L. Gore & Associates, Inc. Thermally conductive polytetrafluoroethylene article
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US6114413A (en) * 1997-07-10 2000-09-05 International Business Machines Corporation Thermally conducting materials and applications for microelectronic packaging
JP2000012748A (ja) * 1998-06-22 2000-01-14 Hitachi Ltd 電子回路装置
US6176947B1 (en) * 1998-12-31 2001-01-23 H-Technologies Group, Incorporated Lead-free solders
US6706219B2 (en) * 1999-09-17 2004-03-16 Honeywell International Inc. Interface materials and methods of production and use thereof
JP2001127074A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd 半導体装置及びそれを用いた全波整流装置
US6365973B1 (en) * 1999-12-07 2002-04-02 Intel Corporation Filled solder
JP2001308215A (ja) * 2000-04-24 2001-11-02 Ngk Spark Plug Co Ltd 半導体装置
US6724078B1 (en) * 2000-08-31 2004-04-20 Intel Corporation Electronic assembly comprising solderable thermal interface
US7311967B2 (en) * 2001-10-18 2007-12-25 Intel Corporation Thermal interface material and electronic assembly having such a thermal interface material
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US7036573B2 (en) * 2002-02-08 2006-05-02 Intel Corporation Polymer with solder pre-coated fillers for thermal interface materials
US7436058B2 (en) * 2002-05-09 2008-10-14 Intel Corporation Reactive solder material
US7029358B2 (en) * 2002-06-28 2006-04-18 Canon Kabushiki Kaisha Hermetic container and image display apparatus using the same
JP3761846B2 (ja) * 2002-07-11 2006-03-29 内橋エステック株式会社 合金型温度ヒューズ及び温度ヒューズエレメント用線材
WO2004047507A2 (en) * 2002-11-18 2004-06-03 Honeywell International Inc Coating compositions for solder spheres, powders and preforms, methods of production and uses thereof
US7210227B2 (en) * 2002-11-26 2007-05-01 Intel Corporation Decreasing thermal contact resistance at a material interface
US6841867B2 (en) * 2002-12-30 2005-01-11 Intel Corporation Gel thermal interface materials comprising fillers having low melting point and electronic packages comprising these gel thermal interface materials
CN1799107A (zh) * 2003-04-02 2006-07-05 霍尼韦尔国际公司 热互连和界面系统,其制备方法和应用
US7030485B2 (en) * 2003-06-26 2006-04-18 Intel Corporation Thermal interface structure with integrated liquid cooling and methods
US7218000B2 (en) * 2003-06-27 2007-05-15 Intel Corporation Liquid solder thermal interface material contained within a cold-formed barrier and methods of making same
US20060113683A1 (en) * 2004-09-07 2006-06-01 Nancy Dean Doped alloys for electrical interconnects, methods of production and uses thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020614A (ko) * 1992-03-06 1993-10-20 이노우에 사다오 전자부품용 패키지의 메탈벽형성 방법
KR960019675A (ko) * 1994-11-01 1996-06-17 기다오까 다까시 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
KR970018463A (ko) * 1995-09-21 1997-04-30 니시무로 다이조 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치
KR20000042663A (ko) * 1998-12-26 2000-07-15 김영환 스택 패키지의 리드 프레임 접합장치 및 이를 이용한 접합방법
JP2003112288A (ja) * 2001-10-03 2003-04-15 Mitsubishi Heavy Ind Ltd 銀鑞材料

Also Published As

Publication number Publication date
TW200701419A (en) 2007-01-01
US20070012477A1 (en) 2007-01-18
TWI276210B (en) 2007-03-11
KR20070000324A (ko) 2007-01-02
JP2007005670A (ja) 2007-01-11
CN1889255A (zh) 2007-01-03
EP1739743A3 (en) 2008-12-24
EP1739743A2 (en) 2007-01-03

Similar Documents

Publication Publication Date Title
KR100755254B1 (ko) 전자 부품 패키지 및 접합 조립체
KR20060136294A (ko) 전자 부품 패키지 및 접합 조립체
US6822331B2 (en) Method of mounting a circuit component and joint structure therefor
US7936569B2 (en) Circuit device and method of manufacturing the same
US7038313B2 (en) Semiconductor device and method of manufacturing the same
JP2010109132A (ja) 熱電モジュールを備えたパッケージおよびその製造方法
JP4992310B2 (ja) 積層基板の製造方法
WO2007037306A1 (ja) ヒートシンクモジュール及びその製造方法
JP2002203942A (ja) パワー半導体モジュール
US20030079341A1 (en) Method for connecting printed circuit boards and connected printed circuit boards
WO2002087296A1 (fr) Carte de circuit imprime, procede de montage de cette carte de circuit imprime et dispositif electronique utilisant cette derniere
JP2007157863A (ja) パワー半導体装置及びその製造方法
JP5240982B2 (ja) 熱コンジット
JP2012074497A (ja) 回路基板
JP2006269966A (ja) 配線基板およびその製造方法
JP2004356625A (ja) 半導体装置及びその製造方法
JP4407521B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP2004266074A (ja) 配線基板
JP3981090B2 (ja) 電子機器装置の製造方法
WO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP4712449B2 (ja) メタルコア回路基板
JP4407509B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP2008218617A (ja) 放熱基板及びこれを用いた回路モジュール
JP2008199057A (ja) 電子機器および電子機器の製造方法
JP4882394B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee