KR100678552B1

KR100678552B1 - 입력 센서 내장 디스플레이 장치 및 그 구동 방법

Info

Publication number: KR100678552B1
Application number: KR1020050025468A
Authority: KR
Inventors: 다까시 나까무라; 마사히로 요시다; 히로따까 하야시
Original assignee: 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date: 2004-03-29
Filing date: 2005-03-28
Publication date: 2007-02-05
Also published as: EP1621980A2; TW200617761A; US20050212916A1; TWI283366B; US7612818B2; KR20060044841A

Abstract

본 발명은 입력 센서(예로, 광전 변환 소자)를 내장한 디스플레이 장치를 제공하는데, 이 장치는 디스플레이 데이터, 판독 데이터 및 관련 데이터를 효율적으로 유연하게 처리할 수 있다. 이 디스플레이 장치는 매트릭스 형상으로 배치된 디스플레이 소자 회로(1311)군과, 매트릭스 형상으로 배치된 광 센서 회로(1312)군과, 상기 디스플레이 소자 회로군에게 디스플레이용 신호를 부여하고 상기 디스플레이 소자 회로군에게 구동 신호를 부여하는 디스플레이용 구동 회로(112, 114)와, 광 센서를 식별하여 이 광 센서로부터의 검지 신호를 판독하는 판독 회로(122, 123, 124)와, 커맨드에 따라서 상기 판독 회로로부터 출력된 상기 검지 신호를 처리하는 판독 신호 처리부(306)를 갖는다. 상기 판독 신호 처리부는 상기 애플리케이션의 실행을 요구하는 커맨드가 자신에게 설정되었을 때 이 커맨드를 커맨드 레지스터(306)에 전송하는 인터페이스부(302)를 갖는다.

입력 센서, 평판 디스플레이 장치, 액정, 판독 데이터, 판독 속도

Description

입력 센서 내장 디스플레이 장치 및 그 구동 방법{INPUT SENSOR CONTAINING DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}

도 1은 본 발명의 일 실시 형태를 나타내는 블록도.

도 2는 도 1의 디스플레이 및 촬상 데이터 처리부의 구성을 도시하는 블록도.

도 3은 본 발명에 따른 디스플레이 및 센서부(100)의 전체적인 블록도.

도 4a 및 도 4b는 화소 회로 및 센서 회로의 구체예와 그 동작을 설명하는 도면.

도 5는 본 발명에 따른 장치의 디스플레이 및 촬상 타이밍을 프레임 단위로 설명하는 도면.

도 6은 본 발명에 따른 화소 회로 및 센서 회로의 다른 구체예를 설명하는 도면.

도 7은 도 6의 회로의 소자 패턴을 개략적으로 설명하는 도면.

도 8a 및 도8b 는 본 발명에 따른 장치의 동작예를 설명하기 위해 화상과 샘플링 타이밍을 설명하는 도면.

도 9는 본 발명에 따른 장치의 동작예에 포함된 잡음 대책의 일례를 설명하는 도면.

도 10은 본 발명의 또다른 측면에 따른 장치의 디스플레이 및 촬상 데이터 처리부의 기능 블록의 구성을 도시하는 블록도.

도 11은 본 발명에 따른 장치의 동작예에 포함된 잡음 대책의 다른 예를 설명하는 도면.

도 12a 및 도 12b는 본 발명에 따른 장치에 의해 실행되는 촬상 동작에 관하여 적정 프리차지 전압의 검색을 행하는 방법의 예를 설명하는 도면.

도 13은 도 12에 도시된 방법을 사용하여 판정된 적정 프리차지 전압의, 입력면 위의, 분포 상태의 예를 도시하는 도면.

도 14는 본 발명에 따른 입력 센서 내장 디스플레이 장치의 외관의 예를 도시하는 도면.

도 15a 및 도 15b는 센서 회로의 전하를 판독한 경우의 신호선 상에서의 전압 변화의 모습을 나타내는 그래프.

도 16a 및 도16b는 본 발명에 따른 화소 회로 및 센서 회로의 또 다른 구체예를 나타내는 설명도.

도 17은 도 16의 회로의 디스플레이 및 촬상 타이밍을 프레임 단위로 설명하는 도면.

도 18a는 본 발명에 따른 화소 회로 및 센서 회로의 또 다른 구체예를 나타내는 설명도.

도 18b는 도 18a의 회로의 디스플레이 및 촬상 타이밍을 프레임 단위로 설명하는 도면．

도 19는 도 18a의 회로의 디스플레이 및 촬상 타이밍을 프레임 단위로 설명하는 도면.

도 20은 센서 회로의 전하를 판독한 경우의 신호선 상에서의 전압 변화의 모습을 나타내는 그래프.

도 21은 도 3에 도시된 화소 회로 및 센서 회로의 또 다른 구체예를 나타내는 도면.

도 22는 도 21의 화소 회로 및 센서 회로의 동작 타이밍을 나타내는 도면.

도 23은 도 21의 화소 회로 및 센서 회로를 제어하는 제어부의 플로우 차트.

도 24는 본 발명에 따른 장치의 디스플레이 및 촬상 타이밍을 프레임 단위로 설명하는 도면.

도 25는 본 발명에 따른 장치의 디스플레이 및 촬상 타이밍의 또 다른 예를 프레임 단위로 설명하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

100: 디스플레이 및 센서부

112, 114: 디스플레이용 구동 회로

122, 123, 124: 판독 회로

300: 디스플레이 및 촬상 데이터 처리부

302: 인터페이스부

306: 데이터 입출력부

400: 중계 보드

[문헌1] 일본 특개평 2001-292276호 공보

[문헌2] 일본 특개평 2001-339640호 공보

본 발명은 액정 또는 발광 소자 등을 이용한 평판형 디스플레이 장치에 관한 것으로, 특히 입력 센서를 내장한 입력 센서 내장 디스플레이 장치에 관한 것이다.

액정 디스플레이 장치는, 신호선, 주사선 및 화소 트랜지스터(예를 들어 TFT)가 줄지어 설치된 어레이 기판과, 신호선 및 주사선을 구동하는 구동 회로를 포함한다. 최근의 집적 회로 기술의 진보 발전에 의해, 구동 회로의 일부를 어레이 기판 상에 형성하는 프로세스 기술이 실용화되어 있다. 이에 의해, 액정 디스플레이 장치 전체를 경박단소화할 수가 있다. 그 결과, 휴대 전화나 노트북 컴퓨터 등의 각종 휴대 기기의 디스플레이 장치로서 폭넓게 이용되고 있다.

그런데, 어레이 기판 상에 설치되어 추가의 화상 취득(image loading) 기능을 제공하는 광전 변환 소자를 구비한 액정 디스플레이 장치가 제안되었다(예를 들면, 문헌 1,2를 참조).

이런 종류의 액정 디스플레이 장치에서는, 광전 변환 소자에 접속된 캐패시터의 전하량을 광전 변환 소자에서의 수광량에 따라서 변화시키도록 하여, 캐패시터의 양단 전압을 검출함으로써 화상 취득을 수행하고 있다.

최근에, 화소 TFT 나 구동 회로를 유리 기판 상에 다결정 실리콘 프로세스로 형성하는 기술이 계발되었다. 폴리실리콘 프로세스를 사용하여 각각의 화소 트랜지스터에 인접한 광전 변환 소자도 용이하게 형성하는 것이 가능하다.

액정 디스플레이 장치 내에 디스플레이 소자와 광전 변환 소자(광 센서)를 내장하면, 디스플레이 소자를 구동하기 위한 디스플레이 데이터 처리 장치, 광전 변환 소자로부터 판독한 데이터를 처리하기 위한 데이터 처리 장치가 필요하다. 또한, 디스플레이 소자로 디스플레이된 화상이 나타내는 내용이 판독 데이터(촬상 데이터)의 내용(타이밍, 좌표 위치 등)과 관련하는 경우, 상호 관련성을 처리하는 관련 데이터 처리 장치가 필요하다. 더구나 판독 데이터의 내용은 사용자의 조작에 기초하여 변화하기 때문에, 관련 데이터 처리 장치는 융통성을 갖는 것이 중요하다.

또한, 상기 광전 변환 소자로부터 데이터를 판독하는 경우 그 판독 속도가 문제로 되는 경우가 있다. 예를 들면, 디스플레이 장치가 조작 패널로서 이용될 때, 터치 조작이 고속으로 빈번하게 실행될 수 있다. 이러한 속도가 빠른 터치 조작을 검지하기 위해서는, 데이터 판독도 고속으로 행할 필요가 있다.

더 나아가, 상기 광 센서는 저온 폴리실리콘 박막 트랜지스터(Poly-Si-TFT)로 구성된다. 이 광 센서로부터의 출력을 추출하기 위해서는, 광 응답 전류가 적기 때문에 보통은 증폭기가 사용된다. 그러나, 디스플레이 장치인 경우, 유리 기판 상에 TFT 증폭기를 구성하기 때문에 증폭기 간의 특성(혹은 검출 능력) 차이가 크다. 이와 같이 증폭기 간의 특성 변동이 크면 검출 결과의 신뢰성이 떨어진다. 이로 인해 검출 결과의 부정확한 인식이 발생하여 제품의 신뢰성을 떨어뜨리게 된다.

본 발명의 한 특징에 따르면, 입력 센서(예로, 광전 변환 소자)를 내장한 디스플레이 장치를 제공하는데, 이 장치는 데이터를 유연하게 처리할 수 있고 여러가지의 응용예를 가지며 디스플레이 데이터, 판독 데이터, 및 디스플레이 데이터와 촬상 데이터 간의 관련 데이터를 효율적으로 처리할 수 있다.

본 발명의 또다른 특징에 따르면, 입력 센서(예로 광전 변환 소자)를 내장한 디스플레이 장치가 제공되는데, 이 장치는 데이터 판독 속도를 향상시킬 수 있다.

본 발명의 또다른 특징에 따르면, 특히 광 센서 출력을 획득하는 증폭기 간의 특성 차이로 인해 검출 결과가 불안정하게 되는 것을 회피할 수 있다. 또한, 입력 센서 내장 디스플레이 장치를 구동하는 방법이 제공되는데, 이 방법은 소자의수를 증가시킬 필요 없이 디스플레이 신호를 입력하는 데에 본래 쓰이는 신호선을 효율적으로 활용함으로써 구현된다.

본 발명의 실시예는, 매트릭스 형상으로 배치된 디스플레이 소자 회로군과, 매트릭스 형상으로 배치된 광 센서 회로군과, 상기 디스플레이 소자 회로군의 열(column)마다 디스플레이용 신호를 부여하고, 상기 디스플레이 소자 회로군의 행(row)마다 구동 신호를 부여하는 디스플레이용 구동 회로와, 상기 광 센서 회로군의 행 및 열을 지정함으로써 광 센서를 식별하여 이 광 센서로부터의 검지 신호를 판독하는 판독 회로와, 애플리케이션의 실행을 요구하는 커맨드에 따라서 상기 판독 회로로부터 출력된 상기 검지 신호를 처리하는 판독 신호 처리부와, 상기 애플리케이션의 실행을 요구하는 커맨드를 판독 신호 처리부에 전송하는 인터페이스부를 포함한다.

앞서 설명한 대로, 상기 디스플레이 장치는 애플리케이션의 실행을 요구하는 커맨드에 따라서 상기 판독 회로로부터 출력된 상기 검지 신호를 처리하는 판독 신호 처리부와, 상기 애플리케이션의 실행을 요구하는 커맨드를 판독 신호 처리부에 전송하는 인터페이스부를 포함한다. 결과적으로, 여러 처리들이 실행되어 융통성을 향상시킨다.

본 발명의 또다른 실시예는, 매트릭스 형상으로 배치된 복수의 디스플레이 소자를 포함하는 디스플레이 소자 회로군과, 매트릭스 형상으로 배치된 광 센서를 포함하는 광 센서 회로군과, 상기 디스플레이 소자 회로군의 열 선(column line)들에게 디스플레이용 신호를 부여하고 상기 디스플레이 소자 회로군의 행 선(row line)들에게 구동 신호를 부여하는 디스플레이용 구동 회로와, 1 프레임 내의 특정한 1 수평 기간의 일부 기간에 상기 복수의 광 센서로부터의 검지 신호를 연산 출력으로서 판독하도록 상기 복수의 광 센서 회로군을 식별하기 위해 상기 광 센서 회로군의 하나의 열 선과 복수의 행 선을 특정하는 판독 회로와, 상기 판독 회로에 의해 출력된 상기 검지 신호를 처리하는 판독 신호 처리부를 포함한다.

상기 판독 회로에 의해 출력되는 검지 신호는 상기 복수의 광 센허로부터의 검지 신호의 연산 출력이다. 이는 검지 신호가 각각의 광 센서로부터 판독되는 것과 비교하여 판독 속도를 크게 향상시킨다.

본 발명의 또다른 특징에 따르면, 본 발명은, 화소의 센서로부터의 신호를 증폭하는 증폭기(또는 증폭 소자)(상기 센서는 상기 증폭기의 입력에 접속됨)와, 각각의 증폭기의 입력 전압을 해당 증폭기의 동작 임계값에 설정하는 수단과, 상기 증폭기가 신호를 출력하기 전에 해당 증폭기의 입력 전압을 소정값만큼 시프트하는 수단을 더 포함한다.

본 발명의 또다른 특징적 구성은, 캐패시터와 포토다이오드가 병렬 회로를 형성한 센서부와, 상기 센서부의 한쪽의 전극이 접속된 게이트를 갖는 증폭 트랜지스터와, 상기 증폭 트랜지스터의 한쪽의 전극과 상기 센서부의 상기 한쪽의 전극 간에 직렬 접속된 편차 제거용 트랜지스터와, 상기 증폭 트랜지스터의 상기 한쪽의 전극에 접속된 한쪽의 전극을 갖는 입/출력 트랜지스터와, 상기 입/출력 트랜지스터의 다른 쪽의 전극에 접속된 제1 신호선과, 상기 증폭 트랜지스터의 다른 쪽의 전극에 접속된 제2 신호선과, 상기 센서부의 다른 쪽의 전극에 접속된 제3 신호선과, 상기 편차 제거용 트랜지스터의 제어용 게이트에 접속된 제1 게이트선과, 상기 입/출력 트랜지스터의 제어용 게이트에 접속된 제2 게이트선과, 상기 캐패시터의 프리차지 기간에 상기 제1 신호선에 제1 소정 전위를 부여하면서 상기 제2 및 제3 신호선에 제로 전위를 부여하여 상기 제2 게이트선을 통하여 상기 입/출력 트랜지스터를 턴 온하고 상기 제2 게이트선을 통해 상기 편차 제거용 트랜지스터를 턴 온하는 수단과, 상기 프리차지 기간에 뒤이은 편차 제거 기간에 상기 제2 게이트선을 통하여 상기 입/출력 트랜지스터를 턴 오프하고 상기 제1 게이트선을 통하여 상기 편차 제거 트랜지스터를 턴 온하는 수단과, 촬상 기간에 상기 제1 게이트선을 통하 여 상기 편차 제거 트랜지스터가 턴 오프하고 상기 제2 게이트선을 통하여 상기 입/출력 트랜지스터를 턴 오프하는 수단과, 판독 기간에 상기 제1 신호선에 상기 제1 소정 전위를 부여하고 상기 제2 신호선에 제로 전위를 부여하고 상기 제3 신호선에 상기 센서부의 미리 설정된 최대 변화 범위의 거의 1/2의 전위를 부여하여 상기 제2 게이트선을 통하여 상기 입/출력 트랜지스터를 턴 온하고 상기 제1 게이트선을 통하여 상기 편차 제거 트랜지스터를 턴 오프하는 수단을 포함한다.

상기 수단들은 편차 제거 기간 동안에 캐패시터의 초기 전위를 증폭 트랜지스터의 임계값 Vth에 설정한다. 따라서, 광 검출과 연계하여, 캐패시터 양단 간의 전압이 변동하였는지의 여부는 캐패시터의 전압이 임계값 Vth에 실질적으로 유지되는지 또는 감소하는지의 여부에 좌우되어 판정될 수 있다. 이 판정에 기초한 검출이 판독 기간 동안에 실행된다. 이 경우에, 본 장치는 신호선의 소정 전위가 변동하였는지의 여부, 즉 증폭 트랜지스터가 오프로 남아있는지 또는 턴 온되었는지의 여부를 판정한다.

본 발명의 추가의 목적과 이점들이 이하의 설명에서 제시될 것인데, 이하의 설명으로부터 명백하게 알 수 있을 것이고, 발명을 실시해 보면 알 수 있을 것이다. 본 발명의 목적 및 이점들은 이하에서 특정하게 지적되는 구성 수단과 그조합을 사용하여 실현되고 획득될 수 있을 것이다.

명세서에 포함되고 그 일부분을 이루는 첨부 도면들은, 본 발명의 실시예들을 예시하는 것이고, 이상 주어진 일반적 설명과 이하에 주어지는 실시예들에 대한 설명과 함께 본 발명의 원리를 설명하도록 기능한다.

이하 도면을 참조하여 본 발명의 실시 형태를 설명한다. 도 1에는, 본 발명의 일 실시 형태에 따른 입력 센서 내장 디스플레이 장치의 전체적인 개략 구성을 나타내고 있다. 참조 부호(100)는 예를 들면 액정이 이용된 디스플레이 및 센서부이다. 이 디스플레이 및 센서부(100)는 매트릭스 형상으로 2차원 배열된 디스플레이 소자와 매트릭스 형상으로 2차원 배열된 센서 소자를 내장하고 있다. 이 구조에 대해서는, 이후에 자세히 설명한다.

참조 부호(200)는 입력 센서 내장 디스플레이 장치의 각 부를 제어하기 위한시스템 제어부, 또는 외부와 독립적으로 준비된 시스템 제어부(컴퓨터 장치)를 디스플레이한다. 시스템 제어부가 본 발명에 관련된다. 이 시스템 제어부(200)는 메인 보드 상에 구축된다. 시스템 제어부(200)에는, 마이크로컴퓨터(201)와, 이 마이크로컴퓨터(201)와 애플리케이션 프로그램에 기초하여 각종의 제어 동작을 실현하기 위한 각종 제어부(202)가 있다. 기본 프로그램들은 ROM(203)에 저장되고, 각종의 애플리케이션 프로그램이 RAM(204)에 저장된다. 타이머(205)는 이 장치의 기준 시간 정보를 생성한다. 참조 부호(206)는 외부 제어 인터페이스 및 데이터 인터페이스이고, 제어 데이터(커맨드의 입출력)와 화상 데이터의 입출력을 행한다. 외부 제어 인터페이스 및 데이터 인터페이스는 외부의 기기, 세트 톱 박스, 튜너, 모뎀, 퍼스널 컴퓨터 등과의 접속을 가능하게 하고 있다.

참조 부호(300)는, 시스템 제어부(200)로부터의 명령에 따라서 디스플레이 및 센서부(100)의 디스플레이 상태 및 촬상 상태를 실현하고 디스플레이 및 촬상 타이밍과 영역 설정 등을 제공하는 디스플레이 및 촬상 데이터 처리부를 디스플레이한다. 디스플레이 및 촬상 데이터 처리부(300)는 기입/판독 전용 처리부(301)를 갖고, 메모리(SRAM)(311)에 대하여 촬상한 화상 데이터와 디스플레이하기 위한 화상 데이터 등을 일시적으로 저장할 수 있다. 더 나아가, 디스플레이 및 촬상 데이터 처리부(300)는 스위치 및 LED 처리부(313)를 갖는다. 스위치 및 LED 처리부(313)는 외부로부터의 스위치 입력(예를 들면 감도 조정, 휘도 조정 등의 조작 신호)를 처리할 수 있고, 시스템의 상태를 사용자에게 알리기 위해서 발광 소자(LED)를 구동할 수 있다.

기입/판독 전용 처리부(312)는, 판독 신호 처리부와 기입 신호 처리부를 포함한다. 판독 신호 처리부는 디스플레이 및 센서부(100)로부터의 검지 신호를 애플리케이션에 기초하여 여러가지의 상태로 변환 처리할 수 있다. 기입 신호 처리부는 디스플레이될 신호를 디스플레이 및 센서부(100)에 전송하기 위한 처리를 행한다.

기입/판독 전용 처리부(312)는 중계 보드(400)를 통하여 디스플레이 및 센서부(1OO)에 접속되어 있다. 중계 보드(400) 상에는, 전원 회로, 화상 데이터를 디스플레이용으로 변환하는 디지털-아날로그 변환기 등이 탑재되어 있다.

디스플레이 및 센서부(100)에 공급되는 신호의 종류를 대별하면, 디스플레이용 제어 신호, 디스플레이용 RGB 화상 데이터, 촬상용 제어 데이터가 있다. 또한 디스플레이 및 센서부(100)로부터 판독되는 신호로서 촬상 데이터가 있다.

도 2에는 디스플레이 및 촬상 데이터 처리부(300)의 기본 기능 블록, 특히 기입/판독 전용 처리부(301)의 기본적인 기능 블록을 나타내고 있다. 참조 부호(302)는 시스템 제어부(200)의 인터페이스(206), 스위치 및 LED 처리부(313)에 접속되어 있는 디지털 인터페이스를 나타낸다. 이 인터페이스(302)에서 받아들인 데이터는 데이터 분리 및 데이터 전송부(303)에 의해 인식되는 데이터의 유형을 갖는다. 외부로부터 전송된 신호는 커맨드 레지스터(304)에 저장된다.

촬상 조건 및 촬상 형태 룩 업 테이블(lookup table)(305)은 복수의 촬상 조건(프리차지 전압, 촬상 시간 등)에 관한 정보를 저장하고 있다. 이들 정보는 시스템 제어부(200)에 의해 인터페이스를 통하여 기입될 수 있고, 시스템 제어부(200)에 의해 판독될 수 있다. 또한, 기입/판독 타이밍 제어부 및 데이터 입출력부(306)에 의해 발생하는 타이밍 신호를 모니터링하여, 예를 들면 기입/판독 타이밍 제어부 및 데이터 입출력부(306)에 의해 출력되는 상기 타이밍 신호의 위상 등을 제어하는 것도 가능하다.

기입/판독 타이밍 제어부 및 데이터 입출력부(306)는 상기 촬상 조건 및 촬상 형태 룩업 테이블(305)로부터의 제어 데이터에 기초하여, 촬상용 제어 신호 및디스플레이용 제어 신호를 출력한다. 더 나아가 커맨드 레지스터(304)로부터의 커맨드에 응답하여, 촬상 데이터를 데이터 분리 및 데이터 전송부(303)를 통하여 외부 장치에 출력할 수 있다. 또한 촬상 데이터를 SRAM(311)에 저장하기 위해 기입/판독 타이밍 제어부 및 데이터 입출력부(306)는 SRAM 제어부(307)에 데이터를 전송할 수 있다. 또한, 기입/판독 타이밍 제어부 및 데이터 입출력부(306)는 디스플레이용 화상 데이터를 수취하여 디스플레이 및 센서부(100)에 보내는 것도 할 수 있 다. SRAM(311)에 저장되어 있는 데이터가 디스플레이용 화상 데이터로서 이용될 때, 이 화상 데이터는 SRAM 제어부(307)를 통하여 기입/판독 타이밍 제어부 및 데이터 입출력부(306)에 보내어진다. 외부로부터의 화상 데이터가 디스플레이용 화상 데이터로서 이용될 때, 이 화상 데이터는 데이터 분리 및 데이터 전송부(303)를 통하여 기입/판독 타이밍 제어부 및 데이터 입출력부(306)에 보내어진다.

SRAM 제어부(307)는 기입/판독 타이밍 제어부(306)를 통하여 취득된 촬상 데이터를 SRAM(311)에 저장하는 제어를 행한다. 또한 SRAM 제어부(307)는SRAM(311)에 저장되어 있는 화상 데이터를 기입/판독 타이밍 제어부(306)를 통해 디스플레이 및 센서부(100)에 송출하는 등의 제어를 행한다. 또한, SRAM 제어부(307)는, 커맨드에 따라서, SRAM(311)에 저장되어 있는 화상 데이터의 편집 처리, 화상 전환 처리 등도 행할 수 있다. 또한, SRAM 제어부(307)는 SRAM(311)로부터의 화상 데이터를, 데이터 분리 및 데이터 전송부(303) 및 인터페이스(302)를 통하여 외부 장치에 보내는 것도 할 수 있다.

또한, SRAM 제어부(307)는 인터페이스(302) 및 데이터 분리 및 데이터 전송부(303)를 통하여 외부로부터 보내진 화상 데이터 및 제어 데이터를 저장할 수 있다. 또한, SRAM 제어부(307)는 촬상 데이터를 이용하여 사용자가 특정된 좌표를 계산하였는지와 디스플레이면을 탭(tap)하였는지의 여부를 판정할 수 있다.

따라서, 마이크로프로세서가 SRAM 제어부(307), 기입/판독 타이밍 제어부(306), 및 촬상 조건 및 촬상 형태 룩업 테이브(305)의 각각의 내에 내장된다.

커맨드 레지스터(304)는 커맨드를 저장하고 있다. 커맨드에 따라서 이하와 같은 처리를 실행한다. 리세트 처리를 실행할 수 있다. 모드 지정 1에서는, 통상디스플레이 모드가 입력 가능 모드로 전환될 수 있고, 역으로도 된다. 입력 가능 모드에서는, 촬상 데이터가 디스플레이 및 센서부(100)로부터 판독되고 처리되는 상태가 설정된다. 통상 디스플레이만인 경우에는, 디스플레이 및 센서부(100)는 촬상 데이터를 출력하지 않아서 소비 전력을 절약하게 된다.

모드 지정 2에서는, 본 촬상 상태(production image pickup state)에서 캘리브레이션 촬상 상태(calibration image pickup state)로 전환될 수 있고 그 역도 가능하다. 캘리브레이션 촬상 상태에서는, 디스플레이 및 센서부(100)가 디스플레이 소자부를 폐쇄하여서 (턴 오프하여서) 장치로 하여금 촬상에만 전념하게 할 수 있다. 따라서, 촬상 비균일성을 저감하는 데에 요구되는 데이터를 취득할 수 있다.

디스플레이 소자부를 턴 오프하는 것은 디스플레이 소자들이 동작하지 않게 만들어서 예를 들어 백라이트로부터의 광이 디스플레이 면의 전체에 걸쳐서 균일하게 출사되도록 한다. 이 상태에서, 센서 회로의 광전 변환 소자들은 전면으로부터의 광만을 수신한다. 광차단막이 광전 변환 소자의 배후에 형성되어 백라이트로부터의 광을 차단한다.

또한, 이하 설명된 처리들이 커맨드에 따라서 실행된다.

기준 신호에 대한 영상 신호의 위상 신호가 기입/판독 타이밍 제어부 및 데이터 입출력부(306)에 전해지거나, 또는 기입/판독 타이밍 제어부 및 데이터 입출력부(306)가 디스플레이 및 센서부(100)에 대한 최적 타이밍을 사용하여 신호 처리 를 실행하도록 야기된다. 또한, SRAM(111)에 두개의 화면 분의 화상 데이터가 보존되어 있다면, 디스플레이되는 화면은 순식간에 전환된다. 만일 전송 모드(핸드 쉐이크(HS)/버스트)를 전환하는, 촬상 조건 및 촬상 형태 룩업 테이블(305)와 SRAM 제어부(307) 등이 데이터 분리 및 데이터 전송부(303) 및 인터페이스(302)에게 소정 단위의 데이터를 전송한다면, 전송 방법과 전송 속도 등이 설정된다. 샘플링 타이밍이 특정되는데, 즉 디스플레이 및 센서부(100)에 의해 출력되는 촬상 데이터를 샘플링하는 데에 사용되는 타이밍이 특정된다. 시스템 제어부(200)로부터의 기입 허가 명령이 실행되는데, 즉 촬상 조건 및 촬상 형태 룩업 테이블(305) 및 SRAM 제어부(307)에 대하여 인터페이스(302)를 통해 데이터 기입이 허가된다.

인터페이스(302)는, 시스템 제어부(200)로부터의 커맨드에 응답하여, 커맨드 레지스터(304) 상의 기입 처리를 행한다. 또한, 인터페이스(302)는 촬상 조건 및 촬상 형태를 설정하는 데에 요구되는 데이터를 시스템 제어부(200)로부터 수취한다. 인터페이스(302)는 또한 촬상 형태 룩업 테이블(305)에게 데이터를 보내준다. 또한, 인터페이스(302)는 SRAM(311)에 기입될 화상 데이터를, 시스템 제어부(200)로부터 수취한다. 인터페이스(302)는 또한 SRAM 제어부(307)에게 데이터를 보낸다. 또한, 인터페이스(302)는 SRAM 제어부(307)로부터, 좌표 및 탭 정보 등의 계산 결과를 수취한다. 인터페이스(302)는 또한 시스템 제어부(200)에게 결과를 보낸다.

전송 모드는 핸드 쉐이크(HS)(1.5 Kbps까지 이름)를 포함한다. 이 속도로, 데이터는 커맨드 레지스터(304), 촬상 조건 및 촬상 형태 룩업 테이블(305)로 기입 된다. 또한, 전송 모드는 버스트 전송(160 Mbps까지 이름)을 포함한다. 이 모드에서, 촬상 조건 및 촬상 형태 룩업 테이블(305)로부터 데이터가 판독되고, 데이터가 SRAM(311)으로 기입되고 그로부터 판독된다. 이들 전송 모드는 선택적으로 이용된다.

상기의 디스플레이 및 촬상 데이터 처리부(300)는 시스템 제어부(200)의 각종 제어부(202)에 저장되어 있는 각종 애플리케이션, 및 이 애플리케이션에 기초한시스템 제어부(200)로부터의 명령들을 수취한다.

따라서, 본 발명의 장치는 애플리케이션에 따라서 여러가지 방식으로 사용될 수 있다. 디스플레이 및 촬상 데이터 처리부(300), 시스템 제어부(200) 및 디스플레이 및 센서부(100)는 일체로 구성될 수 있다. 대안으로는, 디스플레이 및 촬상 데이터 처리부(300)와 디스플레이 및 센서부(100)가 일체로 되면서, 시스템 제어부(200)는 처리부(300) 및 제어부(100)와 별도로 독립하여 설치될 수 있다.

따라서, 본 발명에서는, 각종 유형의 디스플레이 및 촬상 데이터 처리부(300), 특히 디지털 인터페이스(302)를 제공하는 것이 가능하다. 특정하게는, 외부와의 접속를 위해 USB가 이용될 수도 있고, 무선 모뎀 유닛이 이용될 수도 있다. 더 나아가, 디지털 인터페이스(302)는 휴대 전화의 데이터 입출력부에 접속될 수 있다. 또한, 영상 신호용으로서 RGB 단자, YIQ 단자가 설치될 수 있다.

도 3에는 디스플레이 및 센서부(100)의 기능을 블록화하여 나타내고 있다. 참조 부호 (130)은 화소 및 센서 어레이부로서, 매트릭스 형상으로 배치된 디스플레이 소자군과 매트릭스 형상으로 배치된 광 센서군을 갖는다. 이 화소 및 센서 어레이부(130)의 화소 회로 및 센서 회로에 대해서는 이후 설명한다.

화소 및 센서 어레이부(130)의 측부(도면 좌측)에는, 디스플레이용 게이트선 구동 회로(112)와 판독용 게이트선 구동 회로(122)가 형성되어 있다. 디스플레이용 게이트선 구동 회로(112)는 매트릭스 형상으로 배열된 디스플레이 소자군을 행마다 구동하는 회로이다. 판독용 게이트선 구동 회로(122)는 매트릭스 형상으로 배열된 광 센서군을 행마다 구동하는 회로이다.

화소 및 센서 어레이부(130)의 하측부에는, 신호선 구동 회로 및 프리차지 회로(114)가 형성되어 있다. 이 신호선 구동 회로 및 프리차지 회로(114)는 신호선 구동 회로 및 프리차지 회로를 포함한다.

화소 데이터가 화소 회로에 설정되었을 때, 신호 선 구동 회로는 매트릭스 형상으로 배열된 디스플레이 소자군의 각각의 열에게 화소 데이터를 공급한다. 프리차지 회로는 매트릭스 형상으로 배열된 광 센서군의 각각의 캐패세터에게 소정 전위를 프리차지하는 회로이다.

화소 및 센서 어레이부(130)의 상부에는, A/D 변환 회로(123), 데이터 입출력 회로(124)가 형성되어 있다. A/D 변환 회로(123)는 광 센서군의 신호선에서 판독된 아날로그 신호를 디지털 신호로 변환한다. A/D 변환 회로(123)는 데지털 신호를 데이터 출력 회로(124)에 전송한다. 데이터 출력 회로(124)는 수취한 데이터를 직렬 데이터로 변환하고 촬상 데이터(125)로서 출력한다.

여기서, 판독용 게이트선 구동 회로(122)에는, 촬상용 제어 신호(121)가 디스플레이 및 촬상 데이터 처리부(300)로부터 중계 보드(400)를 통하여 공급되고 있 다. 또한, 디스플레이용 게이트선 구동 회로(121)에는, 디스플레이용 제어 신호(111)가 디스플레이 및 촬상 데이터 처리부(30O)에서 중계 보드(400)를 통하여 공급되고 있다. 또한, 신호선 구동 회로 및 프리차지 회로(114)에는, R, G, B의 화상 데이터가 디스플레이 및 촬상 데이터 처리부(300)로부터 중계 보드(400)를 통하여 공급되고 있다. R, G, B의 화상 데이터는 중계 보드(400) 상의 디지털-아날로그 변환 회로(DAC)에 의해 액정 셀의 계조 디스플레이에 적합한 아날로그 전압으로 변환된다. 아날로그 전압은 이후 신호선 구동 회로를 경유하여 소정의 신호선에 기입되고 이후 디스플레이용 게이트선 구동 회로(121)에 의해 특정되는 행의 화소에 기입된다. 또한, 프리차지 전압 제어 신호(115)가 특정된 센서 회로의 캐패시터에 공급된다. 액정의 계조 디스플레이는 프레임 레이트 제어 시스템에 기초할 수 있다.

화소 및 센서부(131)(판독/기입 화소라고 칭할 수도 있다)는 디스플레이용 화소 회로(또는 디스플레이 소자 회로)(1311)와 판독용 센서 회로(1312)로 구성된다.

도 4a에는, 판독/기입 화소 회로의 구성예를 나타내고 있다. CS는 보조 캐패시터 Csk 및 액정 LC의 각각의 한쪽 전극에 소정 주기로 소정 전위를 부여하는 전압 선을 나타낸다. Gate(m)는 화소 회로(1311)의 박막 트랜지스터(TFT, 이하 구동 트랜지스터로 지칭) 턴 온 및 오프 제어하기 위한 게이트 선을 나타낸다. CRT(m)은 센서 회로(1312)를 구성하는 박막 트랜지스터 nt1를 턴 온 및 오프 제어하기 위한 리세트 신호 선이다. 트랜지스터 nt1이 턴 온할 때, 센서 캐패시터 CP 에 프리차지가 행하여진다. JVss는 접지 선을 나타낸다. 또한 SFB(m)은 센서 캐패시터 CP의 전위를 판독하기 위해 박막 트랜지스터 nt3를 턴 온하는 센서 출력 제어 선이다. 박막 트랜지스터 nt2는 증폭 소자로서 기능한다.

PD는 포토다이오드로서, 광에 감응하여 광량에 대응하는 전류를 생성한다. 이에 의해, 센서 캐패시터 CP에 이미 채워져 있는 전하를 방출할 수 있다. Sig(n) 및 Sig(n+1)은 신호선이다.

포토다이오드 PD에 조사되는 광량이 많은 경우에는, 센서 캐패시터 CP의 방전량이 많다. 반대로 포토다이오드 PD에 조사되는 광량이 적은 경우에는, 센서 캐패시터 CP의 방전량이 적게 된다. 포토다이오드 PD와 (도시하지 않은) 백 라이트 는 차광 처리를 받는다.

신호선 Sig(n) 및 Sig(n+1)은, 도 3에 도시한, 신호선 구동 회로(114) 및 A/D 변환 회로(123)에 접속되어 있다. 또한 전압 선 Cs 및 게이트 선 Gate(m)은 디스플레이용 게이트선 구동 회로(112)에 접속되어 있고, 리세트 신호 라인 CRT(m), 접지 라인 JVss, 및 센서 출력 제어 라인 SFB(m)은 판독용 게이트선 구동 회로(122)에 접속되어 있다.

도 4b는 상기 회로의 동작을 설명하기 위한 타이밍 차트를 나타내고 있다. 본 회로에서, 1 수직 기간(1 프레임 기간) 내의 특정한 1 수평 기간을 다음과 같이 설정하고 있다. 1 특정 수평 기간은 화소 회로(1311) 및 센서 회로(1312)가 존재하는 수평 라인이 특별하게 액세스되는 기간을 의미한다. 따라서, 센서 회로(1312)가 존재하는 수평 라인이 액세스될 때, 1 수평 기간은 도4b의 타이밍 차트에 서 도시한 바와 같다. 화소 회로(또는 디스플레이 소자 회로)와 센서 회로의 동작이 설명된다.

픽셀 회로(1311)는 1 수평 기간(1H)을 제1 블랭크 기간(HT1), 공통 반전 타이밍 기간(HT2), 기입 기간(HT3), 및 제2 블랭킹 기간(HT4)에 나누고 있다. 또한 이 4개의 기간과 관련지워서, 센서 회로(1312)는 1 수평 기간(1H)을 출력 기간(HT1), 공통 반전 타이밍 기간(HT2), 블랭크 기간(HT3), 및 프리차지 기간(HT4)에 나누고 있다. 1 수직 기간(1 프레임 기간) 내의 상기 특정 기간을 제외하는 다른 기간에서, 화소 회로(1311)는 디스플레이 기간에 있고 센서 회로(1312)는 촬상 기간에 있다. 지금, 화소 회로(1311) 및 센서 회로(1312)의 동작을 설명한다.

기입 기간

화소 회로(1311)에 있어서는, 신호선 Sig(n)을 통하여 기입 기간(HT3)에 화살표 a1에 도시한 것과 같은 경로를 사용해 보조 캐패시터 Csk에 대하여 화상 신호가 기입된다. 이 캐패시터 Csk의 양단 간에 발생한 전압값에 따라서 액정 LC가 구동되어 계조 디스플레이된다.

기입 기간 대 프리차지 기간

(화소 회로에 대해 기입 기간) 블랭킹 기간 후에, 센서 회로(1321)는 트랜지스터 nt1를 턴 온하여 캐패시터 CP에 대하여 프리차지가 행해진다. 이 때도 신호선 Sig(n)이 이용된다(화살표 b1, c1으로 디스플레이된 경로). 즉, 기입 기간(HT3)과 프리차지 기간(HT4)이 서로 떨어져 있어서 신호선 Sig(n)을 효율적으로 이용하게 된다.

촬상 기간 대 출력 기간

촬상기간에서, 포토다이오드 PD에 전류가 흐를 때 프리차지 전압이 변화한다. 이후 다음의 1 프레임 사이클 동안에 출력 기간에 트랜지스터 nt3가 턴 온된다. 이후, 센서 캐패시터 CP의 전압은 트랜지스터 nt2로 증폭되어 신호선 Sig(n+ 1)을 통하여 추출된다(화살표 d1, e1의 경로). 인접 화소 및 센서(판독/기입 화소라 칭해도 좋다)부에서도 여기에서의 수평 기간에 마찬가지의 동작이 실행된다. 인접 센서회로로부터의 출력은 신호선 Sig(n+2)를 통해서 판독된다. 다음의 수평 스캔 기간 동안에 다음의 스캔 선에 대해서 마찬가지의 동작이 실행된다.

센서 캐패시터 CP에서 추출된 전압은 프리차지 이후 및 판독 개시 전에 포토다이오드 PD가 차광되었던 시간에 따라서 변화한다. 포토 다이오드 PD가 전혀 차광되어 있지 않은 경우에는, 판독 전압은 충분히 낮다. 포토다이오드가 차광되어 있던 시간이 긴 경우에는 높은 전압이 얻어진다. 이에 따라 입력이 이루어진 것인지 아닌지를 판정할 수 있다.

도 5는 상기의 동작을 프레임 단위(N번째 프레임과 N+1 번째 프레임)로 나타낸 설명도이다. (1), (2), ..., (n)은 첫번째 수평 스캔 기간, 두번째 수평 스캔 기간, ..., n번째 수평 스캔 기간을 나타낸다.

화소 및 센서부의 구성은 상기 실시예의 것에만 한정되는 것은 아니다.

도 6에는, 화소 및 센서부의 다른 구성예를 나타내고 있다. 이 구성은 화소 회로로서, 청색 화소 회로(132B), 녹색 화소 회로(132G), 및 적색 화소 회로(132R)를 갖는다. 따라서 각각의 회로 (132B), (132G), (132R)에 대응하는 신호선 Sig(n)B, Sig(n)G, 및 Sig(n)R 가 설치되어 있다. 전압선 Cs, 게이트선 Gate(m), 리세트 신호선 CRT(m), 및 센서 출력 제어 선 SFB(m)은, 앞의 도 4a의 회로의 것과 동일한 구실을 한다.

센서 회로(1312)는 트랜지스터 ntl, 캐패시터 CP, 포토다이오드 PD, 증폭기로서의 트랜지스터 nt2, 출력을 추출하기 위한 트랜지스터 nt3로 구성되어 있다.

이 회로에서도 신호선이 유효하게 활용된다. 이는 도 4B 및 도 5의 타이밍차트도 참조하여 설명할 것이다. 신호선 Sig(n)B, Sig(n)G, 및 Sig(n)R는 대응하는 캐패시터 Cs 로 영상 신호를 기입하기 위해서 이용된다. 신호선 Sig(n)R는 프리차지 기간에 캐패시터 CP를 소정 전위에 프리차지하기 위해 이용된다. 신호선 Sig(n)G는 촬상 기간에 포토다이오드 PD에 흐르는 전류를 방출하기 위해 이용된다. 촬상 기간에 대해 신호선 Sig(n)G의 전위를 설정하기 위해 기간의 일부를 활용함으로써 전류 방출 동작이 가능해진다. 신호선 Sig(n)B는 촬상 신호가 출력되는 동안에 캐패시터 CP의 전압을 증폭하여 판독하기 위해서 이용된다.

화소 회로 (132B), (132G), (132R)에 대해서, 특정 수평 기간(기입 기간)을 제외하고는 턴 오프된다; 회로들 (132B), (132G), (132R)은 디스플레이 기간에 있다.

도 7에는 도 6의 회로가 기판 상에 구축된 경우의 소자의 레이아웃의 한 예를 나타내고 있다. 대응하는 부분에는 대응하는 참조 부호를 붙이고 있다.

앞에서와 같이 판독된 촬상 데이터는 도 1에 도시한 중계 보드(400)를 통하여 기입/판독 전용 처리부(312)에 수취된다. 이 경우에, 기입/판독 전용 처리부 (312)는 촬상 데이터를 효율적으로 수취한다.

도 8a 및 도8b는 기입/판독 전용 처리부(312)가 촬상 데이터를 수취하는 케이스의 한 예를 나타내고 있다. 예를 들면 도 8a에 도시한 대로 수치 키가 디스플레이되고, 촬상 신호는 이 키 중에서 어느 하나가 터치된 상태를 나타낸다. 이 경우에, 유용한 촬상 데이터는 주로 수치 키의 디스플레이부에 위치하는 광 센서 출력이다.

그래서 본 발명의 장치에서는, 기입/판독 전용 처리부(312)는 도 8b에 도시한 바와 같이 텐 키(ten key)의 디스플레이 위치에 대응하는 영역(r1∼r12)만이 샘플링되도록 설정된다. 이 샘플링 타이밍에 대해서는, 촬상 조건 및 촬상 형태 룩업 테이블(305)로부터 선택된 테이블에 기초하여 도 8b에 도시한 바와 같은 샘플링 펄스 HGP, VGP를 발생하여 이 샘플링 펄스에 기초한 타이밍을 사용하여 촬상 데이터를 판정할 수 있다. 이에 의해, 최소한으로 요구되는 샘플링 데이터에 기초하여 효율적으로 데이터 처리하는 것이 가능하게 된다. 본 발명에서는, 촬상 데이터가 식별되는 정밀도를 향상시키기 위해 각종 개선책이 이뤄진다.

도 9는 예를 들면 도 8a및 도8b에 도시한 바와 같은 수치 키 중의 임의의 것에 대한 터치 동작이 있었는지의 여부를 판정하기 위해 프레임 상관을 이용하는 예를 나타내고 있다. 예를 들면, 프레임마다(예를 들면 4 프레임 주기) 센서 캐패시터 CS에 부여하는 프리차지 전압이 변화된다. 그러면, 수치 키에 대한 조작이 없었고 프레임들에 상관 처리(프레임간 상관 90)를 행한 경우, 판독 전압(촬상 데이터)은 프리차지 전압의 변화량에 대응하는 상관이 얻어진다(판정 처리 91, 판정 결 과 92). 그러나, 수치 키 중의 어느 하나가 조작되었다면 프리차지 전압의 변화분에 대응하는 상관(소정 상관)이 얻어지지 않은 현상(판정 결과 93)을 식별할 수 있다.

도 10은 도 1 및 도 2에 나타낸 대로 디스플레이 및 촬상 데이터 처리부(300)의 다른 실시 형태를 나타내고 있다. 이 예는, 디스플레이 영역 및 타이밍 설정 데이터 테이블(353), 디스플레이 데이터 출력부(354)가 설치되어 있다. 또한 촬상 영역 및 타이밍 설정 데이터 테이블(361), 촬상 데이터 처리부(362)가 설치되어 있다. 디스플레이 영역과 타이밍 설정 데이터, 및 촬상 영역과 타이밍 설정 데이터는, 디지털 인터페이스(351), 설정 데이터 취득부(352)를 통하여, 대응하는 테이블에 받아들여진다.

디스플레이 데이터 출력부(354)에는 예를 들면 먼저 설명했던 것 같은 텐 키 화상 데이터를 저장할 수 있다. 또한 이 텐키 화상 데이터를 디스플레이하기 위해 대응하는 타이밍 신호를 생성하기 위한 데이터가 테이블(353)에 저장된다. 촬상 영역 및 타이밍 설정 데이터 테이블(361)로부터 출력되는 촬상 영역 및 타이밍 설정 데이터에 기초하여 촬상 데이터가 받아들여진다. 촬상 데이터는, 도 8a, 도8b, 및 도 9로 설명했던 것처럼, 촬상 데이터 처리부(362)에 의해 처리된다. 또한 내용 판정 처리도 행해진다.

애플리케이션에 따라서는, 촬상 데이터는 디스플레이 데이터로 변환해야 할필요가 있다. 예를 들면 수기 문자 등이 입력된 경우 이것을 디스플레이하기 위해서 디스플레이 데이터로 변환될 수 있다. 이러한 경우에는, 촬상 데이터를 디스플 레이 데이터로 변환하는 변환 처리부(363)는 변환 처리를 행하고 귀결된 디스플레이 데이터를 디스플레이 데이터 출력부(354)로 전송한다.

또한, 촬상 데이터 혹은 그 촬상 데이터를 가공하여 획득된 데이터를 외부 장치에 전송할 수 있다. 이러한 경우에는, 데이터가 촬상 데이터 및 가공 데이터 전송부(364)에 축적되어 디지털 인터페이스를 통하여 외부 장치에 출력된다. 일반적으로, 각각의 블록의 동작 타이밍이 제공되고, 출력들 및 입력들의 게이트 제어는 마이크로프로세서부(MPU)(370)에 의한 제어 하에서 실행된다. 더나아가, ROM(371)에는 디스플레이 및 센서부(100)의 버전 정보 및 본 장치에 의해 취급가능한 시스템 정보가 저장되어 있다. 예를 들면, 이 정보는 수평 해상도, 수직 해상도, 클록 주파수, 및 전원 전압 규정 정보를 포함한다. 시스템 제어부가 이 버전 정보를 판독하여 디스플레이 및 센서부(100)에 의해 취급될 수 있는 애플리케이션을 선택할 수 있다.

도 11은 본 발명의 장치의 다른 예이다. 본 장치는 기입 신호를 정확하게 판독할 수 있도록 특정하게 맞추어져 있다. 펜(600) 끝(tip)은 다중 원 모양을 갖는다. 따라서, 펜 끝이 센서 어레이를 터치하였을 때, 센서 어레이는 다중 원 모양을 펜 끝 상의 모양으로 포착한다. 이 모양은 특징이 있기 때문에, 촬상 데이터 처리부(362)가 이 모양을 분석하고 용이하게 판별하는 것이 가능하다. 원이 사용자가 펜을 쥐는 각도에 영향받지 않기 때문에 특히 적합하다. 사용자가 펜을 임의의 각도로 기울여서 쥐더라도 촬상 화상은 동일하다.

다중 원 모양 대신에, 다중 사각 모양, 다중 삼각 모양을 이용하여도 좋다. 대안으로, 다중 원이 예를 들면 R(적) 입력을 취급될 수 있고, 다중 사각들이 예를 들면 청(B) 입력으로 취급될 수 있고, 다중 삼각이 예를 들면 녹(G) 입력으로서 취급될 수 있다. 모양과 선 간의 피치의 조합에 기초하여, 색이 식별될 수 있다. 즉, 다중 선의 모양을 갖는 펜으로 선을 그으면, 선의 시작 부분에서 모양과 다중 선 간의 피치를 검지할 수 있다. 따라서, 모양의 다중 선 간의 피치를 식별 정보로서 이용해도 된다. 예를 들면, 다중 원으로 된 모양이 사용되어, 선 간의 피치가 P1 이면 적색으로 판정하고, P2이면 녹색으로 판정하고, P3이면 청색으로 판단해도 된다.

촬상 시스템에 따른 제2 실시 형태

제2 실시 형태에서는, 캘리브레이션 촬상의 결과에 기초하여 센서 캐패시터 CP의 프리차지 전압을 센서마다 바꾸는 점에 특징이 있다. 캘리브레이션 촬상에서는, 백라이트로부터의 광이 예를 들면 균일 조사된다. 이 경우에 유리 기판 상에 형성되는 광 센서(포토다이오드) PD 및 트랜지스터 nt2는 동일 칩 내라 할지라도 무시할 수 없는 변동을 가질 수 있다. 따라서, 화상의 어떤 부분에서는 손가락 등의 지시 부재로부터의 반사광이 흰색을 띠고 또한 반사광이 없는 부분을 검게 하여 적절하게 촬상할 수 있지만, 다른 부분에서는 저노출(underexposure) 또는 과도 노출(overexposure)을 겪게 되어서 지시부를 적절하게 검출할 수 없는 문제를 발생시킬 수 있다. 이는 광 센서의 전류 간의 차이나 트랜지스터 nt2의 임계값 간의 차이가 원인이다. 이러한 경우에, 센서 회로마다의 센서 캐패시터의 프리차지 전압을 증감하여 저노출 또는 과도 노출을 회피한다.

구체적으로는 이하와 같이 한다. 우선, 캘리브레이션 촬상를 위해 솔리드(solid)하고 균일한 흰 종이를 디스플레이면에 밀착시켜 센서 캐패시터의 프리차지 전압을 균일하게 5 V에 설정하여 촬상을 행한다. 이는, 도 14에 도시된 대로, 본 발명의 디스플레이 장치(디스플레이 및 센서부100)가 통합되는 세트의 뚜껑(150)의 내측을 백색으로 도장하여 캘리브레이션 촬상에 이용하면 간편하게 실행될 수 있다.

우선, 캘리브레이션 촬상을 2 수준의 프리차지 전압(5 V 및 4 V)을 사용해 행한ㄷ. 이 때의 촬상 화상의 예를 도 12a 와 도 12b가 도시한다.

도 12b를 보면, 촬상 화상의 우측 부분은 캐패시터가 4 V의 낮은 전압으로 프리차지되었음에도 불구하고 너무 검다. 이는 예를 들어 광조사 시의 상응하는 광 센서를 통해서 전류가 지나치게 적기 때문에 이 부분에 백을 출력하기 어렵다고 할 수 있다. 따라서, 실제의 촬상을 행하는 때는 디스플레이 화면의 우측에 대응하는 센서 회로의 센서 캐패시터는 3.5 V의 전압으로 프리차지된다. 따라서, 프리차지 전압이 낮추어져서 백을 출력하기 쉽게 된다.

대조적으로, 광 조사 시에 대응하는 광 센서를 통해 광 센서의 전류가 지나치게 많이 흐르는 것 때문에 이 부분에 흑을 출력하기 어려울 수 있다. 그래서 실제의 촬상을 행하는 때는, 디스플레이 화면의 좌측의 대응하는 센서 회로의 센서 캐패시터에는 예를 들면 4.5 V의 전압을 프리차지하는 것으로 한다. 프리차지 전압이 이렇게 높아지므로 출력하기 어렵게 된다.

촬상 화면의 중앙부는 그를 통해서 적합한 전류가 흐르는 광 센서에 대응한 다. 그래서 실제의 촬상을 행하는 때는, 디스플레이 화면의 중앙 부분의 센서 회로의 센서 캐패시터에는 4.0 V의 전압을 프리차지하는 것으로 한다.

이들을 도 13에 통합하여 나타내었다. 이와 같이 촬상을 행함으로써, 손가락 등의 지시 부재를 인식할 수 없다든지 또는 오인하는 등의 오동작을 방지할 수 있다. 그런데, 각 센서 회로의 센서 캐패시터의 프리차지 전압 값에 대한 정보는 SRAM(311)에 보존해 두는데, 이값은 캘리브레이션 촬상의 결과에 기초하여 결정된다. 이 정보는 필요에 따라 디지털 인터페이스(302)를 통하여 시스템 제어부에 전송되어 시스템이 기동될 때 동시에 SRAM(311) 내에 수취된다. 센서 캐패시터의 프리차징은 중계 보드 상의 DAC와 신호선 구동 회로를 이용하여 행할 수 있다. 이는, 도 4b 및 도 5에 도시한 대로, 어떤 영상도 기입되지 않고 있는 동안에 프리차징이 실행되기 때문이다(모든 센서 캐패시터가 동일 시간에 프리차지된다면, 각 화소마다 프리차지 전압을 증감하는 것은 불가능하다). 다수의 수준의 프리차지 전원이나 프리차징 회로를 프레임부에 추가할 필요 없이 센서 캐패시터가 프리차지될 수 있다.

앞서의 예에서는, 캘리브레이션 촬상을 2 수준의 프리차지 전압(5 V 및 4 V)로 행한다. 그러나, 이 수준의 수 및 그 값은 이것에만 한정되지 않는다. 2 수준 이상이 유효하다. 수준 수가 많을수록 화상에 대한 섬세한 조절이 가능하게 된다.

앞서의 예에서는, 실제 촬상을 행할 때의 프리차지 전압의 수준 수를 3으로 하였다(5 V, 4.0 V, 3.5 V). 수준 수가 많을수록 화상의 섬세한 조절이 가능하게 된다.

실제의 촬상을 행할 때 프리차지 전압은 각각의 화소에 대해 또는 임의로 그룹화되는 각각의 화소 그룹에 대해서 증감될 수 있다. 도 8과 도시된 것과 같은 텐 키 디스플레이를 행하여 지시 부재가 텐 키 중 임의의 것을 터치했는지를 검출하는 경우에는 수치 키를 디스플레이하는 화소의 센서 회로의 센서 캐패시터에만 전술한 프리차지 전압의 조정을 적용하면 충분하다. 이는 애플리케이션이나 시스템의 자원 등을 고려하여 결정할 수 있다.

상기 각각의 실시 형태에 있어서의 종합적인 특징점 및 각 부의 특징점을 이하 요약 설명한다. 본 발명에서는, 매트릭스 형상으로 배치된 디스플레이 소자군과, 매트릭스 형상으로 배치된 광 센서군과, 상기 디스플레이 소자군의 행마다 디스플레이용 신호를 부여하고 상기 디스플레이 소자군의 행마다 구동 신호를 부여하는 디스플레이용 구동 회로와, 상기 광 센서군의 행 및 열을 지정함으로써 광 센서를 특정하여 이 광 센서의 검지 신호를 판독하는 판독 회로를 갖는다. 그리고, 상기 판독 회로로부터 출력된 검지 신호는 애플리케이션의 실행을 요구하는 커맨드에 따라서 처리를 실행하는 소위 판독 신호 처리부가 처리하게 된다.

여기서, 판독 신호 처리부에는 커맨드 레지스터와, 애플리케이션의 실행을 요구하는 커맨드를 수신하였을 때 이 커맨드를 상기 커맨드 레지스터에 전송하는 인터페이스부가 설치되어 있다. 이에 의해, 각종 처리를 실행하는 융통성이 있는 장치를 얻을 수 있다.

상기 판독 신호 처리부는 상기 검지 신호에 기초하는 화상 데이터를 생성하는 수단을 포함할 수 있다. 또한 판독 신호 처리부는 검지 신호에 대응하는 광 센 서의 좌표 데이터를 생성하는 수단을 포함할 수 있다. 또한 판독 신호 처리부는 상기 검지 신호에 대응하는 화상 데이터를 생성하여 이 화상 데이터를 상기 디스플레이용 구동 회로로 피드백하는 수단을 포함할 수 있다. 이에 의해, 입력된 정보를 디스플레이 내에 반영할 수 있다.

또한 본 발명은, 상기 판독 회로에 대하여 동작 타이밍을 설정하는 구동 방법을 제공할 수 있다. 본 방법은 상기 디스플레이 소자군을 구성하는 화소 회로의 각각에 대해서, 1 수평 기간의 전반과 후반의 각각에 제1 및 제2 블랭킹 기간을 설정하고, 이 제1 및 제2 블랭킹 기간 사이에 영상 기입 기간을 설정하고, 제 2 블랭킹 기간 후와 다음의 1 프레임 기간 전에 디스플레이 기간을 설정하고, 상기 센서군을 구성하는 센서 회로의 각각에 대해서 상기 1 수평 기간의 제1 블랭킹 기간에 대응하는 기간을 판독 기간으로서 설정하고, 제2 블랭킹 기간에 대응하는 기간을 프리차지 기간으로서 설정하고, 이 판독 기간과 프리차지 기간 사이에 블랭킹 기간을 설정하고, 프리차지 기간 후에 및 다음의 1 프레임 주기 전에 촬상 기간을 설정하는 것을 포함한다. 이에 의해, 기입(촬상)이 디스플레이에 지장을 주는 일 없이 실현될 수 있다.

그 결과, 도 4a 및 도 4b에 도시한 바와 같이, 디스플레이 데이터를 기입하는 데에 사용되는 신호선 Sig(n) 및 Sig(n+1)을 촬상을 위한 판독 선으로서 유효하게 이용하고 있다.

즉, 디스플레이 소자군의 행마다 디스플레이용 신호(화상 데이터)를 부여하고, 또한 상기 디스플레이 소자군의 행마다 구동 신호를 부여하는 디스플레이용 구동 회로는, 상기 구동 신호를 출력하는 디스플레이용 게이트선 구동 회로(112)와, 상기 디스플레이 신호를 출력하는 데이터 출력 회로(신호선 구동 회로 및 프리차지 회로 114)를 포함한다. 그리고, 상기 디스플레이 신호가 출력되는 신호선은, 스위치를 통하여 화소 회로의 보조 캐패시터에 접속됨과 함께, 상기 광 센서에도 스위치를 통해 접속된다(도 4a, 도 4b 및 도 6).

상기 신호선은 상기 광 센서와 병렬 접속된 캐패시터를 프리차지하는 데에 사용된다(도 4a 및 도 4b). 또한 상기 신호선은 상기 광 센서와 병렬 접속된 캐패시터의 전압 변화를, 증폭기 및 스위치를 통하여 추출하기 위한 제2 신호선이다(도 4a 및 도 4b).

상기 화소 회로는 각각이 상기 신호선을 갖는 R, G, B 용의 화소 회로로 구성된다. 그리고, 상기 광 센서와 이 광 센서에 병렬 접속된 캐패시터를 포함하는 센서 회로는, 제1 신호선을 프리차지용으로 사용하고, 제2 신호선을 촬상 시의 방전선으로 사용하고, 제3 신호선을 상기 캐패시터의 전압 판독용으로 하는 것을 특징으로 한다(도 6). 물론, R, G, B 용의 화소 회로의 각각에 센서 회로가 설치되더라도 좋다.

판독 신호 처리부는 또한 상기 검지 신호의 특정 기간만을 샘플링하는 샘플링 수단(도 8)을 포함한다. 그리고 상기 샘플링 수단은, 상기 디스플레이 소자군 및 디스플레이용 구동 회로 상에 형성되는 디스플레이 화상의 특정 기간(특정 개소)에 상기 샘플링용의 특정 기간을 설정하는 것을 특징으로 한다. 또한, 상기 디스플레이 화상은 수치 키를 나타내고, 상기 특정 기간은 키 디스플레이 위치에 대 응한다.

상기 광 센서군의 개개의 광 센서는, 상기 광 센서와 병렬 접속된 캐패시터, 및 상기 캐패시터를 프리차지하는 입력 스위치, 및 상기 캐패시터의 전위를 신호선에 출력하는 출력 스위치를 포함하는 센서 회로에 포함된다. 그리고, 프리차지 회로가 상기 캐패시터가 스위치를 통하여 접속되는 신호선에 접속되어 있다. 여기서 프리차지 회로는, 프리차지 전위를 가변할 수 있는 프리차지 가변 수단을 포함한다(도 9, 도 12a, 도 12b, 도 13).

상기 광 센서에 대한 프리차지 전압은, 상기 광 센서군의 2차원 에어리어가 복수의 에어리어에 구분되어 있고 각각의 에어리어에서 달라지는 것을 특징으로 한다(도 9, 도 12a 및 도 12b, 도 13). 상기 프리차지 전압의 에어리어 간의 차이는 복수의 광 센서 및 또는 복수의 출력 증폭기 중의 감도 및 특성의 차를 보상하기 위한 것이다.

또한 본 발명의 장치에서는, 상기 광 센서군 및 디스플레이 소자군의 상면에는, 투명 보호 유리(또는 합성 수지 등의 투명 보호 시트)가 배치되어 있다. 본 장치는 상기 광 센서군에 대하여 수기 입력을 부여하는 경우, 팁에 특정한 모양을 갖는 펜을 이용하는 것을 특징으로 한다(도 11). 이 경우, 전체 모양의 면적은 그 모양의 식별이 가능하면서 복수의 광 센서에 걸치는 만큼의 면적이다.

판독 속도를 향상시키기 위한 향상된 기술

본 발명에 따른 장치는, 촬상 신호의 판독이 단시간에서 이뤄지도록 고안되어 있다. 이 목적을 위해 촬상 신호를 판독하는 경우, 복수 행분의 센서 회로로부 터 전하를 동시에 또는 연속하여 판독한다.

도 15a는 일 행의 일 센서 회로의 전하를 판독한 경우에, 일 신호선 상에서의 전압 변화의 모습을 나타내고 있다. 전하 판독에 앞서서, 신호선은 소정 전위 Vpre 에 하전된다. 다음으로, 앞에서 설명한 바와 같이, 캐패시터 CP의 전하가 박막 트랜지스터 nt2 및 nt3를 통하여 도출된다. 전압 VO1은 흑 출력인 경우의 변화를 나타내고, 전압 VO2는 회색(흑백 반반의 중간 계조) 출력인 경우의 변화를 나타내고, 전압 VO3은 백색 출력인 경우의 변화를 나타내고 있다. 이것에 대하여, 도 15b에는, 10 행에 대한 10 센서 회로의 전하를 동시에 동일 신호선에 출력했을 때관측되는 출력 변화를 나타내고 있다. 전압 VO11은 흑 출력인 경우의 변화를 나타내고, 전압 VO22은 회색(흑백 반반의 중간 계조) 출력인 경우의 변화를 나타내고, 전압 VO33은 백색 출력인 경우의 변화를 나타내고 있다.

이 경우에, 10 행분의 복수의 센서 회로로부터의 출력이 가산 연산된 상태로 된다. 따라서, 센서 회로군의 출력 신호의 출력 개시로부터 출력 신호의 검출 까지의 시간이 도 15a와 비교하여 짧아진다. 또한, 1 프레임분의 촬상 신호를 얻는 경우도, 출력 신호가 검출되는 회수를 줄일 수 있다. 이는 판독 촬상 신호를 처리하여 촬상 화상의 내용을 판정할 때 그 시간적 여유가 많다는 것을 의미한다.

도 16a 및 도 16b는 일 신호선 상에 있고 이후 전하를 신호선 상에 배치하는 10 행분의 센서 회로의 전하를 동시에 판독하기 위한 회로 예를 나타내고 있다. 도 16b는 이 회로의 동작을 도시한 흐름도이다. 기본적으로는, 이 동작들은 도 4내지 도 6으로 설명한 동작과 유사하다. 도 16a의 회로는, 신호선 Sig(n)R, Sig(n)B, Sig(n)G의 배치를 제외하고는 도 6에 도시한 회로와 동일하다. 도 16a의회로는 전하가 캐패시터 Cp로부터 판독되고 일 신호선 Sig(n)B 상에 배치되는 한 예를 보여준다. 그러나, 실제로는, 전하는 10 행분의 센서 회로로부터 동시에 판독되고 신호선 Sig(n)B 에 배치된다. 또한, 본 도면은 하나의 신호선 Sig(n)B를 나타낸다. 그렇지만, 사실상 많은 수의 신호선 Sig(n)B가 존재한다.

신호선 Sig(n)B, Sig(n)G, Sig(n)R는 스위치 트랜지스터(13a)가 온하고 있는 기간에, 영상 신호를 대응하는 캐패시터 Cs에 기입하기 위해서 이용된다. 캐패시터 Csk로 영상 신호가 기입된 경우 이 캐패시터 Csk가 액정 LC를 구동한다. 복수의 통합된 액정 LC의 구동 상태에 기초해 화상이 디스플레이된다. 여기서는, 화상이 입력 센서에 관계된다. 예를 들면 수치 키나 스위치가 화상 디스플레이된다.

이러한 심볼 화상은 1 화소만으로 실현되지는 않는다. 복수의 심볼 세트가 심볼 화상을 형성한다. 따라서, 본 발명은 이러한 심볼 화상은 복수의 화소에 대해 각각의 기입 처리를 수행함으로써 적절히 획득된다는 점에 주목하였다. 따라서, 복수 행분의 화소에 대해 각각의 기입 동작을 실행함으로써 영상 신호를 기입하는 것이다. 도면에서는, 1 행분에 3개의 디스플레이 소자를 갖는 회로만을 나타내고 있지 않지만, 실제로는 예를 들면 10 행분의 디스플레이 소자 회로(디스플레이 소자군)의 캐패시터 Csk에 영상 신호가 시분할로 기입된다.

또한 본 발명에서는, 예를 들면 10 행분의 센서 회로(센서 회로군)의 단위로 촬상 신호 판독이 행해진다. 이하, 센서 회로의 동작에 대하여 설명한다.

신호선 Sig(n)R는 프리차지 기간에 센서 회로(1321)의 캐패시터 CP를 소정 전위를 프리차지하기 위해 이용된다. 도면에서는 1 행분의 센서 회로밖에 나타내고 있지 않지만, 실제로는 10 행분의 센서 회로(센서 회로군)의 캐패시터 CP에 대해 신호선 Sig(n)B를 통해서 프리차지가 행하여진다.

신호선 Sig(n)G는 촬상 기간에 포토다이오드 PD에 흐르는 전류를 방출하기 위해 이용된다. 신호선 Sig(n)G의 전위를 적합하게 설정함으로써, 이 전류 방출 동작이 실행될 수 있다. 포토다이오드 PD에 광이 충돌하면, 광량에 따른 전류가 흐른다. 결과적으로, 캐패시터 CP의 전위가 저감한다. 신호선 Sig(n)B는 촬상 신호가 출력되는 동안 캐패시터 CP의 전압을 증폭하여 판독하기 위해서 이용된다. 이 때, 신호선 Sig(n)B는 예를 들면 5V에 프리차지된다. 캐패시터 CP가 프리차지되어 있는 전압이 5 V이고 전압이 저하하지 않았다고 가정하면, 출력 기간에서의 신호선 Sig(n)B의 전위는 변화하지 않는다(흑 출력). 출력 기간에, 프리차지된 캐패시터 CP의 전압이 5V로부터 저하하고 신호선 Sig(n)B의 전위가 변화한다(중간 계조 출력 또는 백 출력). 이 전위는 아날로그-디지털 변환회로 및 데이터 출력 회로에 의해 판독된다.

도 17은 상기의 동작을 프레임 단위(N 프레임과 N+ 1 번째 프레임)로 나타낸 설명도이다. 도 17은 도 5에 도시한 내용과 거의 동일한 내용을 갖지만, 이 예에서는 판독 단위가 10 행 단위이다. 그 결과, 1개의 프레임 내의 센서 회로군의 정보를 판독하는 데에 드는 시간이 1 행씩 판독하는 시간 TPF의 10분의 1의 시간(1/10) TPF 가 된다. 따라서 센서 회로에서 얻어진 검출 신호를 처리하는 데에 시간적인 여유가 얻어지는 것으로 된다. 이 시간적 여유를 확보하는 것은 중요한 것 이다. 왜냐면, 센서 회로군으로부터 획득된 정보에 대해서 각종의 논리적 판단을 행하기 위해서 충분한 시간이 필요하기 때문이다. 또한 영상 신호의 기입에 관해도, 예를 들면, 수치 키나 스위치와 같은 심볼 화상은 1 화소만으로 실현되지는 않는다. 복수 심볼의 세트가 심볼 화상을 형성한다. 그에 따라 본 발명은 이러한 심볼 화상이 복수의 화소 단위로 기입 처리를 행하여도 적합하게 획득된다는 것에 주목하여 복수 행분의 화소에 대하여 영상 신호를 기입하는 것이다. 이에 따라 기입 처리에도 시간적 여유를 가질 수 있다. 영상 신호가 기입되는 경우에는, 예를들면, 영상 기입 기간(도 16b, 도 17b에 도시함)에 시분할로 기입 회로(신호선 구동 회로 및 프리차지 회로114)는 10 행분의 영상 신호 R, G, B를 신호선 Sig(n)R, Sig(n)B, Sig(n)G로 각각 출력한다. 또 신호선 구동 회로 및 프리차지 회로(114)는 상기의 동작을 실현하기 위해 신호선의 전위를 적절한 전위에 전환하여 설정하는 기능을 구비한다. 본 발명은 상기의 실시 형태에만 한정되는 것은 아니다.

도 18a, 도 18b에는 본 발명의 다른 실시 형태를 나타내고 있다. 이 실시 형태가 도 16a, 도 16b의 실시 형태와 다른 점은, 센서 회로군으로부터 촬상 신호를 판독할 때(출력 기간)에, 예를 들면 10 행분을 연속으로 순차적으로 판독하는 방법에 있다. 특정하게는, 10행 분의 센서 회로로부터 시분할로 전하를 판독하고 이후 신호선 상의 시전위를 측정하는 동작이 반복된다. 나머지 부분은 도 16a, 도 16b의 실시 형태와 동일하므로 동일한 부분에 관해서는 설명을 생략한다.

도 19는 도 18a에 도시된 동작을 프레임 단위(N번째 프레임과 N+1 번째 프레임)로 나타낸 설명도이다. 각각의 판독 동안에, 10 행분의 센서 회로로부터의 출 력이 판독된다. 따라서, 1개의 프레임 내의 센서 회로군의 정보를 판독하는 데에 걸리는 시간이, 1 행에 대해 각각의 판독 동작을 실행하는데에 요구되는 시간 TPF의 10분의 1 시간인 (1/10)TPF 가 되고, 각각의 판독 동작에 뒤이어 측정이 이뤄진다. 이 때문에 센서 회로에서 얻어진 검출 신호를 처리하기 위한 시간적인 여유가 확보된다.

도 20은 10 행분의 센서 회로군으로부터의 출력이 얻어질 때의 각종의 예를 나타내고 있다. 본 도면은 10 행의 센서 회로로부터의 전하를 순차적으로 동일한 신호선에 출력했을 때의 출력 변화를 나타내고 있다. 전압 VO41은, 흑 출력인 경우의 변화를 나타내고, 전압 VO42는 회색(흑백 반반의 중간 계조) 출력인 경우의 변화를 나타내고, 전압 VO43은 백 출력인 경우의 변화를 나타내고 있다. 이 경우에 10 행분의 센서의 출력의 평균값이 출력된 상태로 된다.

상기 촬상 신호는, A/D 변환 회로에서 디지털화되어, 귀결된 촬상 데이터가 데이터 출력 회로를 통하여 출력된다. 이 촬상 데이터는 기입/판독 전용 처리부(312)에 받아들여진다. 여기서 기입/판독 전용 처리부(312)는 촬상 데이터를 효율적으로 취득한다.

상기 실시예의 특성을 이하에 요약하여 설명된다.

본 발명에 따른 장치는, 매트릭스 형상으로 배치된 복수의 디스플레이 소자를 포함하는 디스플레이 소자 회로군과, 매트릭스 형상으로 배치된 광 센서를 포함하는 센서 회로군을 포함한다. 이 경우에, 디스플레이 구동 회로는 상기 디스플레이 소자 회로군의 열 선들에게 디스플레이용 신호를 부여하고 상기 디스플레이 소 자 회로군의 행 선들에게 구동 신호를 부여한다. 판독 회로는 1 프레임 내의 특정한 1 수평 기간의 일부 기간에 상기 복수의 광 센서로부터의 검지 신호를 연산 출력으로서 판독하도록 상기 복수의 광 센서 회로군을 식별하기 위해 상기 광 센서 회로군의 하나의 열 선과 복수의 행 선을 특정한다. 판독 신호 처리 수단은 상기 판독 회로에 의해 출력된 상기 검지 신호를 처리한다.

또한, 상기 판독 회로는 상기 연산 출력이 상기 디스플레이 소자 회로군에 의해 사용되는 신호선에 인도되어 출력되도록 상기 센서 회로군을 제어하는 수단을 포함한다. 대안으로는, 상기 판독 회로는 검지 신호들이 상기 1 프레임 내의 특정한 1 수평 기간의 일부 기간에 상기 복수의 광 센서로부터 동시에 연산 출력으로서 판독되도록 상기 센서 회로군을 제어하는 수단을 포함한다.

대안으로는, 상기 판독 회로는 검지 신호들이 상기 1 프레임 내의 상기 특정한 수평 기간의 일부 기간에 상기 복수의 광 센서로부터 순차적으로 시분할 출력으로서 판독되도록 상기 광 센서 회로군을 제어하는 수단을 포함한다.

대안으로는, 상기 판독 회로는 상기 복수의 광 센서의 검지 신호를 연산 출력으로서 판독하기 전에, 상기 검지 신호가 취득되는 신호선을 소정 전위에 설정하는 수단을 포함한다.

증폭기 간의 특성의 차이에 의해 영향받지 않고 안정적 촬상 출력을 획득하기 위한 향상책

앞서 설명한 대로, 화소 및 센서(판독/기입 화소로도 지칭됨)부는 디스플레 이 화소 회로(1311)와 판독 센서 회로(1312)로 구성된다. 이제, 센서 회로(1312)를 구성하는 증폭 수단 간의 문턱 전위의 차이를 제거할 수 있는 수단에 대한 설명이 주어질 것이다.

도 21은 판독/기입 화소의 기본적인 회로 구성예를 나타낸다. Cs는 보조 캐패시터 Csk 및 액정 LC의 한쪽의 전극에 소정 주기로 소정의 전위를 부여하는 전압 선이다. Gate(m)은 화소 회로(1311)의 박막 트랜지스터(TFT, 이하 구동 트랜지스터)(13a)를 턴 온 오프 제어하기 위한 게이트선이다.

본 도면에서 화소 회로(1311)는 색깔을 표현할 수 있다. 즉, 도면에서 화소 회로(1311)은 화소 회로 (132R, 132G, 132B)로 구성된다. Sig(n)R, Sig(n)G, Sig(n)B는 개개의 화소 회로(132R, 132G, 132B)의 수평 위치에 형성된 신호선을 나타낸다. 신호선 Sig(n)R, Sig(n)G, Sig(n)B는 신호선 구동 회로와 프리차지 회로(114)와 A/D 변환 회로 간에 접속되어 있다.

디스플레이 화상 데이터 R, G, B는, 도 3으로 도시한 바와 같이, 신호선 구동 회로 및 프리차지 회로(114)를 통하여 대응하는 신호선에 공급된다. 그리고, 화상 데이터 R, G, B는 데이터가 디스플레이될 위치에 있는 게이트선 Gate(m)이 턴 온될 때, 대응하는 보조 캐패시터 Csk에 기입되어 화상 데이터 R, G, B에 대응하는 액정 LC가 구동되도록 한다.

또한 CRT(m)은 센서 회로(1312)를 구성하는 박막 트랜지스터 nt1(본 예에서는 이 트랜지스터 nt1은 편차 제거용 트랜지스터로서 기능한다)을 턴 온 오프 제어하기 위한 게이트선이다. 또한 OPT(m)은 센서 회로(1312)를 구성하는 박막 트랜지 스터 nt3(본 발명에서 이 트랜지스터 nt3는 입출력 트랜지스터로서 기능한다)를 턴 온 오프 제어하기 위한 게이트선이다.

전압선 CS 및 게이트선 Gate(m)은 디스플레이용 게이트선 구동 회로(112)에 접속되어 있고, 게이트선 CRT(m)은 판독용 게이트선 구동 회로(122)에 접속되어 있다.

참조 부호(133)은 센서 회로(1312)를 형성하는 센서부이다. 센서부에서는 캐패시터 Cp와 포토다이오드 PD가 병렬회로를 형성한다. 이 센서부(133)의 한쪽의 전극은 박막 트랜지스터 nt2(본 발명에서는 이 트랜지스터 nt2는 증폭 트랜지스터로서 기능한다)의 게이트에 접속되어 있다. 그리고 센서부(133)의 다른 쪽의 전극은, 예를 들면, 신호선 Sig(n)B에 접속되어 있다.

그리고, 증폭 트랜지스터 nt2의 한쪽의 전극과 센서부(133)의 한쪽의 전극 간에 상기 편차 제거용 트랜지스터 nt1가 직렬 접속되어 있다. 또한, 증폭 트랜지스터 nt2의 한쪽의 전극에는 입출력 트랜지스터 nt3의 한쪽 전극이 접속되어 있다. 입출력 트랜지스터 nt3의 다른 쪽의 전극은 제1 신호선 Sig(n)R에 접속되어 있다. 증폭용 트랜지스터 nt2의 다른 쪽의 전극은 제2 신호선 Sig(n)G에 접속되어 있다. 또한 센서부(133)의 다른 쪽의 전극은 제3 신호선 Sig(n)B에 접속되어 있다.

포토다이오드 PD에 조사되는 광량이 많은 경우에는, 센서 캐패시터 Cp의 방전량이 많다, 반대로 포토다이오드 PD에 조사되는 광량이 적은 경우에는, 센서 캐패시터 Cp의 방전량이 적게 된다. 포토다이오드 PD와 도시하지 않은 백라이트 사이에는 차광 처리가 이루어지고 있다. 포토다이오드 PD는 백라이트에 의해 영향받 지 않는다.

신호선 Sig(n)R, Sig(n)G, Sig(n)B에는, 신호선 구동 회로 및 프리차지 회로(114)가 접속되어 있다. 또한 신호선 구동 회로 및 프리차지 회로(114)는 전압 설정 회로(1140)를 포함하거나 혹은 관련하여 가진다. 따라서 신호선 구동 회로 및 프리차지 회로(114)는 신호선 Sig(n)R, Sig(n)G, Sig(n)B의 전위를 전환 제어할 수 있다. 또한, 순서기(1141)로부터의 시퀀스 제어 신호에 따라서, 신호선 구동 회로 및 프리차지 회로(114)는 전위 전환 타이밍을 얻을 수 있다. 순서기(1141)로부터의 시퀀스 신호는 디스플레이 및 촬상 데이터 처리부(300)로부터의 제어 신호에 기초하여 얻어진다.

도 22는 상기 화소 회로(1311) 및 센서 회로(1312)의 동작을 나타내는 타이밍 차트이다.

상기 화소 회로 (132R, 132G, 132B)에 대한 화상 데이터의 기입 및 센서 회로(1312)로부터의 촬상 신호의 판독은 1 프레임 기간 중 특정한 수평 기간에 행해진다. 화소 회로(또는 디스플레이 소자 회로라 칭해도 좋다)(1311)에서는, 1 수평 기간(1H)이 제1 블랭크 기간, 공통 반전 타이밍 기간, 기입 기간, 제2 블랭킹 기간으로나눠진다. 또한 이 4개의 기간에 대응시켜, 센서 회로(1312)에서는 1 수평 기간이 출력 기간, 공통 반전 타이밍 기간, 블랭크 기간, 및 프리차지와 편차 제거 기간으로 나눠진다. 1 수직 기간(1 프레임 기간) 내의 상기 특정 기간들을 제외한 다른 기간에서는, 화소 회로(1311)는 표시 기간에 있고 센서 회로(1312)는 촬상 기간에 있다.

더나아가, 특히 센서 회로(1312)의 동작을 상세히 설명한다.

캐패시터 Cp의 프리차지 기간에서는, 제1 신호선 Sig(n)R에 제1 소정 전위(예를 들면 5V)가 공급되고, 제2 및 제3 신호선 Sig(n)G, Sig(n)B에 0 전위가 공급된다. 동시에 혹은 계속해서, 제1 게이트선 CRT(m)을 통하여 편차 제거 트랜지스터 nt1가 턴 온되고, 제2 게이트선 OPT를 통하여 입출력 트랜지스터 nt3가 턴 온한 상태로 한다. 다음으로, 프리차지 기간에 뒤이은 편차 제거 기간에서는, 제1 게이트선 CRT(m)을 통하여 편차 제거 트랜지스터 nt1가 턴 온되고, 제2 게이트선 OPT(m)을 통하여 입출력 트랜지스터 nt3가 턴 오프한 상태로 한다.

그렇게 되면 이 편차 제거 기간에서는, 캐패시터 Cp의 초기 전위가 증폭 트랜지스터의 임계값 Vth와 동등하게 설정된다. 특정하게는, 캐패시터 Cp가 하전 직후의 전위가 높으면, 트랜지스터 nt2가 턴 온하여 방전한다. 이후 전위는 트랜지스터 nt2의 임계값 Vth 까지 감소한다. 편차 제거 기간에서는, 캐패시터 Cp의 초기 전위가 증폭 트랜지스터 nt2의 임계값 Vth와 동등하도록 설정된다.

이 상태에서 다음의 촬상 기간에서는, 제1 게이트선 CRT(m)을 통하여 편차 제거 트랜지스터 nt1가 턴 오프되고, 제2 게이트선 OPT(m)을 통하여 입출력 트랜지스터 nt3가 턴 오프한 상태로 한다. 이 상태 [촬상 기간=(1 프레임 기간)-(1 수평 기간(특정 수평 기간))]에서, 예를 들면 터치한 손가락의 반사광에 의해 포토 다이오드 PD에 광이 조사되는 경우에는 센서 캐패시터 Cp가 추가로 방전한다. 반대로 포토다이오드 PD에 광이 조사되지 않는 경우에는, 센서 캐패시터 Cp가 추가로 방전되는 것이 방지된다.

그리고, 판독 기간에서는, 제1 신호선 Sig(n)R에 대해 제1 소정 전위(5 V)의 샘플링이 실행되고, 제2 신호선 Sig(n)G는 0 전위를 공급받고, 제3 신호선 Sig(n)B에 센서부(133)의 미리 설정된 최대 변화 범위의 거의 1/2의 전위(예를 들면 0.5 V)가 제공된다. 그러나, 이 값은 TFT 특성이나 기생 캐패시턴스에 의해 조정해도 된다. 이 값은 센서부의 최대 변화 범위보다 작다. 이 값을 설정하는 것은 판독 전에 캐패시터 Cp를 통해서 증폭 트랜지스터 nt2에 대한 입력을 소정값만큼 시프팅하는 것에 대응한다.

동시에, 제1 게이트선 CRT(m)을 통하여 편차 제거 트랜지스터 nt1이 턴 오프되고, 제2 게이트선 OPT(m)을 통하여 입출력 트랜지스터 nt3가 턴 온한 상태로 된다. 여기서 '샘플링'이란 신호선을 5V 전원선에 접속하여 신호선 전위를 5V에 설정하고 그후 신호선이 5V 전원선과는 전기적으로 분리되는 것을 말한다.

촬상 기간에 캐패시터 Cp의 전위(5V)가 1V 저하하고 있는 것으로 가정한다. 이후 판독 기간에서는, 증폭 트랜지스터 nt2의 게이트 전위는 (Vth-0.5 V)이다. 이것은, 제3 신호선 Sig(n)B에 0.5V의 시프트 전압이 공급되기 때문에, (-1)+ 0.5 = -0.5V가 Vth에 부가된 것이다. 만일 캐패시터 Cp가 더이상 방전을 진행하고 있지 않다면, 증폭 트랜지스터 nt2의 게이트 전위는, (Vth + 0.5V 가 된다.

따라서, 제3 신호선 Sig(n)B에 상기의 0.5 V가 공급될 때, 제1 신호선 Sig(n)R에 제1 소정 전위 (5V)가 공급되고 (샘플링되어), 제2 신호선 Sig(n)G에 0 전위가 공급되고, 만일 캐패시터 Cp의 방전이 진행하고 있지 않다면 트랜지스터 nt2가 턴 온한다. 반면에 캐패시터 Cp의 방전이 진행하고 있다면 트랜지스터 nt2 가 오프 상태를 유지하게 된다.

그 결과, 캐패시터 Cp의 방전 여부에 좌우되어 신호선 Sig(n)R의 전압 변화가 확실하게 얻어진다. 즉, 트랜지스터 nt2의 특성의 편차에 의한 나쁜 영향을 받지 않고 센서 회로의 출력을 확실하게 추출하는 것이 가능하다.

상기한 바와 같이, 편차 제거 기간에서는, 캐패시터의 초기 전위가 증폭 트랜지스터의 임계값 Vth와 같게 설정된다. 따라서, 광 검출에 대해 캐패시터의 양단 전위가 변화하였는지의 여부는 캐패시터의 전위가 임계값 Vth를 대략 유지하였는가 또는 그것보다 저하되었는지로 판정할 수 있다. 이 판정에 기초하는 검출은, 판독 기간에 행해진다. 이 경우에 장치는 제1 신호선 Sig(n)R의 소정 전위가 변화하는지의 여부 즉, 증폭 트랜지스터가 오프 상태를 유지하는가 아니며 턴 온되는 지의 여부를 판정한다.

도 23에는, 상기 동작을 실행하기 위해서, 특히 센서 회로(1312)를 구동하기 위해 준비된 순서기(1141)에 의한 처리 수순을 나타내는 플로우 차트이다. 순서기(1141)는 도 3에 도시하 대로 신호선 구동 회로 및 프리차지 회로(114) 내에 조립되어 있을 수도 있고, 도 2에 도시한 타이밍 컨트롤러(306)에 설치되어 있더라도 좋다. 단계 SA1 내지 SA3는 먼저 설명한 프리차지 및 편차 제거 기간에 대응한다. 단계 SA3에 뒤이은 단계 SA4는 촬상 기간에 대응한다. 단계 SA4에 뒤이은 다음 단계 SA5, SA6, SA7는, 앞의 판독 기간에 대응한다. 제1 신호선 Sig(n)R의 소정 전위가 변화하였는지의 여부에 좌우되어 입력이 있었는 지의 판정이 행하여진다.

도 24는 상기 동작을 프레임 단위(N번째 프레임과 N+1 번째 프레임)로 나타 낸 설명도이다.

본 발명에서는, 촬상 신호가 단시간에 획득되도록 개선될 수 있다. 이를 위해, 본 발명에서는 촬상 신호를 판독하는 경우 복수 행분의 센서 회로의 전하를 동시 또는 연속하여 판독하는 것이다.

예를 들면 본 발명에서는, 10 행분의 센서 회로(센서 회로군)에 대해 촬상 신호를 판독하는 각각의 동작이 행해진다. 이하, 센서 회로의 동작에 대하여 설명한다.

도 25는 상기의 동작을 프레임(N 번째 프레임과 N+1번째 프레임)마다 나타낸 설명도이다. 도25는 도 24에 도시한 내용과 거의 동일하지만, 이 예에서는, 판독 단위가 10 행이다. 그 결과, 1개의 프레임 내의 센서 회로군의 정보를 판독하는 데에 드는 시간이 1 행씩 판독하는 시간 TPF의 10분의 1의 시간(1/10) TPF 가 된다. 따라서 센서 회로에서 얻어진 검출 신호를 처리하는 데에 시간적인 여유를 얻을 수 있다. 이 시간적 여유를 확보하는 것은 중요한 것이다. 왜냐면, 센서 회로군으로부터 획득된 정보에 대해서 각종의 논리적 판단을 행하기 위해서 충분한 시간이 필요하기 때문이다. 또한 영상 신호의 기입에 관해도, 예를 들면, 수치 키나 스위치와 같은 심볼 화상은 1 화소만으로 실현되지는 않는다. 그에 따라 본 발명은 이러한 심볼 화상이 복수의 화소 단위로 기입 처리를 행하여도 적합하게 획득된다는 것에 주목하여 복수 행분의 화소에 대하여 영상 신호를 기입하는 것이다. 이에 따라 기입 처리에도 시간적 여유를 가질 수 있다. 영상 신호가 기입되는 경우에는, 예를들면, 영상 기입 기간에 시분할로 기입 회로(신호선 구동 회로 및 프 리차지 회로 114)는 10 행분의 영상 신호 R, G, B를 신호선 Sig(n)R, Sig(n)B, Sig(n)G로 각각 출력한다. 또 신호선 구동 회로 및 프리차지 회로(114)는 상기의 동작을 실현하기 위해 신호선의 전위를 적절한 전위에 전환하여 설정하는 기능을 구비한다.

본 발명은 상기의 실시 형태에만 한정되는 것은 아니다. 실시 단계에서는 본 발명의 사상을 일탈하지 않는 범위 내에서 구성 요소를 변형하여 구체화할 수 있다. 또한, 상기 실시 형태에 개시되어 있는 복수의 구성 요소를 적절히 조합하여 여러가지의 발명을 형성할 수 있다. 예를 들면, 실시 형태에 도시되는 전 구성 요소로부터 몇개의 구성 요소를 삭제해도 된다. 또한, 다른 실시 형태에 포함된 구성 요소들을 적절하게 조합하여도 된다. 따라서, 이상 설명한 복수의 실시예들을 조합함으로써 획득된 구성 등은 본 발명의 범위 내에 있다.

추가의 이점 및 변형이 당업자에 의해 쉽게 이뤄질 수 있다. 따라서, 본 발명은 그 넓은 범위에서는 여기 보여지고 설명된 특정 사항들 및 대표예들에만 제한되는 것은 아니다. 그에 따라, 청구범위와 그 균등물에 의해 규정된 일반적 발명 사상의 정신 및 범위를 벗어나지 않고서 여러 변형예들이 만들어질 수 있다.

본 발명에 따라서, 입력 센서를 내장한 디스플레이 장치가 제공되는데, 이 장치는 데이터를 유연하게 처리할 수 있고 여러가지의 응용예를 가지며 디스플레이 데이터, 판독 데이터, 및 관련 데이터를 효율적으로 처리할 수 있고, 데이터 판독 속도를 향상시킬 수 있다.

Claims

매트릭스 형상으로 배치된 디스플레이 소자 회로군과,

매트릭스 형상으로 배치된 광 센서 회로군과,

상기 디스플레이 소자 회로군의 열(column)마다 디스플레이 신호를 부여하고 상기 디스플레이 소자 회로군의 행(row)마다 구동 신호를 부여하는 디스플레이용 구동 회로와,

상기 광 센서 회로군의 행 및 열을 지정함으로써 광 센서를 식별하여 이 광 센서로부터의 검지 신호를 판독하는 판독 회로와,

애플리케이션의 실행을 요구하는 커맨드에 따라서 상기 판독 회로로부터 출력된 상기 검지 신호를 처리하는 판독 신호 처리부와,

상기 판독 신호 처리부 내에 설치된 커맨드 레지스터와,

상기 판독 신호 처리부 내에 설치되고 상기 애플리케이션의 실행을 요구하는 커맨드가 자신에게 전달되었을 때 이 커맨드를 상기 레지스터에 전송하는 인터페이스부

를 포함하는 입력 센서 내장 디스플레이 장치.
제 1항에 있어서, 상기 판독 신호 처리부는 상기 검지 신호에 기초하여 화상 데이터를 생성하는 수단을 포함하는 입력 센서 내장 디스플레이 장치.
제 1항에 있어서, 상기 판독 신호 처리부는 상기 검지 신호에 대응하는 상기 광 센서의 좌표 데이터를 생성하는 수단을 포함하는 입력 센서 내장 디스플레이 장치.
제 1항에 있어서, 상기 판독 신호 처리부는 상기 검지 신호에 대응하는 화상 데이터를 생성하고 상기 디스플레이용 구동 회로에 상기 화상 데이터를 피드백하는수단을 포함하는 입력 센서 내장 디스플레이 장치.
제 1항에 있어서, 상기 디스플레이용 구동 회로는,

상기 디스플레이 소자 회로군의 행마다 구동 신호를 출력하는 디스플레이 게이트선 구동 회로와,

상기 디스플레이 소자 회로군의 열마다 디스플레이 신호를 출력하는 신호선 구동 회로 및 프리차지 회로

를 포함하는 입력 센서 내장 디스플레이 장치.
제 1항에 있어서, 상기 디스플레이 신호가 출력되는 신호선은 상기 신호선을 따라 설치된 상기 디스플레이 소자 회로의 보조 캐패시터에 스위치를 통해 접속되고, 상기 신호선을 따라 설치된 상기 광 센서 회로에 스위치를 통해 접속되고,

상기 신호선은 상기 신호선 구동 회로 및 프리차지 회로가 각각의 광 센서 회로에 병렬 접속된 캐패시터를 프리차지하도록 허용해 주는 데에도 사용되는

입력 센서 내장 디스플레이 장치.
제 1항에 있어서,

상기 판독 회로는 1 프레임 내의 특정한 1 수평 기간의 일부 기간에 상기 광 센서 회로군의 하나의 열 선과 복수의 행 선을 특정하여 상기 복수의 광 센서 회로군을 식별함으로써 상기 복수의 광 센서의 검지 신호를 연산 출력으로서 판독하고,

상기 판독 신호 처리부는 상기 판독 회로에 의해 출력된 상기 검지 신호를 처리하는

입력 센서 내장 디스플레이 장치.
제 7항에 있어서,

상기 판독 회로는 상기 연산 출력이 상기 디스플레이 소자 회로군에 의해 사용되는 신호선에 인도되어 출력되도록 상기 광 센서 회로군을 제어하는 수단을 포함하는 입력 센서 내장 디스플레이 장치.
제 7항에 있어서, 상기 판독 회로는 검지 신호들이 상기 1 프레임 내의 상기 특정한 1 수평 기간의 일부 기간에 상기 복수의 광 센서로부터 동시에 연산 출력으로서 판독되도록 상기 광 센서 회로군을 제어하는 수단을 포함하는 입력 센서 내장 디스플레이 장치.
제 7항에 있어서, 상기 판독 회로는 검지 신호들이 상기 1 프레임 내의 상기특정한 수평 기간의 일부 기간에 상기 복수의 광 센서로부터 순차적으로 시분할 출력으로서 판독되도록 상기 광 센서 회로군을 제어하는 수단을 포함하는 입력 센서 내장 디스플레이 장치.
제 7항에 있어서, 상기 판독 회로는 상기 복수의 광 센서의 검지 신호를 연산 출력으로서 판독하기 전에, 열 선(column line)인 신호선을 소정 전위에 설정하는 수단을 포함하는 입력 센서 내장 디스플레이 장치.
제 1항에 있어서,

상기 디스플레이 소자 회로 내의 광 센서의 신호를 증폭하는 증폭기와,

상기 증폭기의 입력에 접속된 상기 광 센서와,

각각의 증폭기의 입력 전압을 해당 증폭기의 동작 임계값에 설정하는 수단과,

상기 증폭기가 신호를 출력하기 전에 해당 증폭기의 입력 전압을 소정값만큼 시프트하는 수단

을 더 포함하는 입력 센서 내장 디스플레이 장치.
제 12항에 있어서, 상기 소정값은 상기 광 센서의 신호 변화 폭보다 작게 설정되어 있는 입력 센서 내장 디스플레이 장치.
제 1항에 있어서, 상기 센서 회로의 각각은,

캐패시터와 포토다이오드가 병렬 회로를 형성한 센서부와,

상기 센서부의 한쪽의 전극과 접속된 게이트를 갖는 증폭 트랜지스터와,

상기 증폭 트랜지스터의 한쪽의 전극과 상기 센서부의 상기 한쪽의 전극 간에 직렬 접속된 편차 제거용 트랜지스터와,

상기 증폭 트랜지스터의 상기 한쪽의 전극에 접속된 한쪽의 전극을 갖는 입/출력 트랜지스터와,

상기 입/출력 트랜지스터의 다른 쪽의 전극에 접속된 제1 신호선과,

상기 증폭 트랜지스터의 다른 쪽의 전극에 접속된 제2 신호선과,

상기 센서부의 다른 쪽의 전극에 접속된 제3 신호선과,

상기 편차 제거용 트랜지스터의 제어용 게이트에 접속된 제1 게이트선과

상기 입/출력 트랜지스터의 제어용 게이트에 접속된 제2 게이트선과,

상기 캐패시터의 프리차지 기간에, 상기 제1 신호선에 제1 소정 전위를 부여하면서 상기 제2 및 제3 신호선에 제로 전위를 부여하여, 상기 제1 게이트선을 통하여 상기 편차 제거용 트랜지스터를 턴 온하고 상기 제2 게이트선을 통해 상기 입/출력 트랜지스터를 턴 온하는 수단과,

상기 프리차지 기간에 뒤이은 편차 제거 기간에, 상기 제1 게이트선을 통하여 상기 편차 제거 트랜지스터를 턴 온하고 상기 제2 게이트선을 통하여 상기 입/출력 트랜지스터를 턴 오프하는 수단과,

촬상 기간에, 상기 제1 게이트선을 통하여 상기 편차 제거 트랜지스터를 턴 오프하고 상기 제2 게이트선을 통하여 상기 입/출력 트랜지스터를 턴 오프하는 수단과,

판독 기간에, 상기 제1 신호선에 상기 제1 소정 전위를 부여하고 상기 제2 신호선에 제로 전위를 부여하고 상기 제3 신호선에 상기 센서부의 미리 설정된 최대 변화 범위의 거의 1/2의 전위를 부여하여, 상기 제1 게이트선을 통하여 상기 편차 제거 트랜지스터를 턴 오프하고 상기 제2 게이트선을 통하여 상기 입/출력 트랜지스터를 턴 온하는 수단

을 포함하는 입력 센서 내장 디스플레이 장치.
제 14항에 있어서, 상기 판독 기간에 상기 제1 신호선의 전위 변화를 판독하는 수단을 더 포함하는 입력 센서 내장 디스플레이 장치.
제 15항에 있어서, 상기 제1, 제2, 및 제3 신호선은 대응하는 적색(R)용 디스플레이 소자 회로, 녹색(G)용 디스플레이 소자 회로, 및 청색(B)용 디스플레이 소자 회로에 접속되어 디스플레이 신호를 입력하는 입력 센서 내장 디스플레이 장치.
매트릭스 형상으로 배치된 디스플레이 소자 회로군과, 매트릭스 형상으로 배치된 광 센서 회로군과, 상기 디스플레이 소자 회로군의 열마다 디스플레이용 신호를 부여하고 상기 디스플레이 소자 회로군의 행마다 구동 신호를 부여하는 디스플레이용 구동 회로와, 상기 광 센서 회로군의 행 및 열을 지정함으로써 광 센서를 식별하여 이 광 센서로부터의 검지 신호를 판독하는 판독 회로와, 애플리케이션의 실행을 요구하는 커맨드에 따라서 상기 판독 회로로부터 출력된 상기 검지 신호를 처리하는 판독 신호 처리부를 갖는 입력 센서 내장 디스플레이 장치를 구동하는 방법으로서,

상기 디스플레이 소자 회로군의 1 스캔선 상의 상기 디스플레이 소자 회로들에 대해서,

1 수평 기간의 전반부에 대해서 제1 블랭킹 기간을 설정하는 단계와,

상기 제1 블랭킹 기간 후에 영상 기입 주기를 설정하는 단계와,

상기 영상 기입 주기 후에 제2 블랭킹 기간을 설정하는 단계와,

상기 제2 블랭킹 기간 후에 및 다음 프레임에 대해 액세스될 1 수평 기간이 도래하기 전에 디스플레이 기간을 설정하는 단계를 포함하고,

상기 광 센서 회로군의 1 스캔선 상의 상기 광 센서 회로들에 대해서,

상기 제1 블랭킹 기간에 대응하는 기간을 판독 기간으로서 설정하는 단계와,

상기 영상 기입 기간을 블랭킹 기간으로서 설정하는 단계와,

상기 제2 블랭킹 기간에 대응하는 기간을 프리차지 기간으로서 설정하는 단계와,

상기 판독 기간과 상기 프리차지 기간 사이에 블랭킹 기간을 설정하는 단계와,

상기 프리차지 기간 후에 및 다음 프레임에 대해 액세스될 1 수평 기간이 도래하기 전에 촬상 기간을 설정하는 단계를 포함하는

입력 센서 내장 디스플레이 장치 구동 방법.
제 17항에 있어서,

1 프레임 내의 특정한 1 수평 기간의 일부 기간에 상기 광 센서 회로군의 하나의 열 선과 복수의 행 선을 특정하여 상기 복수의 광 센서 회로군을 식별함으로써 상기 복수의 광 센서로부터의 검지 신호를 연산 출력으로서 판독하는 단계와,

신호 처리부를 사용하여 상기 판독 회로에 의해 출력된 상기 검지 신호를 처리하는 단계

를 더 포함하는 입력 센서 내장 디스플레이 장치 구동 방법.
제 18항에 있어서,

상기 복수의 광 센서로부터의 검지 신호를 연산 출력으로서 판독하기 전에 상기 열 선인 신호선을 소정 전위에 설정하는 단계

를 더 포함하는 입력 센서 내장 디스플레이 장치 구동 방법.
제 17항에 있어서,

상기 센서 회로는, 캐패시터와 포토다이오드가 병렬 회로를 형성한 센서부와, 상기 센서부의 한쪽의 전극과 접속된 게이트를 갖는 증폭 트랜지스터와, 상기 증폭 트랜지스터의 한쪽의 전극과 상기 센서부의 상기 한쪽의 전극 간에 직렬 접속된 편차 제거용 트랜지스터와, 상기 증폭 트랜지스터의 상기 한쪽의 전극에 접속된 한쪽의 전극을 갖는 입/출력 트랜지스터와, 상기 입/출력 트랜지스터의 다른 쪽의 전극에 접속된 제1 신호선과, 상기 증폭 트랜지스터의 다른 쪽의 전극에 접속된 제2 신호선과, 상기 센서부의 다른 쪽의 전극에 접속된 제3 신호선과, 상기 편차 제거용 트랜지스터의 제어 게이트에 접속된 제1 게이트선과, 상기 입/출력 트랜지스터의 제어 게이트에 접속된 제2 게이트선을 포함하고,

상기 구동 방법은,

상기 캐패시터의 프리차지 기간에, 상기 제1 신호선에 제1 소정 전위를 부여하면서 상기 제2 및 제3 신호선에 제로 전위를 부여하여, 상기 제1 게이트선을 통하여 상기 편차 제거용 트랜지스터를 턴 온하고 상기 제2 게이트선을 통해 상기 입/출력 트랜지스터를 턴 온하는 단계와,

상기 프리차지 기간에 뒤이은 편차 제거 기간에, 상기 제1 게이트선을 통하여 상기 편차 제거 트랜지스터를 턴 온하고 상기 제2 게이트선을 통하여 상기 입/출력 트랜지스터를 턴 오프하는 단계와,

촬상 기간에, 상기 제1 게이트선을 통하여 상기 편차 제거 트랜지스터를 턴 오프하고 상기 제2 게이트선을 통하여 상기 입/출력 트랜지스터를 턴 오프하는 단계와,

판독 기간에, 상기 제1 신호선에 상기 제1 소정 전위를 부여하고 상기 제2 신호선에 제로 전위를 부여하고 상기 제3 신호선에 상기 센서부의 미리 설정된 최대 변화 범위의 거의 1/2의 전위를 부여하여, 상기 제1 게이트선을 통하여 상기 편차 제거 트랜지스터를 턴 오프하고 상기 제2 게이트선을 통하여 상기 입/출력 트랜지스터를 턴 온하는 단계

를 더 포함하는 입력 센서 내장 디스플레이 장치 구동 방법.