KR100661214B1

KR100661214B1 - 기준 발진기의 고조파 간섭 억제 방법 및 관련 수신기

Info

Publication number: KR100661214B1
Application number: KR1020007013394A
Authority: KR
Inventors: 덴트폴윌킨슨
Original assignee: 에릭슨 인크.
Priority date: 1997-11-21
Filing date: 1999-05-07
Publication date: 2006-12-26
Also published as: DE69801680D1; NO20002164L; DZ2656A1; EP1032424B1; AU9555898A; EA002365B1; ZA9810636B; EP1032424B9; KR20010032300A; IS5453A; DE69801680T2; PL340643A1; SK7222000A3; GT199800166A; AP911A; YU30700A; PE135399A1; BG104435A; PT1032424E; JP2002504478A

Abstract

다수의 주파수 채널에 동조 가능한 수신기는 기준 주파수 발생기, 다운컨버터, 아날로그-대-디지털 컨버터 및 프로세서를 포함한다. 기준 주파수 발생기는 기준 주파수 신호를 발생시키고, 다운컨버터는 수신 신호를 다운변환하여, 중간 주파수 신호를 제공한다. 더구나, 다운컨버터는 기준 주파수 신호에 동기화된다. 아날로그-대-디지털 컨버터는 중간 주파수 신호에 응답하여 간섭 성분을 포함하는 수신 신호를 나타내는 다수의 복소수를 생성시키는데, 여기서, 아날로그-대-디지털 컨버터는 기준 주파수 신호에 동기화된다. 프로세서는 다수의 복소수에 대한 원점을 추정하여, 각 복소수에서 원점을 감산함으로써, 내부적으로 발생되는 간섭이 감소된 수신 신호를 나타내는 간섭-보상된 복소수를 생성시킨다. 더구나, 프로세서는 간섭-보상된 복소수를 처리하여 희망하는 시그널링 정보를 획득한다. 관련 방법이 또한 기술된다.

기준 주파수 발생기, 다운컨버터, 아날로그-대-디지털 컨버터, 프로세서

Description

기준 발진기의 고조파 간섭 억제 방법 및 관련 수신기{METHODS OF SUPPRESSING REFERENCE OSCILLATOR HARMONIC INTERFERENCE AND RELATED RECEIVERS}

본 발명은 통신 분야에 관한 것이며, 특히, 수신기, 및 크리스털 제어형 수신기에 대한 수신 감도를 감소시키는 방법에 관한 것이다.

무선 수신기의 분야에서, 수신기에 사용된 동조 회로의 수를 감소시키기 위하여 부단한 노력이 행해졌다. 동조 회로의 수를 감소시킴으로써, 수신기의 큰 부분을 통합하여 수신기를 더 작게 할 수 있다. 이런 소형 수신기는 셀룰러 전화와 같은 많은 영역에 사용될 수 있다. 이와 같은 수신기 디자인에서의 주요한 "zero-IF" 기술로서 공지된 기술이다.

zero-IF 수신기에서의 슬로프(slope), 드리프트(drift) 및 오프셋 보상은 예컨대 발명의 명칭이 "zero-IF 수신기에서의 슬로프 드리프트 및 오프셋 보상"인 미국 특허 제5,568,520호에 기술되어 있다. 게다가, 발명의 명칭이 "zero-IF 수신기에서의 슬로프 드리프트 및 오프셋 보상"인 미국 특허 제5,241,702호는 아날로그 미분 회로(analog differentiating circuit)를 사용하여 디지털화 이전에 I,Q 신호를 미분하고 나서, 신호의 미분되지 않은 파형을 복원하기 위하여 디지털화한 후에 신호 샘플을 수치적으로 적분함으로써 호모다인(homodyne)(zero-IF) 수신기에서의 DC 오프셋을 감소시키는 것을 개시하고 있다. 더구나, 본 발명의 발명자는 이러한 특허 각각의 발명자이다.

호모다인 수신기에서, 수신된 신호는 희망하는 수신 채널의 중심에 위치된 국부 발진기에 대하여 상기 수신 신호를 혼합시킴으로써 직교 기저대역(quadrature baseband)이라 칭하는 제로 주파수 I 및 Q 신호로 직접적으로 다운 변환된다. 국부 발진기가 직접적으로 수신 신호의 상부에 존재하기 때문에, 상기 국부 발진기는 수신에 대한 중요한 간섭 소스일 수 있다. 그러나, 간섭 신호가 다운변환(downconversion) 발진기와 동일할 수 있기 때문에, 간섭 신호는 코히어런트 간섭이며, I,Q 출력 상에서 DC 오프셋으로 나타난다. 이 DC 오프셋은 수신기가 수신하기고자 하는 가장 약한 신호보다 훨씬 클 수 있고, 충분한 스케일(scale) 또는 그 이상으로 I,Q 아날로그-대-디지털 컨버터를 구동시켜, 신호 저하를 초래할 수 있다.

따라서, 상술된 특허는 호모다인 수신기 내에서의 국부 발진기로부터 간섭을 감소시키도록 I,Q 신호의 DC 오프셋을 감소시키는 방법을 제공한다. 공지된 호모다인 수신기에서, 국부 발진기 주파수는 지배적인 크리스털-관련 간섭 신호일 수 있는데, 그 이유는 국부 발진기가 기준으로서 크리스털을 사용하는 디지털 주파수 합성기에 의해 채널 주파수에 동조되기 때문이다.

그러나, 이러한 특허는 수신 신호가 채널 주파수에 동조되는 것이 아니라, 채널 주파수 플러스 또는 마이너스 희망하는 제 1 중간 주파수와 동일한 일정한 오프셋에 동조되는 국부 발진기와 혼합되는 수퍼헤테로다인(superhetrodyne) 수신기에 관한 문제를 해결할 수 없다. 그와 같은 시스템에서, 국부 발진기는 희망하는 신호에 대한 중요한 간섭 소스가 아닐 수 있고, I 및 Q 신호의 DC 오프셋의 문제는 명백하지 않을 수 있다.

그러나, 크리스털 고조파와 같은 다른 크리스털 관련 주파수에 의한 희망하는 신호에 대한 간섭은 또한 I 및 Q 신호의 DC 오프셋에 기여할 수 있다. 따라서, 본 기술 분야에서, 개선된 수신기 및 간섭 감소 방법이 지속적으로 필요로 된다.

그러므로, 본 발명의 목적은 개선된 수신기 및 방법을 제공하는 것이다.

본 발명의 다른 목적은 간섭이 감소된 수신기 및 관련 방법을 제공하는 것이다.

본 발명에 따르면, 이러한 목적 및 다른 목적은 기준 주파수 발생기, 다운컨버터, 위상 디지타이저(digitizer)와 같은 아날로그-대-디지털 컨버터, 및 프로세서를 포함하는 수신기에 의해 달성되는데, 여기서, 다운컨버터 및 아날로그-대-디지털 컨버터 둘 다는 기준 주파수 발생기에 의해 발생된 공통 기준 주파수 신호에 동기화된다. 특히, 다운컨버터는 수신 신호를 다운변환(downconvert)하여, 중간 주파수 신호를 제공하고, 아날로그-대-디지털 컨버터는 중간 주파수 신호에 응답하여 간섭 성분을 포함하는 수신 신호를 나타내는 다수의 복소수를 발생시킨다. 게다가, 프로세서는 상기 복소수를 처리하여, 희망하는 시그널링 정보를 획득한다.

아날로그-대-디지털 변환 공정에 의해 도입된 계통적인(systematic) 주파수 에러는 디지털화된 신호 샘플을 처리함으로써 감소될 수 있다. 더구나, 수신기가 기준 주파수 발생기의 크리스털의 고조파인 주파수 채널에 동조될 때, 크리스털 관련 간섭은 예컨대, 디지털 고역 통과 필터를 사용하거나 일정한 에러 성분을 구별하기 위해 평균화하여 감소될 수 있다.

특히, 본 발명의 실시예에 따른 수신기는 다수의 주파수 채널에 동조 가능하다. 상기 수신기는 기준 주파수 발생기, 다운컨버터, 아날로그-대-디지털 컨버터 및 프로세서를 포함한다. 기준 주파수 발생기는 기준 주파수 신호를 발생시키고, 다운컨버터는 수신 신호를 다운변환하여 중간 주파수 신호를 제공하며, 여기서, 상기 다운컨버터는 기준 주파수 신호에 동기화된다. 아날로그-대-디지털 컨버터는 기준 주파수 신호에 관련된 간섭 성분을 포함하는 수신 신호를 나타내는 다수의 복소수를 생성시키며, 여기서, 상기 아날로그-대-디지털 컨버터는 기준 주파수 신호에 동기화된다. 프로세서는 다수의 복소수에 대한 원점(origin point)을 추정하여, 각 복소수로부터 상기 원점을 감산함으로써, 내부적으로 발생되는 간섭이 감소되는 수신 신호를 나타내는 간섭 보상된 복소수를 생성시킨다. 상기 프로세서는 또한 간섭 보상된 복소수를 처리하여, 희망하는 시그널링 정보를 획득한다.

특히, 다운컨버터는 기준 주파수 신호에 동기화된 국부 발진기, 상기 발진기에 의해 구동된 제 1 및 2 혼합기(mixer), 및 결합 네트워크를 포함하여, 수신 신호가 제 1 및 2 혼합기에 제공되고, 이러한 혼합기의 출력은 결합 네트워크에서 결합되어 중간 주파수 신호를 제공한다. 기준 주파수 발생기는 기준 주파수 발진기를 포함할 수 있다. 더구나, 수신 신호는 안테나에서 수신될 수 있고, 필터는 안테나 및 아날로그-대-디지털 컨버터 사이의 다운컨버터와 직렬로 결합될 수 있다. 게다가, 증폭기는 안테나 및 아날로그-대-디지털 컨버터 사이의 다운컨버터와 직렬로 결합될 수 있고, 추정된 원점은 'x' 좌표(I_O) 및 'y' 좌표(Q_O)를 포함할 수 있다.

수신기는 또한 기준 주파수 발생기와 결합되어, 수신기가 2 정수비만큼 기준 주파수에 관련되는 채널 주파수에 동조되도록 하는 디지털 주파수 합성기를 포함한다. 더구나, 아날로그-대-디지털 컨버터는 아날로그 I 및 Q 신호로의 직교 다운변환 이후에, 상기 I 및 Q 신호 각각의 아날로그-대-디지털 변환을 사용할 수 있다. 대안적으로, 아날로그-대-디지털 컨버터는 중간 주파수 신호를 순시 신호 위상 및 순시 신호 진폭을 나타내는 값의 쌍으로 변환하거나, 중간 주파수 신호의 직교 샘플링을 수행할 수 있다.

다수의 복소수는 수신기에서의 계통적인 주파수 에러에 대한 보상을 포함할 수 있고, 추정된 원점은 다수의 복소수의 실수 성분의 평균치, 및 다수의 복소수의 허수 성분의 평균치로부터 추정될 수 있다. 게다가, 원점은 다수의 복소수가 있을 것으로 예측되는 원 및 호(arc) 중 하나의 중심을 추정하거나, 수신 신호에 포함되는 공지된 신호 패턴을 사용함으로써 추정될 수 있다. 추정된 원점은 또한 희망하는 시그널링 정보를 사용하여 재추정될 수 있다.

따라서, 본 발명에 따른 수신기는 DC를 감소시킴으로써, 크리스털 고조파 또는 다른 크리스털 관련 주파수를 포함하는 어떤 주파수 채널에 대한 간섭을 감소시킬 수 있다.

도 1은 본 발명에 따른 수신기를 도시한 블록도.

도 2는 도 1의 프로세서의 동작을 도시한 흐름도.

이하, 본 발명은 상기 본 발명의 양호한 실시예가 도시되어 있는 첨부 도면을 참조하여 더 상세히 설명될 것이다. 그러나, 본 발명은 많은 상이한 형태로 구현될 수 있고, 본원에 설명된 실시예에 국한되는 것으로 해석되지 않아야 하며; 오히려, 이러한 실시예가 제공되어, 본 명세서가 철저하고 완전해질 것이며, 본 발명의 범위를 당업자에게 충분히 전달할 것이다. 전체에 걸쳐, 동일한 번호는 동일한 요소를 나타낸다.

본 발명에 따른 무선 수신기는 수신 신호를 제 1 국부 발진기로부터의 신호와 혼합함으로써 수신 신호를 중간 주파수(IF)로 다운변환한다. 국부 발진기는 디지털 주파수 합성기의 위상 동기 루프(phase lock loop)를 사용하여 기준 크리스털 발진기에 위상 동기된다. 단일 다운변환 단계 및 단일 국부 발진기가 제공되거나(단일 수퍼헤테로다인), 대안적으로, 2 단계 다운변환이 제 1 및 2 국부 발진기를 통해서 제공될 수 있다(이중 수퍼헤테로다인). 이 경우에, 제 1 및 2 국부 발진기 둘 모두는 동일한 크리스털 기준 발진기에 위상 동기된다. 각 국부 발진기가 동일한 크리스털 기준 발진기에 위상 동기화되는 한, 부가적인 다운변환 단계가 사용될 수 있다.

그 다음에, 모든 다운변환 이후에 획득된 최종적인 중간 주파수는 진폭 및 위상 정보 둘 모두를 보존하는 아날로그-대-디지털 컨버터를 사용하여 디지털화된 다. 예를 들어, 직교 다운컨버터는 I 및 Q 신호를 획득하는데 사용될 수 있는데, 이 신호는 그 후에 아날로그-대-디지털 변환되어, 실수부 및 허수부(I 및 Q 스트림)를 각각 갖는 복소수의 스트림을 획득한다. 대안적으로, 직교 샘플링이 사용될 수 있고, 여기서, 최종적인 중간 주파수 신호는 I 및 Q에 교호적으로 관련된 샘플을 획득하도록 공칭 중간 주파수의 홀수의 1/4 사이클을 취한 샘플 쌍에서 샘플링되어 디지털화된다. 더구나, 로그폴라(logpolar) 변환은 중간 주파수 신호 위상 및 진폭에 관련된 수적인 값의 쌍을 획득하는데 사용될 수 있다. 후자는 예컨대, 조사표(look-up table)를 사용하여 로그폴라-대-카티전(Cartesian) 변환을 수행함으로써 디지털 신호 처리 회로에 의해 I 및 Q 샘플로 변환될 수 있다.

아날로그-대-디지털 변환 단계는 예컨대, 아날로그-대-디지털 변환을 위한 샘플링 레이트를 획득하도록 크리스털 주파수를 정수 분할비로 분할함으로써, 크리스털 기준 주파수에 동기되는 샘플링 레이트를 사용할 수 있다. 로그폴라 변환 공정에서의 위상 디지털화는 또한 위상을 규정하기 위한 기준으로서 크리스털 기준 발진기로부터 유도된 신호를 사용한다.

따라서, 아날로그-대-디지털 변환 단계에 의해 도입된 계통적인 주파수 에러는 감소될 수 있다. 예를 들면, 계통적인 주파수 에러는 공칭적인 최종 중간 주파수에 관련된 일정한 주파수 차 또는 일정한 위상 슬로프를 갖는 위상 기준 신호의 사용에 기인할 수 있다. 계통적인 주파수 에러는 공칭적인 최종 중간 주파수로부터의 일정한 주파수 오프셋을 갖는 주파수에서 최종 중간 주파수 신호를 코사인 및 사인 신호와 혼합함으로써 I 및 Q 신호를 획득하기 위한 직교 다운컨버터의 사용에 기인할 수 있고, 이러한 에러는 이제 디지털화된 신호 샘플을 처리함으로써 수치적으로 제거될 수 있다.

예를 들면, 로그폴라 솔루션에서, 계통적인 주파수 에러는 위상 샘플로부터 위상 누산기 값을 감산함으로써 로그폴라 대 카티전 변환 이전에 편리하게 제거될 수 있고, 여기서, 위상 누산기 값은 샘플링 주기마다 위상 증분(increment)으로서 표현된 주파수 에러에 대응하는 증분만큼 위상 샘플링 레이트에서 증가된다. 카티전 또는 I,Q 형태의 샘플로부터의 계통적인 주파수 에러 감소는 복소수(cos(θ)-j.sin(θ))만큼의 각 (I,Q) 값의 복소 승산에 의해 감소될 수 있고, 여기서, θ는 상술된 위상 누산기 값과 동일하다. 대안적으로, 주파수 에러가 상술된 바와 같이 위상 누산기를 사용하여 위상 각도 값으로부터 제거되도록 카티전 대 폴라 변환이 수행되고 나서, 폴라 대 카티전 변환이 역으로 수행된다.

각 경우에, 최종 결과는 수신기가 동조되는 채널에 중심이 있는 공칭적으로 정확한, 비변조 신호를 수신하게 되는 경우, 샘플 간의 일정한 값을 나타내는 카티전 I 및 Q 샘플의 스트림이다. 공칭으로 정확한 신호는 주파수 정확도의 표준으로 간주되는 기준 주파수 크리스털에 대한 예측 관계를 지닌 신호로서 규정되며, 상기 관계는 예컨대 2 정수의 비이다.

종래 기술에 따른 수신기가 상술된 정수 중 하나가 1 이도록 크리스털의 고조파인 주파수 채널에 동조될 때, 종래 기술의 수신기는 상당한 강도의 고조파를 발생시킬 수 있는 크리스털 발진기로부터의 간섭에 의해 둔감해질 수 있고, 이러한 고조파 중 하나는 수신기 채널 내에 존재한다. 본 발명에 따른 수신기에서, 크리스털 관련 신호로부터의 이와 같은 간섭은 I 및 Q 샘플의 최종 스트림 각각에 대해 일정한 가산(addition)(I_O및 Q_O)을 생성시킨다. 그러나, 이와 같은 간섭으로 인한 일정한 부가 에러는 예컨대, 디지털 고역 통과 필터를 사용하여 I 및 Q 샘플 스트림의 DC 성분을 차단하도록 제거될 수 있다. 대안적으로, 부가 에러(I_O및 Q_O)는 일정한 에러 성분을 가변 변조 성분과 구별하기 위하여 상당히 긴 시간에 걸쳐 I 및 Q 샘플 스트림을 평균함으로써 결정될 수 있다. 그 후, 이와 같이 결정된 I_o 및 Q_o 값은 각 I, Q 샘플에서 감산되어, 크리스털 관련 스퓨리어스(spurious) 신호로부터의 간섭을 감소시킬 수 있다.

도 1은 본 발명에 따른 수신기를 도시한 블록도이다. 이 블록도는 본 발명에 따른 수신기 내에 제공될 수 있는 다양한 구성요소를 포함하는 본 발명의 전형적인 실시예를 도시한 것이다. 그러나, 이런 구성요소 모두가 본 발명에 따른 수신기를 제공하는데 필요한 것은 아니다. 예를 들면, 도 1의 수신기는 이중 수퍼헤테로다인 수신기이지만, 본 발명은 또한 단일 수퍼헤테로다인 수신기로 구현될 수 있다.

도 1에서, 무선 신호는 안테나(10)에서 수신되고, (이중 또는 수신 필터와 같은) 수신 대역 통과 필터(11)에 필터링되어, 단말기의 전송기에 의해 발생된 자신의 전송기 신호와 같은 대역외 신호를 감소시킨다. 필터링된 신호는 저잡음 증폭기(12)에 의해 증폭되고, 대역 통과 필터(13)에 의해 더 필터링되어, 전송기 신호와 같은 대역외 신호 및 (2,2) 또는 half-IF 스퓨리어스 응답과 같은 혼합기 스퓨리어스 응답 주파수를 더 억제한다. 그 후, 상기 신호는 직교 발진기(14c)로부터의 코사인 및 사인 국부 발진기 신호에 의해 구동되는 혼합기(14a 및 14b) 및 중간 주파수(IF) 힐버트 네트워크를 포함하는 제 1 영상 거부(image rejection) 다운컨버터(14)를 사용하여 다운변환된다. 혼합기의 출력은 IF 힐버트 네트워크(14d)에 의해 결합된다. 영상 거부 혼합기(14)는 또한 영상 주파수로서 공지된 희망하지 않는 혼합기 스퓨리어스 주파수의 수신을 억제한다.

제 1 직교 국부 발진기(14c)는 이중 디지털 주파수 합성기(25)의 위상 동기 루프(PLL)를 사용하여 채널 주파수에 동조된다. 상기 채널 주파수는 예컨대 (8 ×81)로 분할된 19.44MHz 기준 주파수와 동일한 30KHz의 배수일 수 있다. 따라서, 합성기(25)는 채널 선택 비트에 의해 프로그램되어, (8 ×81)로 분할된 기준 주파수의 정수배로 발진기(14c)를 제어할 수 있다. 제 1 국부 발진기(14c)의 주파수는 실제로 희망하는 채널 주파수 플러스 희망하는 제 1 중간 주파수와 동일한 오프셋, 예컨대 71.64MHz로 제어될 수 있다. 이런 주파수의 선택은 1997년 11월 19일자로 출원되고, 명칭이 "이동 전화기에서의 간략화된 기준 주파수 분배"인 Gore 등에 의한 미국 특허 출원 제08/974,227호에 기재되어 있다.
제 1 IF 필터(15)는 희망하지 않는 주파수 채널 상의 신호를 억제하기 위하여 제 1 중간 주파수, 예컨대 71.64MHz 상에 중심을 둔 대역 통과 필터이다. 통상적으로, 희망하는 다른 채널 억제 정도를 달성하기 위해서 증폭단이 흩어져 있는 2 또는 3 개의 채널 필터링 단을 제공한다. 그러나, 누설(leakage), 또는 인쇄 회로 기판 트랙들 간의 다른 희망하지 않는 스퓨리어스 커플링 때문에 단일 주파수로 충분한 필터링 및 증폭을 달성하기는 어려울 수 있다. 그래서, 이중 수퍼헤테로다인 수신기에서, 제 1 IF 증폭기(16)에서의 부분적인 증폭 이후에, 이미 필터링된 제 1 IF 신호는 바람직하게는 영상 거부 유형으로 이루어지는 제 2 다운컨버터(17)에서 또한 다운변환될 수 있다. 제 2 다운컨버터는 기준 크리스털 발진기(30)로부터의 기준 주파수 신호, 예컨대 19.44MHz에 디지털로 위상 동기되는 제 2 국부 발진기(17c)를 포함한다. 합성기(25)에 대해 적당한 이중 주파수 합성기의 위상 동기 회로는 필립스사의 부품 번호 UM1002로 사용 가능하다.

삭제

제 2 다운컨버터는 제 1 중간 주파수 신호를 제 2 중간 주파수 신호로 변환하며, 이런 제 2 중간 주파수 신호는 2의 누승(power)으로 분할된 기준 주파수에 근접시켜 위상 디지타이저(23)의 디자인을 간소화하는 것이 바람직하다. 예를 들어, 2⁵로 분할된 19.44MHz는 607.5KHz와 동일하여, 여전히 30KHz 채널 간격의 배수인 600KHz의 제 2 중간 주파수가 선택된다. 그 후, 제 2 국부 발진기 주파수는 제 1 중간 주파수 플러스 600KHz(예컨대, 71.64+0.6 = 72.24MHz), 또는 제 1 중간 주파수 마이너스 600KHz(예컨대, 71.64-0.6 = 71.04MHz) 중 하나이다. 이러한 주파수는 각각 301 ×(19.44MHz/81) 및 296 ×(19.44MHz/81)가 되어, 합성기(23)가 이러한 주파수를 정수 81에 의한 분할에 의해 크리스털 기준 주파수로부터 유도할 수 있는 240KHz의 정수 배로서 합성하도록 한다.

제 2 다운컨버터(17)로부터의 600KHz의 제 2 중간 주파수 신호는 제 2 중간 주파수 증폭기(19 및 21)가 흩어져 있는 제 2 중간 주파수 필터(18 및 20)에서 더 필터링되고 증폭된다. 증폭기(16, 19 및 21)는 예컨대, 대수 증폭기를 제공할 수 있고, 이것의 각 단은 신호 진폭을 측정하기 위한 관련 검출기를 가지며, 여기서 각 단은 신호 진폭이 증가함에 따라 점진적으로 포화한다. 동일한 증폭기 블록 내의 검출기로부터의 출력은 합산되어, 부분적인 무선 신호 세기 표시자 RSSI(1), RSSI(2) 및 RSSI(3)를 생성시킬 수 있다. 3개의 부분적인 RSSI 신호는 선택된 디지털 샘플링 레이트에서 로그폴라 값의 스트림을 생성하도록 지연 보상기 및 디지타이저(22)에서 디지털화되는 지연-보상된 합성 RSSI 신호를 발생시키기 위하여 조합 이전에 필터(18 및 20)를 통과하는 신호의 상대 지연에 대해 보상될 수 있다. 지연 보상에 적합한 기술은 예컨대, 본 발명의 발명자에 의한 명칭이 "대수 증폭기/검출기 지연 보상"인 미국 특허 제5,070,303호에 기재되어 있다.

증폭기(21)로부터의 최종적인 제 2 중간 주파수 출력은 제로 크로싱 타임(zero crossing times)에서 신호 위상 정보를 유지하는 구형파를 획득하도록 하드리미트(hardlimit)된다. 제 2 중간 주파수 제로 크로싱의 타임은 위상 디지타이저 회로(23)에 의해 기준 클럭 사이클의 절반의 정확도로 결정될 수 있다. 위상 디지타이저 회로(23)는 예컨대 분할기(23d)에서 19.44MHz의 기준 주파수를 81로 분할하여, 240KHz의 희망하는 샘플링 레이트를 획득한다. 위상 디지타이저 회로(23)는 또한 단지 하나의 이진 디지트가 동시에 변하는 경우에 그레이 코드에서 카운트하는 5-비트 카운터(23b)에서 19.44MHz의 기준 주파수를 32로 분할한다. 따라서, 카운터 상태는 계통적인 7.5KHz 에러를 가진 600KHz의 제2의 IF에 가까운 607.5KHz의 레이트로 반복한다.

트리거 회로(23c)는 위상 값을 디지털화하는 것이 바람직할 때 제공되고, 트리거가 제공된 이후의 다음 중간 주파수 제로 크로싱은 기준 클럭 파형의 업/다운 상태와 함께 5-비트 카운터(23b)의 상태가 6-비트 래치(23a)로 래칭되도록 한다. 상기 래치의 값은 0 과 63 사이이고, 순시 신호 위상을 360/64 = 5.625도의 배수로 양자화한다.

제 2 중간 주파수 신호가 카운터(23b)의 반복 레이트와 동일한 607.5KHz의 주파수를 갖는다면, 카운터(23b)는 중간 주파수 제로 크로싱이 샘플링될 때마다 동일한 상태에 도달하고, 래치(23a)로 래칭된 위상 값은 일정할 것이다. 그러나, 공칭 제 2 중간 주파수는 일정한 래칭된 값이 되는 607.5KHz 값보다 7.5KHz 낮은 600KHz이다. 결과적으로, 제 2 중간 주파수 제로 크로싱은 각 240KHz 샘플링 주기 동안 2개의 위상 단계인 7.5/240 사이클 또는 11.25도만큼 점진적으로 더 늦게 발생한다. 따라서, 래치(23a)는 각각의 연속적인 샘플 상에서 2개의 최하위 단계(least significant step)만큼 점진적으로 더 커지는 위상 값을 래칭한다. 이 점진적 위상 슬로프는 동일한 위상 슬로프를 발생시키도록 각 샘플 클럭에서 위상 누산기(23e)를 2개의 최하위 비트만큼 증분시킴으로써 제거되고 나서, 모듈로-2Pi 감산기(23f)에서 래치(23a)의 값으로부터 누산기 값을 감산하여, 시스템 내의 계통적인 7.5KHz 주파수를 보상하는 위상 값을 획득한다. 상기 보상된 위상 값은 수신기가 600KHz의 제 2 중간 주파수로 다운변환하는 공칭 온-채널(on-channel) 신호를 수신하는 경우에 일정할 것이다.

신호의 순시 위상을 직접 디지털화하는데 사용될 수 있는 위상 디지타이저 회로는 본 발명의 발명자에 의한 명칭이 "직접 위상 디지털화"인 미국 특허 제5,084,669호 및, 명칭이 "신호 펄스 트레인의 시간 또는 위상 위치의 정확한 디지털 결정을 위한 방법 및 장치"인 미국 특허 제5,148,373호에 기재되어 있다. 로그폴라 형태로 복소 벡터 정보를 보존하면서 무선 신호를 디지털화하는 RSSI 디지타이저(22) 및 회로(23)와 같은 위상 디지타이저의 용도는 본 발명의 발명자에 의한 명칭이 "로그폴라 신호 처리"인 미국 특허 제5,048,059호에 기재되어 있다. 대안적으로, 예컨대, Puckette, IV 등에 의한 명칭이 "디지털 저조파 샘플링 다운컨버터"인 미국 특허 제4,888,557호에 기재되어 있는 바와 같이, 다운변환된 무선 주파수 신호는 예컨대 직각 샘플링을 사용하여 카티전 복소수의 대표적인 스트림으로 변환될 수 있다.

본 발명의 발명자에 의한 명칭이 "고속 자동 이득 제어"인 미국 특허 제5,568,518호에 기재되어 있는 바와 같이, 로그폴라 값은 진폭 스케일링(디지털 AGC)을 적용하고, 수신 신호 및 기준 주파수 크리스털 발진기(30)(AFC) 사이의 주파수 정확도 차의 주파수 수정을 적용하는데 편리하다. 본 발명의 발명자에 의한 명칭이 "적응 최대 우도 복조기"인 미국 특허 제5,331,666호에 기재되어 있는 바와 같이, 디지털로 변조된 신호를 복조하는 것과 같은 다른 기능에 대해, 카티전 표시는 더 편리할 수 있다.

상술된 미국 특허 제5,568,518호 및 제5,332,666호의 명세서에서, 수신 주파수 에러의 수정은 복조를 위한 카티전 변환 전의 로그폴라 도메인에서 논의된다. 그러나, 본 발명에 따르면, 신호(로그폴라형인 경우)는 상대적인 전송기/수신기 부정확도 또는 도플러 시프트에 기인한 랜덤 수신 신호 주파수가 아닌 계통적인 주파수 에러에 대해서만 보상한 후에 카티전형으로 변환된다. 이미 카티전 형태로 디지털화되지 않았다면, 카티전 형태로 변환한 후, 발진기(30)의 고조파와 같은 내부 크리스털 기준 주파수에 관련된 스퓨리어스 신호는 자신을 일정한 오프셋으로서 습관적으로 카티전 표현의 I 및 Q로 표시된 실수부 및 허수부로 명시할 수 있다. 이런 일정한 오프셋은 휴대형 수신기가 손에 쥐어지거나 물체(object)가 안테나에 근접해 있는 방식과 같이, 수신기가 다른 팩터들 사이에서 동조되는 채널 주파수에 의존할 수 있다. 그러나, 이러한 팩터는 희망하는 신호의 정보 변조에 대해 단지 저속으로 변화하여, 희망하는 정보 변조가 자신의 변화 레이트에 의해 희망하지 않는 내부 스퓨리어스 신호와 구별될 수 있도록 한다.

따라서, 디지털 신호 프로세서(24)는 신호가 이미 카티전 형태로 디지털화되지 않았다면, 로그폴라 신호를 카티전형으로 변환하고 나서, 예컨대 더 고속으로 변화하는 정보 변조가 소거되도록 상당히 긴 주기에 걸쳐 I 및 Q 신호를 평균화함으로써 I 및 Q의 일정하거나 비교적 저속으로 변화하는 성분을 추정한다. 이동 블록 평균화기(averager) 또는 지수 포겟팅(exponential forgetting) 평균화기와 같은 상이한 유형의 공지된 평균화기가 사용될 수 있다. 대안적으로, 희망하는 신호가 위상에서만 변조되는 일정한 진폭 신호로 구성되는 것으로 알려져 있을 때, 신호 벡터는 일정한 반경의 원 또는 호(arc)를 나타낸다. 그러나, 원의 중심은 내부 간섭으로 인한 I,Q의 일정한 오프셋에 의해 원점 0,0으로부터 변위될 수 있다. 본 발명의 발명자에 의한 발명의 명칭이 "무선 수신기에서의 D.C. 오프셋 보상"인 미국 특허 제5,241,702호는 반경 R 및 중심 좌표 (I_O,Q_O) 둘 다를 결정하기 위하여 원 또는 원의 호가 다수의 연속적인 신호 벡터의 수에 가장 적합하게 될 수 있는 방법을 기술하고 있다.

본 출원에서의 결정된 중심 좌표는 예컨대, 크리스털 고조파로부터 내부 간섭으로 인한 I 및 Q 오프셋이고, 각 I,Q 값에서 감산되어 I,Q 값을 산출함으로써 간섭이 감소될 수 있다. 이 간섭 감소는 바람직하게는 수신 신호 주파수 에러에 대한 임의의 부가적인 주파수 수정을 적용하기 전에 발생한다. 이 부가적인 주파수 수정은 필요하다면, 점진적으로 증가하거나 감소하는 위상 각도를 통해 간섭-보상된 I,Q 값을 회전시킴으로써 적용될 수 있고, 위상 슬로프는 임의의 잔여 주파수 에러를 더 감소시키도록 선택된다.

도 2는 신호 프로세서(24)에서의 간섭 감소를 구현하기 위한 동작을 도시한 흐름도이다. 선택적으로, 계통적인 주파수 에러를 제거하는 단계는 하드웨어 구성 요소 분할기(23d) 및 감산기(23f) 대신에 디지털 신호 프로세서(30)에서 수행될 수 있다. 블록(100)에서, 복소 신호 샘플은 아날로그-대-디지털 컨버터로부터의 입력이다. 잔여 계통적인 주파수 에러는 위상 누산기(23e) 및 모듈로-2π감산기(23f)와 같은 하드웨어 구성 요소에 의해 감소되지 않았다면, 블록(101)에서 디지털로 감소될 수 있고, 신호 진폭은 워드 길이 오버플로우(word length overflow)가 수적인 처리 동안에 발생하지 않도록 스케일링될 수 있다. 이러한 조정은 로그폴라 도메인에서 고정점 산수 가산 및 감산(fixed point arithmetic addition and subtraction)에 의해 가장 용이하게 수행되며, 여기서 신호 진폭 스케일링은 로그 진폭값에 대한 스케일링 값의 가산 또는 감산이며, 주파수 에러 보상은 계통적인 위상 슬로프를 제거하기 위하여 위상 값으로부터의 위상 누산기 값의 모듈로-2Pi 가산 또는 감산이다.

이런 신호가 카티전 형태인 경우, 스케일링 및 주파수 에러 수정은 복소 승산을 필요로 할 수 있고, 디지털 신호 프로세서는 전력 소비 면에서 약간 부가적인 복잡성 및/또는 비용으로 수행할 수 있다. 블록(102)에서, 스케일링되고 계통적인 주파수 에러 수정된 값은 카티전 형태가 아닌 경우, 로그폴라 형태로부터 카티전 형태로 변환된다. 카티전 또는 I,Q 형태는 블록(103 및 104)에서 간섭 소거 단계를 구현하는 것이 바람직하다. 블록(103)에서, I 및 Q 값의 평균값, 또는 대안적으로, I-값에 대한 분명한 원점(I_O) 및 Q-값에 대한 분명한 원점(Q_O)은 상술된 바와 같이 추정된다. 추정된 I_O,Q_O값은 블록(102)으로부터의 I 및 Q 값과 함께 블록(104)으로 통과되고, 블록(104)에서, I_O의 가장 양호한 현재 추정치 및 Q_O의 가장 양호한 추정치는 각각의 Q 값으로부터 감산된다. 블록(104)의 출력은 코히어런트, 내부 간섭이 감소된 I 및 Q 값을 포함한다.

디지털 신호 처리시에, 일군의 신호 샘플을 처리하기 위해 동시에 입력시키는 것이 통상적이다. 특히, 정보를 할당된 타임슬롯에서 특정 수신기로 전송하는 시분할 다중 접속 무선 전화 통신 시스템에서, 수신기는 신호를 포착하고 할당된 타임슬롯에 걸쳐 수집된 다수의 전형적인 복소 샘플로 디지털화하여, 샘플의 전체 타임슬롯의 가치(worth)를 처리를 위해 디지털 신호 프로세서(30)로 통과시킨다. 따라서, I(I_O)의 평균값 및 Q(Q_O)의 평균값은 모든 샘플을 사용하여 타임슬롯으로부터 계산되고 나서, 부가적인 처리 이전에 수집된 샘플로부터 소급하여 감산될 수 있다. 이 방식에서, 초기 수집된 I,Q 샘플은 시간의 명백한 역방향으로 늦게 수집된 샘플로부터 추정된 신호 특성에 대해 보상될 수 있다. 예를 들어, 본 발명의 발명자에 의한 명칭이 "디지털로 변조된 신호의 양방향 복조를 위한 방법 및 장치"인 미국 특허 제5,335,250호는 개선된 성능을 달성하기 위하여 수집된 신호 샘플을 시간에서 순방향 또는 역방향 중 하나로 처리하는 것을 기술하고 있다.

블록(104)에서 간섭 감소 이후에, 전송기 및 수신기 사이의 주파수 에러 또는 도플러 시프트와 같이 감소될 비계통적인 신호 주파수 에러가 존재할 수 있다. 간섭 보상된 I,Q 값은 이 신호 주파수 에러를 감소시키기 위하여 블록(105)에서 복소 회전에 의해 수정될 수 있다. 그 후, 간섭 및 주파수 에러 둘 모두에 대해 보상된 신호 값(I',Q')은 블록(106)에서의 디코딩을 위해 블록(105)으로부터 통과되어, 희망하는 정보를 디코딩한다. 그 후, 디코딩된 정보는 블록(107)에서 출력된다.

예컨대, 본 발명의 발명자에 의한 명칭이 "코히어런트 무선 수신기의 주파수를 고속으로 제어하는 방법, 및 이 방법을 수행하는 장치"인 미국 특허 제5,136,616호 및 Raith에 의한 명칭이 "코히어런트 무선 수신기의 주파수를 제어하는 방법, 및 이 방법을 수행하는 장치"인 미국 특허 제5,093,848호에 기술되어 있는 바와 같이, 디코딩은 또한 블록(108)에서 신호 주파수 에러를 재추정하여, 블록(105)에서의 수정을 위해 블록(109)에서 개선된 추정치를 제공한다. 마찬가지로, I,Q 값의 크기가 블록(110)에서 최적 범위 내에 있지 않다면, 블록(101)에서 수행된 스케일링의 양은 블록(111)에서 신호 디코딩 동안 재추정될 수 있고, 갱신된 스케일링 값이 블록(101)으로 통과되므로, 자동 이득 제어(ACG)를 구현한다.

도 2의 동작에 대한 변경으로서, 블록(103, 104, 105 및 106)은 단일 동작으로 결합될 수 있고, 여기서 I_O 및 Q_O값 및 정보 심벌은 공동하여 추정된다. 정보 심벌에 의한 I 및 Q의 변조가 제외될 수 있다면, I_O 및 Q_O값의 추정치는 개선될 수 있다. 더구나, I_O 및 Q_O값의 추정치를 개선시킴으로써 정보 심벌의 개선된 추정치가 제공될 수 있다. 정보 심벌에 대한 추정치 개선에 대한 I_O 및 Q_O값에 대한 추정치 개선의 상호 의존성 및 그 반대도 반복적인 리파인먼트(refinement)에 의해, 또는 비터비 알고리즘을 사용함으로써 해결될 수 있다.

비터비 알고리즘은 정보 심벌의 시퀀스에 대한 다양한 가정(postulate)을 테스트하고, 상기 시퀀스가 수신된 복소 신호 샘플을 얼마나 잘 설명하는지를 토대로 하여, 각각에 대한 "스코어(score)"를 계산한다. 각각의 가정된 심벌 시퀀스와 관련하여, 관련 시퀀스가 정확한 시퀀스이다라는 가정을 토대로, I_O 및 Q_O값의 별도의 추정치가 저장되고, 이것은 "스코어"를 계산하기 전에 수신된 I 및 Q 값으로부터 감산된다. 그 후, 비터비 알고리즘은 하나의 새로운 심벌의 모든 가능한 값에 의해 가정된 시퀀스를 확장하고, 가장 오래된 심벌 위치에서만 상이한 최선의 각 그룹의 확장된 시퀀스를 보유한다. 보유할 시퀀스에 대한 선택이 행해질 때, 그 시퀀스를 확장하는데 사용된 최신 심벌이 정확한 심벌이고, 선택된 시퀀스의 가장 오래된 심벌이 각 보유된 시퀀스를 위한 히스토리 메모리 내에 기억된다는 가정으로 관련된 I_O 및 Q_O값이 갱신된다. 이 방식으로, I_O 및 Q_O값은 정보 심벌 시퀀스가 디코딩되는 동시에 공동으로 추정된다.

따라서, 모든 국부 발진기 및 샘플링 클럭을 도출하는데 사용되는 것과 동일한 기준 주파수 발진기로부터 도출한 수신기 내의 간섭이 적절한 예비 처리 이후에, 복소 신호 벡터의 실수 및 허수 카티전 성분에 대한 일정한 오프셋으로서 나타나는 방법이 상술되었으며, 상기 오프셋은 예컨대, 제로-IF(호모다인) 수신기와 관련하여 상술된 기술에 의해 제거될 수 있다. 따라서, 수신기가 내부 간섭 주파수와 일치하는 채널 주파수에 동조될 때 발생하는 차단된 채널의 인시던스(incidence)는 실질적으로 감소될 수 있다. 수신기의 블록도의 다양한 변형은 다음의 청구항에 의해 기술되는 바와 같이, 본 발명의 정신 및 범위를 벗어남이 없이 당업자에 의해 행해질 수 있다.

도면 및 명세서에서, 본 발명의 전형적인 바람직한 실시예가 기술되었고, 특정 항이 사용되었을지라도, 이는 제한을 위한 것이 아니라 일반적이고 예시를 위한 것이며, 본 발명의 범위는 다음의 청구항에서 설명된다.

Claims

다수의 주파수 채널에 동조 가능한 수신기로서,

기준 주파수 신호를 발생시키는 수단(30);

중간 주파수 신호를 제공하도록 수신 신호를 다운변환하며, 상기 기준 주파수 신호에 동기화되는 다운변환 수단(14, 17); 및

상기 중간 주파수 신호에 응답하여, 간섭 성분을 포함한 상기 수신 신호를 나타내는 다수의 복소수를 발생시키는 아날로그-대-디지털 컨버터(22, 23)를 포함하는, 상기 다수의 주파수 채널에 동조 가능한 수신기에 있어서:

상기 아날로그-대-디지털 컨버터(22, 23)는 상기 기준 주파수 신호에 동기화되며;

- 상기 다수의 복소수에 대한 원점을 추정하고;

- 각각의 상기 복소수로부터 상기 원점을 감산함으로써, 내부적으로 발생되는 간섭이 감소된 상기 수신 신호를 나타내는 간섭-보상된 복소수를 발생시키고;

- 점진적으로 증가하거나 감소하는 위상 각도를 통하여 상기 간섭-보상된 복소수를 회전시킴으로써 상기 간섭-보상된 복소수를 수정하며;

- 희망하는 시그널링 정보를 획득하도록 상기 간섭-보상된 복소수를 처리하기 위한 수단을 포함하는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 다운변환 수단(14, 17)은 상기 기준 주파수 신호에 동기화된 국부 발진기 수단(14c, 17c), 상기 국부 발진기 수단에 의해 구동되는 제 1 및 2 혼합기 수단(14a-b, 17a-b), 및 결합 네트워크 수단(14d, 17d)을 포함하여, 상기 수신 신호가 상기 제 1 및 2 혼합기 수단에 제공되고, 상기 혼합기 수단의 출력은 상기 결합 네트워크 수단에서 결합되어 상기 중간 주파수 신호를 제공하도록 하는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항 또는 2 항에 있어서,

상기 기준 주파수 발생기 수단(30)은 기준 주파수 발진기를 포함하는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 수신 신호는 안테나(10)에서 수신되고, 상기 수신기는:

상기 안테나 및 상기 아날로그-대-디지털 컨버터 사이의 상기 다운컨버터와 직렬로 결합된 필터 수단(11, 13, 18 또는 20)을 더 포함하는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 수신 신호는 안테나(10)에서 수신되고, 상기 수신기는:

상기 안테나 및 상기 아날로그-대-디지털 컨버터 사이의 상기 다운컨버터와 직렬로 결합된 증폭기(12, 19 또는 21)를 더 포함하는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 추정된 원점은 'x' 좌표(I_O) 및 'y' 좌표(Q_O)를 포함하는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 기준 주파수 발생기(30)와 결합되어, 상기 수신기를 2 정수비만큼 상기 기준 주파수에 관련된 채널 주파수에 동조시키는 디지털 주파수 합성기(25)를 더 포함하는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 아날로그-대-디지털 컨버터(22, 23)는 아날로그 I 및 Q 신호로의 직교 다운변환 이후에, 상기 I 및 Q 신호 각각의 아날로그-대-디지털 변환을 제공하는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 아날로그-대-디지털 컨버터(22, 23)는 상기 중간 주파수 신호를 순시 신호 위상 및 순시 신호 진폭을 나타내는 값의 쌍으로 변환하는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 아날로그-대-디지털 컨버터(22, 23)는 상기 중간 주파수 신호의 직교 샘플링을 수행하는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 다수의 복소수는 수신기에서의 계통적인 주파수 에러에 대한 보상을 포함하는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 추정된 원점은 상기 다수의 복소수의 실수 성분의 평균치, 및 상기 다수의 복소수의 허수 성분의 평균치로부터 추정되는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 추정된 원점은 상기 다수의 복소수가 있을 것으로 예측되는 원 및 호 중 하나의 중심을 추정함으로써 추정되는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 추정된 원점은 상기 수신 신호에 포함되는 공지된 신호 패턴을 사용하여 추정되는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
제 1 항에 있어서,

상기 추정된 원점은 상기 희망하는 시그널링 정보를 사용하여 재추정되는 것을 특징으로 하는 다수의 주파수 채널에 동조 가능한 수신기.
다수의 주파수 채널 중 하나를 통하여 신호를 수신하는 방법으로서,

기준 주파수 신호를 발생시키는 단계,

중간 주파수 신호를 제공하도록 수신 신호를 다운변환하고, 상기 기준 주파수 신호에 동기화되는 다운변환 단계,

상기 중간 주파수 신호에 응답하여, 간섭 성분을 포함하는 상기 수신 신호를 나타내는 다수의 복소수를 발생시키는 단계를 포함하는, 상기 신호 수신 방법에 있어서:

- 상기 다수의 복소수에 대한 원점을 추정하는 단계;

- 각각의 상기 복소수로부터 상기 원점을 감산함으로써, 내부적으로 발생되는 간섭이 감소된 상기 수신 신호를 나타내는 간섭-보상된 복소수를 발생시키는 단계;

- 점진적으로 증가하거나 감소하는 위상 각도를 통하여 상기 간섭-보상된 복소수를 회전시킴으로써 상기 간섭-보상된 복소수를 수정하는 단계; 및

- 원하는 시그널링 정보를 획득하도록 상기 간섭-보상된 복소수를 처리하는 단계를 포함하며,

상기 복소수의 상기 생성은 상기 기준 주파수 신호에 동기화되는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 다운변환 단계는 국부 발진기를 상기 기준 주파수 신호에 동기화시키는 단계, 상기 동기화된 국부 발진기로 제 1 및 2 혼합기를 구동시키는 단계, 상기 동기화된 국부 발진기에 의해 구동된 상기 제 1 및 2 혼합기를 사용하여 상기 수신 신호를 혼합하는 단계, 및 상기 중간 주파수 신호를 제공하도록 상기 제 1 및 2 혼합기의 출력을 결합하는 단계를 포함하는 것을 특징으로 하는 신호 수신 방법.
제 16 항 또는 17 항에 있어서,

상기 기준 주파수 신호는 기준 주파수 발진기를 사용하여 발생되는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 다수의 복소수를 발생시키기 전에 상기 수신 신호를 필터링하는 단계를 더 포함하는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 다수의 복소수를 발생시키기 전에 상기 수신 신호를 증폭하는 단계를 더 포함하는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 추정된 원점은 'x' 좌표(I_O) 및 'y' 좌표(Q_O)를 포함하는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

2 정수비만큼 상기 기준 주파수에 관련된 채널 주파수에 상기 수신기를 동조시키는 단계를 더 포함하는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 다수의 복소수 발생 단계는 아날로그 I 및 Q 신호로의 직교 다운변환한 후에, 상기 I 및 Q 신호 각각을 아날로그-대-디지털 변환하는 단계를 포함하는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 다수의 복소수 발생 단계는 상기 중간 주파수 신호를 순시 신호 위상 및 순시 신호 진폭을 나타내는 값의 쌍으로 변환하는 단계를 포함하는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 다수의 복소수 발생 단계는 상기 중간 주파수 신호를 직교 샘플링하는 단계를 포함하는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 다수의 복소수는 계통적인 주파수 에러에 대한 보상을 포함하는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 추정된 원점은 상기 다수의 복소수의 실수 성분의 평균치, 및 상기 다수의 복소수의 허수 성분의 평균치로부터 추정되는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 추정된 원점은 상기 다수의 복소수가 있을 것으로 예측되는 원 및 호 중 하나의 중심을 추정함으로써 추정되는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 추정된 원점은 상기 수신 신호에 포함되는 공지된 신호 패턴을 사용하여 추정되는 것을 특징으로 하는 신호 수신 방법.
제 16 항에 있어서,

상기 추정된 원점은 상기 희망하는 시그널링 정보를 사용하여 재추정되는 것을 특징으로 하는 신호 수신 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제