KR100651105B1 - 광반도체 장치 및 그 제조 방법 - Google Patents

광반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100651105B1
KR100651105B1 KR1020040020031A KR20040020031A KR100651105B1 KR 100651105 B1 KR100651105 B1 KR 100651105B1 KR 1020040020031 A KR1020040020031 A KR 1020040020031A KR 20040020031 A KR20040020031 A KR 20040020031A KR 100651105 B1 KR100651105 B1 KR 100651105B1
Authority
KR
South Korea
Prior art keywords
optical semiconductor
semiconductor element
coating layer
semiconductor device
sealing resin
Prior art date
Application number
KR1020040020031A
Other languages
English (en)
Other versions
KR20040105560A (ko
Inventor
가메야마고우지로
미따기요시
Original Assignee
산요덴키가부시키가이샤
간또 산요 세미컨덕터즈 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 간또 산요 세미컨덕터즈 가부시끼가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040105560A publication Critical patent/KR20040105560A/ko
Application granted granted Critical
Publication of KR100651105B1 publication Critical patent/KR100651105B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Devices (AREA)

Abstract

내습성 등을 향상시킨 광반도체 장치(10) 및 그 제조 방법을 제공한다. 본 발명의 광반도체 장치(10A)는, 수광 소자 또는 발광 소자를 포함하는 회로부(21)가 표면에 형성된 광반도체 소자(11)와, 광반도체 소자(11)의 이면에 설치되고 또한 회로부(21)와 전기적으로 접속된 단자부(17)와, 광반도체 소자(11)의 표면을 피복하고 또한 투명한 재료로 이루어지는 피복층(12)과, 피복층(12) 및 광반도체 소자(11)의 측면을 피복하는 밀봉 수지(16)를 갖는 구성으로 이루어져 있다. 또한, 회로부(21)와 단자부(17)는 재배선(15)에 의해 접속되어도 된다.
내습성, 광반도체 장치, 광반도체 소자, 밀봉 수지, 피복층, 재배선

Description

광반도체 장치 및 그 제조 방법{OPTICAL SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 광반도체 장치를 설명하는 단면도(a), 단면도(b)의 도면.
도 2는 본 발명의 광반도체 장치의 제조 방법을 설명하는 평면도(a), 단면도(b)의 도면.
도 3은 본 발명의 광반도체 장치의 제조 방법을 설명하는 평면도(a), 단면도(b)의 도면.
도 4는 본 발명의 광반도체 장치의 제조 방법을 설명하는 단면도(a), 단면도(b)의 도면.
도 5는 본 발명의 광반도체 장치의 제조 방법을 설명하는 단면도(a), 단면도(b), 단면도(c)의 도면.
도 6은 본 발명의 광반도체 장치의 제조 방법을 설명하는 단면도(a), 단면도(b), 단면도(c), 단면도(d)의 도면.
도 7은 종래의 광반도체 장치를 설명하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10A, 10B : 광반도체 장치
11 : 광반도체 소자
12 : 피복층
13 : 접착 수지
14 : 절연층
15 : 재배선
16 : 밀봉 수지
17 : 단자부
18 : 범프 전극
19 : 포스트
20 : 웨이퍼
21 : 회로부
22 : 시트
23 : 다이싱 블레이드
24 : 분리홈
본 발명은, 수광부 또는 발광부를 갖는 광반도체 소자가 내장된 광반도체 장치에 관한 것이다.
종래, 전자기기에 세트되는 회로 장치는, 휴대 전화, 휴대용의 컴퓨터 등에 채용되기 때문에, 소형화, 박형화, 경량화가 요구되고 있다. 예를 들면, 회로 장 치로서 반도체 장치를 예로 하여 설명하면, 일반적인 반도체 장치로서, 최근에는 CSP(칩사이즈 패키지)라고 불리는 칩의 사이즈와 동등한 웨이퍼 스케일 CSP, 또는 칩사이즈보다도 약간 큰 사이즈의 CSP가 개발되어 있다.
도 7은, 지지 기판으로서 유리 에폭시 기판(65)을 채용한, 칩사이즈보다도 약간 큰 CSP(66)를 도시하는 것이다(특허 문헌1 참조). 여기서는 유리 에폭시 기판(65)에 트랜지스터칩 T가 실장된 것으로 하여 설명한다.
이 유리 에폭시 기판(65)의 표면에는, 제1 전극(67), 제2 전극(68) 및 다이 패드(69)가 형성되고, 이면에는 제1 이면 전극(70)과 제2 이면 전극(71)이 형성되어 있다. 그리고 관통홀 TH를 통하여, 상기 제1 전극(67)과 제1 이면 전극(70), 제2 전극(68)과 제2 이면 전극(71)이 각각 전기적으로 접속되어 있다. 또한 다이 패드(69)에는 상기 베어의 트랜지스터칩 T가 고착되고, 트랜지스터의 에미터 전극과 제1 전극(67)이 금속 세선(72)을 통하여 접속되고, 트랜지스터의 베이스 전극과 제2 전극(68)이 금속 세선(72)을 통하여 접속되어 있다. 또한 트랜지스터칩 T를 피복하도록 유리 에폭시 기판(65)에 수지층(73)이 설치되어 있다.
상기 CSP(66)는, 유리 에폭시 기판(65)을 채용하는데, 웨이퍼 스케일 CSP와 달리, 칩 T로부터 외부 접속용의 이면 전극(70, 71)까지의 연장 구조가 간단하고, 염가로 제조할 수 있는 장점을 갖는다.
<특허 문헌1>
일본 특개2001-339151호 공보(제1 페이지, 도 1)
그러나, 종래예에 설명한 CSP(66)에서는, 트랜지스터칩 T를 피복하는 수지층(73)은, 유리 에폭시 기판(65)의 표면의 부분에만 접촉하고 있었다. 따라서, CSP(66)의 실장 공정이나 사용 상황 하에서, 유리 에폭시 기판(65)과 수지층(73)과의 계면에 외부로부터 수분이 침입하게 되고, 이것이 CSP(66)의 내습성의 저하를 초래하였다. 또한, 상기와 동일한 이유 때문에, 유리 에폭시 기판(65)과 수지층(73)과의 접착력이 약하다는 문제가 있었다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로서, 본 발명의 주된 목적은, 내습성 등을 향상시킨 광반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명의 광반도체 장치는, 수광 소자 또는 발광 소자를 포함하는 회로부가 표면에 형성된 광반도체 소자와, 상기 광반도체 소자의 이면에 설치되고 또한 상기 회로부와 전기적으로 접속된 단자부와, 상기 광반도체 소자의 표면을 피복하고 또한 투명한 재료로 이루어지는 피복층과, 상기 광반도체 소자의 측면을 피복하는 밀봉 수지를 갖는 것을 특징과 한다.
본 발명의 광반도체 장치의 제조 방법은, 수광 소자 또는 발광 소자를 포함하는 복수개의 회로부가 표면에 형성된 웨이퍼를 마련하는 공정과, 상기 웨이퍼의 이면으로부터 상기 웨이퍼가 분리되도록 분리홈을 형성하여 개개의 광반도체 소자로 분리하는 공정과, 상기 광반도체 소자의 이면에 상기 회로부와 전기적으로 접속된 단자부를 설치하는 공정과, 적어도 상기 분리홈에 충전되도록 밀봉 수지를 형성 하는 공정과, 상기 분리홈을 따른 개개의 광반도체 장치로 분리하는 공정을 갖는 것을 특징으로 한다.
<발명의 실시 형태>
도 1을 참조하여, 본 발명의 광반도체 장치(10)의 구성을 설명한다. 도 1의 (a)는 광반도체 장치(10A)의 단면도이고, 도 1의 (b)는 다른 형태의 광반도체 장치(10B)의 단면도이다.
도 1의 (a)를 참조하여, 본 발명의 광반도체 장치(10A)는, 수광 소자 또는 발광 소자를 포함하는 회로부(21)가 표면에 형성된 광반도체 소자(11)와, 광반도체 소자(11)의 이면에 설치되고 또한 회로부(21)와 전기적으로 접속된 단자부(17)와, 광반도체 소자(11)의 표면을 피복하고 또한 투명한 재료로 이루어지는 피복층(12)과, 광반도체 소자(11)의 측면을 피복하는 밀봉 수지(16)를 갖는 구성으로 이루어져 있다. 이들 각 요소의 상세한 내용을 이하에 설명한다.
피복층(12)은, 광반도체 소자(11)의 표면에 형성된 회로부(21)를 보호하도록 접착 수지(13)를 개재하여 광반도체 소자(11)의 표면에 접착되어 있다. 피복층(12)의 재료로서는, 광반도체 소자(11)에 입력되는 광 또는 광반도체 소자(11)로부터 출력되는 광에 대하여 투명한 것이 이용된다. 예를 들면, 광반도체 소자(11)가 가시광선을 감지하는 소자이면, 가시광선에 대하여 투명성을 갖는 재료가 피복층(12)으로서 채용된다. 구체적으로 설명하면, 유리 또는 아크릴판 등을 피복층(12)으로서 이용할 수 있다. 또한, 광반도체 소자(11)가 CCD 이미지 센서 등의 촬상 소자인 경우에는, 필터 등이 부가된다.
광반도체 소자(11)로서는, 수광 소자 또는 발광 소자를 채용하는 것이 가능하다. 수광 소자로서는, CCD(Charged Coupled Device) 이미지 센서나 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 고체 촬상 소자나, 포토다이오드나 포토트랜지스터 등의 포토센서를 광반도체 소자(11)로서 채용하는 것이 가능하다. 발광 소자로서는, 발광 다이오드 또는 반도체 레이저 등을 광반도체 소자(11)로서 채용하는 것이 가능하다.
재배선(15)은, 광반도체 소자(11)의 회로부(21)와, 광반도체 소자(11)의 이면에 설치된 단자부(17)를 전기적으로 접속하는 도전 패턴이다. 여기서는, 광반도체 소자(11)의 측면부를 우회하여, 회로부(21)와 단자부(17)를 전기적으로 접속하고 있다. 재배선(15)의 재료로서는, Cu를 주재료로 하는 금속, Al을 주재료로 하는 금속 또는, Au, 도전 페이스트 등의 합금으로 이루어진다. 또한, 재배선(15)은, 그 표면이 절연층으로 피복되어 있어서, 광반도체 소자(11)와의 절연이 행해진다.
광반도체 소자(11)의 측면부는 경사면으로 이루어져 있고, 구체적으로 설명하면, 회로부(21)가 형성된 광반도체 소자(11)의 주면과 측면부와의 각도 α가 예각에 이루어져 있다. 이것이, 광반도체 소자(11)의 측면부에의 재배선(15)의 형성을 쉽게 하고 있는데, 이 상세한 내용에 관해서는 제조 방법의 설명에서 후술한다.
밀봉 수지(16)는, 광반도체 소자(11) 및 피복층(12)의 측면부를 피복하고 있다. 또한, 광반도체 소자(11)의 이면도 밀봉 수지(16)에 의해 피복되고, 소정의 개소의 밀봉 수지(16)로부터 노출된 단자부(17)에 범프 전극(18)이 형성되어 있다. 이 때문에, 광반도체 소자(11)의 수광 또는 발광을 행하는 광반도체 장치(10A)의 표면에는 피복층(12)이 노출되고, 다른 면은 밀봉 수지(16)로 이루어진다. 또한, 밀봉 수지(16)는, 기계적 강도의 향상 및 내습성의 향상을 위해, 무기(無機) 필러가 혼입된 차광성의 것을 채용하는 것이 가능하다. 무기 필러로서는, 예를 들면, 알루미늄 화합물, 칼슘 화합물, 칼륨 화합물, 마그네슘 화합물, 및, 규소 화합물을 채용하는 것이 가능하다. 또한, 밀봉 수지(16)에 이용하는 수지로서는, 열가소성 수지 또는 열경화성 수지의 양방을 전반적으로 채용하는 것이 가능하다. 본 발명에 적용 가능한 열가소성 수지로서는, 예를 들면, ABS 수지, 폴리프로필렌, 폴리에틸렌, 폴리스틸렌, 아크릴, 폴리에틸렌텔레프탈레이트, 폴리페닐렌에테르, 나일론, 폴리아미드, 폴리카보네이트, 폴리아세탈, 폴리브틸렌텔레프탈레이트, 폴리페닐렌설파이드, 폴리에테르에테르케톤, 액정 폴리머, 불소 수지, 우레탄 수지 및 탄성 중합체를 들 수 있다. 또한, 본 발명에 적용 가능한 열경화성 수지로서는, 예를 들면, 요소, 페놀, 멜라민, 푸란, 알키드, 불포화폴리에스테르, 디알릴프탈레이트, 에폭시, 규소 수지 및 폴리우레탄을 예로 들 수 있다.
접착 수지(13)는, 에폭시 수지 등으로 이루어지고, 피복층(12)과 광반도체 소자(11)를 접착시키는 기능을 갖는다. 또한, 광반도체 소자(11)가 발광 또는 수광하는 광을 투과시키기 위해, 접착 수지(13)는 피복층(12)과 동등 정도의 투명성을 갖는다. 또한, 접착 수지(13)로서, 접착 테이프를 채용하는 것도 가능하다. 또한, 주변부에만 접착 수지를 형성하여, 중공(中空) 구조를 구성하는 것도 가능하다.
절연층(14)은, 광반도체 소자(11)의 회로부(21)가 형성되어 있지 않은 면을 피복하는 기능을 갖고, 그 상면에는 재배선(15)이 연장하여 단자부(17)가 형성되어 있다. 절연층(14)의 재료로서는, 절연성을 갖는 수지 등을 전반적으로 채용하는 것이 가능하고, 피복층(12)과 같이 유리나 아크릴 수지를 채용하는 것도 가능하다.
단자부(17)는, 절연층(14)을 관통하여 광반도체 소자(11)의 이면까지 연장하는 재배선(15)과 외부를 전기적으로 접속하는 기능을 갖는다. 단자부(17)의 한쪽은 재배선(15)에 접속하고, 다른 쪽은 밀봉 수지(16)로부터 노출되어 있다. 또한, 단자부(17)는 도전 부재로 이루어지고, 재배선(15)과 마찬가지의 재료를 채용하는 것이 가능하다. 단자부(17)가 노출되는 밀봉 수지(16)의 외면과 단자부(17)의 노출면은, 동일한 면에 위치하고 있다. 땜납의 납재로 이루어지는 범프 전극(18)은, 노출된 단자부(17)에 부착된다.
도 1의 (b)를 참조하여, 다른 형태의 광반도체 장치(10B)의 구성을 설명한다. 도 1의 (b)에 도시하는 광반도체 장치(10B)의 기본적인 구성은 상술한 광반도체 장치(10A)와 마찬가지이고, 상위점은, 재배선(15)의 이면으로의 연장 구성에 있다. 이 상위점을 중심으로, 광반도체 장치(10B)의 구성을 이하에 설명한다.
재배선(15)은, 광반도체 소자(11)의 표면에 형성된 회로부(21)와 전기적으로 접속되고 있고, 여기서는 광반도체 소자(11)의 표면에만 연장하고 있다. 재배선(15)이 형성된 개소의 광반도체 소자(11)에는, 소자를 관통시키는 관통 전극으로서의 비아홀(via hole)이 형성되고, 도전재가 그 비아홀에 충전됨으로써 포스트(19)가 형성되어 있다.
포스트(19)는, 광반도체 소자(11) 및 절연층(14)을 관통하여, 한쪽이 재배선(15)과 전기적으로 접속하고 있다. 그리고 포스트(19)의 다른 쪽은 단자부(17)가 되어 밀봉 수지(16)로부터 외부에 노출되어 있다. 단자부(17)의 노출면에는, 범프 전극(18)이 형성되어 있다. 즉, 포스트(19)를 통하여 재배선(15)과 범프 전극(18)이 전기적으로 접속되어 있기 때문에, 최단의 거리로 양자를 접속하는 것이 가능하다. 또한, 포스트(19)는, 그 표면이 절연층으로 피복되어 있어서, 광반도체 소자(11)와의 절연이 행해진다.
본 발명의 특징은, 광반도체 소자(11) 및 피복층(12)의 측면이 밀봉 수지(16)에 의해 피복되는 것에 있다. 구체적으로 설명하면, 광반도체 소자(11)의 표면에 피복층(12)이 접착되고, 밀봉 수지(16)는 양자의 측면을 피복하고 있다. 또한 광반도체 소자(11)와 피복층(12)과의 경계부도 밀봉 수지(16)에 의해 피복되어 있다. 따라서, 광반도체 소자(11)와 피복층(12)과의 경계부에서 내부에 수분 등이 침입하는 것을 방지하는 것이 가능하다.
또한, 밀봉 수지(16)는, 광반도체 소자(11)의 이면도 포함하여 전체를 밀봉하고 있다. 따라서, 외부에 노출되는 피복층(12) 및 단자부(17)를 제외한 다른 요소는, 밀봉 수지(16)에 의해 피복되어 있기 때문에, 광반도체 장치(10) 전체의 내습성 등을 더 향상시킬 수 있다.
또한, 도 1의 (a)에 도시한 바와 같이, 재배선(15)이 광반도체 소자(11)의 측면을 우회하여 단자부(17)에 접속하는 경우, 광반도체 소자(11)의 측면부에 형성되는 재배선(15)이 밀봉 수지(16)에 의해 보호되기 때문에, 재배선(15)의 단선을 방지하는 것이 가능하다.
다음으로 도 2 내지 도 7을 참조하여, 광반도체 장치(10)의 제조 방법을 설명한다. 본 발명에 따른 광반도체 장치(10)의 제조 방법은, 수광 소자 또는 발광 소자를 포함하는 복수개의 회로부(21)가 표면에 형성된 웨이퍼(20)를 마련하는 공정과, 웨이퍼(20)의 이면으로부터 웨이퍼(20)가 분리되도록 분리홈(24)을 형성하여 개개의 광반도체 소자(11)로 분리하는 공정과, 광반도체 소자(11)의 이면에 회로부(21)와 전기적으로 접속된 단자부(17)를 설치하는 공정과, 적어도 분리홈(24)에 충전되도록 밀봉 수지(16)를 형성하는 공정과, 분리홈(24)을 따른 개개의 광반도체 장치(10)로 분리하는 공정을 갖는다. 이들 각 공정을 이하에 설명한다.
우선 도 2 내지 도 5를 참조하여, 도 1의 (a)에 도시한 광반도체 장치(10A)의 제조 방법을 설명한다.
우선 도 2를 참조하여, 수광 소자 또는 발광 소자를 포함하는 복수의 회로부(21)가 표면에 형성된 웨이퍼(20)를 마련하고, 회로부(21)가 피복되도록 웨이퍼의 표면에 투명한 피복층(12)을 접착한다.
도 2의 (a)를 참조하여, 실리콘 등의 반도체로 이루어지는 웨이퍼(20)에는, 매트릭스 형상으로 다수개의 회로부(21)가 주지의 확산 공정 등에 의해 형성되어 있다. 각 회로부(21)에는 동일한 회로가 형성된다. 수광 소자 또는 발광 소자를 포함하는 회로가 형성되어 있다. 또한 각 회로부(21)는 재배선(15)과 전기적으로 접속되어 있다.
도 2의 (b)를 참조하여, 접착 수지(13)를 개재하여, 회로부(21)가 형성된 웨 이퍼(20)의 면에 피복층(12)을 접착한다. 피복층(12)으로서는 투명한 유리 또는 아크릴 수지 등을 채용하는 것이 가능하다. 또한, 접착 수지(13)로서는 투명한 에폭시 수지 등을 채용하는 것이 가능하다. 또한, 피복층의 표면에는, 시트(22)가 부착된다. 이 시트(22)에 의해, 후의 공정에서 피복층(12)에 손상이 가해지는 것을 방지하는 것이 가능하다. 또한, 최후의 공정까지 각 광반도체 장치(10)가 조각조각으로 되어 버리는 것을 방지하는 것도 가능하다. 또한, 웨이퍼(20)의 이면을 그라인더 등의 연마 또는 에칭에 의해, 웨이퍼(20)의 박형화를 행해도 된다.
다음으로, 도 3을 참조하여, 웨이퍼(20)의 이면으로부터 웨이퍼(20)가 분리되도록 분리홈(24)을 형성하여 개개의 광반도체 소자(11)로 분리한다.
도 3의 (a)를 참조하여, 각 회로부(21)의 경계선의 다이싱 라인(22A)을 따라서, 다이싱 블레이드(23)를 이용하여 다이싱을 행한다.
도 3의 (b)를 참조하여, 다이싱이 행하여진 후의 단면에 관하여 설명한다. 다이싱의 깊이는, 적어도 웨이퍼(20)를 분할하여 각 광반도체 소자(11)로 할 정도 이상의 깊이로 설정된다. 여기서는, 웨이퍼(20) 및 피복층(12)의 양자가 분할되도록 다이싱되어 있다. 또한, 접착 수지(13) 및 재배선(15)도, 다이싱 라인(22A)의 개소에 대응하는 부분은 다이싱된다. 광반도체 소자(11) 및 피복층(12)의 측면은 경사면으로 형성되어 있다. 광반도체 소자(11)의 측면이 경사면으로 이루어지는 것에 의해, 후의 공정에 있어서, 재배선(15)의 광반도체 소자(11)의 측면부에의 형성이 용이하게 된다. 또한, 시트(22)가 부분적으로 절제될 정도까지 다이싱하여도 된다. 각 피복층(12) 및 광반도체 소자(11)가 분할되더라도, 각 피복층(12)이 1개의 시트(22)에 접착되어 있기 때문에, 최후의 공정까지 각 장치가 조각조각으로 되지 않는 장점을 갖는다.
또한 절연층(14)에 의해, 광반도체 소자(11)의 이면이 보호되어 있다. 절연층(14)을 전면적으로 형성한 후에, 다른 부재와 동시에 다이싱을 행하여도 된다. 또한, 다이싱을 행한 후에, 절연층(14)의 형성을 행하여도 된다.
다음으로 도 4를 참조하여, 광반도체 소자(11)의 이면에 회로부(21)와 전기적으로 접속된 단자부(17)를 설치한다.
도 4의 (a)를 참조하여, 재배선(15)을 절연층(14)의 표면까지 연장시킨다. 재배선(15)의 재료로서는, Al, Ag, Au, Pt, Pd 또는 도전 페이스트 등이고, 증착, 스퍼터링, CVD 등의 저진공, 또는 고진공 하의 피착, 전계 도금, 무전계 도금 또는 소결 등에 의해 피복된다. 여기서, 광반도체 소자(11)의 측면부가 경사면으로 이루어져 있고, 이것에 의해, 상기한 방법에 의한 재배선(15)의 형성이 용이하게 된다. 특히 스퍼터링에 의해 재배선(15)의 형성을 행하는 경우에는, 광반도체 소자(11)의 측면이 경사면인 것에 의해, 재료의 피착을 보다 확실하게 행할 수 있다.
도 4의 (b)를 참조하여, 재배선(15)과 전기적으로 접속된 단자부(17)를 형성한다. 예를 들면, 땜납볼을 전사법을 이용하여 배치하는 것에 의해, 단자부(17)의 형성을 행할 수 있다.
다음으로, 도 5를 참조하여, 적어도 분리홈(24)에 충전되도록 밀봉 수지(16)를 형성하여, 분리홈(24)을 따른 개개의 광반도체 장치(10)로 분리한다.
도 5의 (a)를 참조하여, 분리홈(24)에 충전되어 단자부(17)가 피복되도록 밀 봉 수지(16)를 형성한다. 여기서는, 웨이퍼(20)의 전면을 커버하도록 밀봉 수지(16)가 형성되어 있다. 밀봉 수지(16)의 형성으로서는, 금형을 이용한 밀봉 방법이나 캐스팅법 또는 진공 인쇄 등에 의해 행할 수 있다.
도 5의 (b)를 참조하여, 밀봉 수지(16)로부터 단자부(17)를 노출시킨다. 이 공정은, 밀봉 수지(16)를 연마 장치에서 연마하는 것에 의해 행하는 것이 가능하다. 따라서, 밀봉 수지(16)로 이루어지는 상면은 평탄면으로 형성되고, 이 면으로부터 단자부(17)가 노출되는 구조가 된다. 그리고, 노출된 단자부(17)에는, 땜납 등으로 이루어지는 범프 전극(18)이 형성된다. 또한, 노출된 단자부(17)에, 도금을 실시하여도 되고, 볼형의 전극을 형성해도 된다.
마지막으로, 도 5의 (c)를 참조하여, 분리홈(24)을 따라서 다이싱을 행함으로써, 각 반도체 장치로 분리한다. 여기서의 다이싱에서는, 밀봉 수지(16)만을 절단하기 때문에, 다이싱 블레이드의 마모를 억제한 공정을 실현할 수 있다. 이 후에, 테스트를 행하는 공정이나 시트(22)로부터의 박리를 행하면, 예를 들면 도 1의 (a)에 도시한 바와 같은 광반도체 장치(10A)가 완성된다.
또한, 도 1의 (b)에 도시한 바와 같은 광반도체 장치(10B)를 제조하는 경우에는, 상기한 재배선(15)을 광반도체 소자(11)의 이면으로 연장시키는 공정에 대신하여, 광반도체 소자(11)에 비아홀을 형성하고 포스트(19)를 형성하는 공정이 더해진다. 다른 공정에 관해서는, 상술한 공정과 동일하다.
상기 설명에서는, 본 발명에 이러한 광반도체 장치 및 그 제조 방법에 대하여 설명을 행하였지만, 본 발명의 요지를 일탈하지 않는 범위에서, 여러 가지의 변 경이 가능하다.
예를 들면, 도 6을 참조하여, 웨이퍼(20)를 분리하는 공정에 있어서, 피복층(12)이 분리되지 않는 정도로 분리홈(24)을 형성하는 것도 가능하다. 도 6의 (a)는, 다이싱을 행하여 광반도체 소자(11)의 분리를 행하는 공정을 도시한다. 도 6의 (b)는, 재배선(15)을 광반도체 소자(11)의 이면까지 연장시켜서 단자부(17)를 설치하는 공정을 도시한다. 도 6의 (c)는, 수지 밀봉을 행한 후에 단자부(17)를 노출시키고 범프 전극(18)을 형성한 상태를 도시한다. 도 6의 (d)는, 분리홈(24)의 개소에서 밀봉 수지(16) 및 피복층(12)을 다이싱하여 개개의 광반도체 장치(10)로 분리하는 상태를 도시한다.
본 발명에서는, 이하에 도시한 바와 같은 효과를 발휘하는 것이 가능하다.
본 발명의 광반도체 장치에서는, 밀봉 수지(16)에 의해, 피복층(12) 및 광반도체 소자(11)의 측면은 보호되고 있기 때문에, 내습성이나 내열성 및 기계적 강도를 향상시킨 광반도체 장치(10)를 제공하는 것이 가능하다. 또한, 광반도체 소자(11)의 측면으로 연장하는 재배선(15)은 밀봉 수지(16)에 의해 보호되어 있기 때문에, 재배선(15)의 단선을 방지한 구성으로 하는 것이 가능하다.
본 발명의 광반도체 장치의 제조 방법에서는, 피복층(12)도 포함시켜 웨이퍼(20)를 시트(22)에 부착하고 나서 다이싱 등의 공정을 행하기 때문에, 각 광반도체 장치(10)는, 최후의 공정까지 조각조각으로 되지 않는 장점을 갖는다. 또한, 각 광반도체 장치(10)를 분할하는 최후의 다이싱의 공정에서는, 다이싱 블레이드에 의해 밀봉 수지(16)만을 다이싱하기 때문에, 다이싱 블레이드의 마모를 억제하는 것이 가능하다. 또한, 피복층(12)의 표면은, 시트(22)에 의해 피복되어 있기 때문에, 피복층(12)의 표면에 손상이 가해지는 것을 방지하는 것이 가능하다. 또한, 1매의 시트(22)를, 보호 시트 및 다이싱 시트로서 공용하는 것이 가능하다.

Claims (20)

  1. 수광 소자 또는 발광 소자를 포함하는 회로부가 표면에 형성된 광반도체 소자와,
    상기 광반도체 소자의 이면에 설치되고 또한 상기 회로부와 전기적으로 접속된 단자부와,
    상기 광반도체 소자의 표면을 피복하고 또한 투명한 재료로 이루어지는 피복층과,
    상기 광반도체 소자의 측면을 피복하는 밀봉 수지를 갖는 것을 특징으로 하는 광반도체 장치.
  2. 제1항에 있어서,
    상기 밀봉 수지에 의해 상기 광반도체 소자의 이면은 피복되고, 상기 단자부는 상기 밀봉 수지로부터 노출되는 것을 특징으로 하는 광반도체 장치.
  3. 제1항에 있어서,
    상기 광반도체 소자의 이면은 절연층으로 피복되고, 상기 절연층의 이면에 상기 단자부가 형성되는 것을 특징으로 하는 광반도체 장치.
  4. 제1항에 있어서,
    상기 광반도체 소자의 상기 회로부와 상기 단자부는, 상기 광반도체 소자에 설치된 관통 전극에 의해 전기적으로 접속되는 것을 특징으로 하는 광반도체 장치.
  5. 제1항에 있어서,
    상기 광반도체 소자의 상기 회로부와 상기 단자부는, 상기 광반도체 소자의 측면부를 연장하는 재배선을 통하여 접속되고, 상기 재배선은 상기 밀봉 수지에 의해 피복되는 것을 특징으로 하는 광반도체 장치.
  6. 제1항에 있어서,
    상기 단자부의 이면에는 범프 전극이 형성되는 것을 특징으로 하는 광반도체 장치.
  7. 제1항에 있어서,
    상기 광반도체 소자의 측면은, 경사면으로 형성되는 것을 특징으로 하는 광반도체 장치.
  8. 제1항에 있어서,
    밀봉 수지에 의해, 상기 피복층의 측면이 피복되는 것을 특징으로 하는 광반도체 장치.
  9. 수광 소자 또는 발광 소자를 포함하는 복수개의 회로부가 표면에 형성된 웨이퍼를 마련하는 공정과,
    상기 웨이퍼의 이면으로부터 상기 웨이퍼가 분리되도록 분리홈을 형성하여 개개의 광반도체 소자로 분리하는 공정과,
    상기 광반도체 소자의 이면에 상기 회로부와 전기적으로 접속된 단자부를 설치하는 공정과,
    적어도 상기 분리홈에 충전되도록 밀봉 수지를 형성하는 공정과,
    상기 분리홈을 따른 개개의 광반도체 장치로 분리하는 공정
    을 포함하는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 피복층을 하향으로 하여 상기 웨이퍼를 시트에 부착하고나서, 상기 분리홈을 형성하는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  11. 제9항에 있어서,
    상기 웨이퍼 및 상기 피복층의 양방이 분리되도록 상기 분리홈이 형성되고, 상기 분리홈에 충전된 상기 밀봉 수지에 의해 상기 광반도체 소자 및 상기 피복층의 측면이 피복되는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  12. 제9항에 있어서,
    상기 피복층이 부분적으로 분리되도록 상기 분리홈이 형성되고, 상기 분리홈에 충전된 상기 밀봉 수지에 의해 상기 광반도체 소자의 측면 및 상기 피복층의 부분적인 측면이 피복되는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  13. 제9항에 있어서,
    상기 광반도체 소자의 회로부와 상기 단자부는, 상기 광반도체 소자에 설치된 관통 전극에 의해 전기적으로 접속되는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  14. 제9항에 있어서,
    상기 광반도체 소자의 회로부와 상기 단자부는, 상기 광반도체 소자의 측면부를 연장하는 재배선을 통하여 접속되고, 상기 재배선은 상기 밀봉 수지에 의해 피복되는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    경사면으로 형성된 상기 측면부에, 상기 재배선이 형성되는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  16. 제9항에 있어서,
    상기 단자부 및 상기 웨이퍼의 이면이 피복되도록 상기 밀봉 수지가 형성되고, 상기 밀봉 수지를 연마함으로써 상기 단자부를 노출시키는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  17. 제9항에 있어서,
    상기 회로부가 피복되도록 상기 웨이퍼의 표면에 투명한 피복층을 접착하는 공정을 포함하는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  18. 수광 소자 또는 발광 소자를 포함하는 회로부가 표면에 형성된 광반도체 소자와,
    상기 광반도체 소자의 표면을 피복하고, 또한 투명한 재료로 이루어지는 피복층과,
    상기 광반도체 소자의 이면에 형성되고, 또한 상기 회로부와 전기적으로 접속된 단자부와,
    상기 광반도체 소자를 관통하는 관통공의 내부에 형성된 도전 재료를 가지는 광반도체 장치에 있어서,
    상기 광반도체 소자와 상기 피복층의 사이에 중공부가 형성되는 것을 특징으로 하는 광반도체 장치.
  19. 제18항에 있어서,
    상기 광반도체 소자와 상기 피복층은 접착 수지를 통해 접착되고,
    상기 접착 수지는 상기 광반도체 소자와 상기 피복층의 사이의 주변부에 형성되고,
    상기 접착 수지가 형성되지 않은 부분이 상기 중공부가 되는 것을 특징으로 하는 광반도체 장치.
  20. 제18항에 있어서,
    상기 광반도체 소자의 측면을 피복하는 봉지 수지를 가지는 것을 특징으로 하는 광반도체 장치.
KR1020040020031A 2003-06-05 2004-03-24 광반도체 장치 및 그 제조 방법 KR100651105B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003160893A JP2004363380A (ja) 2003-06-05 2003-06-05 光半導体装置およびその製造方法
JPJP-P-2003-00160893 2003-06-05

Publications (2)

Publication Number Publication Date
KR20040105560A KR20040105560A (ko) 2004-12-16
KR100651105B1 true KR100651105B1 (ko) 2006-11-29

Family

ID=33487495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040020031A KR100651105B1 (ko) 2003-06-05 2004-03-24 광반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US20040245530A1 (ko)
JP (1) JP2004363380A (ko)
KR (1) KR100651105B1 (ko)
CN (1) CN100397664C (ko)
TW (1) TWI235622B (ko)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000461B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic element and manufacturing method thereof
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
JP4381274B2 (ja) * 2004-10-04 2009-12-09 シャープ株式会社 半導体装置およびその製造方法
CN100517738C (zh) * 2005-07-15 2009-07-22 鸿富锦精密工业（深圳）有限公司 影像感测芯片的封装结构
US7419853B2 (en) * 2005-08-11 2008-09-02 Hymite A/S Method of fabrication for chip scale package for a micro component
KR20080049807A (ko) * 2005-10-03 2008-06-04 로무 가부시키가이샤 반도체 장치
KR100820913B1 (ko) * 2006-08-18 2008-04-10 최현규 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
JP4951989B2 (ja) 2006-02-09 2012-06-13 富士通セミコンダクター株式会社 半導体装置
TW200737506A (en) 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
JP5486759B2 (ja) * 2006-04-14 2014-05-07 日亜化学工業株式会社 半導体発光素子の製造方法
JP4970845B2 (ja) * 2006-05-16 2012-07-11 ルネサスエレクトロニクス株式会社 固体撮像装置
WO2008018524A1 (en) 2006-08-11 2008-02-14 Sanyo Electric Co., Ltd. Semiconductor device and its manufacturing method
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9196799B2 (en) 2007-01-22 2015-11-24 Cree, Inc. LED chips having fluorescent substrates with microholes and methods for fabricating
US8232564B2 (en) 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP4958273B2 (ja) * 2007-01-23 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 発光装置及びその製造方法
US7675131B2 (en) * 2007-04-05 2010-03-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
KR100891529B1 (ko) * 2007-07-27 2009-04-03 주식회사 하이닉스반도체 반도체 패키지, 이의 제조 방법
KR101358751B1 (ko) 2007-10-16 2014-02-07 삼성전자주식회사 반도체 패키지
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8167674B2 (en) * 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP5317712B2 (ja) 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8138027B2 (en) 2008-03-07 2012-03-20 Stats Chippac, Ltd. Optical semiconductor device having pre-molded leadframe with window and method therefor
DE102008064956B3 (de) 2008-07-29 2023-08-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102008035255B4 (de) * 2008-07-29 2021-10-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP2010073841A (ja) * 2008-09-18 2010-04-02 Sony Corp 光学パッケージ素子、表示装置、および電子機器
JP5324890B2 (ja) 2008-11-11 2013-10-23 ラピスセミコンダクタ株式会社 カメラモジュールおよびその製造方法
US8563963B2 (en) * 2009-02-06 2013-10-22 Evergrand Holdings Limited Light-emitting diode die packages and methods for producing same
JP5318634B2 (ja) * 2009-03-30 2013-10-16 ラピスセミコンダクタ株式会社 チップサイズパッケージ状の半導体チップ及び製造方法
CN101859847B (zh) * 2009-04-13 2012-03-07 奇力光电科技股份有限公司 发光二极管及其制造方法
JP5475363B2 (ja) * 2009-08-07 2014-04-16 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
KR101037369B1 (ko) * 2009-08-19 2011-05-26 이익주 형광액이 도포된 led 칩의 제조방법 및 이에 의해 제조된 led 칩
WO2011093454A1 (ja) * 2010-01-29 2011-08-04 シチズン電子株式会社 発光装置の製造方法及び発光装置
JP5101645B2 (ja) * 2010-02-24 2012-12-19 株式会社東芝 半導体発光装置
JP5202559B2 (ja) 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法
DE102010011400A1 (de) * 2010-03-15 2011-09-15 Ses Services Gmbh LED-Baugruppe mit Kunststoff-Sekundäroptik
DE102010012039A1 (de) * 2010-03-19 2011-09-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102010013317B4 (de) * 2010-03-30 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauteil, Gehäuse hierfür und Verfahren zur Herstellung des optoelektronischen Bauteils
US9039216B2 (en) * 2010-04-01 2015-05-26 Lg Innotek Co., Ltd. Light emitting device package and light unit having the same
JP4875185B2 (ja) * 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
US8552517B1 (en) * 2010-09-14 2013-10-08 Amkor Technology, Inc. Conductive paste and mold for electrical connection of photovoltaic die to substrate
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP6135213B2 (ja) 2012-04-18 2017-05-31 日亜化学工業株式会社 半導体発光素子
TWI659648B (zh) * 2013-03-25 2019-05-11 新力股份有限公司 Solid-state imaging device and camera module, and electronic device
CN111509112B (zh) 2013-07-08 2024-04-02 亮锐控股有限公司 波长转换的半导体发光器件
JP6361374B2 (ja) * 2014-08-25 2018-07-25 日亜化学工業株式会社 発光装置及びその製造方法
KR102345751B1 (ko) * 2015-01-05 2022-01-03 삼성전자주식회사 반도체 발광소자 패키지 및 그 제조 방법
JP5997327B2 (ja) * 2015-07-23 2016-09-28 京セラ株式会社 弾性波装置および回路基板
JP2017183635A (ja) 2016-03-31 2017-10-05 ソニー株式会社 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
JP6500885B2 (ja) * 2016-12-20 2019-04-17 日亜化学工業株式会社 発光装置の製造方法
JP2018129341A (ja) * 2017-02-06 2018-08-16 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018129343A (ja) * 2017-02-06 2018-08-16 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018129370A (ja) * 2017-02-07 2018-08-16 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018186169A (ja) * 2017-04-25 2018-11-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018186168A (ja) * 2017-04-25 2018-11-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
CN108321215A (zh) * 2018-03-07 2018-07-24 苏州晶方半导体科技股份有限公司 光学指纹识别芯片的封装结构及其制作方法
JP6609674B1 (ja) * 2018-07-11 2019-11-20 浜松ホトニクス株式会社 光検出装置及び光検出装置の製造方法
WO2020105119A1 (ja) * 2018-11-20 2020-05-28 オリンパス株式会社 内視鏡用撮像装置、および内視鏡

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2626408B1 (fr) * 1988-01-22 1990-05-11 Thomson Csf Capteur d'image a faible encombrement
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
JPH0823085A (ja) * 1994-07-08 1996-01-23 Matsushita Electron Corp 固体撮像装置
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
WO1997010672A1 (en) * 1995-09-11 1997-03-20 Gatan, Inc. Optically coupled large-format solid state imaging device
JP2000173766A (ja) * 1998-09-30 2000-06-23 Sanyo Electric Co Ltd 表示装置
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
JP4234269B2 (ja) * 1999-07-16 2009-03-04 浜松ホトニクス株式会社 半導体装置及びその製造方法
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6833668B1 (en) * 1999-09-29 2004-12-21 Sanyo Electric Co., Ltd. Electroluminescence display device having a desiccant
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2001339151A (ja) 2000-05-26 2001-12-07 Nec Corp バンプによる電子部品の実装方法
US6503780B1 (en) * 2000-07-05 2003-01-07 Amkor Technology, Inc. Wafer scale image sensor package fabrication method
US6414316B1 (en) * 2000-11-30 2002-07-02 Fyodor I. Maydanich Protective cover and attachment method for moisture sensitive devices
MY131962A (en) 2001-01-24 2007-09-28 Nichia Corp Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
JP2003124392A (ja) * 2001-10-15 2003-04-25 Sony Corp 半導体装置及びその製造方法
JP2003158301A (ja) * 2001-11-22 2003-05-30 Citizen Electronics Co Ltd 発光ダイオード

Also Published As

Publication number Publication date
TW200428914A (en) 2004-12-16
KR20040105560A (ko) 2004-12-16
US20040245530A1 (en) 2004-12-09
CN100397664C (zh) 2008-06-25
US20070034995A1 (en) 2007-02-15
TWI235622B (en) 2005-07-01
US7728438B2 (en) 2010-06-01
CN1574403A (zh) 2005-02-02
JP2004363380A (ja) 2004-12-24

Similar Documents

Publication Publication Date Title
KR100651105B1 (ko) 광반도체 장치 및 그 제조 방법
US10446504B2 (en) Chip package and method for forming the same
US9484385B2 (en) Method for fabricating an image sensor package
US10008533B2 (en) Semiconductor package
KR100773843B1 (ko) 반도체 장치 및 그 제조 방법
KR100755165B1 (ko) 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법
US8860217B1 (en) Electronic device package
US8502393B2 (en) Chip package and method for forming the same
US10157875B2 (en) Chip package and method for forming the same
KR101420934B1 (ko) Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
US20090039527A1 (en) Sensor-type package and method for fabricating the same
US20070069232A1 (en) Semiconductor device with a resin-sealed optical semiconductor element
US20060043514A1 (en) Semiconductor device with simplified constitution
TW200835318A (en) Image sensor module and the method of the same
KR20060115720A (ko) 반도체 패키지 및 그 제조 방법
TW200837902A (en) Image sensor module having build-in package cavity and the method of the same
US10566369B2 (en) Image sensor with processor package
JP2006191126A (ja) 半導体装置の製造方法
US10727260B2 (en) Image sensor packaging method, image sensor package and lens module
US20200161356A1 (en) Camera assembly and packaging method, lens module and electronic device
US20090014827A1 (en) Image sensor module at wafer level, method of manufacturing the same, and camera module
US9219091B2 (en) Low profile sensor module and method of making same
CN111009542B (zh) 一种封装方法及封装结构
KR100526191B1 (ko) 고체 촬상용 반도체 장치
KR100747610B1 (ko) 이미지 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee