KR100639691B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR100639691B1
KR100639691B1 KR1020050049181A KR20050049181A KR100639691B1 KR 100639691 B1 KR100639691 B1 KR 100639691B1 KR 1020050049181 A KR1020050049181 A KR 1020050049181A KR 20050049181 A KR20050049181 A KR 20050049181A KR 100639691 B1 KR100639691 B1 KR 100639691B1
Authority
KR
South Korea
Prior art keywords
precharge
data
current
write
pixel
Prior art date
Application number
KR1020050049181A
Other languages
English (en)
Other versions
KR20060048306A (ko
Inventor
유이치 도비타
마사후미 아가리
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20060048306A publication Critical patent/KR20060048306A/ko
Application granted granted Critical
Publication of KR100639691B1 publication Critical patent/KR100639691B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage

Abstract

일렬로 정렬하는 화소(PX1-PX3)에 대하여, 복수의 데이터 선(DL1O, DL1E)을 마련하고, 한쪽을 소정 전압(VP)에 프리챠지(precharge)하고, 다른쪽 측을 통해 선택 화소에 기록전류 또는 블랙 데이터에 대응하는 전압을 공급한다. 이들의 데이터 선에는, 다른 행의 화소가 소정의 시퀸스로 접속된다. 기록시간에 대한 마진을 손상시키지 않고 완전한 블랙 데이터 신호를 기록하는 할 수 있는 표시장치를 제공한다.
기록시간, 블랙 데이터, 프리챠지 회로, 발광소자

Description

표시장치{DISPLAY DEVICE}
도 1은 본 발명에 따른 표시장치에 있어서 이용되는 화소의 구성을 개략적으로 도시하는 도면,
도 2는 도 1에 도시하는 화소의 데이터 기록 시의 상태를 개략적으로 도시하는 도면,
도 3은 도 1에 도시하는 화소의 표시 상태의 내부상태를 개략적으로 도시하는 도면,
도 4는 본 발명에 따른 표시장치의 기록전류와 내부기록 전압의 대응관계를 개략적으로 도시하는 도면,
도 5는 본 발명의 실시예 1에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면,
도 6은 도 5에 도시하는 표시장치의 동작을 도시하는 타이밍 도면,
도 7은 본 발명의 실시예 1에 있어서의 기록전류 공급 시의 관계를 개략적으로 도시하는 도면,
도 8은 도 7에 도시하는 게이트 전압vg의 최소 기록 전류기록 시의 변화를 도시하는 도면,
도 9는 본 발명의 실시예 1에 따른 표시장치의 전체의 구성을 개략적으로 도시하는 도면,
도 10은 본 발명의 실시예 2에 따른 표시장치의 데이터 기록 시의 동작을 도시하는 타이밍 도면,
도 11은 본 발명의 실시예 2에 있어서의 표시장치의 1기록 사이클 시의 데이터 선의 전압변화를 개략적으로 도시하는 도면,
도 12는 본 발명의 실시예 2에 있어서의 표시장치의 제어신호를 발생하는 부분의 구성을 개략적으로 도시하는 도면,
도 13은 도 12에 도시하는 제어신호 발생부의 동작을 도시하는 타이밍 도면,
도 14는 본 발명의 실시예 3에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면,
도 15는 도 14에 도시하는 표시장치의 한 화소의 1기록 사이클 시의 데이터 선의 전압변화를 개략적으로 도시하는 도면,
도 16은 도 14에 도시하는 표시장치의 동작을 도시하는 타이밍 도면,
도 17은 본 발명의 실시예 3에 따른 표시장치 전체의 구성을 개략적으로 도시하는 도면,
도 18은 도 17에 도시하는 프리챠지 전류공급회로의 구성의 일 예를 도시하는 도면,
도 19는 도 17에 도시하는 프리챠지 전류전환회로의 구성의 일 예를 개략적으로 도시하는 도면,
도 20은 도 19에 도시하는 프리챠지 전류전환회로의 동작을 도시하는 타이밍 도면,
도 21은 본 발명의 실시예 4에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면,
도 22는 도 21에 도시하는 표시장치의 동작을 도시하는 타이밍 도면,
도 23은 본 발명의 실시예 4의 변경예의 구성을 개략적으로 도시하는 도면,
도 24는 도 23에 도시하는 표시장치의 동작을 도시하는 타이밍 도면,
도 25는 본 발명의 실시예 5에 따른 표시장치의 동작을 도시하는 타이밍 도면,
도 26은 본 발명의 실시예 6에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면,
도 27은 도 26에 도시하는 표시장치의 동작을 도시하는 타이밍 도면,
도 28은 발명의 실시예 7에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면,
도 29는 본 발명의 실시예 8에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면,
도 30은 본 발명의 실시예 8의 변경예의 구성을 개략적으로 도시하는 도면,
도 31은 본 발명의 실시예 9에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면,
도 32는 도 31에 도시하는 표시장치의 기록전류와 기록전압의 관계를 개략적 으로 도시하는 도면이다.
본 발명은 표시장치에 관한 것으로서, 특히, 화소로서 일렉트로 루미넷센스소자 (이하, EL소자와 칭함)를 이용하는 표시장치의 소비전력을 저감하기 위한 구성에 관한 것이다. 보다 특정적으로는, 본 발명은, 표시장치의 블랙 데이터의 기록을 기록시간에 대한 마진을 저하 시키지 않고 실현하는 구성에 관한 것이다.
EL소자는, 그 구동전류에 의해 발광강도가 결정된다. 이 구동전류량을 기록 데이터에 따라 변경 함에 따라, 화소의 휘도를 표시 화상에 따라 설정 할 수 있으며 계조표시가 가능해 진다.
이러한 EL소자를 이용하는 표시장치의 화질 개선을 위해, 화소수를 증대시킨 경우, 주사선수가 증대함에 따라 화소의 기록시간이 짧아지고, 또한 화소수의 증대에 의해 소비 전류가 증대한다.
선행문헌 1(일본국 특허공개2002-214645호 공보)은, 표시 패널의 각 화소 열에 대응하여 배치되는 데이터 선을 분할 구조로 하는 구성을 도시한다. 분할 데이터 선 각각 접속되는 화소의 수를 저감함에 따라 배선의 기생 용량을 저감하고, 데이터 선의 충방전에 필요한 전력을 저감한다. 또한 각 화소 열에 있어서, 다른 분할 데이터 선에 접속되는 화소로 동시에 데이터의 기록을 행함으로써, 화소기록시 간을 길게 하고, 기록 마진을 개선하는 것을 도모할 수 있다. 또한 각 화소 열에 있어서, 분할 데이터 선을, 화소의 양측에 배치 함으로써, 분할 데이터 선이 교차하는 부분을 없애고, 분할 데이터 선간의 용량결합을 없앰에 따라 분할 데이터 선의 기생 용량의 증대를 억제한다.
선행문헌 2(일본국 특개소62-054291호 공보)는, 화소 행 각각에 배치되는 게이트 선에 대하여, 2개의 게이트 선을 쌍으로 하고, 쌍을 이루는 게이트 선을 스위칭소자를 통해 단락하는 구성을 도시한다. 하나의 게이트 선 드라이버에 의해, 2개의 게이트 쌍을 구동한다. 이 선행문헌 2는, 게이트 선 구동회로를 저감하는 것으로, 회로구성요소 수를 저감하고, 이에 따라 소비 전류를 저감하도록 한다.
선행문헌 3(일본국 특허공개2003-043997호 공보)은, 유기EL소자의 정전류 구동방식에 있어서, 고속으로 유기EL소자를 원하는 발광 상태로 설정할 수 있도록 하는 구성을 도시한다. 이 선행문헌 3에 있어서는, 유기EL소자의 내부 기생용량을 프리챠지하는 프리챠지 전류원과, 데이터 기록 시, 이 유기EL소자에 정전류를 공급하는 데이터 기록 전류원이 배치되고 있다. 이 선행문헌 3에 도시되는 구성에 있어서는, 데이터 기록은, PWM(펄스폭 변조)방식을 따라서 행해지고 있으며, 이 유기EL소자의 내부 기생용량을 미리 프리챠지 함에 따라, 데이터 기록 시, 이 내부 기생용량의 충전 전압으로부터 원하는 휘도전압 레벨로 고속으로 구동하고, 유기EL소자의 휘도를 고속으로 안정화 시킬 수 있도록 한다.
선행문헌 4(일본국 특허공개2003-223140호 공보)는, PAM(펄스진폭변조)방식 또는 PWM방식으로 EL소자를 구동하는 장치에 있어서, 기록 데이터에 따라 EL소자를 프리챠지하는 회로를 배치하고, 이 프리챠지 후, 기록 데이터에 따라, 유기EL소자에 구동전압을 인가하는 구성을 도시한다. 이 선행문헌 4는, 유기EL소자의 발광 초기부터 원하는 휘도전압 레벨로 유지하여 휘도의 변화를 저감할 수 있도록 한다.
표시장치는, 전지 전원 등에 있어서 이용되는 경우에 특히 소비 전류를 저감할 수 있는 것이 요구되고 있다. 또한 화상의 콘트라스트의 관점에서는 블랙표시 상태에 있어서는 화소를 완전 비발광 상태로 설정하는 것이 바람직하다.
선행문헌 1에 도시되는 구성에 있어서는, 데이터 선이 분할구조가 되고 있으며, 분할 데이터 선 각각에 대하여 데이터 선 구동회로가 배치된다. 따라서, 데이터 선 구동회로의 수가 증대된다는 문제가 발생한다. 또한 동일한 열에 있어서, 다른 분할 데이터 선과 교차하는 다른 행의 게이트 선을 구동하여 데이터의 기록을 행하고 있고, 각각 따로 게이트 선 구동회로에서 게이트 선이 구동된다. 이 때문에, 병행하여 선택되는 게이트 선의 선택 타이밍을 정확하게 일치시키는 것이 곤란하고, 데이터 기록 마진이 저하될 가능성이 있다. 또한 완전 블랙표시 상태에 대해서는, 어떠한 검토도 행해지고 있지 않다.
선행문헌 2에 도시되는 구성에 있어서는, 게이트 선 쌍을 단락하여, 게이트 선 구동신호를 전달한다. 이 게이트 선 구동신호 전달 후, 각 게이트 선을 분리한다. 따라서, 각각 게이트 선 구동신호는, 게이트 선을 따로 따로 구동하는 경우에 비해 2배 주기로 활성화된다. 이 경우, 동시에 선택 상태로 구동된 게이트 선에 의해 2행의 화소가, 동시에 동일한 데이터 선에 접속된다. 따라서, 제 1 및 제 2게이트 선에 있어서, 동시에 동일한 데이터 선에 화소소자가 접속되어 데이터의 기록이 행해지고, 제 1 게이트 선의 화소에 대한 데이터 기록 완료후, 제 2게이트 선에 접속되는 화소에 대한 데이터의 기록이 행해진다. 이때, 제 2게이트 선은 부유 상태에 있기 때문에, 데이터 선을 기록 데이터에 따라 구동한 경우, 용량결합에 의해, 그 전위가 변동할 염려가 있으며, 정확한 데이터 기록을 보증 할 수 없게 될 문제가 생긴다. 또한 완전 블랙표시 상태에 대해서는 어떠한 검토도 행해지고 있지 않다.
선행문헌 3에 도시되는 구성에 있어서는, 유기EL소자의 내부 기생용량을 프리챠지 함으로써, 기록 마진을 확대할 수 있도록 한다. 그러나, 이 내부 기생용량의 프리챠지 전류에 대해서는, 프리챠지 제어신호 및 프리챠지 전류원 바이어스 신호에 의해 프리챠지 전류량을 조정하여 배터리(전원)의 최대 용량을 넘지 않도록 프리챠지 시간 및 전류량을 조절할 수 있는 것이 기재되고 있지만, 내부 기생용량의 프리챠지 전압 레벨에 대해서는 어떠한 검토도 행해지고 있지 않다. 또한 이 선행문헌 3에 있어서는, 유기EL소자에 있어서의 완전 블랙 데이터 표시 상태, 즉 제로 전류 구동상태를 실현하는 구성에 대해서는 어떠한 개시도 행해지고 있지 않다.
선행문헌 4에 도시되는 구성에 있어서는, 기록 데이터에 따른 레벨(전류/전압 레벨)의 프리챠지 신호를 유기EL소자에 인가하고 있다. 그러나, 이 선행문헌 4에 도시되는 구성에 있어서는, 단순히 유기EL소자의 내부 기생용량을, 기록 데이터 에 따른 프리챠지 레벨을 설정 할 필요가 있어, 회로구성이 복잡해 진다는 문제가 생긴다. 또한 이 선행문헌 4에 있어서는, 유기EL소자에 있어서는, 늘 데이터 기록 시, 전류가 흐르는 상태를 상정하고 있으며, 콘트라스트 개선 등을 위해 유기EL소자를 비발광 상태로 설정하는 상태의 문제에 대해서는 어떠한 고려도 되고 있지 않다.
그러므로, 본 발명의 목적은, EL소자를 완전 비발광 상태로 하는 완전한 블랙 데이터 기록을, 기록시간에 대한 마진을 저하시키지 않고 행할 수 있는 표시장치를 제공 하는 것이다.
본 발명의 다른 목적은, 기록에 필요로 하는 시간을 단축하여, 기록시간에 대한 마진을 크게 할 수 있는 표시장치를 제공하는 것이다.
본 발명의 제 1관점에 관한 표시장치는, 행렬 모양으로 배열되고, 각각이, 자체의 구동전류에 의해 발광 상태가 설정되는 발광소자를 포함하는 복수의 화소와, 동일 기록 사이클에 있어서 동일 열의 적어도 한 개의 제 1화소에 대하여 기록 데이터에 따라 기록을 행하는 기록회로와, 이 제 1화소로의 기록과 병행하여 제 1화소와 동일 열의 다른 행의 화소에 대하여 프리챠지를 행하는 프리챠지 회로를 구비한다.
본 발명의 제 2관점에 관한 표시장치는, 행렬 모양으로 배열되고, 각각이, 자체의 구동전류에 의해 발광 상태가 설정되는 발광소자를 포함하는 복수의 화소 와, 각 화소 열에 대응하여 일렬 당 적어도 한 쌍의 비율로 배치되는 복수의 데이터 선과, 각 화소 열에 대응하여 각 열 당 적어도 한 쌍의 비율로 배치되고, 각각이, 대응하는 데이터 선에 프리챠지 전압을 공급하는 복수의 프리챠지 회로와, 각 화소 열에 대응하여 일렬 당 적어도 하나의 비율로 배치되고, 각각이, 활성화 시, 대응하는 열에 기록 데이터에 따른 크기의 전류를 공급하는 복수의 표시 데이터 기록 전류공급회로와, 각 데이터 선에 대응하여 배치되고, 각각이, 활성화 시, 대응하는 데이터 선에 선택 화소의 발광소자의 전류구동을 정지시키는 상태로 설정하는 전위를 전달하는 블랙 데이터 기록회로를 구비한다.
[실시예 1]
도 1은, 본 발명에 따른 표시장치에 있어서 이용되는 화소PX의 구성을 개략적으로 도시하는 도면이다. 도 1에 있어서, 화소PX는, 그 한쪽 측 전극(애노드 전극)이 전원 노드에 접속되는 발광소자(이하, EL소자라 칭함)(1)와, 데이터 선DL과 내부 노드ND1 사이에 접속되는 스위칭소자S1와, 내부 노드ND1 및 ND2 사이에 접속되어 스위칭소자S1와 동 상으로 도통하는 스위칭소자S2와, EL소자(1)와 내부 노드ND1 사이에 접속되어 스위칭소자S1 및 S2와 상보적으로 도통 상태가 되는 스위칭소자S3와, 내부 노드ND1과 접지 노드의 사이에 접속되어 그 게이트가 내부 노드ND2에 접속되는 N채널 MOS트랜지스터(절연 게이트형 전계 효과 트랜지스터)(2)와, 내부 노드ND2와 접지 노드 사이에 접속되는 용량소자(3)를 포함한다.
EL소자(1)는, 그 구동전류에 따라 발광 강도가 결정된다. 이 EL소자(1)의 구동전류량을 기록 데이터(화소신호)에 따라 설정 함으로써, 화소PX의 휘도를 설정 할 수 있으며, 이에 따라 계조표시를 행할 수 있다.
다음에 이 도 1에 도시하는 화소PX의 화소신호의 기록 및 발광 동작에 대하여 설명한다.
화소신호의 기록 시에 있어서는, 도 2와 같이, 스위칭소자S1 및 S2가 온 상태로 설정되고, 스위칭소자S3가 오프 상태로 설정된다. 이 상태에서, 데이터 선DL에서, 화소신호에 따른 전류IEL가 공급된다. 이 상태에 있어서는, 도 2에 그 전기적 등가회로를 도시한 것과 같이 MOS트랜지스터(2)는, 게이트 및 드레인이 상호접속되어 다이오드 접속 상태가 되며, 포화 영역에서 동작한다. MOS 트랜지스터(2)의 게이트 전압VG(=드레인 전압VD)과 전류IEL의 관계는, 다음 식에서 표현된다.
IEL=β·(VG-VTN)2/2‥·(1)
상기 식에 있어서, β는, 트랜지스터(2)의 전류증폭 계수를 나타내고, VTN은, 트랜지스터(2)의 한계값 전압을 나타낸다.
상기 식(1)에서, 게이트 전압VG 및 드레인 전압VD은, 다음 식에서 나타난다.
VG = VD = VTN + (2·IEL/β)1/2 ···(2)
즉, 게이트 전압VG(드레인 전압VD)은, MOS트랜지스터(2)의 한계값 전압VTN에 대해, 화소신호에 따른 기록전류IEL에 의해 생긴 전압상승 분이 가산된 전압 레벨이 된다.
스위칭소자S1가 온 상태에 있기 때문에, 데이터 선DL도, 이 전압VD(=VG)의 전압 레벨이 된다. 이 게이트 전압VG은, 용량소자(3)에 의해 유지된다.
화소신호의 기록이 완료되면, 다음에 발광 상태(표시 상태)가 된다. 이 표시 상태에 있어서는, 도 3과 같이, 스위칭소자S1 및 S2가 오프 상태가 되고, 스위칭소자S3가 온 상태가 된다. 이 상태에 있어서, 용량소자(3)에는, 상기 식(2)으로 나타내는 전압VG이 유지되고 있으며, MOS트랜지스터(2)는, 그 게이트 전압VG에 따라 전류를 구동한다. EL소자(1)는, 이 MOS트랜지스터(2)가, 포화 영역에서 동작하는 것과 같은 전류공급 능력을 갖도록, 그 전압 - 전류특성이 설정된다(VD≥VG-VTN).
따라서, MOS트랜지스터(2)가, 포화 영역에서 동작하고, 그 드레인 전류는, 기록 시에 데이터 선을 통해 공급되는 전류IEL와 같아진다. 이 MOS트랜지스터(2)를 통해 흐르는 전류는, EL소자(1)로부터 공급되고, EL소자(1)의 구동전류도 전류IEL가 되며, EL소자(1)는, 기록된 화소신호에 대응하는 발광 상태가 된다.
도 4는, 화소회로의 기록상태를 나타내고, 구체적으로는, 화소PX의 내부 노드의 전압VD 및 VG과 EL소자(1)를 흐르는 전류의 관계를 도시하는 도면이다. 도 4에 있어서, 가로축에, EL소자(1)를 흐르는 전류를 나타내고, 세로축에, 내부 노드의 전압VD 및 VG을 도시한다. 이 도 4와 같이, 화소신호로서, 복수의 이산 레벨의 전류IEL1-IELn의 하나가 공급된다. 최소 기록전류IEL1일 때, 내부 노드의 전압이 최소 전압VDmin 및 VGmin이 되고, 최고 휘도인 경우의 최고 기록전류IELn 시에, 내부 노드의 전압이 최대값VDmax 및 VGmax이 된다.
EL소자(1)를 블랙표시 상태로 설정하기 위해서는, 이 전류IEL가 0으로 설정된다. 이 경우, 데이터 선을 프리챠지하지 않고 부유 상태로 유지한 경우, 블랙 데이터 기록 시 MOS트랜지스터(2)로 게이트 및 드레인의 방전이 행해진다. MOS트랜지스터(2)는, 게이트 및 드레인 전압이 한계값 전압VTN과 같아지면 오프 상태가 된다. 그러나, 이 경우, MOS트랜지스터(2)에 있어서는, 완전히 오프 상태가 되지 않고, 리크 전류(서브슬래숄드 전류)가 흐른다. 따라서, 이 상태에서는, EL소자(1)를 완전하게 비발광 상태로 설정할 수 없다.
이와 같은 상태를 피하기 위해, 내부 노드의 전압VD 및 VG도, 0V로 설정한다. 이에 따라 MOS트랜지스터(2)를 확실하게 오프 상태로 유지하고, EL소자(1)에 있어서 전류는 흐르지 않고, EL소자(1)를 블랙표시 상태로 설정 할 수 있다. 블랙 데이터 기록을 행한 경우, 다음의 사이클에 있어서, 최소 기록전류IEL1가 공급된 경우, MOS트랜지스터(2)의 게이트 전위를 접지 전압으로부터 최소 기록전류IEL1를 구동하는 전압 레벨까지 구동하는 데 장시간을 필요로 한다. 이 기록시간을 단축하기 위해, 본 발명에 있어서는, 데이터 선을 소정 전위에 프리챠지하고, 블랙 데이터의 기록 실현 및 최저 휘도 데이터의 기록을 고속으로 행한다.
도 5는, 본 발명의 실시예 1에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면이다. 도 5에 있어서는, 일 열로 정렬하여 배치되는 화소에 대해 설정되는 부분의 구성을 도시한다. 이 도 5에 있어서는, 또한 일 열로 정렬하여 배치되는 화소 중, 3개의 화소PX1-PX3를 대표적으로 도시한다.
화소의 각 행에 대응하여, 게이트 선GL(GL1, GL2, GL3)이 배치된다. 이들 게이트 선GL1-GL3상의 게이트 선 구동신호G(G1-G3)는, 도 1에 도시하는 스위칭소자S1 및 S2의 온 상태/오프 상태를 제어한다. 이들의 게이트 선GL1-GL3과 평행하게, 도 1에 도시하는 스위칭소자S3의 온/오프 상태를 제어하는 게이트 제어 선이 배치되지만, 도 5에 있어서는, 도면을 간략화하기 위해, 도 1에 도시하는 스위칭소자S3를 제어하는 게이트 제어 선은 도시하지 않는다. 게이트 제어 선과 게이트 선GL1-GL3에는, 서로 상보적인 신호가 전달된다. 도 5에 있어서는, 게이트 선GL1-GL3 각각에, 게이트 선 구동신호G1-G3가 전달된다.
화소 열에 대응하여, 각 열에, 홀수 행의 화소PX1, PX3가 접속되는 홀수 데이터 선DL1O 및 짝수 행의 화소PX2…가 접속되는 짝수 데이터 선DL1E이 평행하게 배치된다.
데이터 선DL1O 및 DL1E의 한쪽에, 기록용 전환 스위치SW가 배치된다. 이 전환 스위치SW에는, 기록 정전류원IW과 블랙 데이터 기록 스위치SB가 접속된다. 기록 정전류원IW은, 기록화소신호에 따라 전류IEL1-IELn중 어느 한 레벨의 전류를 공급한다. 블랙 데이터 기록 스위치SB는, 블랙 데이터 기록 시, 블랙 데이터 기록지시 신호BWR에 응답하여 온 상태가 되고, 예를들면 접지 전압을 전달한다. 이 블랙 데이터 기록 시에 있어서는, 기록 정전류원IW은 비활성 상태이고, 그 출력 노드는 부유 상태로 유지된다.
또, 블랙 데이터 기록 스위치SB는, 도통 시, 접지전위를 전달한다. 그러나, 도 1에 도시하는 MOS트랜지스터(2)가 오프 상태로 유지되는 전압 레벨이면, 이 블랙 데이터 기록전압은, 접지 전압이 아니라도 좋다.
데이터 선DL1O 및 DL1E의 각각의 다른쪽 측에, 프리챠지용 스위칭소자SP1O 및 SP1E가 배치된다. 프리챠지용 스위칭소자SP1O는, 프리챠지 제어신호선PO상의 프리챠지 지시 신호VPO를 따라 선택적으로 도통하고, 도통 시, 프리챠지 전압VP을, 홀수 데이터 선DL1O 상으로 전달한다. 프리챠지용 스위칭소자SP1E는, 프리챠지 제어신호선PE상의 프리챠지 제어신호VPE에 따라, 선택적으로 도통하고, 도통 시, 프리챠지 전압VP을, 짝수 데이터 선DL1E 상에 전달한다.
이 프리챠지 전압VP은, 뒤에 그 상세한 것은 설명하지만, 최소 기록전압VDmin이상의 전압 레벨이다 (VP≥VDmin, VGmin).
본 발명의 실시예 1에 있어서는, 데이터 선DL1O 및 DL1E에 있어서 한쪽이 기록전류를 공급 할 때, 다른쪽 측에 프리챠지 전압VP이 전달된다. 이에 따라 블랙 데이터의 기록을 행함과 동시에, 고속의 기록을 실현한다.
또, 데이터 선DL1O과 데이터 선DL1E의 교차부에 표시되는 파선 둥근 표시는, 이들의 데이터 선DL1O 및 DL1E 사이에 형성되는 배선간 용량을 도시한다.
도 6은, 도 5에 도시하는 표시장치의 동작을 도시하는 타이밍 도면이다. 이하, 도 6을 참조하여, 도 5에 도시하는 표시장치의 동작에 대해 설명한다.
시각t0에 있어서, 프리챠지 제어신호VPO가 H레벨이 되고, 프리챠지용 스위치SP1O가 온 상태가 되며, 프리챠지 전압VP이, 홀수 데이터 선DL1O에 전달된다. 즉, 화소로의 데이터 기록 직전에, 흑색 데이터가 기록된다고 상정하여, 모든 화소로의 기록 전의 사이클에 있어서, 데이터 선DL(DL1O 및 DL1E)에 대해서는, 무조건적으로 프리챠지 전압VP이 전달된다.
여기에서, 프리챠지 전압VP의 전압 레벨로서, 최소 기록전압VDmin으로 설정 할 수 있는 것이 가장 바람직하다. 그러나, 화소PX에 있어서는, MOS트랜지스터(2) 의 한계값 전압이, 화소 마다에 변동하고, 이로써, 화소 마다 이 최소 기록전압VDmin의 값이 다르다. 임의의 화소에, 최소 기록전류IELmin를 기록하는 경우를 생각하면, 이 프리챠지 전압VP이, 임의 화소의 최소 기록전압VDmin보다도 낮을 경우, VDmin-VP의 전압차를 최소 기록전류IEL1로 충전 할 필요가 있다. 이때의, 데이터 선의 충전 시각tw은, 다음식으로 나타낼 수 있다.
tw=CD·(VDmin-VP)/IEL1
여기서, CD는, 데이터 선DL1O, DL1E의 기생 용량이다.
지금, 데이터 선 용량CD이 10pF, 최소 기록전류IEL1가 10nA이고, 한계값 전압의 불균일에 기인하는 전압차는, VDmin-VP가 0.5V의 조건을 가정하면, 이 충전 시각tw은, 다음 식으로 나타낼 수 있다.
tw = (10 ×10-12 ×0.5)/10 ×10-9
= 500(μS)
통상, 데이터 선의 충전 시각tw의 허용값은 수 십 μS정도이다. 따라서, 전술한 충전 시각tw이 500μS라는 조건은 허용되지 않기 때문에, 전술한 프리챠지 전압VP의 조건은 허용되지 않는다.
데이터 선의 충전의 경우는, 최소 기록전류IEL1로 기록시간이 규정되고, 한편, 데이터 선의 방전의 경우는, 화소PX 내의 MOS트랜지스터(2)의 콘덕턴스에 의해 방전 시간이 규정된다. 따라서, 이 MOS트랜지스터(2)의 콘덕턴스를 크게 설정하면, 방전 시간을 단축할 수 있다. MOS트랜지스터의 콘덕턴스의 크기는, 주로, 그 MOS트랜지스터의 게이트 폭으로 결정된다. 게이트 폭의 한계는, 화소PX의 크기로 결정되지만, 통상적인 화소의 크기에서는, 방전 시간을 수십 μS내로 설정 하는 것은 충분히 가능하다. 따라서, 이 모든 화소의 최소 기록전압VDmin의 전압 레벨을 고려하여, 최소 기록전압VDmin의 최대값을 상정하고, 프리챠지 전압VP을 설정한다(VP ≥MAX(VDmin)).
이 시각tO에 있어서는, 전환 스위치SW는, 데이터 선DL1O 및 DL1E으로부터 분리되고 있다.
시각t1에 있어서, 전환 스위치SW가, 홀수 데이터 선DL1O에 접속된다. 기록 정전류원IW는, 제1계조(최소 기록전류IEL1)로부터, 제 n계조(최대 기록전류IELn)의 전류를 공급하는 전류원이다. 이 시각t1에 있어서, 또 게이트 선 구동신호G1가 H레벨이 되고, 게이트 선GL1에 접속되는 화소의 스위칭소자S1 및 S2이 온 상태가 되며, 선택 화소 내의 전류값 기억용의 MOS트랜지스터(2)에, 기록 정전류원IW으로부터, 기록화소신호에 따른 전류값(예를들면 최소 기록전류IEL1)가 공급되고, 이 홀수 데이터 선DL1O의 전압 레벨은, 화소 내의 MOS트랜지스터(2)의 고유한 최소 기록전압VDmin의 전압 레벨에 가까와 지게 된다.
한편, 이 시각t1에 있어서, 또 프리챠지 제어신호VPE가 H레벨이 되고, 프리챠지용 스위칭소자SP1E가 온 상태가 되며, 짝수 데이터 선DL1E에 프리챠지 전압VP이 공급된다. 이때 또 프리챠지용 스위칭소자SP1O는, 프리챠지 제어신호VPO가 L레벨이고, 오프 상태에 있다. 이에 따라 화소PX1에 대한 화소신호의 기록과 병행하여, 짝수 데이터 선의 프리챠지가 행해지고, 다음의 화소PX2에 대한 프리챠지 동작이 실행된다.
화소PX1에 대한 기록 사이클이 완료되면, 시각t2에 있어서, 게이트 선 구동신호G1가 L레벨이 되고, 다음 화소PX2에 대한 게이트 선 구동신호G2가 H레벨로 올라간다. 이때, 또 프리챠지 제어신호VPO가 H레벨이 되고, 프리챠지 제어신호VPE가 L레벨이 된다. 전환 스위치SW는 짝수 데이터 선DL1E에 접속된다. 따라서, 이 경우에는 데이터 선DL1E에, 기록 정전류원IW으로부터의 기록전류 또는 블랙 데이터 기록 스위치SB로부터의 접지 전압이 공급되고, 한편, 홀수 데이터 선DL1O에는, 프리챠지용 스위칭소자SP1O를 통해 프리챠지 전압VP이 전달된다. 이 기록 정전류원IW에 대해서는, 기록화소신호에 따른 기록전류값이, 도시하지 않은 제어회로에 의해 설정되고, 그 기록전류가, 짝수 데이터 선DL1E을 통해 화소PX2의 전류값 기억용의 MOS트랜지스터(2)에 공급되며, 그 게이트 전압이 기록화소신호에 따른 전류IEL를 흐르게 하는 전압 레벨로 설정된다(블랙 데이터 기록 이외일 때). 블랙 데이터 기록 시에 있어서는, 기록 정전류원은, 비활성 상태로 설정되고, 블랙 데이터 기록 스위치SB에 의해 프리챠지 전압VP이 방전되며, 데이터 선DL은 접지 전압으로 설정된다.
한편, 시각t3이후, 같은 동작이 반복되고, 이 화소 어레이의 모든 행에 대해 프리챠지 및 기록이 실행된다.
따라서, 하나의 플레임(필드)의 전 행의 기록에 필요한 시간은, 데이터 선이 하나 배치되는 경우에 비해, 최초의 홀수 데이터 선DL1O의 프리챠지 동작에 필요한 시간, 즉 도 6에 도시하는 시각tO에서 시각t1 사이의 시간 만큼 길어질 뿐이며, 전 행에 대한 기록에 필요한 시간은, 거의 종래와 같은 정도이다.
이하, 도 7에 도시하는 전기적 등가회로를 참조하여, 이 프리챠지 및 기록동작의 정량적인 해석을 행한다. 도 7에 있어서는, 화소PX의 기록전압 기억용의 MOS트랜지스터(2)를 도시한다. 데이터 선DL에는 기생 용량CD이 접속되고, 또 기록 정전류원IW에 의해 기록전류IEL가 공급되며, 기생 용량에 의해 프리챠지 전류id가 공급된다. 지금, 데이터 선DL이 전압VP에 프리챠지된 상태에서, 기록 정전류원IW으로부터 최소 기록전류IEL1가 공급되고, MOS트랜지스터(2)의 게이트 전압은, 최소 기록전압VDmin으로 천이하는 상태를 생각할 수 있다.
화소PX로의 기록 시에 있어서는, 데이터 선 용량CD으로부터의 방전 전류id와, 기록 정전류원IW으로부터의 최소 기록전류1EL1(정전류)가 MOS트랜지스터(2)를 통해 흐른다. 데이터 선 용량CD으로부터는, 다음 식으로 나타내는 방전 전류id가 흐른다.
id = -dQ/dt ·‥ (9)
상기 식(9)에 있어서, 부호"-"는, 방전을 나타낸다. 또한 Q는, 데이터 선 용량CD의 축적 전하를 나타낸다. 기록전류원IW으로부터는, 최소 기록전류IEL1가 공급된다. 따라서, MOS트랜지스터(2)를 통해 흐르는 전류iEL는, 다음 식으로 나타낼 수 있다.
iEL = -dQ/dt + IEL1 …(10)
화소PX로의 화소신호의 기록 시에 있어서는, 데이터 선 용량CD과 MOS트랜지스터(2)의 게이트 전압vg이 같기 때문에, 데이터 선 용량CD의 축적 전하Q는, Q=CD·Vg의 관계를 만족시킨다. 상기 식(10)에 이 관계식을 대입하면, 다음 식 (11)을 얻을 수 있다.
iEL= -CD·dvg/dt+IEL1 …(11)
한편, MOS트랜지스터(2)를 통해 흐르는 전류iEL는, 다음 식으로 나타낼 수 있다.
iEL=β·(vg-VTN)2/2… (12)
상기 식(11) 및 (12)로부터 다음 식을 얻을 수 있다.
- (2·CD/β)·dvg/dt+2·IEL1/β
= (vg-VTN)2 … (13)
2·IEL1/β=Va2로 두면, 상기 식(13)은 다음 식(14)으로 변형할 수 있다.
-dvg/ {((vg-VTN)2-Va2}= (β/2·CD)·dt … (14)
상기 식 (14)의 양 변을 적분하면, 다음 식(15)이 얻어진다.
-(1/2·Va)·1n{(vg-VTN-Va)/ (vg-VTN+Va)}
= (β/2·CD)·t + K … (15)
단, K는, 적분 정수이다. 상기 식(15)에서 다음 식(16)이 구해진다.
(vg-VTN-Va)/ (vg-VTN+Va)
= exp{(-Va·β/CD)·t-2·Va·K}
= [exp{(-Va·β/CD)·t}]·[exp(-2·Va·K)]
…(16)
기록 개시 시점 t=0에 있어서는, 게이트 전압vg은, 프리챠지 전압VP이고, 상기 식(16)에서 다음 식(17)이 얻어진다.
exp(-2·Va·K)= (VP-VTN-Va)/(VP-VTN+Va)
= A,0 <A <1 …(17)
상기 식(17)을 식(16)에 대입하면, 다음 관계가 구해진다.
(vg-VTN-Va)/ (vg-VTN+Va)
= A·exp{(-Va·β/CD)·t) … (18)
상기 식(18)을 게이트 전압vg에 대해 정리하면, 다음 식(19)이 얻어진다.
vg = (VTN+Va)/ [1-A·exp{(-Va·β/CD)·t}］
- (VTN-Va)·A·exp{(-Va·β/CD)·t)} [1-A·exp{
(-Va·β/CD)·t}］ … (19)
도 8은, 이 식(19)으로 나타내는 게이트 전압vg과 시각t의 관계를 도시하는 도면이다. 도 8에 있어서, 가로축에 시간t을 나타내고, 세로축에, 게이트 전압vg을 도시한다.
이 도 8와 같이, 시각t가 경과함에 따라서, 식(19)에 있어서의 지수항이 0에 가까이 가고, 최종적으로, 게이트 전압v g은, 최소 기록전류IEL1에 해당하는 전압 레벨VGmin에 도달한다. 식(19)에 있어서, 시간t을 무한대로 하면, 게이트 전압vg의 도달 전위는, 다음 식으로 나타내는 전압 레벨이 된다.
Vg≒ VTN + Va
= VTN + (2·IEL1/β)1/2
=VDmin(=VGmin) … (20)
상기 식(20)은, 앞에 나타낸 식(2)과 같다. 즉, 시각t의 경과와 함께 데이터 선 용량CD으로부터의 방전 전류의 영향이 작아지고, 기록 정전류원IW에 의해 공급되는 전류의 영향 만이 나타나는 것을 의미한다. 즉, 기록 정전류원IW으로부터의 기록전류IEL에 따른 전압 레벨에, 이 화소PX내의 전압 기억용의 MOS트랜지스터(2)의 게이트 및 드레인의 전압이 설정된다.
블랙 데이터의 기록 시에 있어서는, 프리챠지 전압VP이, 도 5에 도시하는 블랙 데이터 기록 스위치SB에 의해 데이터 선DL이 접지 전압 레벨에 방전된다. 따라서, 이 경우에는, 프리챠지 전압VP이, 데이터 선DL의 배선 저항 및 기생 용량CD에서 규정되는 시정수에 따라 방전된다.
이 블랙 데이터 기록 시에, 데이터 선DL을 블랙 데이터 기록 스위치SB에 의해 강제적으로, 화소PX의 MOS트랜지스터(2)의 드레인 전압 및 게이트 전압을 접지 전압 레벨로 한다. 이에 따라 MOS트랜지스터(2)의 드레인 전압이, 블랙표시 상태 일 때, 그 한계값 전압VTN의 전압 레벨로 유지되는 상태를 방지 할 수 있고, 확실하게 대응하는 EL소자에 의한 전류의 구동을 금지하여 완전한 비발광 상태로 설정 할 수 있다.
도 9는, 본 발명의 실시예 1에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면이다. 도 9에 있어서, 표시장치는, 행렬 모양으로 배열되는 복수의 화소(PX)를 갖는 화소 매트릭스(10)와, 수직 클록 신호VCLK 및 수평 클록 신호HCLK에 따라, 화소 매트릭스(10)의 게이트 선을 구동하는 게이트 선 구동신호G1-Gn를 순차적으로 선택 상태로 구동하는 게이트 선 구동회로(11)와, 프리챠지 전압VP을 생성하는 프리챠지 전압 발생회로(12)와, 게이트 선 구동회로(11)에서의 타이밍 신호에 따라 프리챠지 제어신호VPO 및 VPE를 생성하는 프리챠지 제어회로(13)와, 프리챠지 제어회로(13)로부터의 프리챠지 제어신호VPO 및 VPE에 따라 화소 매트릭스(10)의 각 열에 대응하여 배치되는 데이터 선에 대한 프리챠지 전압VP의 전달 경로를 전환하는 프리챠지 스위치회로(14)와, 게이트 선 구동회로(11)로부터의 타이밍 신호에 따라 데이터 선 전환 제어신호를 생성하는 전환 제어회로(16)와, 도시하지 않은 화소신호에 따라 기록전류 또는 접지전압을 생성하는 기록회로(15)와, 전환 제어회로(16)가 출력하는 전환 제어신호에 따라 기록회로(15)로부터의 화소신호의 전달 경로를 전환하는 전환 스위치회로(17)를 포함한다.
수직 클록 신호VCLK는, 화면의 표시 사이클을 결정하여, 이 수직 클록 신호VCLK의 1사이클 내에 있어서 화소 매트릭스(10)내의 전 행(게이트 선)이 1회 선택 상태가 된다. 수평 클록 신호HCLK는, 게이트 선의 활성화 기간을 규정하고 화면의 수평주사 기간을 결정한다.
화소 매트릭스(10)에는, 도 5에 도시하는 화소PX가 행렬 모양으로 배치되고, 각 열에 대응하여 데이터 선DLiO 및 DL1E가 배치되며, 또 각 화소 행에 대응하여 게이트 선GL이 배치된다.
게이트 선 구동회로(11)는, 예를들면 시프트 레지스터로 구성되고, 수직 클록 신호VCLK가 공급되면, 그 구동 시퀸스가 초기값으로 설정되고, 수평 클록 신호HCLK에 따라 시프트 동작을 행하며, 게이트 선 구동신호G1∼Gn를 순차적으로 선택 상태로 구동한다.
프리챠지 제어회로(13)는, 게이트 선 구동회로(11)로부터의 타이밍 신호에 따라, 프리챠지 제어신호VPO 및 VPE를 순차적으로 선택 상태로 구동한다. 게이트 선 구동신호의 전환을 나타내는 타이밍 신호에 따라 프리챠지 제어신호VPO 및 VPE를 교대로 활성화한다.
프리챠지 스위치회로(14)는, 화소 매트릭스(10)의 각 데이터 선에 대응하여 배치되는 프리챠지용 스위칭소자(SP1O, SP1E)를 포함하고, 프리챠지 제어회로(13)로부터의 프리챠지 제어신호VPO 및 VPE에 따라, 화소 매트릭스(10)의 각 열에 배치되는 데이터 선DLiO 및 DL1E 중 선택 화소가 접속되는 데이터 선과 다른 데이터 선으로 프리챠지 전압VP을 전달한다.
전환 제어회로(16)도, 게이트 선 구동회로(11)로부터의 타이밍 신호에 따라 각기 록 사이클 마다 그 상태가 반전되는 신호를 생성하고, 기록회로(15)의 출력 신호의 전달 경로를 짝수 데이터 선 및 홀수 데이터 선의 한쪽에 설정한다.
전환 스위치회로(17)는, 도 5에 도시하는 전환 스위치SW를 각 화소 열에 대응하여 갖고, 기록회로(15)로부터의 기록전류 또는 접지 전압을, 각 열의 데이터 선에 전달한다. 프리챠지 제어회로(13) 및 전환 제어회로(16)는, 따라서, 그 대응하는 스위치의 전달 경로의 선택 형태가 역이 되고, 프리챠지 제어회로(13)는, 짝수 데이터 선을 선택하는 제어신호를 생성 할 때에는, 전환 제어회로(16)는, 홀수 데이터 선을 선택하도록 그 출력 신호를 설정하며, 또한 프리챠지 제어회로(13)가, 짝수 데이터 선을 선택하도록 그 출력 신호를 설정할 때에는, 전환 제어회로(16) 는, 홀수 데이터 선을 선택하는 상태로 전환 스위치회로(17)를 설정한다.
이들의 프리챠지 제어회로(13) 및 전환 제어회로(16)는, 일예로서 1비트 카운터 또는 T플립플롭으로 구성되고, 게이트 선 구동회로(11)로부터 수평 클록 신호HCLK에 따라 생성되는 타이밍 신호에 의거하여 그 출력 신호의 상태를 설정한다.
이상과 같이, 본 발명의 실시예 1에 따르면, 각 화소 열에 대응하여 2개의 데이터 선을 배치하고, 하나의 데이터 선을 소정의 전압 레벨의 프리챠지 전압 레벨로 프리챠지하며, 다른쪽의 데이터 선은, 그 프리챠지 전압을 출발 전압으로 하고 화소신호를 기록하도록 구성하고 있으며, 화소신호가 접지 전압 레벨이 되는 흑색 데이터 기록 후라도, 최소 기록 전류기록 시의 기록시간의 마진을 크게 할 수 있다.
또한 완전 블랙표시로 함으로써, 리크 전류를 저감할 수 있음에 따라, 소비 전류를 저감 할 수 있다.
[실시예 2]
도 10은, 본 발명의 실시예 2에 따른 표시장치의 데이터 선 프리챠지 및 화소신호 기록동작을 도시하는 타이밍 도면이다. 실시예 2에 있어서의 표시장치의 구성 자체는, 도 5 및 도 9에 도시하는 구성과 같다.
도 10과 같이, 프리챠지 제어신호VPO 및 VPE는, 교대로, 시각tO, t1, t2 …에 있어서 활성화된다. 이들의 프리챠지 제어신호VPO 및 VPE는, 또한 시각tO, t1, t2 사이의 시각TO, T2, T2, T3, T4, …에 있어서, 교대로 비활성화된다.
프리챠지 제어신호VPO의 비활성화에 따라, 홀수 행에 대한 게이트 선 구동신 호G(GL, G3)가 선택 상태로 구동된다. 또한 프리챠지 제어신호VPE의 비활성화에 따라 짝수 행에 대한 게이트 선 구동신호G(G2, G4)가 순차적으로 활성 상태로 구동된다. 화소로의 기록은, 시각tO, t1, t2, …에 있어서 실행된다.
게이트 선 구동신호G(GL-G4)가 활성 상태로 유지되는 기간은, 앞의 실시예 1보다도 길고, 데이터 선의 프리챠지 전압VP은, 실제 화소신호를 기록하기 전에, 화소 내의 전위 기억용의 MOS트랜지스터(2)를 통해 방전된다. 실제로 데이터 선DL에 대하여, 기록회로에서의 화소신호가 전달되는 기간은, 실시예 1과 같은 길이이지만, 게이트 선GL이 선택 상태로 유지되는 기간이 길어지고 있으며, 따라서, 방전 시간이 길어지고, 선택 화소 내에 있어서, 내부 노드의 방전 시간이 길어짐에 따라, 최소 기록전류에 의한 기록 시의 기록시간을 실효적으로 길게 할 수 있다.(프리챠지 전압VP은, 최소 기록전류값에 대응하는 전압 레벨보다도 높은 전압 레벨이다).
도 11은, 도 10에 도시하는 시각to으로부터 시각t2 동안의 데이터 선DL1O 전위변화를 도시하는 도면이다. 도 11을 참조하여, 시각tO에 있어서, 프리챠지 제어신호VPO가 온 상태(활성 상태;H레벨)가 되고, 데이터 선DL1O의 프리챠지가 개시된다. 여기에서, 도 11에 있어서는, 시각tO이전에 있어서는, 데이터 선DL1O가 접지 전압 레벨로 유지되고 있고, 앞의 사이클에서 블랙 데이터가 기록되었을 때의 상태를 도시한다.
시각tO에 있어서, 프리챠지 제어신호VPO가 온 상태(L레벨)로 구동된다. 따라서, 데이터 선DL1O의 충전 동작이 개시되고, 이 데이터 선DL1O의 전압 레벨은, 프리챠지 전압VP레벨이 된다.
시각tO에 있어서, 게이트 선 구동신호G1가 온 상태(H레벨)로 구동된다. 이때에는, 아직 데이터 선DL1O에는 기록전류는 공급되고 있지 않다. 따라서, 데이터 선DL1O과 게이트 선GL1의 교차부에 대응하여 배치되는 화소에 있어서는, 그 내부 노드가, 전위 기억용의 MOS트랜지스터(2)를 통해 방전된다. 시각t1에 있어서, 데이터 선DL1O의 전압 레벨이 프리챠지 전압VP보다 △Ⅴ저하된 전압 레벨VPs가 된다.
시각t1에 있어서, 데이터 선DL1O에 대하여 기록전류가 공급된다. 이 시각t1부터의 기록 시에 있어서 최소 기록전류IEL1가 공급된 경우, 목표의 최소 기록전압VDmin에, 보다 빠른 시점에서 화소의 내부 노드의 전압 레벨을 설정 할 수 있고, 실효적으로, 기록시간을 길게 할 수 있으며, 최소 기록전류에 대한 기록시간의 마진을 크게 할 수 있다.
도 12는, 본 발명의 실시예 2에 따른 표시장치의 제어신호 발생부의 구성을 개략적으로 도시하는 도면이다. 도 12에 있어서, 제어신호 발생부는, 수직 클록 신호VCLK와 수평 클록 신호HCLK에 따라, 프리챠지 제어신호VPO 및 VPE를 생성하는 프리챠지 스위치 제어회로(20)와, 홀수 게이트선GL, …, G(2m-1)에 대하여 배치되고, 프리챠지 제어신호VPO의 하강에 응답하여 시프트 동작을 행하며, 홀수 게이트 선을 순차 선택 상태로 구동하는 홀수 게이트 선 구동회로(22)와, 짝수 게이트 선G2, …, G(2m)에 대하여 배치되고, 프리챠지 제어신호VPE의 하강에 응답하여 시프트 동작을 행하고, 짝수 게이트 선을 순차 선택 상태로 구동하는 짝수 게이트 선 구동회로(24)와, 수직 클록 신호VCLK와 수평 클록 신호HCLK에 따라, 기록 전환 스 위치SW에 대한 전환 제어신호를 생성하는 전환 스위치 제어회로(26)를 포함한다.
프리챠지 스위치 제어회로(20)는, 예를들면, 수직 클록 신호VCLK를 따라 리셋트되고, 수평 클록 신호HCLK에 따라 그 출력 상태를 변환하는 T플립플롭으로 구성된다. 홀수 게이트 선 구동회로(22) 및 짝수 게이트 선 구동회로(24)는, 각각, 시프트 레지스터로 구성되고, 수직 클록 신호VCLK의 활성화에 응답하여 그 활성위치가 초기위치로 설정되며, 각각, 프리챠지 제어신호VPO 및 VPE에 따라 시프트 동작을 행한다.
전환 스위치 제어회로(26)는, 수직 클록 신호VCLK의 활성화에 따라 그 출력이 리셋트되고, 수평 클록 신호HCLK에 따라 그 출력 상태가 변경되는 T플립플롭으로 예를들면 구성되며, 수평 클록 신호HCLK에 따라, 기록회로와 데이터 선과의 접속을 전환한다.
도 13은, 도 12에 도시하는 제어신호 발생부의 동작을 도시하는 타이밍 도면이다. 이하, 도 13을 참조하여, 도 12에 도시하는 제어신호 발생부의 동작에 대해 설명한다.
표시장치의 활성화 시, 1플레임(1화면)을 규정하는 수직 클록 신호VCLK가 소정 주기에서 활성화되고, 또 수평 클록 신호HCLK는, 소정의 주기에서 발생되며, 각 게이트 선의 선택 기간을 규정한다. 프리챠지 스위치 제어회로(20)는, 이 수평 클록 신호HCLK의 상승에 응답하여, 그 출력 상태를 변환하고, 프리챠지 제어신호VPO 및 VPE를 교대로 활성화한다.
홀수 게이트 선 구동회로(22)는, 프리챠지 제어신호VPO의 하강에 응답하여 시프트 동작을 행하고, 최초의 게이트 선 구동신호G1를 선택 상태로 구동한다.
다음의 수평 클록 신호HCLK의 상승에 응답하여, 전환 스위치 제어회로(26)의 접속이 전환되고, 홀수 데이터 선DLo으로 기록화소신호가 전달된다. 이 홀수 데이터 선DLo에 대해 화소신호의 기록에 병행하여, 짝수 프리챠지 제어신호VPE가 활성화되고, 짝수 데이터 선DLe에 대한 프리챠지가 실행된다. 짝수 데이터 선 프리챠지 제어신호VPE가 비활성화되면, 짝수 게이트 선 구동회로(24)가 시프트 동작을 행하고, 최초의 짝수 게이트 선에 대한 게이트 선 구동신호G2를 선택 상태로 구동한다. 다음의 수평 클록 신호HCLK의 상승에 따라, 전환 스위치 제어회로(26)의 접속이 전환되고, 짝수 데이터 선DLe에 대한 기록화소신호의 전달이 행해진다. 전환 스위치 제어회로(26)는, 수직 클록 신호VCLK의 발생 시, 최초의 사이클에 있어서 프리챠지 기간 기록전환 스위치SW를 비도통 상태로 하고, 데이터 선DLo 및 DLe과 기록회로를 분리한다. 최초의 기록 사이클 시에 있어서 홀수 데이터 선DLo을 기록회로에 접속하고, 홀수 게이트 선GL1선택 시에 이 홀수 데이터 선을 통해 선택 화소에 대하여 기록 전류 또는 블랙 데이터 기록전압을 전달한다.
이상과 같이, 본 발명의 실시예 2에 따르면, 데이터 선의 프리챠지 기간을 짧게 하여, 이 짧아진 프리챠지 기간에 선택 행의 화소를 데이터 선에 접속하고 있다. 따라서, 실효적으로, 선택 화소에 대한 최소 기록전류의 기록시간을 길게 할 수 있으며, 기록시간의 마진을 크게 할 수 있다.
[실시예 3]
도 14는, 본 발명의 실시예 3에 따른 표시장치의 주요부의 구성을 개략적으 로 도시하는 도면이다. 이 도 14에 도시하는 표시장치에 있어서는, 각 열에 배치되는 데이터 선DL1O 및 DL1E의 쌍에 대해, 프리챠지 전류 전환 스위치SPW가 배치된다. 이 프리챠지 전류 전환 스위치SPW는, 프리챠지용 정전류원IP을 통해, 대응하는 데이터 선에 프리챠지 전류Ip를 공급한다. 프리챠지용 정전류원IP은, 전원전압VCC을 공급하는 전원 노드에 결합되고, 소정의 크기의 프리챠지 전류Ip를 공급한다.
이 도 14에 도시하는 표시장치의 다른 구성은, 도 5에 도시하는 표시장치의 구성과 동일하고, 대응하는 부분에는 동일 참조번호를 붙여 그 상세 설명은 생략한다.
도 15는, 도 14에 도시하는 표시장치의 동작을 도시하는 타이밍 도면이다. 이하, 도 15를 참조하여, 도 14에 도시하는 표시장치의 프리챠지 및 기록동작에 대해 설명한다.
시각to에 있어서 프리챠지 제어신호VPO가 활성 상태가 되고, 프리챠지용 스위칭소자SP1O가 온 상태가 되며, 프리챠지 전압VP이 홀수 데이터 선DL1O에 전달된다. 이때, 프리챠지용 전환 스위치SPW는, 데이터 선DL1O 및 DL1E와 양자로부터 분리되고 있다. 프리챠지 전압VP의 공급에 의해, 홀수 데이터 선DL1O의 전압 레벨이, 프리챠지 전압VP레벨로까지 상승한다.
시각TO에 있어서, 프리챠지 제어신호VPO가 비활성 상태가 되고, 홀수 데이터 선 프리챠지용 스위칭소자SP1O가 오프 상태가 되며, 홀수 데이터 선DL1O은, 프리챠지 전압원으로부터 분리된다.
이 시각TO에 있어서, 게이트 선 구동신호G1가 활성화되고, 화소PX1의 내부 노드가 홀수 데이터 선DL1O에 결합된다. 이때, 또한 프리챠지용 전환 스위치SPW가, 프리챠지 전류제어신호SPE/0에 따라 프리챠지용 정전류원IP을 홀수 데이터 선DL1O에 결합한다. 따라서, 데이터 선DL1O에는, 프리챠지 전류Ip가 공급되고, 선택 화소PX1의 내부 노드의 전위저하가 억제된다.
시각t1에 있어서, 기록 전환 스위치SW가, 기록 정전류원IW을 홀수 데이터 선DL1O에 접속하고, 기록 정전류원IW에서의 기록전류가 홀수 데이터 선DL1O에 공급된다. 이 기록 시에 있어서, 최소 기록전류IEL1가 공급되면, 선택 화소PX1의 내부 노드가 전압VDmin으로 설정된다.
시각t2에 있어서, 게이트 선 구동신호G1가 비활성 상태가 되고, 게이트 선GL에 접속되는 화소의 기록이 완료된다.
이 도 14와 같이, 프리챠지용 정전류원IP을 배치 함에 따라, 프리챠지된 데이터 선을 화소에 접속한 경우의 선택 화소 내의 전위 기억용의 MOS트랜지스터를 통한 데이터 선의 방전을 억제 할 수 있고, 따라서, 선택이 그 내부 노드의 전위저하를 억제할 수 있으며, 최소 기록전류IEL1에 의한 기록동작 시에, 고속으로, 소정의 전압 VDmin레벨로 선택 화소의 내부 노드를 설정 할 수 있다.
이 프리챠지 정전류원IP이 존재하지 않을 경우, 도 15에 있어서 실선으로 나타내는 것과 같이 목표전압VDmin보다도 낮은 전압VPb레벨로 까지, 이 데이터 선DL1O 및 화소의 내부 노드의 방전이 행해진다(최종적으로, VTN에 접근한다). 그 전위저하를 최소 기록전류IEL1에서 상승시킬 경우, 목표전압VDmin에 도달할 때 까 지의 시간이 길어지고 기록 마진이 저하된다. 따라서, 최소 기록전류IEL1에 의한 기록 시에 있어서, 시각tO에서 시각t1까지의 시간, 프리챠지 전류에 의해 실효적으로 기록시간을 길게 할 수 있으며, 기록시간의 마진을 증대 할 수 있다. 이 프리챠지용 정전류원IP이 공급하는 프리챠지 전류Ip는, 최소 기록전류IEL1이하의 전류량이면 되고, 시각t1에 있어서, 선택 화소의 내부 노드의 전위가, 최소 기록전압VDmin의 전압 레벨 이상으로 유지되는 조건을 만족할 수 있으면 된다. 특히, 이 프리챠지 전류 Ip를 최소 기록전류와 실질적으로 같은 전류값으로 설정한 경우, 최소 기록전류에 대응하는 전압VDmin의 레벨 이하로 내부 노드의 전압이 저하되는 것을 방지 할 수 있고, 또한 최소 기록전류의 기록시간을 실질적으로 길게 할 수 있으며, 최소 기록전류에 대한 기록 마진을 크게 할 수 있다.
도 16은, 본 발명의 실시예 3에 따른 표시장치의 동작을 도시하는 타이밍 도면이다. 이하, 도 16을 참조하여, 본 발명의 실시예 3에 따른 표시장치의 동작에 대하여 설명한다.
프리챠지 제어신호VPO 및 VPE와 게이트 선 구동신호G의 발생 시퀀스는, 앞의 실시예 2의 경우와 동일하다. 프리챠지 제어신호VPO 및 VPE의 비활성화 시 프리챠지용 정전류원에서 프리챠지 전압이 전달된 데이터 선에 대하여 프리챠지 전류Ip가 공급된다. 이 프리챠지용 정전류원IP에서의 프리챠지 전류의 공급을 빼면, 프리챠지 전압VP의 전달 및 프리챠지 후의 화소신호의 기록동작은, 앞의 실시예 2와 같다. 게이트 선GL, G2, G3, G4에 대하여 순차로 프리챠지 및 화소신호의 기록W이 실행된다.
도 17은, 본 발명의 실시예 3에 따른 표시장치의 전체의 구성을 개략적으로 도시하는 도면이다. 도 17에 있어서, 이 표시장치는, 프리챠지 제어회로(20)의 출력 신호에 따라 프리챠지 전류전환 제어신호SPE/0를 생성하는 프리챠지 전류전환회로(32)와, 화소 매트릭스(10)의 각 열에 대응하여 배치되는 정전류원을 포함하고, 프리챠지 전류Ip를 공급하는 프리챠지 전류공급회로(30)와, 프리챠지 전류전환회로(32)의 출력 신호SPE/0 및 프리챠지 제어회로(20)에서의 프리챠지 제어신호VPO 및 VPE에 따라, 프리챠지 전압 및 프리챠지 전류의 공급 경로를 변환하는 프리챠지 전압/전류 스위치회로(34)를 포함한다. 이 도 17에 도시하는 표시장치의 다른 구성은, 도 9에 도시하는 표시장치의 구성과 동일하고, 대응하는 부분에는 동일 참조번호를 붙이고, 그 상세설명은 생략한다.
프리챠지 전압/전류 스위치회로(34)는, 화소 매트릭스(10)의 각 데이터 선에 대해 배치되는 프리챠지용 스위칭소자SPiO 및 SPiE와 프리챠지 전류 전환 스위치SPW를 포함한다. 프리챠지 제어회로(20)로부터의 프리챠지 제어신호VPO 및 VPE에 따라 프리챠지된 데이터 선에 대해, 이 프리챠지 전압공급 후, 프리챠지 전류전환회로(32)의 출력 신호SPE/0에 따라, 동 프리챠지된 데이터 선에 대하여 프리챠지 전류공급회로(30)에서 프리챠지 전류Ip가 공급된다.
도 18은, 도 17에 도시하는 프리챠지 전류공급회로(30)의 구성의 일 예를 개략적으로 도시하는 도면이다. 도 18에 있어서, 프리챠지 전류공급회로(30)는, 정전압VCS을 생성하는 정전압 발생회로(40)와, 정전압VCS을 게이트에 받아 들이는 N채널MOS트랜지스터(41)와, MOS트랜지스터(41)로 전류를 공급하는 P채널MOS트랜지스 터(42)와, 화소 매트릭스(10)의 각 열에 대응하여 배치되는 프리챠지용 정전류원IP을 포함한다.
MOS트랜지스터(42)는, 그 게이트 및 드레인이 상호접속 되고, MOS트랜지스터(41)가 접지 노드에 방전하는 전류를 공급한다.
프리챠지용 정전류원IP은, MOS트랜지스터(42)와 게이트가 상호 접속되는 P채널MOS트랜지스터(43)로 예를들면 구성된다. MOS트랜지스터(42) 및 (43)는, 커런트 미러 회로를 구성하고, 정전압VCS 및 이 커런트 미러 회로의 미러비를 적당한 값으로 설정함으로써, MOS트랜지스터(43)가 공급하는 프리챠지 전류Ip의 크기를 조정 할 수 있다.
이 프리챠지용 정전류원IP은, 프리챠지용 전환 스위치SPW에 결합된다. 이 프리챠지용 전환 스위치SPW는, 홀수 데이터 선DLO(DL1O, ·‥)에 대하여 배치되는 N채널MOS트랜지스터(44)와, 짝수 데이터 선DLE(DL2E…)에 대하여 배치되는 N채널MOS트랜지스터(45)를 포함한다. MOS트랜지스터(44)는, 그 게이트에 프리챠지 제어신호SPO를 받아 들이고, MOS트랜지스터(45)는 그 게이트에 프리챠지 제어신호SPE를 받아 들인다. 이들의 프리챠지 제어신호SPE 및 SPO는, 도 14에 도시하는 프리챠지 제어신호SPE/0에 대응한다.
이 프리챠지 제어신호SPE 및 SPO에 따라 선택된 데이터 선에 대하여, 프리챠지용 정전류원IP으로부터의 프리챠지 전류가 공급된다.
또, 이 도 17에 도시하는 프리챠지 전류공급회로(30)의 구성에 있어서, 프리챠지 제어신호SPE 및 SPO가 모두 비활성 상태에 있어, 전환 스위치SPW가 비도통 상 태일 때, 프리챠지용 정전류원IP에서의 전류에 의해, 프리챠지용 정전류IP의 출력 노드가 전원전압VCC레벨로 충전되므로, 프리챠지 제어신호의 활성화 시, 비교적 큰 프리챠지 전류가 돌입전류로서 흐를 가능성이 있다. 이와 같은 큰 돌입전류가 흐를 가능성이 있는 경우에는, 프리챠지 제어신호SPE 및 SPO가 모두 비활성 상태일 때, MOS트랜지스터(42) 및 (43)의 게이트를 전원전압VCC 레벨로 고정하는 활성/비활성 제어 트랜지스터가 배치되고 있으면 된다.
도 19는, 도 17에 도시하는 프리챠지 전류전환회로(32)의 구성의 일 예를 도시하는 도면이다. 도 19에 있어서, 프리챠지 전류전환회로(32)는, 프리챠지 제어신호VPO의 비활성화에 응답하여 셋트되고, 프리챠지 제어신호VPE의 활성화에 응답하여 리셋트되며, 또한 그 출력Q으로부터 전류전환 제어신호SPO를 출력하는 셋트/리셋트 플립플롭(47)과, 프리챠지 제어신호VPE의 비활성화에 응답하여 셋트되고, 프리챠지 제어신호VPO의 활성화에 응답하여 리셋트되며, 그 출력Q로부터, 전류전환 제어신호SPE를 출력하는 셋트/리셋트 플립플롭(49)을 포함한다. 이들의 프리챠지 전류전환 제어신호SPO 및 SPE는, 도 14에 도시하는 프리챠지 전류전환 제어신호SPE/0에 대응한다.
도 20은, 도 19에 도시하는 프리챠지 전류전환회로(32)의 동작을 도시하는 타이밍 도면이다. 이하, 도 20을 참조하여, 도 19에 도시하는 프리챠지 전류전환회로(32)의 동작에 대해 설명한다.
프리챠지 제어신호VPO의 비활성화에 응답하여 홀수 게이트 선에 대한 게이트 선 구동신호(예를들면 GL)가 활성 상태로 구동된다. 또 이 프리챠지 제어신호VPO 의 비활성화에 응답하여 셋트/리셋트 플립플롭(47)이 셋트되고, 프리챠지 전류전환 제어신호SPO가 활성화되며, 홀수 데이터 선에 대한 프리챠지 전류가 공급된다. 이때, 프리챠지 전류 전환 제어신호SPE는 비활성 상태에 있다.
다음에, 프리챠지 제어신호VPE가 활성화되면, 셋트/리셋트 플립플롭(47)이 리셋트되어, 프리챠지 전류전환 제어신호SPO가 비활성화되고, 홀수 데이터 선으로의 프리챠지 전류의 공급이 정지된다. 이 프리챠지 제어신호VPE의 비활성화에 응답하여 짝수 게이트 선에 대한 게이트 선 구동신호(예를들면 G2)가 선택 상태로 구동된다. 또한 이와 병행하여, 프리챠지 제어신호VPE의 비활성화에 응답하여 셋트/리셋트 플립플롭(49)이 셋트되고, 프리챠지 전류전환 제어신호 SPE가 활성화되며, 짝수 데이터 선에 대한 프리챠지 전류의 공급이 개시된다.
다음에, 다시, 프리챠지 제어신호VPO가 활성화되면, 셋트/리셋트 플립플롭(49)이 리셋트 되고, 프리챠지 전류 전환신호SPE가 비활성화되며, 프리챠지 전류의 짝수 데이터 선로의 공급이 정지된다.
이 프리챠지 제어신호VPO 및 VPE를 이용하여, 프리챠지 전류 전환신호SPO 및 SPE를 생성 함으로써, 정확하게, 프리챠지 전압이 전달된 데이터 선에 대한 프리챠지 전류의 공급을 기록시작 전에 할 수 있다.
이상과 같이, 본 발명의 실시예 3에 따르면, 데이터 선의 프리챠지 전압공급 기간을 짧게 하고, 게이트 선의 선택 상태의 기간을 길게 하며, 그 게이트 선 선택 기간의 초기 시에 프리챠지 전류를 공급하고 있기 때문에, 데이터 선의 전압 레벨을, 최소 기록전압VDmin보다 저하되는 것을 방지 할 수 있고, 최소 기록전류의 기 록시간을 길게 할 수 있어, 최소 기록전류의 기록시간의 마진을 크게 할 수 있다.
[실시예 4]
도 21은, 본 발명의 실시예 4에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면이다. 도 21에 있어서는, 일렬로 배치되는 화소PX1-PX4에 대한 구성을 대표적으로 도시한다. 이 도 21에 도시하는 구성에 있어서는, 하나의 화소 열에 대응하여, 4개의 데이터 선DL11-DL14이 평행하게 배열된다. 이들의 데이터 선DL11-DL14각각에 대하여, 화소PX1-PX4가 각각 접속된다. 데이터 선DL11 및 DL12은, 기록전환 스위치SW1를 통해 기록 정전류원IW1 및 블랙 데이터 기록 스위치SB1에 결합되고, 데이터 선DL13 및 DL14은, 기록전환 스위치SW2을 통해 기록 정전류원IW2 및 블랙 데이터 기록 스위치SB2에 접속된다.
블랙 데이터 기록 스위치SB1 및 SB2는, 블랙 데이터 기록지시 신호BWR1 및 BwR2에 각각 응답해서 온 상태가 되고, 블랙 데이터 기록 시, 접지 전압을 전달한다. 기록 정전류원IW1 및 IW2은, 각각, 기록화소신호에 따른 정전류를 공급한다. 데이터 선DL11 및 DL13은, 각각, 프리챠지용 스위칭소자SP11 및 SP13를 통해 프리챠지 전압VP을 받아 들이고, 데이터 선DL12 및 DL14은, 각각, 프리챠지용 스위칭소자SP12 및 SP14를 통해 프리챠지 전압VP을 받아 들인다. 프리챠지용 스위칭소자SP11 및 SP13는, 프리챠지 제어신호선PO상의 프리챠지 제어신호VPO에 따라 선택적으로 온 상태가 되고, 프리챠지용 스위치SP12 및 SP14는, 프리챠지 제어신호선PE 상의 프리챠지 제어신호VPE에 따라 선택적으로 온 상태가 된다.
화소PX1-PX4에 각각 대응하여 게이트 선GL1-GL4이 배치된다. 이 게이트 선 배치에 있어서는, 1행 간격의 게이트 선이 공통으로 접속되어 동일한 게이트 선 구동신호를 받는다. 즉, 게이트 선GL1 및 GL3에는, 게이트 선 구동신호G1·3가 공급되고, 게이트 선GL2 및 GL4에는, 공통으로, 게이트 선 구동신호G2·4가 공급된다. 따라서, 인접하는 홀수 행의 화소 또는 인접하는 짝수 행의 화소에 대하여, 병행하게 화소신호의 기록이 행해진다.
이 도 21에 도시하는 표시장치에 있어서는, 4개의 인접화소PX1-PX4를 하나의 쌍으로 하고, 짝수 행 또는 홀수 행의 화소에 대한 기록과 병행하여, 홀수 행 또는 짝수 행의 프리챠지를 행한다. 따라서, 데이터 선DL11에는, 화소PX(4k+1)가 접속되고, 데이터 선DL12에는, 화소PX(4k+2)가 접속되며, 데이터 선DL13에는, 화소PX(4k+3)가 접속되고, 데이터 선DL14에는, 화소PX(4k+4)가 접속된다. 여기에서, k는, 게이트 선GL의 수를 n으로 하면, 0 ≤k≤n/4로 나타나는 정수이다.
도 22는, 도 21에 도시하는 표시장치의 프리챠지 및 화소신호 기록동작을 도시하는 타이밍 도면이다. 이하, 도 22를 참조하여, 이 도 21에 도시하는 표시장치의 프리챠지 및 기록동작에 대해 설명한다. 또, 이 도 22에 있어서, 시각tO, t2, t4 및 t6의 시간 폭은, 도 6에 도시하는 시간 폭과 같다.
시각t0에 있어서, 프리챠지 제어신호VPO가 활성 상태가 되고, 프리챠지용 스위칭소자SP11 및 SP13가 온 상태가 되며, 데이터 선DL11 및 DL13에 프리챠지 전압VP이 전달된다. 이때, 기록용 전환 스위치SW1 및 SW2는 비도통 상태이고, 데이터 선DL11-DL14은, 기록 정전류원IW1 및 IW2으로부터 분리되고 있다.
시각t2에 있어서, 프리챠지 제어신호VPO가 비활성 상태가 되고, 한편, 프리 챠지 제어신호VPE가 활성 상태가 된다. 프리챠지용 스위칭소자SP11 및 SP13가 오프 상태가 되고, 한편, 프리챠지용 스위칭소자SP12 및 SP14가 온 상태가 되며, 데이터 선DL12 및 DL14에 프리챠지 전압VP이 전달된다.
기록용 전환 스위치SW1 및 SW2는, 기록전환 제어신호CSWE/0에 따라, 데이터 선DL11 및 DL13에 기록 정전류원IW1 및 IW2을 각각 결합한다. 이때, 또한 게이트 선 구동신호G1.3가 선택 상태로 구동되고, 화소PX1 및 PX3로, 각각, 기록화소 신호가 전달된다. 블랙 데이터의 기록 시에 있어서는, 블랙 데이터 기록 스위치SP1 또는 SP2가 블랙 데이터 기록지시 신호BWR1 또는 BWR2에 따라 온 상태가 되고, 접지 전압을 대응하는 데이터 선에 전달한다. 이때에는, 대응하는 기록 정전류원IW1 또는 IW2은, 비활성 상태이고, 출력 하이 임피던스 상태로 설정된다.
게이트 선GL1 및 GL3에 각각 접속되는 화소PX1 및 PX3에 대한 화소신호의 기록이 완료되면, 시각t4에 있어서 프리챠지 제어신호VPE가 비활성 상태가 되고, 또 프리챠지 제어신호VPO가 활성 상태로 구동된다. 또한 게이트 선 구동신호G1.3가 비활성 상태가 되고, 게이트 선GL1 및 GL3에 각각 접속되는 화소PX1 및 PX3의 내부 노드가, 대응하는 데이터 선DL11 및 DL13로부터 분리된다.
이 시각t4에 있어서, 프리챠지 제어신호VPE가 비활성화되면, 게이트 선 구동신호G2.4가 활성 상태로 구동되고, 게이트 선GL2 및 GL4에 각각 접속되는 화소PX2 및 PX4의 내부 노드가 대응하는 데이터 선DL12 및 DL14에 접속된다. 이때 또한 기록전환 스위치SW1 및 SW2는, 기록전환 제어신호CSWE/0에 따라 데이터 선DL12 및 DL14을 각각 대응하는 기록 정전류원IW1 및 IW2을 결합하고, 또 블랙 데이터 기록 스위치SB1 및 SB2는 각각, 데이터 선DL12 및 DL14에 접속된다. 이에 따라 게이트 선GL2 및 GL4에 접속되는 화소PX2 및 PX4에 대한 화소신호의 기록이 행해진다.
시각t6에 있어서, 이 게이트 선 구동신호G2.4가 비선택 상태로 구동되고, 다시 데이터 선DL12 및 DL14에 대한 프리챠지가 개시된다. 이후, 이 동작이 표시장치 내의 모든 행에 접속되는 화소에 대한 기록이 완료 될 때 까지 반복된다.
이 도 21에 도시하는 표시장치의 경우, 화소에 대하여 동시에 기록이 행해진다. 그러나, 1행의 각 화소에 대한 기록시간은, 도 6에 도시하는 기록동작 타이밍 도면에 비해, 2배 시간으로 설정되고 있다. 따라서, 각 행 당 기록시간은 등가적으로 데이터 선이 한개 밖에 설치되지 않은 경우와 같다. 즉, 데이터 선이 하나 밖에 배치되지 않은 구성에 비해, 시각 tO에서 시각t2 사이의 프리챠지 기간 만이, 1화면의 기록시간이 길어지지만, 이 시간은, 1화면의 기록에 필요한 시간에 비해 충분히 작고, 데이터 선이 한 개 배치된 경우의 1화면의 기록 시간과 거의 같은 정도의 기록시간으로 1화면의 화소신호를 기록할 수 있다.
이 도 21과 같이 2행의 화소에 동시에 기록, 기록시간을 2배로 설정 함으로써, 확실하게 기록시간을 충분히 확보 할 수 있고, 기록시간의 마진을 확대 할 수 있다. 2 행의 화소신호의 생성을 위한 구성에 대해서는, 2라인 지연선을 이용 함으로써, 홀수 게이트 선 쌍 또는 짝수 게이트 선 쌍의 데이터를 화소신호를 병렬로 생성 할 수 있다.
또한 기록전환 스위치SW1 및 SW2에 대한 기록전환 제어신호CSWE/0는, 실시예 1의 경우와 동일한 구성을 이용하여 생성 할 수 있다(도 12참조).
마찬가지로, 프리챠지 제어신호VPE 및 VPO도, 실시예 1의 경우와 동일한 구성을 이용하여 생성 할 수 있다.
또, 도 21에 도시하는 구성에 있어서는, 1행 간격의 게이트 선이, 공통으로 접속되어 동일한 게이트 선 구동신호를 받고 있다. 그러나, 인접 행의 게이트 선(예를들면 GL1 및 GL2이 동시에 공통의 게이트 선 구동신호를 받아 선택 상태로 구동되도록 구성되어도 좋다. 즉 화소PX1 및 PX2의 프리챠지가 동시에 행해지고, 또 화소PX1 및 PX2에 대한 기록이 병행하여 행해진다. 화소PX1 및 PX2로의 기록 시에, 화소PX3 및 PX4에 대한 프리챠지가 실행된다. 따라서, 이 4개의 데이터 선DL11-DL14이 배치되는 경우, 이들과 각 행의 화소의 접속은, 프리챠지 동작과 기록동작이 충돌하지 않는 한, 임의로 설정 할 수 있다.
[변경예]
도 23은, 본 발명의 실시예 4의 변경예의 구성을 개략적으로 도시하는 도면이다. 도 23에 있어서, 일 열로 정렬하여 배치되는 화소PX1-PXk에 대하여, 데이터 선DL01, DLE1-DLOk, DLEk가 배치된다. 데이터 선DL01 및 DLE1에 대하여 기록 정전류원IW1이 배치되고 데이터 선DL02, DLE2에 대하여 기록 정전류원IW2이 배치된다. 데이터 선DLOk, DLEk에 대하여 기록 정전류원IWk이 배치된다. 화소PX1-PXk가 각각 접속되는 게이트 선GL1-GLk은, 공통으로 게이트 선 구동신호G1/k를 받는다. 화소PX1-PXk는, 각각 데이터 선DLO1-DLOk에 접속된다.
데이터 선DLE1-DLEk은, 도시하지 않은 별도의 k행의 화소가 각각 접속된다. 이 도 23에 도시하는 구성에 있어서는, k행의 화소를 단위로 하여 프리챠지 및 기 록이 행해진다. 따라서 기록시간을, 데이터 선이 하나 배치되고 있는 경우의 k배의 시간으로 설정할 수 있어, 거의 k배, 기록시간의 마진을 확대 할 수 있다.
또, 도 23에 있어서도, 프리챠지 전압VP을 전달하는 프리챠지용 스위치가, 각 데이터 선DL01, DLE1-DLOk, DLEk에 대하여 배치되고, 기록 및 프리챠지가 교대로 실행된다.
도 24는, 도 23에 도시하는 표시장치의 동작을 도시하는 타이밍 도이다. 이 도 24와 같이, 홀수 데이터 선DLO1-DLOk 및 짝수 데이터 선DLE1-DLEk 각각을 쌍으로 하여 프리챠지 전압VP의 전달 및 화소신호의 기록W이 교대로 실행된다. 게이트 선 구동신호G1/k의 활성화 시, 프리챠지 제어신호VPE가 활성화되고, 홀수 데이터 선DLO1-DLOk으로의 기록과 병행하여 짝수 데이터 선GLE1-GLEk에 대한 프리챠지가 실행된다. 또한 역으로, 게이트 선 구동신호G2/k의 활성화 시, 프리챠지 제어신호 VPO가 활성화되고, 짝수 데이터 선DLE1-DLEk으로의 기록과 병행하여 홀수 데이터 선GLO1-GLOk에 대한 프리챠지가 실행된다.
이상과 같이, 본 발명의 실시예 4에 따르면, 일 열로 정렬하여 배치되는 화소에 대해 복수 쌍의 데이터 선을 배치하여 복수 행의 화소에 대하여 동시에 기록 또는 프리챠지를 행하고 있으며, 화소에 대한 기록시간을 길게 할 수 있어 기록시간 마진을 확대 할 수 있다.
[실시예 5]
도 25는, 본 발명의 실시예 5에 따른 표시장치의 프리챠지 및 기록동작을 도시하는 타이밍 도면이다. 표시장치의 구성은, 앞의 실시예 4와 같이 도 21에 도시 하는 구성을 이용할 수 있다. 즉, 각 화소 열에 대하여, 4개의 데이터 선이 배치되고, 2개의 데이터 선을 단위로 하여 프리챠지 및 기록전류전달이 행해진다.
이 도 25에 도시하는 타이밍 도면에 있어서는, 프리챠지 제어신호VPO 및 VPE의 활성화 기간이, 실시예 2의 경우와 마찬가지로 짧아진다. 즉, 시각tO에서 시각t1 사이, 프리챠지 제어신호VPO가 활성화되고, 시각t2에서 시각t3의 사이, 프리챠지 제어신호VPE가 활성화된다. 이들의 프리챠지 제어신호VPO 및 VPE의 비활성화에 응답하여 게이트 선 구동신호G1.3 및 G2.4가 각각 활성화된다. 실제의 데이터 기록은, 앞의 실시예와 마찬가지로 데이터 선DL11 및 DL13에 대해서는, 시각t2에서 시각t4 동안 기록이 행해지고 데이터 선DL12 및 DL14에 대해서는, 시각t4에서 시각t6 동안, 기록이 행해진다.
도 25에 도시하는 동작 타이밍에서 프리챠지 및 기록을 행하면, 화소로의 기록 시에 있어서, 기록 전에(예를 들면 시각t1에서 t2 동안) 데이터 선의 프리챠지 전압VP을 화소 내의 전위 기억용의 MOS트랜지스터를 통해 방전 할 수 있고, 실효적으로 최소 기록전류의 기록시간을 길게 할 수 있으며, 최소 기록전류 공급 시에 있어서도, 확실하게 화소의 내부 노드를 최소 기록전압VDmin의 전압 레벨에 도달시킬 수 있다. 따라서, 복수행의 화소에 대하여 동시에 기록을 행할 경우에 있어서, 화소수가 증대하고, 각 기록 사이클 시간이 짧아지는 경우에 있어서도, 안정되게 화소신호를 기록할 수 있다.
또한 실시예 4와 마찬가지로, 게이트 선 구동회로는, 그 출력 노드의 수가 반감되어 게이트 선 구동회로의 점유 면적을 저감 할 수 있다.
또, 이 실시예 5에 있어서의 프리챠지 제어신호VPO, VPE 및 게이트 선 구동신호G1.3 및 G2.4등의 게이트 선 구동신호를 발생하는 구성 및 데이터 기록 전환 스위치SW의 제어는, 앞의 실시예 2에 있어서 이용된 제어부의 구성을 이용할 수 있다. 각 제어신호의 활성화 기간은 게이트 선 구동신호의 활성화 기간이 길어짐에 따라 길어질 뿐이다.
또한 도 23과 같이, 각 화소 열에 대하여, 2·k개의 데이터 선 및 k개의 기록 정전류원이 배치되고, 또 각 데이터 선에 각각 프리챠지용 스위치가 배치되는 구성에 대해서도 마찬가지로 본 실시예 5의 구동방식을 적용 할 수 있다.
[실시예 6]
도 26은, 본 발명의 실시예 6에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면이다. 이 도 26에 도시하는 표시장치는, 이하의 점에서, 도 21에 도시하는 표시장치와 그 구성이 다르다. 즉, 데이터 선DL11 및 DL12에 대하여, 프리챠지용 스위칭소자SPW1를 통해 프리챠지 정전류원IP1이 결합되고, 데이터 선DL13 및 DL14은, 프리챠지용 스위칭소자SPW2를 통해 프리챠지 정전류원 IP에 결합된다. 이들의 프리챠지용 스위칭소자SPW1 및 SPW2에는, 프리챠지 전류전환 제어신호SPE/0가 공통으로 공급된다.
이 도 26에 도시하는 표시장치의 다른 구성은, 도 21에 도시하는 표시장치의 구성과 같으며, 대응하는 부분에는 동일 참조번호를 붙이고, 그 상세설명은 생략한다.
도 27은, 도 26에 도시하는 표시장치의 프리챠지/기록동작을 도시하는 타이 밍 도면이다. 이하, 도 27을 참조하여, 이 도 26에 도시하는 표시장치의 프리챠지 및 기록동작에 대해서 간단하게 설명한다.
프리챠지 제어신호VPO 및 VPE는, 각각, 기록 사이클 시간의 약 절반 정도의 기간활성 상태로 유지된다. 프리챠지 제어신호VPO가 시각t1에 있어서 비활성화되면, 프리챠지 전류전환 제어신호SPE/0는, 데이터 선DL11 및 DL13을 선택하는 상태로 설정되고, 프리챠지용 스위칭소자SPW1 및 SPW2는, 각각 프리챠지 정전류원IP1 및 IP2을 데이터 선DL11 및 DL13에 결합한다. 이 시각t1에 있어서, 또한 게이트 선 구동신호G1.3가 선택 상태로 구동된다.
시각t2에 있어서, 프리챠지 제어신호VPE가 활성화되면 프리챠지 전류전환 제어신호SPE/0가 비활성화되고, 스위치SPW1 및 SPW2는, 오프 상태가 되며, 프리챠지 정전류원IP1 및 IP2은, 데이터 선DL11-DL14에서 분리된다. 이 시각t2에서, 기록 정전류원IW1 및 IW2 또는 블랙 데이터 기록 스위치SB1 및 SB2에 따라 화소신호의 기록이 행해진다.
시각t3에 있어서, 프리챠지 제어신호VPE가 비활성화되면, 다시, 프리챠지 전류전환 제어신호SPE/0는, 데이터 선DL12 및 DL14을 선택하는 상태로 설정되고, 프리챠지용 스위칭소자SPW1 및 SPW2는, 프리챠지 정전류원IP1 및 IP2을 각각, 데이터 선DL12 및 DL14에 결합한다.
시각t4에 있어서, 다시, 프리챠지 제어신호VPO가 활성화되면, 이 프리챠지 전환 제어신호SPE/0가 비활성화되고, 프리챠지용 스위칭소자SPW1 및 SPW2는 오프 상태가 되며, 정전류원IP1 및 IP2은, 데이터 선DL11-DL14에서 분리된다. 시각t3에 있어서는, 게이트 선 구동신호G2.4가 활성 상태로 구동되고 있고, 선택이 그 내부 노드의 프리챠지가 행해지고 있다. 시각t4에 있어서, 기록 정전류원IW1 및 IW2 또는 블랙 데이터 기록 스위치SB1 및 SB2를 이용하여, 선택 화소에 대한 데이터의 기록이 행해진다.
이 도 26에 도시하는 표시장치 구성의 경우, 실제 기록 사이클 기간을 길게 할 수 있고, 따라서, 프리챠지 전압VP의 전달 시간이 짧아진 경우, 화소의 내부 노드의 전위가 목표전압VDmin보다도 크게 저하되는 것을 생각할 수 있다. 그러나, 이 기간에 프리챠지 정전류원IP1 및 IP2을 기록화소가 접속되는 데이터 선에 공급 함으로써, 선택 화소의 내부 노드의 전위저하를 억제할 수 있고, 최소 기록 전류기록의 경우에 있어서도, 고속으로, 기록을 행할 수 있다.
또, 이 프리챠지 전류를 이용하는 구성은, 또한 도 23에 도시하는 k개의 기록 정전류원이 배치되고, 데이터 선이 2·k개 배치되는 구성에 대해서도 적용 할 수 있다.
이 도 26에 도시하는 표시장치의 구성은, 실질적으로 실시예 3 및 4를 조합한 것으로, 이들의 실시예 3 및 4와 동일한 효과를 얻을 수 있다.
[실시예 7]
도 28은, 본 발명의 실시예 7에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면이다. 도 28에 있어서는, 일 열로 정렬하여 배치되는 화소PX1-PX4의 양측에 데이터 선DL1O 및 DL1E이 각각 배치된다.
이 도 28에 도시하는 데이터 선의 배치인 경우, 데이터 선DL1O 및 DL1E의 교 차부는 존재하지 않기 때문에, 이들의 데이터 선DL1O 및 DL1E 사이의 결합 용량은 존재하지 않는다. 따라서, 이들의 데이터 선DL1O 및 DL1E에 존재하는 기생 용량CDO 및 CDE은, 앞의 실시예 1에 도시하는 데이터 선의 배치인 경우에 비해, 보다 저감 할 수 있고, 고속으로 데이터 선DL1O 및 DL1E을 충방전 할 수 있다.
화소 내에 있어서의 스위칭소자(도 1참조)는, 도 28과 같이, 통상, N채널MOS트랜지스터로 구성된다. 도 28에 있어서는, 화소PX1 내의 스위칭소자S1를 대표적으로 도시한다. 이 스위칭소자S1가 MOS트랜지스터로 구성될 경우, 게이트 전극과 드레인/소스 전극과의 겹친 영역에 의해, 오버랩 용량(기생 용량)Cov이 형성된다. 데이터 선DL1O 및 DL1E에는, 일 열로 정렬하여 배치되는 화소 중 절반 수의 화소가 접속될 뿐으로, 한 개의 데이터 선이 배치되는 구성에 비해, 데이터 선DL1O 및 DL1E에 접속되는 오버랩 용량Cov의 수를 반감 할 수 있음에 따라, 기생 용량CDO 및 CDE의 용량값을 저감 할 수 있으며, 보다 기록시간을 단축 할 수 있다.
이 실시예 7에 있어서, 데이터 선의 프리챠지 및 화소신호의 기록을 행하는 구성으로서는, 앞의 실시예 1에서 3에 도시하는 구성 중 어느 것이 이용되어도 좋다.
이상과 같이, 본 발명의 실시예 7에 따르면, 일 열로 정렬되는 화소의 양측에 데이터 선을 배치하여, 이들의 데이터 선의 기생 용량을 저감 할 수 있으며, 고속으로 데이터 선의 충방전을 행할 수 있고, 기록시간을 단축 할 수 있다.
[실시예 8]
도 29는, 본 발명의 실시예 8에 따른 표시장치의 주요부의 구성을 개략적으 로 도시하는 도면이다. 도 29에 있어서, 일 열로 정렬하여 배치되는 화소PX1-PX8의 한쪽에, 데이터 선DL11 및 DL12가 배치되고, 이들의 화소PX1-PX8의 반대측에, 데이터 선DL13 및 DL14이 배치된다. 게이트 선GL1 및 GL3에는 공통으로 게이트 선 구동신호G1.3가 전달되고, 게이트 선GL2 및 GL4에는, 공통으로, 게이트 선 구동신호G2.4가 전달된다. 마찬가지로 게이트 선GL5 및 GL7에 대하여, 게이트 선 구동신호G5.7가 전달되고, 게이트 선GL6 및 GL8에 대해 공통으로, 게이트 선 구동신호GL6.8가 전달된다.
데이터 선DL11 및 DL12는 도 26과 같이, 기록 정전류원IW 및 블랙 데이터 기록 스위치를 공유하고, 데이터 선DL13 및 DL14은, 기록 정전류원IW 및 블랙 데이터 기록 스위치를 공유한다. 화소PX1-PX4는, 데이터 선DL11-DL14에 각각 접속되고, 화소PX5-PX8는, 또한 데이터 선DL11-DL14에 각각 접속된다.
이 도 29에 도시하는 배치인 경우, 데이터 선DL11과 화소PX1를 접속하는 추출 배선과 데이터 선DL12 사이에 겹침이 일어나고, 기생 용량Cpr이 형성된다. 마찬가지로 화소PX4를 데이터 선DL14에 접속하는 추출 배선은, 데이터 선DL13과 교차하고, 기생 용량Cpr이 형성된다. 따라서, 데이터 선DL11-DL14은, 각각, 4화소 당 하나의 교차부를 가지고 있을 뿐으로, 배선간 결합 용량을, 데이터 선DL11-DL14을 모두 한쪽에 배치하는 경우에 비해 저감할 수 있고, 이에 따라 이들의 데이터 선DL11-D14의 배선 용량CD의 용량값을 저감 할 수 있다.
[변경예]
도 30은, 본 발명의 실시예 8의 변경예의 구성을 개략적으로 도시하는 도면 이다. 도 30에 있어서, 일 열로 정렬하여 배치되는 화소PX1-PX(k+1)…에 대하여, 한쪽에 데이터 선DLO1, DLE1-DLOh, DLEh이 배치되고, 다른쪽 측에, 데이터 선DLO(h+1), DLE(h+1)-DLOk, DLEk이 배치된다. 화소PX1-PXk는, 데이터 선DLO1-DLOk에 순차적으로 접속되고, 화소PX(k+1)는, 데이터 선DLE1에 접속된다. 화소PX1-PXk 각각 대응하여 배치되는 게이트 선GL1-GLk은, 공통으로, 게이트 구동신호G1/k를 받는다. 화소PX(k+1)에 대해 배치되는 게이트 선GL(k+1)에 대해서는, 게이트 선 구동신호G2/k가 전달된다.
이 데이터 선DLO1, DLE1-DLOh, DLEh의 수와, 데이터 선DLO(h+1), DLE(h+1)-DLOk, DLEk의 수는 동일하다.
이 도 30에 도시하는 배치인 경우, 화소 열 한쪽에, 데이터 선DLO1, DLE1-DLOk, DLEk을 배치하는 구성에 비해, 데이터 선 간의 교차부의 수를 저감 할 수 있고, 데이터 선의 기생 용량을 저감 할 수 있다.
또, 이 도 30에 도시하는 구성에 있어서, 동일한 게이트 선 구동신호를 받는 게이트 선은, k행 씩 떨어져 배치되고 있어도 좋다. 인접 행의 게이트 선을 쌍으로 하여 동일한 게이트 선 구동신호를 전달 하는 것은 특별히 요구되지 않으며, 데이터 선의 프리챠지와 화소신호의 기록이 충돌하지 않으면 된다.
이 실시예 8의 구성에 있어서도, 데이터 선의 프리챠지 및 기록을 위한 구성으로서는, 앞의 실시예 4에서 6중 어느 하나의 구성을 이용 할 수 있다.
이상과 같이, 본 발명의 실시예 8에 따르면, 일 열로 정렬하여 배치되는 화소의 양측에 데이터 선을 배치하여, 데이터 선 간의 교차부의 수를 저감 할 수 있 고, 데이터 선의 배선 용량을 저감할 수 있어 고속으로 기록을 행할 수 있다.
[실시예 9]
도 31은, 본 발명의 실시예 9에 따른 표시장치의 주요부의 구성을 개략적으로 도시하는 도면이다. 이 도 31에 도시하는 표시장치에 있어서는, 화소PX의 전위 기억소자로서, P채널MOS트랜지스터(2p)가 이용된다. 도 31에 있어서는, 화소PX1의 내부구성을 대표적으로 도시한다. 이 화소PX1는, 전원 노드와 내부 노드ND1P 사이에 접속되는 P채널MOS트랜지스터(2p)와, 대응하는 게이트 선(도시하지 않음) 상의 신호에 응답하여 선택적으로 온 상태가 되고, 내부 노드ND1P를, 데이터 선DL1O에 접속하는 스위칭소자S1와, 대응하는 게이트 선 상의 신호에 응답하여 선택적으로 온 상태가 되며, 내부 노드ND1P를 MOS트랜지스터(2p)의 게이트에 접속하는 스위칭소자S2와, 전원 노드와 MOS트랜지스터(2p)의 게이트 사이에 접속되는 용량소자(3p)와, 스위칭소자S1 및 S2와 상보적으로 온 상태가 되는 스위칭소자S3와, 스위칭소자S3와 접지노드 사이에 접속되는 EL소자(1)를 포함한다. 전원 노드에는, 전원전압VCC이 공급된다.
데이터 선DL1O 및 DL1E에 대해서는, 기록 전류전환 스위치SW가 배치된다. 이 기록전류 전환 스위치SW에는, 기록 정전류원IWP 및 블랙 데이터 기록 스위치 SBP가 병렬로 접속된다. 기록 정전류원IWP은, 데이터 화소신호의 기록 시, 이 기록전류 전환 스위치SW를 통해 접속되는 데이터 선으로부터 로우측 전원 노드VN로 전류를 방전한다. 또한 블랙 데이터 기록 스위치SBP는, 블랙 데이터 기록 지시 신호BWR의 활성화 시, 기록전류 전환 스위치SW를 통해, 전원전압VCC을, 선택된 데이 터 선에 전달한다.
데이터 선DL1O 및 DL1E에 대해, 각각, 프리챠지 제어신호VPO 및 VPE의 활성화 시 온 상태가 되고, 각각, 프리챠지 전압VPQ을 데이터 선DL1O 및 DL1E에 전달하는 프리챠지용 스위칭소자SPQ1O 및 SPQ1E가 배치된다.
데이터 선DL1E에는, 인접 행의 화소PX2가 접속된다.
도 32는, 도 31에 도시하는 표시장치의 프리챠지 및 데이터 기록동작을 도시하는 도면이다. 이하, 도 32를 참조하여, 도 31에 도시하는 화소PX1로의 프리챠지 및 화상신호 기록동작에 대해 설명한다.
데이터 선DL1O은, 프리챠지 전압VPQ레벨에 프리챠지된다. 이 프리챠지 전압VPQ은, 내부 노드ND1P의 최소 기록전류IEL1에 대응하는 전압(최소값 기록전압)VDPmax보다도 낮은 전압 레벨이다. MOS 트랜지스터(2p)의 한계값 전압VTP의 격차를 고려하여, 이 프리챠지 전압VPQ은, 이하의 조건을 만족하도록 설정된다.
VPQ ≤MIN(VDPmax)
즉, 최소값 기록전압VDPmax이 한계값 전압VTP에 따라 변화되므로, 이 최소값 기록전압VDPmax의 최소값 이하의 전압 레벨에, 프리챠지 전압VPQ이 설정된다. 이 상태에서, 화소PX1에 대해 기록 정전류원IWP이 접속되어, 전류를 구동할 경우, 기록 데이터에 따라, 정전류1EL1에서 IELn중 어느 한 전류가 방전된다. 이 기록 정전류원IWP의 방전 동작에 의해, 화소PX1의 내부 노드ND1P의 전위가, 기록 정전류원IWP의 구동하는 전류IEL에 대응하는 전압 레벨로 설정된다(MOS트랜지스터(2p)가 게이트 및 드레인이 상호접속 되어 다이오드 모드에서 동작하고, 방전 전류에 대응하 는 크기의 전류를 공급한다). 프리챠지 전압VPQ을 최대 기록전압VDPmax이하로 설정할 경우, 최소 기록전류IEL1를 구동할 경우, 화소의 트랜지스터(2p)를 이용하여 데이터 선의 충전을 행한다. 이 경우, 화소의 트랜지스터(2p)의 전류구동력은, N채널MOS트랜지스터를 이용하는 경우와 마찬가지로, 화소의 면적과 같은 정도 크기의 트랜지스터를 이용 할 수 있고, 충분히 최소 기록전류IEL1를 구동하는 경우에 있어서도, 화소의 트랜지스터(2p)를 이용하여 프리챠지 전압VPQ에서의 최소값 기록전압VDPmax의 전압 레벨 까지 단시간에 구동 할 수 있다. 다른 기록전류IEL2에서 IELn을 구동할 경우에는, 그 전류값이 크고 고속으로 기록전류에 따른 전압 레벨에 데이터 선 및 내부 노드NDIP을 방전하여 소정의 전압 레벨로 구동 할 수 있다. 이에 따라 기록전류값에 상관없이, 화소신호기록 시에 기록 정전류원IWP의 구동전류에 따라, 데이터 선의 전압 레벨을, 단시간에 기록 데이터(화소 신호)에 따른 전압 레벨로 설정 할 수 있다.
기록동작이 완료되면, 스위칭소자S1 및 S2가 오프 상태가 되고, 이어서, 스위칭소자S3가 온 상태가 된다. 용량소자(3p)는, 기록전압을 유지하고 있고, Mos트랜지스터(2p)는, 이 기록전류에 따른 전류를, EL소자(1)에 공급한다. EL소자(1)는, MOS트랜지스터(2p)를 포화 영역에서 동작시키는 전류구동력을 갖고 있고, 따라서 EL소자(1)는, 기록전류에 따른 전류를 구동하고, 발광한다.
최소 기록전류IEL1가 기록 정전류원IWP에 의해 방전될 경우, 프리챠지 전압VPQ이 서서히 충전되고, 최소 기록전류IEL1에 대응하는 전압VDPmax에 내부 노드ND1P의 전압 레벨이 도달한다. 한편, 기록전류가 최대 기록전류IELn인 경우에는, 노드ND1P의 전압 레벨은, 고속으로 전압VDPmin에 도달한다. 이 전압VDPmin은, 접지 전압 레벨이어도 좋다.
또한 블랙 데이터 기록 스위치SBP는, 도통 시, 전원전압VCC을 전달하고, 선택 화소의 내부 노드NDIP의 전압 레벨이 전원전압VCC레벨로 설정되며, MOS트랜지스터(2p)가, 게이트 및 소스의 전위가 같아져 오프 상태를 유지한다.
또, 게이트 선을 기록 전에 활성 상태로 구동하고, 실효적으로 기록시간을 길게 하는 구성의 경우에 있어서 데이터 선DL1O 및 DL1E에 프리챠지 전류를 공급할 경우, MOS트랜지스터(2p)를 통해 충전되고, 프리챠지 전압VPQ의 전압 레벨이 상승하는 것을 방지하기 위해(최대VCC-|VTP|의 레벨에 도달한다), 데이터 선으로의 프리챠지 전류공급의 경우에는, 데이터 선을 방전하는 방향으로 프리챠지 전류가 공급된다.
이 P채널MOS트랜지스터(2p)를 전위유지 기억용의 MOS트랜지스터로서 이용할 경우에 있어서도, 도 15에 도시하는 동작 파형과 마찬가지로, 화소의 트랜지스터(2p)에 의해, 내부 노드ND1P가 프리챠지 전압VPQ보다도 높은 전압 레벨로 충전되어, 최소값 기록전류IEL1에 대응하는 전압(최소값 기록전압)VDPmax에 대응하는 전압 레벨에 근접시킬 수 있고, 고속으로 최소값 기록전류IEL1에 대응하는 전압 레벨에 내부 노드ND1P를 설정 할 수 있다. 또한 이 경우, 화소의 트랜지스터(2p)에 의해 충전 전위가 너무 높아질 경우에는, 그 후의 프리챠지 전류에 의해 내부 노드ND1P의 전압 레벨을 저하시켜 최소값 기록전압VDPmax과의 차이를 작게 할 수 있다. 따라서, 프리챠지 전압VPQ을 최소 기록전류ILE1가 규정하는 내부 노드 전위보다도 낮은 전압 레벨로 설정해도, N채널MOS트랜지스터를 화소의 전류구동 트랜지스터로서 이용하는 경우와 마찬가지로, 고속으로, 데이터의 기록을 행할 수 있다.
전술한 바와 같이, P채널MOS트랜지스터를 화소의 전류 설정용의 트랜지스터로서 이용하는 경우, 앞의 N채널MOS트랜지스터(2)를 화소의 트랜지스터로서 이용할 때의 게이트 선택 기간을 길게 하여 실효적으로 기록 시간을 길게 하는 구성을 이용 할 수 있고, 또한 이 게이트 선택 기간을 조정하는 동작의 실현 회로로서는, N채널MOS트랜지스터를 이용할 때의 제어회로의 구성을 이용 할 수 있다.
또한 이 데이터 선은 복수 쌍이, 화소 열 각각에 대하여 배치되어도 되고, 이 복수 쌍의 데이터 선을 이용하는 경우에 있어서도, N채널MOS트랜지스터를 화소 트랜지스터로서 이용하는 경우와 동일한 동작을 실현 할 수 있다.
이상과 같이, 본 발명의 실시예 9에 따르면, 화소소자로서 P채널MOS트랜지스터를 기억용 트랜지스터로서 이용하고 있는 경우에 있어서도, 데이터 선의 프리챠지 및 기록화소신호의 전달을 순차적으로 행하고 있어, 고속으로 데이터의 기록을 행할 수 있다.
제 1관점에 관한 표시장치에 있어서는, 선택 화소로의 화상 데이터 신호의 기록과 병행하여, 별도 행의 화소에 대한 프리챠지를 행하고 있다. 따라서, 기록 사이클 시, 별도로 프리챠지를 행하기 위한 시간을 마련할 필요가 없고, 기록 사이클 시간을 충분히 이용하여 화소신호의 기록을 행할 수 있다. 또한 각 선택 화소 에 있어서는 프리챠지 레벨로부터의 화소 데이터 신호의 변화로, 이 프리챠지 전압 레벨을 적당한 전압 레벨로 설정 함으로써, 데이터 기록 시에 있어서 기록전류가 최소값이라도, 고속으로, 내부 노드의 전위를 목표전압 레벨로 도달시킬 수 있으며, 기록시간의 마진을 크게 할 수 있다.
본 발명의 제 2관점에 관한 표시장치에 있어서는, 블랙 데이터 기록회로를 배치하여, 확실하게, 선택 화소로의 블랙 데이터 기록 시, 발광소자에 전류가 흐르는 것을 방지 할 수 있으며, 확실하게, 발광소자를 비발광 상태로 설정할 수 있고, 화상의 콘트라스트를 높게 할 수 있다. 또한 블랙 데이터가 기록된 화소의 전류소비를 없앨 수 있고, 소비 전류를 저감 할 수 있다.
본 발명은, 전계 발광 소자를 발광소자로서 이용하는 표시장치에 대하여 적용 할 수 있고, 유기EL소자 등을 화소소자로서 이용하는 표시장치에 대하여 적용 할 수 있다.
본 발명을 상세하게 설명하여 도시했지만 이는 예시만을 위한 것으로 한정을 하지 않으며, 발명의 정신과 범위는 첨부한 청구범위에 의해서만 한정되는 것을 명백하게 알 수 있을 것이다.

Claims (13)

  1. 행렬 모양으로 배열되고, 각각이, 자체의 구동전류에 의해 발광 상태가 설정되는 발광소자를 포함하는 복수의 화소,
    동일 기록 사이클에 있어서 동일 열의 적어도 한 개의 제 1화소에 대해 기록 데이터에 따라 기록을 행하는 기록회로, 및
    상기 제 1화소로의 기록과 병행하여 상기 제 1화소와 동일 열의 다른 행의 화소에 대하여 프리챠지를 행하는 프리챠지 회로를 구비하는 것을 특징으로 하는 표시장치.
  2. 제 1항에 있어서,
    각 상기 화소는, 기록 데이터에 따라 대응하는 발광소자를 흐르는 전류량을 결정하는 절연 게이트형 트랜지스터를 포함하고,
    각 상기 프리챠지 회로는, 일정한 크기의 정전압을 공급하는 정전압원을 구비하며,
    상기 일정한 크기의 정전압은, 상기 트랜지스터의 소스의 전위를 기준으로 하여 상기 트랜지스터에 공급되는 기록 데이터의 최소 기록전압의 절대치 이상의 전압 레벨이고, 상기 최소 기록전압은, 상기 발광소자를 흐르는 일정한 크기의 전류량의 최소값을 규정하는 것을 특징으로 하는 표시장치.
  3. 제 1항에 있어서,
    각 상기 화소는, 기록 데이터에 따라 대응하는 발광소자를 흐르는 전류량을 결정하는 절연 게이트형 트랜지스터를 포함하고,
    각 상기 프리챠지 회로는,
    상기 트랜지스터에 공급되는 대응하는 발광소자의 구동전류량의 일정한 최소값을 규정하는, 상기 트랜지스터의 소스 전위를 기준으로 하여 상기 트랜지스터에 공급되는 최소값 기록전압의 절대값 이상의 크기의 정전압을 공급하는 정전압원과,
    상기 일정한 최소값과 실질적으로 같은 크기의 정전류를 공급하는 정전류원을 구비하는 것을 특징으로 하는 표시장치.
  4. 제 1항에 있어서,
    각 화소 행에 대응하여 배치되고, 각각이 대응하는 행의 화소를 선택하는 신호를 전달하는 복수의 게이트 선과,
    각각이 소정 수의 게이트 선에 대응하여 배치되는 출력 노드를 갖고, 상기 소정 수의 게이트 선에 동일 파형의 게이트 선 제어신호를 전달하는 게이트 선 구동회로를 더 구비하는 것을 특징으로 하는 표시장치.
  5. 제 4항에 있어서,
    각 화소 열에 있어서는, 상기 소정 수의 2배 수의 데이터 선이 배치되고,
    동일 열에 있어서 상기 소정 수의 게이트 선에 대응하여 배치되는 화소에 대해서는 프리챠지 및 데이터 기록동작 중 같은 동작이 행해지며,
    상기 소정 수의 데이터 선의 쌍은 프리챠지에 이용되고, 남은 소정 수의 쌍의 데이터 선이 데이터 기록에 이용되는 것을 특징으로 하는 표시장치.
  6. 행렬 모양으로 배열되고, 각각이, 자체의 구동전류에 의해 발광 상태가 설정되는 발광소자를 포함하는 복수의 화소,
    각 화소 열에 대응하여, 일렬 당 적어도 한 쌍 이상의 비율로 배치되는 복수의 데이터 선,
    각 화소 열에 대응하여, 일렬 당 적어도 한 쌍의 비율로 배치되고, 각각이, 대응하는 데이터 선에 프리챠지 전압을 공급하는 복수의 프리챠지 회로,
    각 화소 열에 대응하여, 일렬 당 적어도 하나의 비율로 배치되고, 각각이, 활성화 시, 대응하는 열에 기록 데이터에 따른 크기의 전류를 공급하는 복수의 표시 데이터 기록전류 공급회로 및
    각 상기 데이터 선에 대응하여 배치되고, 각각이, 활성화 시, 대응하는 데이터 선에 선택 화소의 발광소자의 전류구동을 정지시키는 상태로 설정하는 전위를 전달하는 블랙 데이터 기록회로를 구비하는 것을 특징으로 하는 표시장치.
  7. 제 6항에 있어서,
    각 화소 열에 대응하여 배치되고, 프리챠지 지시 신호에 따라 대응하는 열의 데이터 선에 일정한 크기의 프리챠지 전류를 공급하는 복수의 프리챠지 전류공급회로를 더 구비하는 것을 특징으로 하는 표시장치.
  8. 제 6항에 있어서,
    각 상기 화소는, 대응하는 발광소자를 흐르는 전류량을 기록 데이터에 따라 결정하는 트랜지스터를 포함하고,
    상기 블랙 데이터 기록회로는, 상기 트랜지스터를 오프 상태로 설정하는 전위를 대응하는 데이터 선에 전달하는 것을 특징으로 하는 표시장치.
  9. 제 6항에 있어서,
    각 상기 화소는, 기록 데이터에 따라 대응하는 발광소자를 흐르는 전류량을 결정하는 절연 게이트형 트랜지스터를 포함하고,
    각 상기 프리챠지 회로는, 일정한 크기의 정전압을 공급하는 정전압원을 구 비하며,
    상기 일정한 크기의 정전압은, 상기 트랜지스터의 소스 전위를 기준으로 하여 상기 트랜지스터에 공급되는 기록데이터의 최소 기록전압의 절대값 이상의 전압레벨이고, 상기 최소 기록전압은 상기 발광소자를 흐르는 일정한 크기의 전류량의 최소값을 규정하는 것을 특징으로 하는 표시장치.
  10. 제 6항에 있어서,
    각 상기 화소는, 기록 데이터에 따라 대응하는 발광소자를 흐르는 전류량을 결정하는 절연 게이트형 트랜지스터를 포함하고,
    각 상기 프리챠지 회로는,
    상기 트랜지스터에 공급되는 대응하는 발광소자의 구동전류량의 일정한 최소값을 규정하는, 상기 트랜지스터의 소스 전위를 기준으로 하여 상기 트랜지스터에 공급되는 최소값 기록전압의 절대값 이상의 크기의 정전압을 공급하는 정전압원과,
    상기 일정한 최소값과 실질적으로 같은 크기의 정전류를 공급하는 정전류원을 구비하는 것을 특징으로 하는 표시장치.
  11. 제 6항에 있어서,
    상기 적어도 한 쌍의 데이터 선은, 대응하는 열의 화소의 양측에 분산되어 배치되는 데이터 선을 포함하고, 쌍을 이루는 데이터 선은 교대로 공통되는 기록회로 및 공통되는 프리챠지 회로에 결합하는 것을 특징으로 하는 표시장치.
  12. 제 6항에 있어서,
    각 화소 행에 대응하여 배치되고, 각각이 대응하는 행의 화소를 선택하는 신호를 전달하는 복수의 게이트 선과,
    각각이 소정 수의 게이트 선에 대응하여 배치되는 출력 노드를 갖고, 상기 소정 수의 게이트 선에 동일 파형의 게이트 선 제어신호를 전달하는 게이트 선 구동회로를 더 구비하는 것을 특징으로 하는 표시장치.
  13. 제 12항에 있어서,
    각 화소 열에 있어서는, 상기 소정 수의 2배 수의 데이터 선이 배치되고,
    동일 열에 있어서 상기 소정 수의 게이트 선에 대응하여 배치되는 화소에 대해서는 프리챠지 및 데이터 기록동작 중 같은 동작이 행해지며,
    상기 소정 수의 데이터 선의 쌍은 프리챠지에 이용되고. 남은 소정 수의 쌍의 데이터 선이 데이터 기록에 이용되는 것을 특징으로 하는 표시장치.
KR1020050049181A 2004-06-18 2005-06-09 표시장치 KR100639691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00181351 2004-06-18
JP2004181351A JP5105699B2 (ja) 2004-06-18 2004-06-18 表示装置

Publications (2)

Publication Number Publication Date
KR20060048306A KR20060048306A (ko) 2006-05-18
KR100639691B1 true KR100639691B1 (ko) 2006-10-30

Family

ID=35540844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050049181A KR100639691B1 (ko) 2004-06-18 2005-06-09 표시장치

Country Status (5)

Country Link
US (1) US20060007215A1 (ko)
JP (1) JP5105699B2 (ko)
KR (1) KR100639691B1 (ko)
CN (1) CN100423048C (ko)
TW (1) TW200608339A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729099B1 (ko) * 2005-09-20 2007-06-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
KR101256921B1 (ko) * 2006-02-06 2013-04-25 삼성디스플레이 주식회사 게이트 구동유닛 및 이를 갖는 표시장치
KR101243804B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
KR101279596B1 (ko) * 2006-09-18 2013-06-28 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
JP5240542B2 (ja) * 2006-09-25 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP2009211039A (ja) * 2008-03-04 2009-09-17 Samsung Mobile Display Co Ltd 有機電界発光表示装置
CN101533595B (zh) * 2008-03-10 2011-03-16 奇景光电股份有限公司 平面显示器
KR101509114B1 (ko) * 2008-06-23 2015-04-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2010060601A (ja) 2008-09-01 2010-03-18 Sony Corp 画像表示装置及び画像表示装置の駆動方法
JP5456298B2 (ja) * 2008-10-22 2014-03-26 エルジー ディスプレイ カンパニー リミテッド Ｏｌｅｄ表示装置
JP5588617B2 (ja) 2009-01-23 2014-09-10 株式会社ジャパンディスプレイ 表示装置、表示装置の駆動方法および電子機器
JP5439913B2 (ja) * 2009-04-01 2014-03-12 セイコーエプソン株式会社 電気光学装置及びその駆動方法、並びに電子機器
JP2011059216A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 表示装置及び表示制御方法
JP5106598B2 (ja) * 2010-08-09 2012-12-26 三菱電機株式会社 表示装置
WO2012032568A1 (ja) * 2010-09-06 2012-03-15 パナソニック株式会社 表示装置およびその制御方法
CN103336397B (zh) * 2013-07-01 2015-09-09 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
JP2017058522A (ja) * 2015-09-16 2017-03-23 双葉電子工業株式会社 表示駆動装置、表示装置、表示駆動方法
CN109754754B (zh) * 2017-11-03 2020-10-30 深圳天德钰电子有限公司 驱动像素驱动电路的驱动控制电路及显示装置
CN108010955B (zh) * 2018-01-31 2020-06-30 京东方科技集团股份有限公司 一种阵列基板及驱动方法、显示装置
CN111445843B (zh) * 2019-01-17 2021-05-04 米彩股份有限公司 显示器驱动模块及驱动方法
TWI716160B (zh) * 2019-10-22 2021-01-11 友達光電股份有限公司 畫素電路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04309920A (ja) * 1991-04-09 1992-11-02 Toshiba Corp 液晶表示装置の駆動方法
KR0154832B1 (ko) * 1995-08-23 1998-11-16 김광호 액정 표시 장치
JP3661193B2 (ja) * 1997-07-16 2005-06-15 セイコーエプソン株式会社 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
TW521241B (en) * 1999-03-16 2003-02-21 Sony Corp Liquid crystal display apparatus, its driving method, and liquid crystal display system
JP4352507B2 (ja) * 1999-05-13 2009-10-28 ソニー株式会社 液晶表示装置およびその駆動方法
JP4894081B2 (ja) * 2000-06-14 2012-03-07 ソニー株式会社 表示装置およびその駆動方法
JP2002351430A (ja) * 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置
JP2003050568A (ja) * 2001-08-07 2003-02-21 Sharp Corp マトリクス型画像表示装置
JP2003216109A (ja) * 2002-01-28 2003-07-30 Sanyo Electric Co Ltd 表示装置およびその表示の制御方法
JP2003302935A (ja) * 2002-02-08 2003-10-24 Sanyo Electric Co Ltd 表示装置
JP4419369B2 (ja) * 2002-07-25 2010-02-24 日本電気株式会社 液晶表示装置及びその駆動方法
US6711076B2 (en) * 2002-07-26 2004-03-23 International Business Machines Corporation Active restore weak write test mode
DE10297529T5 (de) * 2002-10-11 2005-03-10 Mitsubishi Denki K.K. Anzeigevorrichtung
JP2004318093A (ja) * 2003-03-31 2004-11-11 Sanyo Electric Co Ltd 発光ディスプレイ及びその駆動方法及びエレクトロルミネッセンス表示回路及びエレクトロルミネッセンスディスプレイ
KR100515299B1 (ko) * 2003-04-30 2005-09-15 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널 및 구동 방법
JP4203659B2 (ja) * 2004-05-28 2009-01-07 カシオ計算機株式会社 表示装置及びその駆動制御方法
JP5106598B2 (ja) * 2010-08-09 2012-12-26 三菱電機株式会社 表示装置

Also Published As

Publication number Publication date
US20060007215A1 (en) 2006-01-12
JP2006003731A (ja) 2006-01-05
CN1710635A (zh) 2005-12-21
KR20060048306A (ko) 2006-05-18
CN100423048C (zh) 2008-10-01
TW200608339A (en) 2006-03-01
JP5105699B2 (ja) 2012-12-26

Similar Documents

Publication Publication Date Title
KR100639691B1 (ko) 표시장치
KR100709280B1 (ko) 시프트 레지스터 회로
KR100639077B1 (ko) 표시장치 및 그 구동제어방법
US8902131B2 (en) Configurable liquid crystal display driver system
US7256756B2 (en) Semiconductor device for driving a current load device and a current load device provided therewith
EP1649442B1 (en) Oled display with ping pong current driving circuit and simultaneous scanning of lines
US6300928B1 (en) Scanning circuit for driving liquid crystal display
KR100924739B1 (ko) 표시장치 및 그 구동방법
KR100658284B1 (ko) 주사 구동회로와 이를 이용한 유기 전계발광 장치
KR20100077649A (ko) 표시 장치 및 그 구동 방법
US11756485B2 (en) Emission driver and display device having the same
US7012587B2 (en) Matrix display device, matrix display driving method, and matrix display driver circuit
KR20180062282A (ko) 표시 장치용 발광 제어부 및 이를 적용한 유기 발광 표시 장치
US20100171689A1 (en) Shift register and organic light emitting display device using the same
US7304622B2 (en) Gate driver for an active matrix liquid crystal display device
US20100001929A1 (en) Active matrix display device
KR20210132778A (ko) 유기 발광 표시 장치
JP5106598B2 (ja) 表示装置
US20040233142A1 (en) Display device
KR20230083393A (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
JP2008009080A (ja) 表示装置
US11961474B2 (en) Display device
CN100468497C (zh) 电流驱动电路
JP2005094221A (ja) ソースフォロワ回路およびそれを備える表示装置
KR101157982B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 13