CN108010955B - 一种阵列基板及驱动方法、显示装置 - Google Patents

一种阵列基板及驱动方法、显示装置 Download PDF

Info

Publication number
CN108010955B
CN108010955B CN201810098206.0A CN201810098206A CN108010955B CN 108010955 B CN108010955 B CN 108010955B CN 201810098206 A CN201810098206 A CN 201810098206A CN 108010955 B CN108010955 B CN 108010955B
Authority
CN
China
Prior art keywords
pixel units
column
circuit
readout
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810098206.0A
Other languages
English (en)
Other versions
CN108010955A (zh
Inventor
郑智仁
王鹏鹏
刘伟
曹学友
韩艳玲
张平
丁小梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810098206.0A priority Critical patent/CN108010955B/zh
Publication of CN108010955A publication Critical patent/CN108010955A/zh
Priority to US16/218,793 priority patent/US10923507B2/en
Application granted granted Critical
Publication of CN108010955B publication Critical patent/CN108010955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开涉及显示技术领域，尤其涉及一种阵列基板、一种阵列基板的驱动方法以及一种显示装置。该阵列基板可以包括：成阵列排布的多个像素单元、读取线、重置电路以及读出电路，其中，属于同一列的各像素单元中的选通晶体管的第二端与至少两条读取线相连，以使部分像素单元与同一条读取线相连，部分像素单元与另外的读取线相连，针对每一列像素单元，其中的各读取线分别通过开关元件与该列像素单元对应的读出电路相连，针对每一列像素单元，其中的各读取线分别通过开关元件与重置电路相连。本公开大大的提高了读出电路的读取速度，从而大大提高了阵列基板的工作效率，同时也在积累时间较短的情况下保证了读取速度。

Description

一种阵列基板及驱动方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板、一种阵列基板的驱动方法以及一种显示装置。
背景技术
随着光学技术和半导体技术的发展，以液晶显示器(Liquid Crystal Display，LCD)和有机发光二极管显示器(Organic Light Emitting Diode，OLED)为代表的平板显示器具有轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，在显示领域占据了主导地位。
目前，阵列基板中设置有像素检测电路，其设置位置可以根据具体需求而定。该像素检测电路可以为搭配光二极管的被动式像素检测电路，其可以被应用在例如X-ray(X射线计算机断层成像)光接收端、光学指纹识别等光学检测中。像素检测电路包括一读出电路，该读出电路可以通过读出阵列基板中各像素单元的信号，获取各像素单元的信号。读出各像素单元的信号的过程可以包括：首先通过读取线依次对各像素单元进行重置，并在各像素单元依次完成重置后，各像素单元依次进入积累阶段，需要说明的是，各像素单元的积累阶段的积累时间相同，但是各像素单元进入积累阶段的时间不同。在第一个像素单元完成积累阶段后，读出电路开始通过读取线依次读取各像素单元的信号。
显然，在积累时间较短时，会出现在第一个像素单元完成积累阶段后，还存在未完成重置的像素单元，此时，若开始读取像素单元的信号，就必须停止对未进行重置的像素单元的重置动作，且需要在读取已完成积累阶段的所有像素单元的信号后，方可开始对未进行重置的像素单元进行重置动作，限制了读出电路的读取速度，从而降低了阵列基板的工作效率。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板、一种阵列基板的驱动方法以及一种显示装置，进而解决在积累时间较短的情况下无法保证读取速度，致使读出电路的读取速度、阵列基板的工作效率降低的问题。
根据本公开的一个方面，提供一种阵列基板，包括：
呈阵列排布的多个像素单元，每个所述像素单元包括一选通晶体管和与所述选通晶体管的第一端连接的发光元件；
与每一行所述像素单元一一对应的选通线，所述选通晶体管的控制端与对应的所述选通线相连；
读取线，与所述选通晶体管的第二端相连，且一个所述选通晶体管仅与一条所述读取线相连；
其中，与属于同一列的多个所述像素单元中的多个所述选通晶体管连接的所述读取线的数量至少为两个，以使部分所述像素单元与同一条所述读取线相连，部分所述像素单元与另外的所述读取线相连；
所述阵列基板还包括：重置电路以及与每一列所述像素单元一一对应的读出电路；
针对每一列所述像素单元，其中的各所述读取线分别通过开关元件与该列所述像素单元对应的所述读出电路相连；
针对每一列所述像素单元，其中的各所述读取线分别通过开关元件与所述重置电路相连。
在本公开的一种示例性实施例中，与属于同一列的多个所述像素单元中的多个所述选通晶体管连接的所述读取线的数量为两个，以使部分所述像素单元与第一读取线相连，另一部分所述像素单元与第二读取线相连。
在本公开的一种示例性实施例中，属于同一列所述像素单元的奇数行的所述像素单元中的所述选通晶体管与所述第一读取线相连，属于同一列所述像素单元的偶数行的所述像素单元中的所述选通晶体管与所述第二读取线相连。
在本公开的一种示例性实施例中，属于同一列所述像素单元的前M行的所述像素单元中的所述选通晶体管与所述第一读取线相连，属于同一列所述像素单元的后P行中的所述像素单元中的所述选通晶体管与所述第二读取线相连，M、P为整数。
在本公开的一种示例性实施例中，所述开关元件为单刀多掷开关。
在本公开的一种示例性实施例中，所述开关元件包括多个第一开关元件和一个第二开关元件，与各列所述像素单元对应的所述读取线分别通过各所述第一开关元件与该列所述像素单元对应的所述读出电路相连；与各列所述像素单元对应的所述读取线分别通过所述第二开关元件与所述重置电路相连；
所述的阵列基板还包括控制电路，与多个所述第一开关元件和所述第二开关元件连接，用于分别控制所述第一开关元件与所述第二开关元件在属于同一列的所述像素单元的多条所述读取线之间进行切换。
在本公开的一种示例性实施例中，所述重置电路包括缓冲器；所述缓冲器的第一端接收重置信号，第二端和第三端连接，所述第三端通过所述开关元件与所述读取线连接。
在本公开的一种示例性实施例中，所述读出电路包括运算放大器和电容，所述运算放大器的第一端接收共模信号，第二端与对应的所述开关元件连接；所述电容的第一端与所述运算放大器的第三端连接，第二端与所述运算放大器的第二端连接。
在本公开的一种示例性实施例中，所述阵列基板还包括：
数据选择器，被配置使所述读出电路中的一个所述读出电路中的所述运算放大器的第三端连接至取样保持器；
所述取样保持器，用于采集所述读出电路中的所述运算放大器的第三端的信号；
模拟数字转换器，与所述取样保持器连接，用于将采集到的所述读出电路中的所述运算放大器的第三端的信号转换为数字信号。
根据本公开的一个方面，提供一种显示装置，包括上述任意一项所述的阵列基板。
根据本公开的一个方面，提供一种阵列基板的驱动方法，用于驱动上述任意一项所述的阵列基板，所述方法包括：
在第一阶段，通过开关元件将重置电路与每列像素单元连接的至少两条读取线中的一条所述读取线连接，并将读出电路与每列像素单元连接的另外的所述读取线连接，以使部分像素单元与所述重置电路连接，部分像素单元与所述读出电路连接，并通过所述重置电路对部分像素单元进行重置，通过所述读出电路读取部分像素单元的信号；
在第二阶段，通过所述开关元件将所述重置电路与每列像素单元连接的另外的所述读取线连接，并将所述读出电路与每列像素单元连接的至少两条读取线中的一条所述读取线连接，以使部分像素单元与所述重置电路连接，部分像素单元与所述读出电路连接，并通过所述重置电路对部分像素单元进行重置，通过所述读出电路读取部分像素单元的信号。
在本公开的一种示例性实施例中，与属于同一列的多个所述像素单元中的多个所述选通晶体管连接的所述读取线的数量为两个，以使部分所述像素单元与第一读取线相连，另一部分所述像素单元与第二读取线相连；
所述方法包括：
在所述第一阶段，通过所述开关元件将所述重置电路与每列所述像素单元连接的所述第一读取线连接，并将所述读出电路与每列所述像素单元连接的所述第二读取线连接，以使部分所述像素单元与所述重置电路连接，另一部分所述像素单元与所述读出电路连接，并通过所述重置电路对部分所述像素单元进行重置，通过所述读出电路读取另一部分所述像素单元的信号；
在所述第二阶段，通过所述开关元件将所述重置电路与每列所述像素单元连接的所述第二读取线连接，并将所述读出电路与每列所述像素单元连接的所述第一读取线连接，以使另一部分所述像素单元与所述重置电路连接，部分所述像素单元与所述读出电路连接，并通过所述重置电路对另一部分所述像素单元进行重置，通过所述读出电路读取部分所述像素单元的信号。
在本公开的一种示例性实施例中，所述部分所述像素单元为所述每列所述像素单元的奇数行的所述像素单元，所述另一部分所述像素单元为所述每列所述像素单元的偶数行的所述像素单元。
在本公开的一种示例性实施例中，所述部分所述像素单元为所述每列所述像素单元的前M行的所述像素单元，所述另一部分所述像素单元为所述每列所述像素单元的后P行中的所述像素单元，M、P为整数。
本公开一种示例性实施例提供的一种阵列基板，包括成阵列排布的多个像素单元、读取线、重置电路以及读出电路，其中，与属于同一列的多个所述像素单元中的多个所述选通晶体管连接的所述读取线的数量至少为两个，以使部分所述像素单元与同一条所述读取线相连，部分所述像素单元与另外的所述读取线相连，针对每一列所述像素单元，其中的各所述读取线分别通过开关元件与该列所述像素单元对应的读出电路相连，针对每一列像素单元，其中的各所述读取线分别通过开关元件与所述重置电路相连。相比于现有技术，增加了至少一条读取线，并将部分的像素单元连接在新增的读取线上，使得该阵列基板在工作的过程中，利用开关元件将重置电路与部分像素单元连接，并将读出电路与部分像素单元连接，或者将重置电路与部分像素单元连接，并将读出电路与部分像素单元连接，即可在对部分像素单元进行重置的同时，对部分像素单元进行读取，或者可在对部分像素单元进行读取的同时，对部分像素单元进行重置，大大的提高了读出电路的读取速度，从而大大提高了阵列基板的工作效率，同时也在积累时间较短的情况下保证了读取速度。
附图说明
通过参照附图来详细描述其示例性实施例，本公开的上述和其它特征及优点将变得更加明显。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本公开一相关技术中的阵列基板的示意图；
图2为本公开一相关技术中的阵列基板的工作时序图；
图3为本公开一示例性实施例中提供的像素单元阵列排布示意图一；
图4为本公开一示例性实施例中提供的像素单元阵列排布示意图二；
图5为本公开一示例性实施例中提供的阵列基板的工作时序图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免模糊本公开的各方面。
此外，附图仅为本公开的示意性图解，并非一定是按照比例绘制。图中相同的附图标记标识相同或相似的部分，因而将省略对它们的重复描述。
图1示出了一种相关技术中的阵列基板。在图1中，阵列基板包括排成一列的N个像素单元、读取线readline、读出电路、取样保持器以及模拟数字转换器。其中，每个像素单元包括一个选通晶体管和一个发光元件，选通晶体管的第一端连接发光元件，控制端接收选通线提供的扫描信号，第二端与读取线readline的一端连接。读出电路包括运算放大器OPA、第二电容C2、第二开关元件K2，运算放大器OPA的负相输入端与读取线readline的另一端连接，运算放大器OPA的正向输入端接收共模信号VCM，第二电容C2的两端分别连接运算放大器OPA的负相输入端和输出端Vout，开关元件K2的两端分别连接第二电容C2的两端，第二开关元件K2受复位控制信号RST的控制。取样保持器包括第一开关元件K1和第一电容C1，第一开关元件K1的一端与运算放大器OPA的输出端Vout连接，第一开关元件K1的第二端与电容C1连接。第一开关元件K1受采样控制信号SH的控制。模拟数字转换器(图1中未示出)与取样保持器连接。
下面结合图2中示出的阵列基板的工作时序图对图1中的阵列基板的工作过程进行详细的说明，以所有选通晶体管为N型晶体管为例。
首先，复位控制信号RST为高电平，第二开关元件K2导通，将读取线readline的电压重置为共模信号VCM，同时，在复位控制信号RST的高电平期间，扫描信号SEL1～SELN依次跳变为高电平以控制第一个像素单元至第N个像素单元中的选通晶体管依次导通，进而依次对第一个像素单元至第N个像素单元中的发光元件进行重置，即将各像素单元中的发光元件的电位重置为共模信号VCM，在扫描信号SEL1～SELN依次跳变为低电平后，各像素单元中的发光元件依次开始进行光积累，即进入积累阶段。接下来，在扫描信号SEL1～SELN依次跳变为高电平后，第一个像素单元至第N个像素单元依次将各像素单元中的发光元件中的信号通过读取线readline传输至读出电路的输出端Vout，与此同时，采样控制信号SH按照一预设频率跳变至高电平，以控制第一开关元件K1按照一频率导通，进而使的取样保持器依次采集各像素单元传输至输出端Vout的信号，并通过模拟数字转换器依次将采集到的各像素单元的信号转换为数字信号，即完成整个读取过程。
在上述过程中，在各像素单元重置后到各像素单元输出信号之间的这段时间(即图2中的T时间段)为积累时间。图2中示出了一个积累时间较长的时序图，但是，在各像素单元的积累时间较短的情况下，可能在重置到第N/2+1个像素单元的时候，就要通过读出电路读取第一个像素单元的信号，基于此，若要执行读取第一个像素单元信号的动作，就要停止重置第N/2+1个像素单元的动作，且在依次读取第一个像素单元至第N/2个像素单元的信号后，方可开始重置第N/2+1个像素单元，如此，便会限制读出电路的读取速度，从而降低了阵列基板的工作效率。
为了确保在积累时间较短的情况下保证读取速度，本示例性实施方式中提供了一种阵列基板，该阵列基板可以包括：
呈阵列排布的多个像素单元，每个所述像素单元包括一选通晶体管和与所述选通晶体管的第一端连接的发光元件；
与每一行所述像素单元一一对应的选通线，所述选通晶体管的控制端与对应的所述选通线相连；
读取线，与所述选通晶体管的第二端相连，且一个所述选通晶体管仅与一条所述读取线相连；
其中，与属于同一列的多个所述像素单元中的多个所述选通晶体管连接的所述读取线的数量至少为两个，以使部分所述像素单元与同一条所述读取线相连，部分所述像素单元与另外的所述读取线相连；
所述阵列基板还可以包括：重置电路以及与每一列所述像素单元一一对应的读出电路；
针对每一列所述像素单元，其中的各所述读取线分别通过开关元件与该列所述像素单元对应的读出电路相连，即一列像素单元对应一个读出电路，读出电路的数量和阵列基板中像素单元的列数相同。
针对每一列像素单元，其中的各所述读取线分别通过开关元件与所述重置电路相连。
在本示例性实施例中，所述发光元件例如可以为OLED等，本示例性实施例对此不作特殊限定。所述选通晶体管例如可以为N型晶体管，还可以为P型晶体管，所述选通晶体管可以为耗尽型晶体管，还可以为增强型晶体管，本示例性实施例对此不作特殊限定。所述选通晶体管可以包括控制端、第一端和第二端，其中控制端可以为栅极，第一端可以为源极，第二端可以为漏极，或者控制端可以为栅极，第一端可以为漏极，第二端可以为源极，本示例性实施对此不做特殊限定。所述选通晶体管可以在选通线中的扫描信号的作用下导通或者关闭，例如，在选通晶体管为N型晶体管时，选通线上的扫描信号为高电平，选通晶体管导通，选通线上的扫描信号为低电平时，选通晶体管关闭。所述读取线用于在选通晶体管导通的状态下，将重置电路输出的重置信号传输至像素单元中的发光元件中，或者，将发光元件输出的信号传输至读出电路中，以使读出电路读取发光元件的信号。
属于同一列像素单元中的选通晶体管例如可以与两条读取线连接，还可以与三条、四条或更多条读取线连接等，本示例性实施例对此数量不作特殊限定。例如，同一列像素单元中的选通晶体管与三条读取线连接的情况，可使该列中的部分像素单元与第一条读取线连接，部分像素单元与第二读取线连接，而剩余部分的像素单元与第三读取线连接。例如该列中的第一读取线和第二读取线通过开关元件与该列像素单元对应的读出电路相连时，第三读取线通过开关元件与重置电路相连；该列中的第一读取线和第二读取线通过开关元件与重置电路相连时，第三读取线通过开关元件与该列像素单元对应的读出电路相连。下面以属于同一列像素单元中的选通晶体管与两条读取线连接为例，即，属于同一列像素单元中的部分像素单元中的选通晶体管的第二端与一条读取线连接，属于同一列像素单元中的另一部分像素单元中的选通晶体管的第二端与另一条读取线连接，针对同一列像素单元，一条读取线通过开关元件与该列像素单元对应的读出电路相连，另一条读取线通过开关元件与重置电路相连，或者，针对同一列像素单元，一条读取线通过开关元件与重置电路相连，另一条读取线通过开关元件与该列像素单元对应的读出电路相连。所述开关元件可以为单刀多掷开关，还可以由多个单刀单掷开关组成，本示例性实施例对此不作特殊限定。相比于由多个单刀单掷开关组成的开关元件，单刀多掷开关可以节省空间，进而减少阵列基板的面积。
在上述阵列基板中，包括成阵列排布的多个像素单元、读取线、重置电路以及读出电路，其中，属于同一列的所述像素单元中的所述选通晶体管的第二端与至少两条所述读取线相连，以使部分所述像素单元与一条所述读取线相连，其余至少一部分所述像素单元与其余至少一条所述读取线相连，针对每一列所述像素单元，其中的各所述读取线分别通过开关元件与该列所述像素单元对应的所述读出电路相连，针对每一列像素单元，其中的各所述读取线分别通过开关元件与所述重置电路相连。相比于现有技术，增加了至少一条读取线，并将一部分的像素单元连接在新增的读取线上，使得该阵列基板在工作的过程中，利用开关元件将重置电路与部分像素单元连接，并将读出电路与其余至少一部分像素单元连接，或者将重置电路与其余至少一部分像素单元连接，并将读出电路与部分像素单元连接，即可在对部分像素单元进行重置的同时，对其余至少一部分像素单元进行读取，或者可在对部分像素单元进行读取的同时，对其余至少一部分像素单元进行重置，大大的提高了读出电路的读取速度，从而大大提高了阵列基板的工作效率，同时也在积累时间较短的情况下保证了读取速度。
在此基础上，与属于同一列的多个所述像素单元中的多个所述选通晶体管连接的所述读取线的数量为两个，以使部分所述像素单元与第一读取线相连，另一部分所述像素单元与第二读取线相连。在本示例性实施例中，属于同一列的各像素单元中的选通晶体管的第二端与第一读取线和第二读取线的连接方式可以包括以下两种方式。
方式一、属于同一列所述像素单元的奇数行的所述像素单元中的所述选通晶体管与所述第一读取线相连，属于同一列所述像素单元的偶数行的所述像素单元中的所述选通晶体管与所述第二读取线相连。例如，如图3所示，阵列基板包括6行4列像素单元，其中，每列像素单元中的奇数行的像素单元中的选通晶体管与第一读取线lineA连接，即第1、3、5行中的像素单元与第一读取线lineA连接，每列像素单元中的偶数行的像素单元中的选通晶体管与第二读取线lineB连接，即第2、4、6行中的像素单元与第二读取线lineB连接。
方式二、属于同一列所述像素单元的前M行的所述像素单元中的所述选通晶体管与所述第一读取线相连，属于同一列所述像素单元的后P行中的所述像素单元中的所述选通晶体管与所述第二读取线相连，M、P为整数。如图4所示，阵列基板包括6行4列像素单元，其中，每列像素单元中的前3行的像素单元中的选通晶体管与第一读取线lineA连接，每列像素单元中的后3行的像素单元中的选通晶体管与第二读取线lineB连接，即M、P均为3。需要说明的是，M、P可以相等，也可以不相等，本示例性实施例对此不作特殊限定。
所述开关元件可以包括多个第一开关元件和一个第二开关元件，与各列所述像素单元对应的所述读取线分别通过各所述第一开关元件与该列所述像素单元对应的所述读出电路相连；与各列所述像素单元对应的所述读取线分别通过所述第二开关元件与所述重置电路相连。
在本示例性实施例中，所述第一开关元件的数量与阵列基板中像素单元的列数相同。所述第一开关元件和第二开关元件均为单刀多掷开关或者均由多个单刀单掷开关组成，所述第一开关元件和第二开关元件为反向选择关系。例如，如图3所示，在每一列像素单元中的选通晶体管的第二端与两条所述读取线相连时，即每一列像素单元对应两条读取线，分别为第一读取线lineA和第二读取线lineB时，每一列像素单元中的第一读取线lineA通过对应的第一开关元件1与每列像素单元对应的读出电路21连接，每一列像素单元中的第二读取线lineB通过第二开关元件2与重置电路10连接，或者每一列像素单元中的第二读取线lineB通过对应的第一开关元件1与每列像素单元对应的读出电路21连接，每一列像素单元中的第一读取线lineA通过第二开关元件2与重置电路10连接。
在此基础上，所述的阵列基板还可以包括控制电路，与多个所述第一开关元件和所述第二开关元件连接，用于分别控制所述第一开关元件与所述第二开关元件在属于同一列的所述像素单元的多条所述读取线之间进行切换。例如，如图3所示，在同一列像素单元包括2条读取线(第一读取线lineA和第二读取线lineB)时，控制电路20控制第一开关元件1和第二开关元件2在每一列像素单元中的第一读取线和第二读取线之间进行切换。具体的，在控制电路20控制第一开关元件1与每一列中像素单元中的第一读取线lineA连接时，控制第二开关元件2与每一列像素单元中的第二读取线lineB连接，或者，在控制电路20控制第一开关元件1与每一列像素单元中的第二读取线lineB连接时，控制第二开关元件2与每一列像素单元中的第一读取线lineA连接。需要说明的是，所述控制电路由控制信号ChEN控制。该控制信号ChEN用于控制第一开关元件和第二开关元件在属于同一列的像素单元的多条读取线之间进行切换。
所述重置电路可以包括缓冲器，所述缓冲器的第一端接收重置信号，第二端和第三端连接，所述第三端通过所述开关元件与所述读取线连接。所述缓冲器可以为运算放大器，所述第一端可以为运算放大器的同向输入端，所述第二端可以为运算放大器的反向输入端，所述第三端可以为运算放大器的输出端。例如，如图3所示，在开关元件包括4个第一开关元件1和第二开关元件2时，重置电路10包括缓冲器，该缓冲器可以为一运算放大器，其第一端接收重置信号VRST，第二端和第三端连接，第三端通过第二开关元件2与各列像素单元对应的多条读取线中的一条读取线连接。需要说明的是，此处的重置信号VRST可以等于共模信号VCM。由于缓冲器的第二端和第三端连接，形成了一个增益为1的缓冲极，其可以将重置信号完整的输出至第三端，从而避免出现由于负载过大而无力推动的现象。
所述读出电路可以包括运算放大器和电容，所述运算放大器的第一端接收共模信号，第二端与对应的所述开关元件连接；所述电容的第一端与所述运算放大器的第三端连接，第二端与所述运算放大器的第二端连接。例如，如图3所示，在开关元件包括4个第一开关元件1和第二开关元件2时，读出电路21包括算放大器和电容，其中，运算放大器的第一端接收共模信号VCM，第二端与对应的第一开关元件1连接，电容的第一端和运算放大器的第三端连接，第二端与运算放大器的第二端连接。所述运算放大器的第一端可以为同向输入端，所述运算放大器的第二端可以为反向输入端，所述运算放大器的第三端可以为输出端，本示例性实施例对此不作特殊限定。所述共模信号VCM用于在读出电路通过读取线读取各像素单元中的信号时，向读取线提供偏置信号。
在此基础上，如图3所示，所述阵列基板还可以包括：数据选择器24、取样保持器22以及模拟数字转换器23，其中，
数据选择器24，被配置使所述读出电路21中的一个所述读出电路21中的所述运算放大器的第三端连接至取样保持器22，即数据选择器24的一端在各读出电路21中的运算放大器的第三端中进行切换。例如可以为多路选择器。
所述取样保持器22，用于采集所述读出电路21中的所述运算放大器的第三端的信号，该取样保持器22包括一个电容，该电容与数据选择器24连接。
模拟数字转换器23，与所述取样保持器22连接，用于将采集到的所述读出电路21中的所述运算放大器的第三端的信号转换为数字信号。
在本公开的其他示例性实施例中，如图4所示，所述阵列基板还可以包括：与读出电路21一一对应的取样保持器22以及与取样保持器22一一对应的模拟数字转换器23；其中，各取样保持器22用于采集对应的读出电路21中的所述运算放大器的第三端的信号，各取样保持器包括一开关和一电容，开关的一端与对应的读出电路21中的所述运算放大器的第三端连接，开关的另一端与电容连接。各模拟数字转换器23与对应的取样保持器22连接，用于将采集到的对应的读出电路21中的所述运算放大器的第三端的信号转换为数字信号。
本公开的示例性实施例中，还提供了一种显示装置，包括上述任一种阵列基板。
在本公开的示例性实施例中，还提供了一种阵列基板的驱动方法，用于驱动上述中所述的阵列基板。该方法可以包括：
在第一阶段，通过开关元件将重置电路与每列像素单元连接的至少两条读取线中的一条所述读取线连接，并将读出电路与每列像素单元连接的另外的所述读取线连接，以使部分像素单元与所述重置电路连接，部分像素单元与所述读出电路连接，并通过所述重置电路对部分像素单元进行重置，通过所述读出电路读取部分像素单元的信号；
在第二阶段，通过所述开关元件将所述重置电路与每列像素单元连接的另外的所述读取线连接，并将所述读出电路与每列像素单元连接的至少两条读取线中的一条所述读取线连接，以使部分像素单元与所述重置电路连接，部分像素单元与所述读出电路连接，并通过所述重置电路对部分像素单元进行重置，通过所述读出电路读取部分像素单元的信号。
与属于同一列的多个所述像素单元中的多个所述选通晶体管连接的所述读取线的数量为两个，以使部分所述像素单元与第一读取线相连，另一部分所述像素单元与第二读取线相连时，所述方法可以包括：在所述第一阶段，通过所述开关元件将所述重置电路与每列所述像素单元连接的所述第一读取线连接，并将所述读出电路与每列所述像素单元连接的所述第二读取线连接，以使部分所述像素单元与所述重置电路连接，另一部分所述像素单元与所述读出电路连接，并通过所述重置电路对部分所述像素单元进行重置，通过所述读出电路读取另一部分所述像素单元的信号；在所述第二阶段，通过所述开关元件将所述重置电路与每列所述像素单元连接的所述第二读取线连接，并将所述读出电路与每列所述像素单元连接的所述第一读取线连接，以使另一部分所述像素单元与所述重置电路连接，部分所述像素单元与所述读出电路连接，并通过所述重置电路对另一部分所述像素单元进行重置，通过所述读出电路读取部分所述像素单元的信号。
所述部分所述像素单元可以为所述每列所述像素单元的奇数行的所述像素单元，所述另一部分所述像素单元可以为所述每列所述像素单元的偶数行的所述像素单元。所述部分所述像素单元还可以为所述每列所述像素单元的前M行的所述像素单元，所述另一部分所述像素单元还可以为所述每列所述像素单元的后P行中的所述像素单元，M、P为整数。所述开关元件可以为单刀多掷开关或者由多个单刀单掷开关组成。
下面，以图3中的阵列基板为例结合图5中的工作时序图对上述过程进行说明，图3中的阵列基板包括6行4列像素单元，每一列像素单元与两条读取线(第一读取线lineA和第二读取线lineB)连接，具体的，每一列中的奇数行的像素单元(即第1、3、5行像素单元)与第一读取线lineA连接，每一列中的偶数行的像素单元(即第2、4、6行像素单元)与第二读取线lineB连接，开关元件包括4个第一开关元件1和1个第二开关元件2，其中各第一开关元件1与对应的读出电路21连接，第二开关元件与重置电路10连接。第1行至6行中的像素单元中的选通晶体管的控制端分别接收第一至第六扫描信号SEL#1～SEL#6，各像素单元中的选通晶体管均在高电平导通。
在第一阶段(即T1阶段)，通过第二开关元件2将每一列像素单元中的第一读取线lineA与重置电路10连接，并通过第一开关元件1将每一列像素单元中的第二读取线lineB与每一列像素单元对应的读出电路21连接，在第一扫描信号SEL#1、第三扫描信号SEL#3、第五扫描信号SEL#5依次跳变至高电平，重置电路通过第一读取线lineA对每一列像素单元中的第1、3、5行像素单元依次进行重置，并在依次完成每一列像素单元中的第1、3、5行像素单元的重置后，第一扫描信号SEL#1、第三扫描信号SEL#3、第五扫描信号SEL#5依次跳变至低电平，每一列像素单元中的第1、3、5行像素单元依次关闭，并依次进入积累阶段。同时，第二扫描信号SEL#2、第四扫描信号SEL#4、第六扫描信号SEL#6依次跳变至高电平，各读出电路21分别通过对应的第二读取线lineB读取每一列像素单元中的第2、4、6行像素单元的信号，并在依次完成读取每一列像素单元中的第2、4、6行像素单元的信号后，第二扫描信号SEL#2、第四扫描信号SEL#4、第六扫描信号SEL#6依次跳变至低电平。
在第二阶段(即T2阶段)，通过第二开关元件2将每一列像素单元中的第二读取线lineB与重置电路10连接，并通过第一开关元件1将每一列像素单元中的第一读取线lineA与每一列像素单元对应的读出电路21连接，在第一扫描信号SEL#1、第三扫描信号SEL#3、第五扫描信号SEL#5依次跳变至高电平，各读出电路21分别通过对应的第一读取线lineA读取每一列像素单元中的第1、3、5行像素单元的信号，并在依次完成读取每一列像素单元中第1、3、5行像素单元的信号后，第一扫描信号SEL#1、第三扫描信号SEL#3、第五扫描信号SEL#5依次跳变至低电平。同时，第二扫描信号SEL#2、第四扫描信号SEL#4、第六扫描信号SEL#6依次跳变至高电平，重置电路通过第二读取线lineB对每一列像素单元的第2、4、6行像素单元依次进行重置，并在依次完成每一列像素单元中的第2、4、6行像素单元的重置后，第二扫描信号SEL#2、第四扫描信号SEL#4、第六扫描信号SEL#6依次跳变至低电平，每一列像素单元中的第2、4、6行像素单元依次关闭，并依次进入积累阶段。
需要说明的是，从各像素单元完成重置到开始读取各像素单元的信号的这段时间为积累时间(即图5中的T时间段)。
由上可知，在该阵列基板在工作的过程中，利用开关元件将重置电路与部分像素单元连接，并将读出电路与其余至少一部分像素单元连接，或者将重置电路与其余至少一部分像素单元连接，并将读出电路与部分像素单元连接，即可在对部分像素单元进行重置的同时，对其余至少一部分像素单元进行读取，或者可在对部分像素单元进行读取的同时，对其余至少一部分像素单元进行重置，大大的提高了读出电路的读取速度，从而大大提高了阵列基板的工作效率，同时也在积累时间较短的情况下保证了读取速度。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (14)

1.一种阵列基板，其特征在于，包括：
呈阵列排布的多个像素单元，每个所述像素单元包括一选通晶体管和与所述选通晶体管的第一端连接的发光元件；
与每一行所述像素单元一一对应的选通线，所述选通晶体管的控制端与对应的所述选通线相连；
读取线，与所述选通晶体管的第二端相连，且一个所述选通晶体管仅与一条所述读取线相连；
其中，与属于同一列的多个所述像素单元中的多个所述选通晶体管连接的所述读取线的数量至少为两个，以使部分所述像素单元与同一条所述读取线相连，部分所述像素单元与另外的所述读取线相连；
所述阵列基板还包括：重置电路以及与每一列所述像素单元一一对应的读出电路；
针对每一列所述像素单元，其中的各所述读取线分别通过开关元件与该列所述像素单元对应的所述读出电路相连；
针对每一列所述像素单元，其中的各所述读取线分别通过开关元件与所述重置电路相连。
2.根据权利要求1所述的阵列基板，其特征在于，与属于同一列的多个所述像素单元中的多个所述选通晶体管连接的所述读取线的数量为两个，以使部分所述像素单元与第一读取线相连，另一部分所述像素单元与第二读取线相连。
3.根据权利要求2所述的阵列基板，其特征在于，属于同一列所述像素单元的奇数行的所述像素单元中的所述选通晶体管与所述第一读取线相连，属于同一列所述像素单元的偶数行的所述像素单元中的所述选通晶体管与所述第二读取线相连。
4.根据权利要求2所述的阵列基板，其特征在于，属于同一列所述像素单元的前M行的所述像素单元中的所述选通晶体管与所述第一读取线相连，属于同一列所述像素单元的后P行中的所述像素单元中的所述选通晶体管与所述第二读取线相连，M、P为整数。
5.根据权利要求1所述的阵列基板，其特征在于，所述开关元件为单刀多掷开关。
6.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述开关元件包括多个第一开关元件和一个第二开关元件，与各列所述像素单元对应的所述读取线分别通过各所述第一开关元件与该列所述像素单元对应的所述读出电路相连；与各列所述像素单元对应的所述读取线分别通过所述第二开关元件与所述重置电路相连；
所述的阵列基板还包括控制电路，与多个所述第一开关元件和所述第二开关元件连接，用于分别控制所述第一开关元件与所述第二开关元件在属于同一列的所述像素单元的多条所述读取线之间进行切换。
7.根据权利要求1所述的阵列基板，其特征在于，所述重置电路包括缓冲器；所述缓冲器的第一端接收重置信号，第二端和第三端连接，所述第三端通过所述开关元件与所述读取线连接。
8.根据权利要求1所述的阵列基板，其特征在于，所述读出电路包括运算放大器和电容，所述运算放大器的第一端接收共模信号，第二端与对应的所述开关元件连接；所述电容的第一端与所述运算放大器的第三端连接，第二端与所述运算放大器的第二端连接。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括：
数据选择器，被配置使所述读出电路中的一个所述读出电路中的所述运算放大器的第三端连接至取样保持器；
所述取样保持器，用于采集所述读出电路中的所述运算放大器的第三端的信号；
模拟数字转换器，与所述取样保持器连接，用于将采集到的所述读出电路中的所述运算放大器的第三端的信号转换为数字信号。
10.一种显示装置，其特征在于，包括权利要求1-9中任意一项所述的阵列基板。
11.一种阵列基板的驱动方法，用于驱动权利要求1-9中任一项所述的阵列基板，其特征在于，所述方法包括：
在第一阶段，通过开关元件将重置电路与每列像素单元连接的至少两条读取线中的一条所述读取线连接，并将读出电路与每列像素单元连接的另外的所述读取线连接，以使部分像素单元与所述重置电路连接，部分像素单元与所述读出电路连接，并通过所述重置电路对部分像素单元进行重置，通过所述读出电路读取部分像素单元的信号；
在第二阶段，通过所述开关元件将所述重置电路与每列像素单元连接的另外的所述读取线连接，并将所述读出电路与每列像素单元连接的至少两条读取线中的一条所述读取线连接，以使部分像素单元与所述重置电路连接，部分像素单元与所述读出电路连接，并通过所述重置电路对部分像素单元进行重置，通过所述读出电路读取部分像素单元的信号。
12.根据权利要求11所述的阵列基板的驱动方法，其特征在于，与属于同一列的多个所述像素单元中的多个所述选通晶体管连接的所述读取线的数量为两个，以使部分所述像素单元与第一读取线相连，另一部分所述像素单元与第二读取线相连；
所述方法包括：
在所述第一阶段，通过所述开关元件将所述重置电路与每列所述像素单元连接的所述第一读取线连接，并将所述读出电路与每列所述像素单元连接的所述第二读取线连接，以使部分所述像素单元与所述重置电路连接，另一部分所述像素单元与所述读出电路连接，并通过所述重置电路对部分所述像素单元进行重置，通过所述读出电路读取另一部分所述像素单元的信号；
在所述第二阶段，通过所述开关元件将所述重置电路与每列所述像素单元连接的所述第二读取线连接，并将所述读出电路与每列所述像素单元连接的所述第一读取线连接，以使另一部分所述像素单元与所述重置电路连接，部分所述像素单元与所述读出电路连接，并通过所述重置电路对另一部分所述像素单元进行重置，通过所述读出电路读取部分所述像素单元的信号。
13.根据权利要求12所述的阵列基板的驱动方法，其特征在于，所述部分所述像素单元为所述每列所述像素单元的奇数行的所述像素单元，所述另一部分所述像素单元为所述每列所述像素单元的偶数行的所述像素单元。
14.根据权利要求12所述的阵列基板的驱动方法，其特征在于，所述部分所述像素单元为所述每列所述像素单元的前M行的所述像素单元，所述另一部分所述像素单元为所述每列所述像素单元的后P行中的所述像素单元，M、P为整数。
CN201810098206.0A 2018-01-31 2018-01-31 一种阵列基板及驱动方法、显示装置 Active CN108010955B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810098206.0A CN108010955B (zh) 2018-01-31 2018-01-31 一种阵列基板及驱动方法、显示装置
US16/218,793 US10923507B2 (en) 2018-01-31 2018-12-13 Array substrate with improvement reading speed, driving method and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810098206.0A CN108010955B (zh) 2018-01-31 2018-01-31 一种阵列基板及驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN108010955A CN108010955A (zh) 2018-05-08
CN108010955B true CN108010955B (zh) 2020-06-30

Family

ID=62066575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810098206.0A Active CN108010955B (zh) 2018-01-31 2018-01-31 一种阵列基板及驱动方法、显示装置

Country Status (2)

Country Link
US (1) US10923507B2 (zh)
CN (1) CN108010955B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108921112B (zh) * 2018-07-10 2022-01-07 Oppo广东移动通信有限公司 一种移动终端及其闪光灯指纹识别组件
CN110164384B (zh) 2018-09-29 2022-06-10 京东方科技集团股份有限公司 一种亮度补偿方法及装置
CN111009185B (zh) * 2018-10-08 2021-10-12 元太科技工业股份有限公司 像素阵列
CN109547713B (zh) 2018-11-23 2022-01-28 京东方科技集团股份有限公司 平板探测器及其像素驱动电路
KR20210059075A (ko) * 2019-11-13 2021-05-25 삼성디스플레이 주식회사 표시 장치
US11163970B1 (en) * 2020-06-16 2021-11-02 Google Llc Optical fingerprint system with varying integration times across pixels

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385923C (zh) * 2004-04-23 2008-04-30 索尼株式会社 固态图像拾取器件
CN103077955A (zh) * 2013-01-25 2013-05-01 京东方科技集团股份有限公司 一种有机发光二极管像素结构、显示装置
CN104730747A (zh) * 2013-12-24 2015-06-24 业鑫科技顾问股份有限公司 内嵌式触控显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720942B2 (en) * 2002-02-12 2004-04-13 Eastman Kodak Company Flat-panel light emitting pixel with luminance feedback
KR20050085772A (ko) * 2002-12-18 2005-08-29 코닌클리케 필립스 일렉트로닉스 엔.브이. Ｌｃｄ 디스플레이 패널용 스크롤링 백라이트 디바이스
JP4307322B2 (ja) * 2004-05-18 2009-08-05 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
JP5105699B2 (ja) * 2004-06-18 2012-12-26 三菱電機株式会社 表示装置
GB201413519D0 (en) * 2014-07-30 2014-09-10 St Microelectronics Res & Dev A pixel array and method for controlling a pixel array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385923C (zh) * 2004-04-23 2008-04-30 索尼株式会社 固态图像拾取器件
CN103077955A (zh) * 2013-01-25 2013-05-01 京东方科技集团股份有限公司 一种有机发光二极管像素结构、显示装置
CN104730747A (zh) * 2013-12-24 2015-06-24 业鑫科技顾问股份有限公司 内嵌式触控显示装置

Also Published As

Publication number Publication date
CN108010955A (zh) 2018-05-08
US20190237480A1 (en) 2019-08-01
US10923507B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
CN108010955B (zh) 一种阵列基板及驱动方法、显示装置
CN107113387B (zh) 固态成像装置及电子设备
US8507870B2 (en) Solid-state imaging apparatus and imaging system
CN111179834B (zh) 一种光感驱动电路及其驱动方法、光感显示装置
JP2001128070A (ja) 自己補償型相関二重サンプリング回路
US11222577B2 (en) Shift register unit, gate driving circuit and method thereof and display device
JP2010056965A (ja) 固体撮像装置
US9497399B2 (en) Imaging apparatus including readout circuits and output lines, and driving method thereof
US20210073504A1 (en) Electronic device, chip, panel, decoder and operation method thereof
JP2012199913A (ja) 信号受信部テスト回路、撮像装置、信号受信部テスト方法、撮像装置のテスト方法
US10991735B2 (en) Optical detection pixel unit, optical detection circuit, optical detection method and display device
CN111428697B (zh) 光学传感器电路、探测器、摄像系统、传感器及显示面板
CN110929645B (zh) 信号采集装置、采集方法、显示装置及电子设备
JPWO2013164961A1 (ja) イメージセンサ、及び、イメージセンサの制御方法
CN111209889A (zh) 指纹传感器
US4413283A (en) Solid-state imaging device
US11301708B2 (en) Image sensing circuit and method
CN103139486A (zh) 图像传感器结构、图像传感器电路及其信号处理方法
US20130063640A1 (en) Solid-state imaging device
US20210005136A1 (en) Driver for display device
CN108242229B (zh) 阵列基板、阵列基板的驱动方法及显示装置
CN113505645B (zh) 一种选通电路和光学传感器电路
CN111669526B (zh) 提高帧频高速全数字数据读出的cmos图像传感器
CN114640812A (zh) 图像传感器的复位与读出时序控制方法
WO2022052060A1 (zh) 指纹识别面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant