KR100639227B1 - 리세스 채널을 갖는 모스펫 소자 제조방법 - Google Patents
리세스 채널을 갖는 모스펫 소자 제조방법 Download PDFInfo
- Publication number
- KR100639227B1 KR100639227B1 KR1020040090419A KR20040090419A KR100639227B1 KR 100639227 B1 KR100639227 B1 KR 100639227B1 KR 1020040090419 A KR1020040090419 A KR 1020040090419A KR 20040090419 A KR20040090419 A KR 20040090419A KR 100639227 B1 KR100639227 B1 KR 100639227B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- oxide film
- pad
- silicon substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 50
- 150000004767 nitrides Chemical class 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- -1 spacer nitride Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 리세스 채널(Recess channel)을 갖는 모스펫 소자 제조방법을 개시하며, 개시된 본 발명은, 액티브 영역 및 필드 영역을 갖는 실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계; 상기 패드질화막과 패드산화막 및 실리콘 기판을 식각하여 상기 필드 영역에 트렌치를 형성하는 단계; 상기 트렌치 내에 산화막을 매립시켜 소자분리막을 형성하는 단계; 상기 패드질화막과 패드산화막 및 기판을 식각하여 상기 액티브 영역의 게이트가 형성될 지역에 리세스 채널을 얻기 위한 홈을 형성하는 단계; 상기 패드질화막과 패드산화막을 제거하는 단계; 상기 소자분리막 및 홈을 포함한 실리콘 기판의 전면 상에 게이트절연막과 게이트도전막 및 하드마스크막을 차례로 형성하는 단계; 상기 하드마스크막과 게이트도전막 및 게이트절연막을 패터닝하여 상기 홈 상에 게이트를 형성하는 단계; 상기 게이트 양측의 실리콘 기판의 표면 내에 LDD 영역을 형성하는 단계; 상기 게이트의 양측벽에 스페이서를 형성하는 단계; 및 상기 스페이서를 포함한 게이트 양측의 실리콘 기판의 표면 내에 소오스/드레인 영역을 형성하는 단계;를 포함하는 것을 특징으로 한다.
Description
도 1a 내지 도 1f는 종래 리세스 채널을 갖는 모스펫 소자 제조방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2f는 본 발명에 따른 리세스 채널을 갖는 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 실리콘 기판 22 : 패드산화막
23 : 패드질화막 24 : 트렌치
25,25a : 소자분리막 26 : 홈
27 : 제1스크린산화막 28 : 게이트절연막
29 : 게이트도전막 30 ; 하드마스크막
31 : 게이트 32 : 제2스크린 산화막
33 : LDD 영역 34 : 게이트 스페이서
35 : 소오스/드레인 영역 40 : 모스펫 소자
본 발명은 모스펫 소자의 제조방법에 관한 것으로, 보다 상세하게는, 공정 결함의 발생없이 비교적 간단하게 리세스 채널(Recess channel)을 갖는 모스펫 소자를 제조하는 방법에 관한 것이다.
최근 개발되고 있는 모스펫(MOSFET;metal-oxide semiconductor field effect transistor) 소자의 디자인 룰(design rule)이 서브-100㎚ 이하로 감소됨에 따라 그에 대응하는 셀 트랜지스터의 채널 길이(channel length)도 매우 감소되고 있는 실정이다. 그 결과, 특정한 소자에서 요구하는 셀 트랜지스터의 문턱전압(Vt) 타겟(target)을 구현함에 있어서 공정 및 소자적으로 기존의 평면(plannar) 트랜지스터 구조로는 그 한계에 부딪히고 있다. 이에, 리세스 채널(Recess channel)을 갖는 모스펫 소자 구현에 대한 연구가 활발하게 진행되고 있다.
여기서, 현재 수행되고 있는 리세스 채널을 갖는 모스펫 소자 제조방법을 도 1a 내지 도 1d를 참조하여 설명하면 다음과 같다.
도 1a를 참조하면, 액티브 영역 및 필드 영역을 갖는 실리콘 기판(1) 상에 패드산화막(2)과 패드질화막(3)을 차례로 형성한 후, 이들을 식각함과 아울러 기판(1)을 식각하여 트렌치(4)를 형성한다.
도 1b를 참조하면, 트렌치(4)를 매립하도록 결과물 상에 매립산화막을 증착한 후, 이를 패드질화막(3)이 노출될 때까지 CMP(Chemical Mechanical Polishing)하여 기판 필드 영역에 트렌치형의 소자분리막(5)을 형성한다.
도 1c를 참조하면, 공지의 습식식각 공정과 습식세정 공정을 차례로 진행하 여 패드질화막과 패드산화막을 제거한다. 도면부호 5a는 최종적으로 얻어지는 소자분리막을 나타낸다.
도 1d를 참조하면, 상기 기판 결과물에 대해 기판 표면 상의 자연산화막을 제거하기 위한 예비-세정(pre-cleaning) 공정을 진행한 상태에서, 소자분리막(5a)을 포함한 기판 전면 상에 리세스 채널을 형성하기 위한 식각장벽으로서 희생산화막(6)과 마스크용 폴리실리콘막(7)을 차례로 형성한다. 그런다음, 리세스 채널이 형성될 기판 지역 상부의 마스크용 폴리실리콘막 부분과 그 아래의 희생산화막 부분을 식각한 후, 연이어, 노출된 기판 부분을 소정 깊이만큼 리세스 식각하여 홈(8)을 형성한다.
도 1e를 참조하면, 습식 및 건식 식각 공정을 진행하여 잔류된 마스크용 폴리실리콘막 및 희생산화막을 제거한다. 그런다음, 기판 표면 상에 제1스크린산화막(9)을 형성한 상태에서, 웰(Well) 이온주입 및 채널 이온주입 공정 등을 차례로 수행한다.
도 1f를 참조하면, 제1스크린산화막을 제거한 상태에서, 소자분리막(5a)을 포함한 기판 전면 상에 게이트절연막(10)과 게이트도전막(11) 및 하드마스크막(12)을 차례로 형성하고, 그런다음, 이들을 패터닝하여 홈(8) 상에 게이트(13)를 형성한다.
다음으로, 게이트 재산화 공정을 실시하여 게이트(13)의 측벽 및 기판(1) 표면 상에 제2스크린산화막(14)을 성장시킨 후, LDD(Lightly Doped Drain) 이온주입을 수행하여 게이트(13) 양측의 기판 표면 내에 LDD 영역(15)을 형성한다. 그런다 음, 기판 전면 상에 스페이서 산화막을 증착한 후, 이를 전면 식각하여 게이트(13)의 양측벽에 게이트 스페이서(16)을 형성한다. 그리고나서, N+/P+ 이온주입 공정을 수행하여 게이트 스페이서(16)를 포함한 게이트(13) 양측의 기판 표면 내에 소오스/드레인 영역(17)을 형성하고, 이를통해, 리세스 채널을 갖는 모스펫 소자의 제조를 완성한다.
그러나, 전술한 종래의 리세스 채널을 갖는 모스펫 소자 제조방법은 다음과 같은 문제점이 있다.
리세스 채널을 형성하기 위한 도 1d의 공정에 있어서, 희생산화막의 형성 전에 필수적으로 자연산화막 제거를 위한 예비-세정 공정을 진행하게 되는데, 이 경우, 산화막 에천트(oxide etchant)에 의해 소자분리막이 어택(atack)을 받게 되어 소자분리막 상단 가장자리에서의 모트(moat) 깊이가 증가됨은 물론 EFH(Effective Fox Height) 감소 등의 프로파일(profile) 열화 현상이 발생되고, 이는 모스펫 소자의 리프레쉬(refresh) 특성을 급격히 저하시키는 결과를 초래하게 된다.
또한, 리세스 채널을 형성하기 위해서는 홈 형성을 위한 일련의 공정이 추가되어야 하는 바, 이는 전체 공정을 복잡하게 할 뿐만 아니라 제조비용의 증가를 초래하게 된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 리세스 채널의 형성시 소자분리막의 프로파일 열화 현상을 방지할 수 있는 리세스 채널을 갖는 모스펫 소자의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 리세스 채널의 형성시 소자분리막의 프로파일 열화 현상을 방지함으로써 소자 특성을 확보할 수 있는 리세스 채널을 갖는 모스펫 소자의 제조방법을 제공함에 그 다른 목적이 있다.
게다가, 본 발명은 소자분리막을 형성하는 패드질화막 및 패드산화막을 사용하여 리세스 채널을 이루는 홈을 형성하여 공정을 단순화할 수 있는 리세스 채널을 갖는 모스펫 소자의 제조방법을 제공함에 그 또 다른 목적이 있다.
부가해서, 본 발명은 리세스 채널 형성을 위한 공정을 단순화하여 제조비용 증가를 방지할 수 있는 리세스 채널을 갖는 모스펫 소자의 제조방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 액티브 영역 및 필드 영역을 갖는 실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계; 상기 패드질화막과 패드산화막 및 실리콘 기판을 식각하여 상기 필드 영역에 트렌치를 형성하는 단계; 상기 트렌치 내에 산화막을 매립시켜 소자분리막을 형성하는 단계; 상기 패드질화막과 패드산화막 및 기판을 식각하여 상기 액티브 영역의 게이트가 형성될 지역에 리세스 채널을 얻기 위한 홈을 형성하는 단계; 상기 패드질화막과 패드산화막을 제거하는 단계; 상기 소자분리막 및 홈을 포함한 실리콘 기판의 전면 상에 게이트절연막과 게이트도전막 및 하드마스크막을 차례로 형성하는 단계; 상기 하드마스크막과 게이트도전막 및 게이트절연막을 패터닝하여 상기 홈 상에 게이트를 형성하는 단계; 상기 게이트 양측의 실리콘 기판의 표면 내에 LDD 영역을 형성하는 단계; 상기 게이트의 양측벽에 스페이서를 형성하는 단계; 및 상기 스페이서를 포함한 게이트 양측의 실리콘 기판의 표면 내에 소오스/드레인 영역을 형성하는 단계;를 포함하는 리세스 채널을 갖는 모스펫 소자 제조방법을 제공한다.
여기서, 상기 홈은 500∼1500Å 깊이로 형성하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 리세스 채널 형성공정을 소자분리막을 형성하기 위한 STI(Shallow Trench Isolation) 공정에서의 매립절연막 CMP 공정 직후에 수행한다. 즉, 본 발명은 희생산화막 및 마스크용 폴리실리콘막 형성 공정을 진행함이 없이 STI 공정에서의 식각장벽인 패드질화막과 패드산화막을 그대로 이용하여 기판 리세스 식각을 행한다.
이 경우, 본 발명은 기판 리세스 식각을 위한 희생산화막 및 마스크용 폴리실리콘막 형성 공정을 생략할 수 있어서 공정 단순화를 얻음과 아울러 제조비용의 증가를 방지할 수 있고, 특히, 희생산화막 형성 이전의 예비-세정을 수행하지 않도록 되므로, 이 과정에서 소자분리막 상단 가장자리의 모트 깊이 증가 및 EFH 감소 등의 프로파일 열화를 방지할 수 있어서 우수한 리프레쉬 특성을 갖는 등 소자 특성을 확보할 수 있게 된다.
자세하게, 도 2a 내지 도 2f는 본 발명에 따른 리세스 채널을 갖는 모스펫 소자 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 액티브 영역 및 필드 영역을 갖는 실리콘 기판(21) 상에 50∼150Å 및 500∼800Å 두께로 패드산화막(22)과 패드질화막(23)을 차례로 형성한다. 그런다음, 기판 필드 영역을 노출시키는 감광막 패턴(도시안됨)을 이용해서 상기 패드질화막(23)을 식각한 후, 식각된 패드질화막(23)을 식각장벽으로 하여 패드산화막(22)과 그 아래의 기판(21)을 2000∼3000Å 깊이로 식각하여 트렌치(24)를 형성한다.
도 2b를 참조하면, 트렌치(24)를 매립하도록 기판 결과물 상에 두껍게 매립산화막을 증착한다. 그런다음, 패드질화막(23)이 노출될 때까지 상기 매립산화막을 CMP하여 기판 필드 영역에 트렌치형의 소자분리막(25)을 형성한다.
도 2c를 참조하면, 리세스 채널이 형성될 기판 지역, 즉, 게이트가 형성될 기판 지역 상부의 패드질화막 부분과 그 아래의 패드산화막 부분을 차례로 식각하고, 연이어, 노출된 기판 부분을 500∼1500Å의 깊이만큼 리세스 식각하여 홈(26)을 형성한다.
여기서, 종래에는 기판 리세스 식각을 위해 희생산화막과 마스크용 폴리실리콘막을 형성함은 물론 후속에서 이들의 제거 및 예비-세정을 수행해야 하지만, 본 발명은 STI 공정에서의 패드산화막 및 패드질화막을 이용해서 기판 리세스 식각을 행하므로, 별도의 공정 추가는 없으며, 따라서, 공정 단순화를 이룰 수 있음은 물론 제조비용 증가를 방지할 수 있다.
도 2d를 참조하면, 기판 결과물에 대해 인산 용액을 이용한 습식 식각을 수행하여 패드질화막을 제거하고, 연이어, 습식 세정을 수행하여 패드산화막을 제거한다. 도면부호 25a는 습식식각 및 습식세정 후, 최종적으로 얻어지는 소자분리막 을 나타낸다.
여기서, 종래에는 리세스 채널 형성 공정시의 예비-세정에서 소자분리막 상단이 어택을 받아 여러가지 결함이 유발되지만, 본 발명은 예비-세정을 수행하지 않아도 되므로, 산화막 에천트에 의한 소자분리막 상단의 어택은 근본적으로 일어나지 않으며, 아울러, 그에 따른 결함 또한 유발되지 않는다. 따라서, 본 발명은 우수한 리프레쉬 특성을 갖게 할 수 있는 등, 소자 특성을 확보할 수 있다.
도 2e를 참조하면, 통상의 산화 공정을 수행하여 기판(21) 표면 상에 제1스크린산화막(27)을 형성한 상태에서, 기판(21) 내에 웰(Well) 이온주입 및 채널 이온주입 등을 차례로 수행한다.
도 2f를 참조하면, 제1스크린산화막을 제거한 상태에서, 소자분리막(25a) 및 홈(26)을 포함한 기판 전면 상에 30∼50Å의 산화막으로 이루어진 게이트절연막(28)과, 400∼700Å의 도핑된 폴리실리콘막 및 1000∼1500Å의 텅스텐실리사이드막의 적층막으로된 게이트도전막(29), 그리고, 2000∼2500Å의 질화막으로 이루어진 하드마스크막(30)을 차례로 형성하고, 그런다음, 이들을 패터닝하여 상기 홈(26) 상에 게이트(31)를 형성한다.
다음으로, 게이트 형성시의 식각데미지를 회복시키기 위해 게이트 재산화 공정을 실시하여 게이트(31)의 측벽 및 기판(21) 표면 상에 제2스크린산화막(32)을 성장시킨 후, 기판 결과물에 대해 LDD 이온주입을 수행하여 게이트(31) 양측의 기판 표면 내에 LDD 영역(33)을 형성한다.
계속해서, 기판(21)의 전면 상에 스페이서 산화막을 증착한 후, 이를 블랭킷 식각하여 상기 게이트(31)의 양측벽에 게이트 스페이서(34)을 형성한다. 그런다음, N+/P+ 이온주입 공정을 수행하여 상기 게이트 스페이서(34)를 포함한 게이트(31) 양측의 기판 표면 내에 소오스/드레인 영역(35)을 형성하고, 이 결과로서, 본 발명에 따른 리세스 채널을 갖는 모스펫 소자(40)의 제조를 완성한다.
한편, 전술한 본 발명의 실시예에서는 게이트도전막 물질로서 도핑된 폴리실리콘막과 텅스텐실리사이드막의 적층막을 적용하였지만, 텅스텐막과 같은 금속막의 단일막을 적용하는 것도 가능하며, 아울러, 게이트 스페이서 또한 산화막의 단일막을 적용하였으나, 버퍼 산화막, 스페이서 질화막 및 스페이서 산화막의 적층막을 적용하는 것도 가능하다.
이상에서와 같이, 본 발명은 리세스 채널 형성 공정을 소자분리 공정과 함께 수행함으로써 기판 리세스 식각을 위한 별도의 공정 추가를 생략할 수 있으므로 공정 단순화를 얻을 수 있음은 물론 제조비용의 증가를 방지할 수 있고, 특히, 예비-세정 공정으로 인한 소자분리막에의 어택을 차단할 수 있으므로 우수한 리프레쉬 특성을 가질 수 있는 등 소자 특성을 확보할 수 있어서 고집적 모스펫 소자의 제조를 가능하게 할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
Claims (5)
- 액티브 영역 및 필드 영역을 갖는 실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계;상기 패드질화막과 패드산화막 및 실리콘 기판을 식각하여 상기 필드 영역에 트렌치를 형성하는 단계;상기 트렌치 내에 산화막을 매립시켜 소자분리막을 형성하는 단계;상기 패드질화막과 패드산화막 및 기판을 식각하여 상기 액티브 영역의 게이트가 형성될 지역에 리세스 채널을 얻기 위한 홈을 형성하는 단계;상기 패드질화막과 패드산화막을 제거하는 단계;상기 소자분리막 및 홈을 포함한 실리콘 기판의 전면 상에 게이트절연막과 게이트도전막 및 하드마스크막을 차례로 형성하는 단계;상기 하드마스크막과 게이트도전막 및 게이트절연막을 패터닝하여 상기 홈 상에 게이트를 형성하는 단계;상기 게이트 양측의 실리콘 기판의 표면 내에 LDD 영역을 형성하는 단계;상기 게이트의 양측벽에 스페이서를 형성하는 단계; 및상기 스페이서를 포함한 게이트 양측의 실리콘 기판의 표면 내에 소오스/드레인 영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 리세스 채널을 갖는 모스펫 소자 제조방법.
- 제 1 항에 있어서, 상기 패드산화막은 50∼150Å의 두께로 형성하고, 상기 패드질화막은 500∼800Å의 두께로 형성하는 것을 특징으로 하는 리세스 채널을 갖는 모스펫 소자 제조방법.
- 제 1 항에 있어서, 상기 트렌치는 2000∼3000Å의 깊이로 형성하는 것을 특징으로 하는 리세스 채널을 갖는 모스펫 소자 제조방법.
- 제 1 항에 있어서, 상기 홈은 500∼1500Å 깊이로 형성하는 것을 특징으로 하는 리세스 채널을 갖는 모스펫 소자 제조방법.
- 제 1 항에 있어서, 상기 게이트절연막은 30∼50Å의 산화막으로 형성하고, 상기 게이트도전막은 400∼700Å의 도핑된 폴리실리콘막과 1000∼1500Å의 텅스텐실리사이드막의 적층막으로 형성하며, 상기 하드마스크막은 2000∼2500Å의 질화막으로 형성하는 것을 특징으로 하는 리세스 채널을 갖는 모스펫 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040090419A KR100639227B1 (ko) | 2004-11-08 | 2004-11-08 | 리세스 채널을 갖는 모스펫 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040090419A KR100639227B1 (ko) | 2004-11-08 | 2004-11-08 | 리세스 채널을 갖는 모스펫 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060041354A KR20060041354A (ko) | 2006-05-12 |
| KR100639227B1 true KR100639227B1 (ko) | 2006-10-30 |
Family
ID=37147922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040090419A KR100639227B1 (ko) | 2004-11-08 | 2004-11-08 | 리세스 채널을 갖는 모스펫 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100639227B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990011414A (ko) * | 1997-07-23 | 1999-02-18 | 문정환 | 반도체 소자의 제조방법 |
| US6093947A (en) * | 1998-08-19 | 2000-07-25 | International Business Machines Corporation | Recessed-gate MOSFET with out-diffused source/drain extension |
-
2004
- 2004-11-08 KR KR1020040090419A patent/KR100639227B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990011414A (ko) * | 1997-07-23 | 1999-02-18 | 문정환 | 반도체 소자의 제조방법 |
| US6093947A (en) * | 1998-08-19 | 2000-07-25 | International Business Machines Corporation | Recessed-gate MOSFET with out-diffused source/drain extension |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060041354A (ko) | 2006-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100282452B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100732767B1 (ko) | 반도체 소자의 리세스 채널용 트렌치 형성방법 | |
| KR100378839B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20060099876A (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100615593B1 (ko) | 리세스채널을 구비한 반도체소자의 제조 방법 | |
| US11640979B2 (en) | Method of manufacturing semiconductor device | |
| KR100639227B1 (ko) | 리세스 채널을 갖는 모스펫 소자 제조방법 | |
| KR100618709B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100641922B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100657088B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| KR101012438B1 (ko) | 반도체 소자의 제조방법 | |
| KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
| KR100787344B1 (ko) | 반도체 소자의 제조방법 | |
| KR100606952B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR20050118548A (ko) | 셀프 얼라인드 리세스 채널 ｍｏｓｆｅｔ 제조 방법 | |
| KR20060099826A (ko) | 반도체 소자의 제조 방법 | |
| KR100743629B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040082482A (ko) | 자기정렬 콘택 패드의 형성방법 | |
| KR20080001926A (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| KR100565749B1 (ko) | 반도체 소자의 격리영역 및 그 제조방법 | |
| KR100627518B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100608375B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR101169684B1 (ko) | 반도체 소자의 트랜지스터 및 그의 제조방법 | |
| KR100501542B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |