KR100636683B1 - 반도체 소자의 트랜지스터 형성방법 - Google Patents
반도체 소자의 트랜지스터 형성방법 Download PDFInfo
- Publication number
- KR100636683B1 KR100636683B1 KR1020050058772A KR20050058772A KR100636683B1 KR 100636683 B1 KR100636683 B1 KR 100636683B1 KR 1020050058772 A KR1020050058772 A KR 1020050058772A KR 20050058772 A KR20050058772 A KR 20050058772A KR 100636683 B1 KR100636683 B1 KR 100636683B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate
- pattern
- gate pattern
- spacer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 125000006850 spacer group Chemical group 0.000 claims abstract description 39
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims description 22
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 239000003112 inhibitor Substances 0.000 claims description 14
- 230000002401 inhibitory effect Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- -1 docosyl trichloro silane (docosyl tri chloro silane) Chemical compound 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 239000002952 polymeric resin Substances 0.000 claims description 6
- 229920003002 synthetic resin Polymers 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 claims description 4
- 239000013013 elastic material Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000002861 polymer material Substances 0.000 claims description 3
- 238000000813 microcontact printing Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- ADBSXCRGUFFLBC-UHFFFAOYSA-N trichloro(docosyl)silane Chemical compound CCCCCCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl ADBSXCRGUFFLBC-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 125000002511 behenyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명에 따른 반도체 소자의 트랜지스터 형성방법은, 셀 영역 및 주변회로영역이 형성되어 있는 반도체 기판 상에 게이트 패턴을 형성하는 단계; 게이트 패턴 및 반도체 기판 전면에 버퍼산화막 및 실리콘질화막을 형성하는 단계; 게이트 스페이서용 산화막이 형성될 영역을 제외한 나머지 영역의 상기 실리콘질화막 위에 산화억제물질을 코팅하는 단계; 게이트 패턴 위에 게이트 스페이서용 산화막을 형성하는 단계; 및 산화억제물질을 제거하는 단계를 포함한다.
마이크로컨택프린팅, 스페이서막, 산화억제물질
Description
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 트랜지스터 형성방법을 설명하기 위해 나타내보인 도면들이다.
도 2 내지 도 6은 본 발명에 따른 반도체 소자의 트랜지스터 형성방법을 설명하기 위해 나타내보인 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
230 : 반도체 기판 280 : 게이트 패턴
290 : 버퍼산화막 300 : 실리콘질화막
310 : 마스크막 패턴 320 : 산화억제물질
330 : 게이트 스페이서용 산화막
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 트랜지스터 형성방법에 관한 것이다.
일반적으로 모스트랜지스터는 드레인영역의 에지에서 전기장이 강하게 형성 될 경우, 핫 캐리어(hot carrier)가 증가하여 트랜지스터의 특성을 열화시키기 때문에 게이트 패턴의 측벽에 절연 물질로 된 게이트 스페이서막을 형성하여 이를 방지한다. 이때, 게이트 스페이서막의 두께에 의해 셀 트랜지스터의 문턱전압 및 주변 회로영역의 문턱전압이 영향을 받는다. 이에 따라 적절한 두께를 가진 문턱전압 조절용 스페이서 절연막을 게이트 패턴의 측벽에 형성하여 문턱전압을 조절한다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 트랜지스터 형성방법을 설명하기 위해 나타내보인 도면들이다.
먼저 도 1a를 참조하면, 셀 영역(A) 및 주변회로영역(B)이 정의되어 있는 반도체 기판(100) 상에 게이트절연막(110)을 형성하고, 게이트절연막(110) 위에 도전막과 금속실리사이드막의 적층구조로 이루어진 게이트전극(120)을 형성한다. 계속해서 게이트전극(120) 위에 하드마스크막(130)을 순차적으로 적층한 후, 이를 감광막패턴(도시하지 않음)을 이용한 사진 및 식각공정을 실시하여 게이트 패턴(140)을 형성한다. 여기서 도전막은 도전성물질이 도핑된 폴리실리콘으로 형성할 수 있고, 금속실리사이드막은 텅스텐실리사이드(WSix)로 형성할 수 있으며, 하드마스크막(130)은 나이트라이드(N)로 형성할 수 있다.
다음에 도 1b를 참조하면, 상기 게이트 패턴(140) 및 반도체 기판(100)전면에 버퍼산화막(150), 스페이서질화막(160) 및 스페이서산화막(170)을 순차적으로 형성한다. 여기서 버퍼산화막(150)은 열공정 방법을 이용해 형성할 수 있고, 스페이서질화막(160)은 실리콘질화막(Si₃N₄)으로 형성할 수 있다. 또한 스페이서산화막(170)은 TEOS를 소스로 하여 산화막을 형성할 수 있다. 이때, 버퍼산화막(150)은 스페이서질화막(160)과 반도체 기판(100)이 직접 접촉하여 발생하는 스트레스를 방지하기 위한 것이다. 스페이서질화막(160)은 게이트 패턴간 공간이 좁아짐에 따라 스페이서막으로 얇게 증착될 수 있으면서도 우수한 스텝 커버리지(step-coverage)를 가지고 있다. 또한, 스페이서질화막(160)은 후속 이온주입공정 및 식각공정에 대한 배리어막의 역할을 함으로서 정션 및 트랜지스터의 특성을 개선함과 동시에 후속 자기정렬컨택 공정의 불량 방지등 소자의 특성을 개선할 수 있어 스페이서막 물질로 이용하고 있다.
다음에 도 1c를 참조하면, 셀 영역(A)만을 개방하기 위해 반도체 기판(100)의 주변회로영역(B)만을 제1 감광막패턴(180)으로 차단한 후, 셀 영역(A)의 스페이서산화막(170)을 제거하고, 제1 감광막패턴(180)은 제거한다.
다음에 도 1d를 참조하면, 주변회로지역(B)을 개방하는 제2 감광막패턴(190)을 이용하여 반도체 기판(100)의 주변회로영역(B)만을 개방한 후 스페이서산화막(170), 스페이서질화막(160) 및 버퍼산화막(150)을 순차적으로 식각하여 주변회로영역(B)의 게이트 패턴(140)에 제1 게이트 스페이서막(200)을 형성한다.
다음에 도 1e를 참조하면, 셀 영역(A)의 제2 감광막패턴(190)을 제거한 후, 소정의 공정을 거쳐 셀 영역(A)에 제2 게이트 스페이서막(210)을 형성한다.
한편, 반도체 소자의 고집적화에 따라 패턴 간의 밀도가 점점 높아지면서, 주변회로영역(B) 내에서도 상대적으로 게이트 패턴의 밀집도가 높은(dense) 영역과 밀집도가 낮은(loose) 영역이 존재하게 된다. 이 경우, TEOS를 소스로 하여 저압화학기상증착(LPCVD) 방법으로 증착되는 스페이서산화막의 두께(185, 도 1c참조)는 밀집도가 높은 영역에는 얇게 증착되고, 밀집도가 낮은 영역에는 두껍게 증착될 수 있다. 이처럼 스페이서산화막(170)의 두께가 다르게 증착되면, 스텝-커버리지 불량, 로딩 효과(loading effect)의 열화에 의해 문턱전압의 변화가 심화되어 반도체 소자의 동작 특성이 나빠지는 문제가 발생한다. 또한 상기와 같은 공정단계를 진행할 경우, 공정단계가 복잡해지면서 불량이 발생할 수 있으며, 이에 따라 소자의 생산이 감소하는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 트랜지스터 형성시 게이트 패턴의 스페이서막 형성방법을 개선함으로써 공정단계를 단순화하여 반도체 소자의 수율을 증가시킬 수 있고, 문턱전압이 변화하는 것을 방지할 수 있는 반도체 소자의 트랜지스터 형성방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 트랜지스터 형성방법은, 셀 영역 및 주변회로영역이 형성되어 있는 반도체 기판 상에 게이트 패턴을 형성하는 단계; 상기 게이트 패턴 및 반도체 기판 전면에 버퍼산화막 및 실리콘질화막을 형성하는 단계; 게이트 스페이서용 산화막이 형성될 영역을 제외한 나머지 영역의 상기 실리콘질화막 위에 산화억제물질을 코팅하는 단계; 상기 게이트 패턴 위에 게이트 스페이서용 산화막을 형성하는 단계; 및 상기 산화억제물질을 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 실리콘질화막 위에 산화억제물질을 코팅하는 단계 는,상기 실리콘질화막 위에 고분자 수지를 부어 상기 게이트 패턴 모양으로 마스크막 패턴을 형성하는 단계; 상기 마스크막 패턴에 산화억제물질을 코팅하는 단계; 및 상기 마스크막 패턴을 게이트 패턴에 접촉하여 상기 산화억제물질을 상기 게이트 패턴에 코팅하는 단계를 더 포함할 수 있다.
상기 고분자 수지는 탄성체 재질의 고분자 물질을 이용하는 것이 바람직하다.
상기 산화억제물질은 도코실트리클로로사일렌(docosyl tri chloro silane) 또는 옥타데실트리클로로사일렌 가운데 하나를 이용하는 것이 바람직하다.
상기 게이트 스페이서용 산화막을 형성하는 단계에서는, 650-700℃의 온도와 0.3-0.8Torr의 압력 하에서 질소, 산소 및 TEOS를 45-55sccm, 0-10sccm, 120-180sccm의 유량으로 공급하여 형성할 수 있다.
상기 산화억제물질을 제거하는 단계에서는, 황산 및 과산화수소를 포함하는 식각액을 이용할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 트랜지스터 형성 방법을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도 2를 참조하면, 셀 영역(A) 및 주변회로영역(B)이 정의되어 있는 반도체 기판(230) 상에 게이트절연막(240)을 형성하고, 게이트절연막(240) 위에 도전막(250)과 금속막(260)을 형성한다. 계속해서 금속막(260) 위에 하드마스크막(270)을 순차적으로 적층한 후, 하드마스크막(270) 위에 게이트 패턴을 정의하는 감광막패턴(도시하지 않음)을 형성한다. 다음에 감광막패턴을 마스크로 한 식각공정을 수행하여 게이트 패턴(280)을 형성한다. 여기서 도전막(250)은 불순물이 도핑된 폴리실리콘막, 또는 불순물이 도핑되지 않은 폴리실리콘막으로 형성할 수 있고, 금속막(260)은 텅스텐실리사이드(WSix) 또는 텅스텐막으로 형성할 수 있으며, 하드마스크막(270)은 나이트라이드(N)막으로 형성할 수 있다. 다음에 도면에 도시하지는 않았지만, 상기 식각공정에서 반도체 기판(230) 및 도전막(250)에 발생한 손상을 보상하기 위한 산화공정을 수행한다.
다음에 도 3을 참조하면, 게이트 패턴(280) 및 반도체 기판(230) 전면에 버퍼산화막(290) 및 실리콘질화막(Si₃N₄)(300)을 순차적으로 형성한다. 여기서 버퍼산화막(290)은 화학적기상증착(CVD; Chemical Mechanical Deposition) 방법을 이용하여 형성할 수 있으며, 실리콘질화막(Si₃N₄)(300)과 반도체 기판(230)이 직접 접촉하여 발생하는 스트레스를 방지하는 역할을 한다. 실리콘질화막(Si₃N₄)(300)은 버퍼산화막(290) 위에 얇게 증착할 수 있으며, 우수한 스텝 커버리지(step-coverage)를 가지고 있어 스페이서막 물질로 이용한다. 또한, 후속 스페이서막 형성을 위한 식각공정에서 식각이 더 이상 진행하는 것을 저지하는 배리어막 역할을 하여 게이트 패턴(280)이 손상되는 것을 방지할 수 있다.
다음에 도 4를 참조하면, 산화억제물질(320)이 코팅되어 있는 마스크막 패턴(310)을 이용하여 셀 영역(A)의 게이트 패턴(280) 및 주변회로영역(B)의 게이트 패턴(280) 일부 부위(330)에 상기 산화억제물질(320)을 선택적으로 코팅한다. 여기서 산화억제물질(320)이 코팅되어 있는 마스크막 패턴(310)은 마이크로컨택 프린팅(micro contact printing)을 이용하여 형성할 수 있다.
이를 위해 상기 반도체 기판(230)의 실리콘질화막(300) 위에 고분자 수지(도시하지 않음)를 부어서 상기 게이트 패턴(280) 형상대로 틀을 만든 다음, 상기 틀을 게이트 패턴(280)으로부터 떼어내어 마스크막 패턴(310)을 형성한다. 이때, 마스크막 패턴(310)의 표면은 게이트 패턴(280) 모양대로 형상이 새겨져있다. 이렇게 형성된 마스크막 패턴(310)에 셀 영역(A)의 게이트 패턴(280) 및 주변회로영역(B)의 게이트 패턴(280)에서 후속공정에서 게이트 스페이서용 산화막이 형성될 영역을 제외한 나머지 영역에 산화억제물질(320)을 코팅한다. 여기서 고분자 수지는 폴리디메틸실록산(PDMS; poly dimethylsiloxane), 폴리우레탄 등, 탄성체 재질의 고분자 물질을 사용할 수 있다. 또한, 산화억제물질(320)은 도코실트리클로로사일렌(DTS; docosyltrichloro silane) 또는 옥타데실트리클로로실레인(OTS; Octa decyltrichloro silane) 가운데 하나를 이용할 수 있다.
다음에 상기 산화억제물질(320)이 코팅된 마스크막 패턴(310)을 셀 영역(A) 및 주변회로영역(B)의 게이트 패턴(280)에 접촉시킨다. 다음에 반도체 기판(230)의 하단에서 열을 공급하여 상기 산화억제물질(320)이 게이트 패턴(280)에 증착이 잘 되도록 예열한 후, 상기 산화억제물질(320)을 게이트 스페이서용 산화막이 형성될 영역을 제외한 나머지 영역의 게이트 패턴(280)에 코팅한다. 이 경우, 주변회로영역(B)의 게이트 패턴(280)은 후속 공정에서 게이트 스페이서용 산화막이 형성될 부위를 제외한 나머지 영역(330)에 상기 산화억제물질(320)이 코팅된다. 도코실트리클로로사일렌은 탄소(C) 및 수소(H)의 유기적 결합구조를 가진 화합물로서 결합된 유기물질이 실리콘산화물(SiO₂)의 성장을 억제하는 역할을 한다. 이에 따라 후속 스페이서막 형성시, 도코실트리클로로사일렌이 코팅되어 있는 부분에는 실리콘산화막(SiO₂)이 거의 형성되지 않아 코팅되지 않은 부분에만 선택적으로 실리콘산화막(SiO₂)을 형성할 수 있다.
다음에 도 5를 참조하면, 셀 영역(A) 및 주변회로영역(B)의 게이트 패턴(280) 및 반도체 기판(230) 전면에 게이트 스페이서용 산화막(340)을 형성한다. 여기서 게이트 스페이서용 산화막(340)은 저압화학기상증착(LPCVD; Low Pressure Chemical Vapor Deposition)방법을 이용하여 650-700℃의 온도의 0.3-0.8torr 의 압력을 가진 챔버에서 질소는 45-55sccm의 유량으로 공급하고, 산소는 0-10sccm의 유량으로 공급하며, 그리고 TEOS를 120-180sccm의 유량으로 공급하여 형성할 수 있다. 이때, 도코실트리클로로사일렌이 코팅되어 있는 셀 영역(A)의 게이트 패턴(280) 및 주변회로영역(B)의 일부영역(330)에는 도코실트리클로로사일렌의 탄소(C) 및 수소(H)의 유기적 결합물질이 실리콘산화물(SiO₂)의 성장을 억제하여 게이트 스페이서용 산화막(340)이 형성되지 않고, 주변회로영역(B)의 게이트 패턴(240)에서만 게이트 스페이서용 산화막(340)이 선택적으로 형성된다.
이에 따라 종래 기술에서 스페이서막을 형성하기 위해 진행하였던 마스크막 형성 및 스페이서막을 형성하기 위한 식각공정단계를 단축할 수 있어 소자의 수율이 종래에 비해 상당히 증가할 수 있다. 또한 선택적으로 게이트 스페이서용 산화막(330)이 성장하기 때문에 종래에서 주변회로영역(B)의 게이트 패턴의 밀집도가 높은(dense) 영역과 밀집도가 낮은(loose) 영역의 산화막 두께를 조절할 수 있어 로딩 효과를 개선하여 문턱전압이 변화하는 것을 방지할 수 있다.
다음에 도 6을 참조하면, 셀 영역(A)의 게이트 패턴(280) 및 주변회로영역(B)의 게이트 패턴(280) 일부영역에 코팅되어 있는 산화억제물질(320)을 제거한다. 여기서 산화억제물질(320)은 황산(H₂SO₄) 및 과산화수소(H₂O₂)가 4:1의 비율로 혼합되어 있는 식각액(Pyranha solution)을 이용하여 제거할 수 있다.
다음에 비록 도면에 도시하지는 않았지만, 셀 영역(A)에 스페이서용 질화막을 형성한 후 소정의 공정을 거쳐 게이트 패턴(280)의 양 측벽에 스페이서막을 형성한다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 트랜지스터 형성방법에 의하면, 마이크로컨택 프린팅방법을 이용하여 게이트 패턴의 스페이서막을 선택적으로 형성함으로써 공정단계를 단순화시킬 수 있다. 또한, 마이크로컨택 프린팅 방법을 이용하여 스페이서막의 두께를 조절함으로써 문턱전압이 변화하는 것을 방지할 수 있다.
Claims (6)
- 셀 영역 및 주변회로영역이 형성되어 있는 반도체 기판 상에 게이트 패턴을 형성하는 단계;상기 게이트 패턴 및 반도체 기판 전면에 버퍼산화막 및 실리콘질화막을 형성하는 단계;게이트 스페이서용 산화막이 형성될 영역을 제외한 나머지 영역의 상기 실리콘질화막 위에 산화억제물질을 코팅하는 단계;상기 게이트 패턴 위에 게이트 스페이서용 산화막을 형성하는 단계; 및상기 산화억제물질을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
- 제1항에 있어서, 상기 실리콘질화막 위에 산화억제물질을 코팅하는 단계는,상기 실리콘질화막 위에 고분자 수지를 부어 상기 게이트 패턴 모양으로 마스크막 패턴을 형성하는 단계;상기 마스크막 패턴에 산화억제물질을 코팅하는 단계; 및상기 마스크막 패턴을 게이트 패턴에 접촉하여 상기 산화억제물질을 상기 게이트 패턴에 코팅하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
- 제2항에 있어서,상기 고분자 수지는 탄성체 재질의 고분자 물질인 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
- 제2항에 있어서,상기 산화억제물질은 도코실트리클로로사일렌(docosyl tri chloro silane) 또는 옥타데실트리클로로사일렌 가운데 하나를 이용하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
- 제1항에 있어서,상기 게이트 스페이서용 산화막을 형성하는 단계에서는, 650-700℃의 온도와 0.3-0.8Torr의 압력 하에서 질소, 산소 및 TEOS를 45-55sccm, 0-10sccm, 120-180sccm의 유량으로 공급하여 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
- 제1항에 있어서,상기 산화억제물질을 제거하는 단계에서는, 황산 및 과산화수소를 포함하는 식각액을 이용하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058772A KR100636683B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 트랜지스터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058772A KR100636683B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 트랜지스터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100636683B1 true KR100636683B1 (ko) | 2006-10-23 |
Family
ID=37621548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050058772A KR100636683B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 트랜지스터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100636683B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101129021B1 (ko) | 2005-09-20 | 2012-03-23 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 형성방법 |
-
2005
- 2005-06-30 KR KR1020050058772A patent/KR100636683B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101129021B1 (ko) | 2005-09-20 | 2012-03-23 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7465617B2 (en) | Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer | |
| KR100715267B1 (ko) | 스택형 반도체 장치 및 그 제조 방법 | |
| KR100407684B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100456314B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| KR20000021503A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100636683B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR20040058987A (ko) | 반도체 소자의 제조 방법 | |
| US7517781B2 (en) | Method of manufacturing semiconductor device | |
| KR100497474B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100596486B1 (ko) | 스택형 반도체 장치 및 그 제조 방법 | |
| KR20050025692A (ko) | 플래쉬 메모리 소자의 게이트전극 형성방법 | |
| KR100780607B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100494127B1 (ko) | 반도체소자의 플러그 형성방법 | |
| KR20080002548A (ko) | 메탈전극의 이상 산화를 방지할 수 있는 반도체소자의 제조방법 | |
| KR20070056467A (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| KR100338099B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100987867B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100647357B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020010816A (ko) | 반도체소자의 콘택 형성 방법 | |
| KR20070063359A (ko) | 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 | |
| KR101002465B1 (ko) | 플래시 메모리 소자 및 그의 형성 방법 | |
| KR100780637B1 (ko) | 반도체 소자 제조 방법 | |
| KR20070027811A (ko) | 반도체 소자의 층간절연막 형성방법 | |
| KR20030001851A (ko) | 콘택 플러그 형성방법 | |
| KR20100008943A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |