KR100597017B1 - 막 형성 방법, 박막 트랜지스터의 형성 방법 및 패터닝 방법 - Google Patents

막 형성 방법, 박막 트랜지스터의 형성 방법 및 패터닝 방법 Download PDF

Info

Publication number
KR100597017B1
KR100597017B1 KR1020027015012A KR20027015012A KR100597017B1 KR 100597017 B1 KR100597017 B1 KR 100597017B1 KR 1020027015012 A KR1020027015012 A KR 1020027015012A KR 20027015012 A KR20027015012 A KR 20027015012A KR 100597017 B1 KR100597017 B1 KR 100597017B1
Authority
KR
South Korea
Prior art keywords
substrate
solution
etching
deposited
ridge
Prior art date
Application number
KR1020027015012A
Other languages
English (en)
Other versions
KR20030023624A (ko
Inventor
가와세다케오
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030023624A publication Critical patent/KR20030023624A/ko
Application granted granted Critical
Publication of KR100597017B1 publication Critical patent/KR100597017B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 용액의 제1 재료가 기판 상에 퇴적되는 기판을 패터닝하는 방법을 제공한다. 제1 재료의 용액의 성분을 선택하고 건조시켜, 기판 상에 제1 재료의 잔여물을 남기고, 이 잔여물은 중심의 박막 및 둘레 주위의 융기를 포함한다. 잔여물을 에칭하여 박막을 제거하고, 기판 상에 융기를 남긴다. 에칭 후, 융기는 소수성이고 기판은 친수성이다. 그 후, 제2 재료의 수용액을 융기의 양 측면 상에 퇴적한다. 수용액을 건조시킨 후, 융기가 제거되어, 기판 상에 제2 재료의 층을 남기고, 이 층은 좁은 갭을 갖는다. 이층은 유기 박막 트랜지스터의 소스 및 드레인 전극으로서 사용될 수 있다.
박막 트랜지스터, 전자 기기, 잉크젯 프린트 헤드

Description

막 형성 방법, 박막 트랜지스터의 형성 방법 및 패터닝 방법{METHOD OF FORMING A FILM, METHOD OF FORMING A THIN FILM TRANSISTOR, AND PATTERNING METHOD}
본 발명은 기판을 패터닝하는 방법에 관한 것이다. 특히, 본 발명의 방법은 기판을 패터닝하여 박막 트랜지스터(TFT) 및/또는 전기 광학 장치 등의 전자 장치를 제공하는 것에 관한 것이다.
현재, 포토리소그래피는 전자 장치의 대량 생산에서 광범위하게 사용되고 있고, 매우 높은 해상도(resolution) 및 기입성(registration)을 달성한다. 포토리소그래피에서, 스핀 코팅 포토레지스트층이 기판 상에 설치되어, 마스크 또는 레티클을 포함하는 마스터 상의 패턴을 기판과 정렬시키는 얼라이너 또는 스테퍼로 청색광 또는 자외광에 노광된다. 그 후, 노광된 포토레지스트를 현상하여 기판 상에 포토레지스트의 패턴을 설치한다. 이는 일반적으로 에칭 또는 퇴적 공정 다음에 대상물을 패터닝한다. 포토리소그래피에 의해 달성된 해상도는 노출광의 파장 및 얼라이너 또는 스테퍼의 광학(optics)에 의해 결정된다.
현재, 이 포토리소그래피 기술은 소형의 집적 회로뿐만 아니라 대형의 액티브 매트릭스 표시에서도 사용된다. 예를 들면, 액티브 매트릭스 액정 표시(LCD) 패널용 박막 트랜지스터(TFT) 어레이는 50㎠보다 큰 기판을 요구한다. TFT 의 채널 길이가 20㎛보다 짧아야만 이상적이기 때문에, LCD 패널의 TFT 어레이를 제조하기 위해서는 특히 고해상도 및 기입성이 요구된다. 그러나, 충분히 정밀한 해상도 및 기입성을 제공함에 있어서 이러한 큰 기판은 벤딩(bending), 프리젠팅(presenting) 곤란성을 나타내는 경향이 있다. 또한, 포토리소그래피 공정을 수차례 수행하여 완전한 장치를 제조해야만 하므로, 이는 충분한 정밀도로 기입을 반복하는 것이 곤란하다. 그러나, 제조자는 통상, 채널의 형성뿐만 아니라 다른 패터닝 단계에서도 충분히 높은 해상도 및 매우 정밀한 기입 기구를 갖는 단일 얼라이너를 사용한다. 이러한 얼라인먼트 시스템은 고가이다. 또한, 이러한 얼라이너를 사용하는 프로세스도 고가이므로, LCD 패널의 제조 비용이 상승한다.
포토리소그래피의 사용에 수반되는 비용을 절감하기 위해서, 다양한 비리소그래피 패터닝 공정들이 제안되어 있다. 예를 들면, 마이크로 컨택트 프린팅 및 마이크로 몰딩 기술은 패터닝 특성 사이즈를 1㎛로 줄일 수 있는 것을 알았다. 이들 기술은 프린팅용 탄성 고무 스탬프를 사용하여 스탬프(stamp)와 기판 간에 양호한 컨택트를 제공한다. 그러나, 그 탄성 때문에 스탬프가 왜곡되어, 마스터 스탬프를 기판 상의 패턴과 정렬시키기가 어렵다. 따라서, 이들 기술은 LCD 패널에서 사용되는 것 등의 특히 큰 기판에 정밀하게 기입하는 것이 곤란하다는 단점을 갖는다.
잉크젯 프린팅 기술은 현재 퍼스널 프린팅에서 광범위하게 사용되고 있다. 이는 사진 등급에 가까운 매우 높은 인쇄 품질을 달성한다. 또한, 잉크젯 프린팅은 액정 표시 및 풀 컬러 일렉트로루미네선스 표시용 컬러 필터 등의 전자 장치를 제조하는 유망한 기술임이 증명되어 있다. 이러한 일렉트로루미네선스 표시를 달 성하기 위해서, 잉크젯 프린팅 기술을 사용하여 다른 공액중합제를 퇴적하여 3색(청색, 녹색, 적색) 표시를 제공한다.
잉크젯 기술은 이전에 비교적 낮은 해상도 패터닝 기술로서 고려하고 있었고, 따라서 잉크젯 프린팅이 TFT를 제조하는데 적절하지 않다고 생각되었다. 이는 충분히 높은 드레인 전류를 달성하기 위해서 유기 중합체 TFT가 20㎛ 미만의 채널 길이를 필요로 하기 때문이다. 잉크젯 기술을 사용하여 이러한 TFT를 제조하기 위해서는, 소스, 드레인 및 게이트 전극이 기판 상에 인쇄되어야만 한다. 소스 및 드레인 전극은 그들 간에 매우 작은 갭을 가져야만 하는데, 이 갭이 TFT의 채널을 획정하기 때문이다. 중합체 반도체는 캐리어 이동도가 낮기 때문에, 이 갭은 상기한 바와 같이 실제 특성을 달성하기 위해서 20㎛ 미만이어야만 한다.
그러나, 현재 솔리드 기판 상에 잉크젯 프린팅에 의해 간단히 달성되는 해상도는 프린팅 공정의 변동에 기인하여, 그들간에 적합한 작은 갭(채널 길이)을 갖는 소스 및 드레인 전극을 패터닝하는데 충분히 높지 않다. 특히, 잉크 방울의 비행 방향은 토출되는 잉크젯 프린트 헤드의 노즐판의 면에 항상 완전히 수직이지 않기 때문에, 패터닝 에러를 초래한다. 또한, 토출된 방울이 토출되는 기판의 표면 상에 퍼진다. 방울 퍼짐량은 각각 솔리드 기판 및 액체 방울의 표면 에너지 및 계면 에너지의 함수이다. 그런데, 솔리드 표면의 표면 에너지 및 계면 에너지에 변동이 있다. 이는 기판 상에 퇴적된 각각의 방울의 사이즈 변화를 초래한다. 따라서, 2개의 퇴적된 방울 간의 갭의 폭 및 인쇄된 TFT의 채널 길이는 가변이고, 최악의 경우 소스와 드레인 전극 간에 단락이 생긴다.
그렇지만, 모든 중합체 TFT는 미리 잉크젯 퇴적에 의해 제조되어 있다. 이러한 제조에서, 소스, 드레인 및 게이트 전극은 도전성 중합체, PEDOT(poly-ethylenedioxythiophene, Bayer AG로부터의 Baytron P)로 형성되고, 잉크젯 기술을 사용하여 퇴적된다. 만족할 만한 채널 폭을 얻기 위해서, 잉크젯 프린팅은 습식 특성의 프리패터닝(pre-patternig)과 조합될 수 있다. 이는 친수성 및 소수성 기판 영역의 패턴을 사용하여 기판 상의 잉크 흐름을 제어할 수 있다. 도 8의 (b)에 나타낸 바와 같이, 우선 포토리소그래피, 마이크로 컨택트 프린팅, 마이크로 몰딩 프링틴 또는 광 유도(photo-induced) 습윤성 패터닝에 의해 글래스 기판(100) 상에 폴리이미드(PI)의 비습윤성 또는 소수성 리펠링(repelling) 스트립(102)을 형성할 수 있다. 이 리펠링 스트립(102)은 TFT의 채널(106)을 획정하고, 스트립(102)의 폭은 도 8의 (a)에 나타낸 바와 같이 채널(106)의 길이 L이다. 기판(100)의 나머지 영역은 PEDOT의 용액에 대하여 친수성 또는 습윤성이 있다. 그 후, 잉크젯 프린트 헤드를 사용하여 글래스 기판 상에 PEDOT의 수성(water-based) 용액을 퇴적하여 소스 및 드레인 전극을 형성할 수 있다. PEDOT 용액은 PI 스트립 상에 약 70°의 비교적 높은 접촉각을 나타낸다. 따라서, PEDOT 용액의 방울(104)을 스트립(102)을 따라서 퇴적하면, 방울(104)은 기판(100) 상에 퍼지지만 스트립(102)에 의해 배척된다. 따라서, 기판(100) 상의 용액(104)이 리펠링 스트립(102) 상에 퍼지는 것이 제한되지만, 대신에 스트립(102)의 측면을 따라 정렬된다. 이 자기 정렬 기구를 사용하여, 20㎛보다 짧고 5㎛만큼 낮은 채널 길이 L을 갖는 소스(108) 및 드레인(110) 전극이 달성될 수 있다.
실제로, 포토리소그래피는 미리 PI 스트립을 형성하는데 사용된다. 그러나, 리소그래피의 사용은 프리머(primer), 포토레지스트의 코팅, 마스크 정렬, 노광, 베이킹, 현상, 에칭 및 스트리핑의 응용을 포함하는 다수의 단계들을 필요로 한다. 따라서, 리소그래피의 사용은 공정 비용이 상당히 증가하고, 잉크젯 프린팅의 이점을 없게 한다. 예를 들면 PDMS(polydimethylsiloxane)으로 이루어진 탄성 스탬프를 갖는 마이크로 컨택트 프린팅 및 마이크로 몰딩 프린팅은 프리 패터닝에서도 사용될 수 있지만, 상기한 탄성 스탬프의 왜곡 및 변형이 기입 정밀도를 열화시킨다. 대안으로서, 최근 개발된 광 유도 습윤성 패터닝 방법은 리소그래피보다도 적은 수의 단계를 포함하는 것으로 예상되므로 유망하다. 그러나, 이 방법은 아직까지 적정하게 확립되지 않았다. 특히, 이 방법의 기술의 현 상태에서는, 광의 파장이 매우 짧아, 실제 응용에서는 감도가 매우 낮다.
따라서, 모순없이 작은 채널 길이를 효율적인 비용으로 제공하기 위한 적합한 기술이 없다.
본 발명의 제1 형태에 따르면, 기판을 패터닝하는 방법이 제공되고, 상기 방법은,
상기 기판 상에 용액 내의 제1 재료를 퇴적하는 단계로서, 상기 제1 재료의 용액은 상기 기판 상에 건조된 제1 재료의 프로파일이 융기(ridge)를 포함하도록 선택되는 단계;
상기 제1 재료의 융기가 기판 상에 남도록 상기 제1 재료의 일부를 제거하기 위한 에칭 단계; 및
상기 제1 재료의 융기 상에 또는 그 근처에 용액 내의 제2 재료를 퇴적하는 단계를 포함한다.
또 다른 예 및 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1은 본 발명에 따른 기판을 패터닝하는 방법을 나타낸 도면.
도 2는 도 1에 나타낸 방법을 이용하여 패터닝하는 동안의 기판의 평면도.
도 3은 기판 상에 용액으로 퇴적된 후에 건조된 재료의 단면도.
도 4는 용매 증발 시 용액의 방울 내의 유체 흐름을 나타낸 도면.
도 5는 본 발명에 따른 기판의 에칭을 나타낸 도면.
도 6은 본 발명에 따른 기판의 에칭을 나타낸 도면.
도 7은 도 6에 나타낸 기판 상에 용액 방울의 퇴적을 나타낸 도면.
도 8은 습윤성이 있는 종래 기술의 프리 패터닝 콘트라스트를 나타낸 도면.
도 9는 본 발명에 따라 제조된 박막 트랜지스터를 나타낸 도면.
도 10은 본 발명에 따른 복수의 박막 트랜지스터를 제조하는 방법을 나타낸 도면.
도 11은 전기 광학 장치의 블럭도.
도 12는 본 발명에 따라 제조된 디스플레이 및 다른 장치와 합체된 이동형 퍼스널 컴퓨터의 개략도.
도 13은 본 발명에 따라 제조된 디스플레이 및 다른 장치와 합체된 이동 전 화의 개략도.
도 14는 본 발명에 따라 제조된 디스플레이 및 다른 장치와 합체된 디지털 카메라의 개략도.
본 발명은 포토리소그래피 또는 유사한 공정들을 필요로 하지 않는 고해상도 패터닝 기술을 제공한다. 간단히, 본 발명의 제1 형태에서는, 프리 패터닝이 제1 재료로 형성되고, 예를 들면 용매로 용해되는 유기 중합체 등의 제1 재료의 용액의 방울 형태로 기판 상에 퇴적된다. 잉크젯 프린트 헤트의 사용은 이 목적에 적합한 것을 알았다. 기판 상에 퇴적된 방울은 상기한 파라미터에 의해 결정되는 퍼짐 정도로 퍼진다. 그러나, 제1 재료를 구성하는 용액은 퇴적된 방울의 둘레가 용매 증발 시 기판에 대하여 일정하게 남고 방울을 건조시켜 제1 재료의 잔여물을 남기도록 조제된다. 이하에서는 이것을 핀 컨택트 라인 퇴적(pinned contact line deposition)이라 칭하고, 이하에서 보다 상세히 설명한다. 핀 컨택트 라인 퇴적은 제1 재료의 링 형상 퇴적을 초래하고, 방울 내의 대부분의 용질이 컨택트 라인 상에 집중되어, 거기에 퇴적된다. 따라서, 제1 재료의 건조된 잔여물은 에지 주위에 퇴적된 융기 및 중심 영역 내의 박막을 포함한다. 융기는 방울 직경에 비해 폭이 좁고, 이 폭은 제어될 수 있다. 융기의 폭은 용액의 점성(viscosity)이나 용액의 건조 속도에 의해 제어될 수 있다. 용액의 점성은 용액 내의 유기 중합체 재료의 농도에 의해 변화된다. 따라서 융기의 폭은 유기 중합체 용액의 농도를 제어함으로써 제어될 수 있다. 물론, 용액의 점성은 용매의 점성에도 의존한다. 이하의 설명으로부터 분명한 바와 같이, 비교적 낮은 농도 및 비교적 얇은 용액은 비교적 좁은 융기를 발생시키며 이 특징은 본 발명의 방법에서 유리하게 사용될 수 있다. 이러한 좁은 융기는 점성이 낮은 용매를 사용하여 얻기도 한다. 또한, 가열된 가스 흐름일 수 있는 용액 상에 가스 흐름을 제공하거나, 또는 방울이 퇴적되는 기판을 가열함으로써, 휘발성 용매을 사용하여 비교적 신속하게 용매를 건조시키는 경우에 좁은 융기가 달성될 수 있다. 상기 기술의 조합을 사용하여 용액의 건조 속도 및/또는 점성을 제어할 수 있음은 물론이다.
이 퇴적 단계 다음에는 중심 영역의 박막을 제거하고 기판 상에 좁은 융기를 남기도록 습식 또는 건식 에칭이 행해진다. 융기의 폭은 융기의 횡단면 형상이 실질적으로 삼각형이므로 에칭 공정에 의해서도 제어될 수 있다. 그 후, 용액의 제2 재료가 융기의 어느 측면을 따라서 방울 형태로 퇴적된다. 재차, 잉크젯 프린트 헤드의 사용이 이 목적에 적합함을 알았다. 기판 또는 하지(underlying) 구조는 제2 재료의 용액에 대하여 습윤성이 있고, 제1 재료의 융기는 제2 재료의 용액에 대하여 습윤성이 없으며, 즉 제2 재료의 용액을 배척한다. 그 결과, 제2 재료의 용액의 각 방울이 융기의 각 측면을 따라서 자체로 정렬되고 건조되어 그 각 측면을 따라 제2 재료의 층을 형성한다.
최종적으로, 제2 재료의 퇴적 공정 다음에 제1 재료의 융기를 제거하는 공정이 행해진다. 이를 달성하기 위해서는, 제1 재료만을 용해하기 위한 용매 내에 기판을 담글 수 있다. 이는 좁은 갭을 갖는 2개의 부분에 형성된 기판 상에 제2 재료의 층을 남긴다. 갭은 제1 재료의 융기의 폭으로 획정된다.
소스와 드레인 사이에 좁은 갭을 요구하는 TFT용 채널을 형성하는데 이 처리가 적용될 수 있다. 용액 내의 제1 재료의 농도, 용액 내의 제1 재료의 건조 조건 및 에칭 처리의 조건을 적절하게 선택함으로써 채널 길이가 제어될 수 있다. 상술한 패터닝 방법을 이용하여 약 5㎛의 채널 길이가 달성될 수 있다.
이하, 본 발명의 각종 예를 보다 상세하게 설명한다. 도 1은 본 발명에 따른 패터닝 방법의 처리 흐름을 나타낸 도면이다. 도 1의 (a)에 나타낸 바와 같이 제1 유기 또는 무기 재료의 용액을 방울(10) 형태로 기판(1) 상에 퇴적한다. 제1 유기 또는 무기 재료는 이후의 단계에서 퇴적되는 제2 타깃 재료의 용액에 대하여 고유 습윤 특성을 갖는 프리 패턴을 기판(1) 상에 제공하는 기능을 한다. 제1 프리 패터닝 재료는 제2 타깃 재료의 용액에 대하여 기판(10)과 상이한 습윤 특성을 갖는다.
제2 재료의 패턴에 작은 갭을 형성할 필요가 있는 경우, 제2 재료의 용액에 대하여 기판보다 제1 프리 패터닝 재료가 더 배척될 수 있다. 제2 재료의 패턴으로 좁은 라인을 형성할 필요가 있는 경우, 제2 재료의 용액에 대하여 기판보다 제1 프리 패터닝 재료가 더 습윤성일 수 있다. 설명의 용이화를 위해서, 이후의 설명은 제2 재료의 패턴에 작은 갭을 형성할 필요가 있는 경우에 대하여 주로 이루어질 것이다. 그러나, 이는 본 발명의 범위를 한정하는 것으로 취급되지 않는 것을 의도로 한다.
따라서, 제2 재료는 PEDOT이고, 그 용액은 수용액이고, 소수성 재료가 제1 프리 패터닝 재료로서 이용될 수 있다. 예를 들면, 폴리스티렌은 전형적인 소수성 재료이다. 그러나, 무극성 그룹으로 이루어지는 모든 화학물질과 중합체는 소수성을 나타내고, 또한 극성 용매 내에 제2 타깃 재료의 용액이 사용되는 경우 제1 프리 패터닝 재료로서 사용하기에 적합하다. 제2 재료의 용액에 대하여 제1 재료와 기판 간에서 습윤성이 크게 대조를 이루기 위해서는 기판(1)이 친수성이어야 하고, 이에 의해서 극성 용매에 대하여 습윤 표면이 제공된다.
이 친수성 표면을 제공하기 위해서, 예를 들면 제1 프리 패터닝 재료의 퇴적에 앞서 O2 플라즈마에 기판(1)을 노출시킬 수 있다.
도 1의 (b)에 나타나낸 바와 같이, 제1 프리 패터닝 재료의 용액을 퇴적한 방울(10)은 기판(1) 위를 퍼지고, 그 직경은 기판(1)과 방울(10)의 표면 장력(표면 자유 에너지 밀도)과 기판(1)과 방울(10) 사이의 계면 장력(계면 자유 에너지 밀도)에 의해서 결정된다. 제1 재료 및 제1 재료를 위한 용매에 대하여 비극성 재료를 선택한 경우, 용액의 표면 장력은 통상 작다(약 20 ~ 30 mJ/㎡). 이로 인해서 방울(10)의 상면과 기판(1)의 표면 사이의 접촉각은 작아지고, 기판(1) 상의 방울(10)의 직경은 커진다. 이 접촉각은 30°보다 작다.
방울(10)의 용매가 증발된 후에는, 기판에 퇴적되는 제1 재료의 잔여물(16)의 단면 프로파일은 기대하기 어렵다. 이 프로파일은 기대할 수 있는 바와 같이 반구체 프로파일은 아니지만 도 1의 (c) 및 도 2의 (a)에 나타낸 바와 같이 링형 프로파일이고 여기에서 대부분의 제1 재료는 에지에 퇴적되고 적은 양의 제1 재료가 중앙 영역에 퇴적된다. 즉, 융기(14)가 둘레에 형성되고 박층(12)이 중앙 영역 에 형성된다. 이를 좀더 상세하게 설명하자면, 건조된 방울(10)의 경계선 둘레에 퇴적되는 큰 융기(14)를 얻기 위해서는 접촉각이 작은 것이 바람직하다.
단 한방울의 방울(10)을 기판(1)에 떨어트리면, 융기(14)는 거의 원형이 된다. 그러나, 잉크젯 프린트 헤드(2)와 같은 방울(10)용 디스펜서와 기판(1) 사이에서 비교적 이격되게 다수의 방울(10)을 떨어트리면, 도 2의 (a)에 나타낸 것과 같은 긴 원이 얻어질 수도 있다.
건조된 방울(16)이 중앙 영역에 박막(12)을 포함하기 때문에, 제2 재료의 용액에 대한 건조된 방울(16)의 습윤성은 제1 프리 패터닝 재료의 건조된 방울(16)의 전체 영역에 대하여 균일하다. 그러나, 그 후에 도 1의 (d)에 나타낸 바와 같이, 건식 또는 습식 에칭 처리를 사용하여 제1 프리 패터닝 재료의 건조된 방울(16)이 에칭되어 중앙 영역에서 박막(12)이 제거된다.
이 에칭 처리에서 사용하기 위해 선택된 에천트(30)의 화학적 특성은 제1 프리 패터닝 재료의 건조된 방울(16)과 기판(1) 둘 다의 습윤 특성에 영향을 줄 수 있음을 알 수 있다. 따라서, 이 에칭 처리에 각종의 것이 사용될 수 있지만, 단순한 예를 들면, 건식 에칭은 헬륨, 네온, 아르곤, 크립톤, 크세논 또는 질소와 같은 불활성 가스의 플라즈마로 수행될 수도 있다. 건조된 방울(16)과 기판(1)의 습윤성은 각각 불활성 가스의 플라즈마에 의한 에칭에 영향을 받지 않는다. 따라서, 제2 재료의 용액에 대하여 초기에 제1 프리 패터닝 재료의 건조된 방울(16)이 배척 표면을 갖고 초기에 기판(1)이 습윤 표면을 갖는 경우, 이들 특성은 이 에칭 처리 후에도 유지된다.
도 1의 (e) 및 도 2의 (b)에 나타낸 바와 같이, 건조된 방울(16)의 중앙 영역에서 박막(12)이 완전히 제거되지만 기판(1)상에 부분적으로 에칭된 융기부가 잔여하도록, 에칭 시간, 전력 밀도 및 활성 분자의 밀도를 포함하는 에칭 처리의 파라미터가 결정된다. 따라서, 잔여하는 좁은 융기(14)를 제외하고 기판(1)의 전체 표면이 노출되어 배척 표면을 제공한다. 따라서, 기판(1)의 습윤 표면 상에 좁은 비습윤 융기(14)를 구성하는 습윤성이 대조적인 패턴이 획정된다.
융기(14)의 폭은 이하 설명하겠지만 제1 프리 패터닝 재료용 용액에 대한 퇴적 조건에 의해서 제어될 수 있다. 그러나, 에천트(30)의 선택을 포함한, 에칭을 위해 선택되는 파라미터는 또한 융기(14)의 폭에 영향을 준다. 예를 들면, 에칭 시간이 길어짐에 따라 융기(14)의 폭이 좁아진다. 따라서, 퇴적 조건과 에칭 파라미터를 최적화하여 5㎛ 미만의 좁은 라인을 얻는 것이 가능하다.
이 에칭 처리 후에, 도 1의 (f)에 나타낸 바와 같이 잉크젯 프린트 헤드(2)를 사용하여 1개 이상의 제2 방울(20)의 형태로 융기(14)를 따라 용액 내의 제2 타깃 재료가 퇴적된다. 제2 방울(20)이 기판(1)에 떨어져서 제1 프리 패터닝 재료의 융기(14)의 에지까지 기판(1) 상에 퍼진다. 제2 재료의 용액은 노출된 기판(1) 상에서 습윤 영역에 한정되는데 그 이유는 좁은 융기(14)가 용액을 배척하기 때문이다. 따라서, 기판(1)과 융기(14) 사이의 대조적인 습윤성은 융기(14)의 에지를 따라 제2 재료의 용액이 정렬될 수 있게 한다. 제2 재료의 용액의 방울(20)이 융기(14)의 양측에 형성되는 경우, 도 1의 (g) 및 도 2의 (c)에 나타낸 바와 같이 좁은 갭이 그들 사이에 형성된다.
도 2의 (c)에 나타낸 바와 같이, 본 예에서는 융기(14)는 긴 원으로 형성되고 융기(14)의 일부만이 프리 패터닝으로 사용된다. 이는 채널 길이가 짧은 TFT의 소스 및 드레인 전극을 형성하는데 적합하다. 그러나, 본 분야에서 숙련된 자가 본 발명의 출원 의도에 기초하여 상이한 형태의 융기를 형성할 수 있고 프리 패터닝을 위해 융기(14)의 전체 또는 다른 부분을 선택할 수 있음은 명백하다.
건조 시에, 제2 방울(20)은 제2 타깃 재료의 공간 이격된 층(22)을 형성한다. 도 1의 (h)에 나타낸 바와 같이, 건조 후에 메사 형태의 단면 프로파일을 각각 가진 제2 타깃 재료의 공간 이격된 층(22)은 이하 상세히 설명하겠지만 예를 들면 제2 재료의 용액의 농도를 적절하게 선택함으로써 얻어질 수 있다. 도시된 바와 같이, 2개의 층(22) 사이에 좁은 갭이 있으나 이는 상술한 변형 때문에 종래의 잉크젯 기술을 사용해서는 일률적으로 달성할 수 없다. 그러나, 일률적이고 좁은 갭을 본 발명의 방법으로는 얻을 수 있다. 더욱이 리소그래피 기술이 요구되지 않는다. 따라서, 본 발명의 방법은 저 비용으로 사용될 수 있고 리소그래피 패터닝에 비용이 특히 많이 드는 대형 기판에 사용하기에 적합하다.
또한, 예를 들면 제1 프리 패터닝 재료용 용매에 기판(1)을 침지시킴으로써 융기(14)가 제거될 수 있다. 제2 타깃 재료는 제1 재료용 용액 내에서 용해되지 않기 때문에 반대로 박리 처리 등에 의한 영향을 받지 않는다. 도 1의 (i) 및 도 2의 (d)는 융기(14)의 제거 후에 제2 타깃 재료의 완성된 패턴을 나타낸다.
제1 프리 패터닝 재료의 건조된 방울(16)과 제2 타깃 재료의 층(22)의 형태는 이하 설명하는 각 재료의 용액의 특성과 건조 조건을 포함하는 다수의 인자에 의해서 영향을 받는다. 방울을 기판에 떨어트리는 경우, 도 3에 나타낸 바와 같이 3개 이상의 퇴적 모드가 있으며 이들 각각은 용매가 증발된 후에 기판 상에 용질의 잔여하는 막의 단면 프로파일이 상이하다. 제1 퇴적 모드는 수축형 퇴적이라고 할 수 있고 도 3의 (a)에 도시되어 있다. 이 모드에서, 건조 후 용질의 퇴적막(42)의 측면 크기 또는 직경은 기판 상에 먼저 퇴적될 때 용액의 액상 방울(40)의 직경보다 작고, 그 아웃라인은 최외부 점선으로 도시되어 있다. 이는 방울(40)이 건조되는 동안 수축되었다는 것을 의미한다. 방울(40)의 접촉각이 비교적 클 때(예를 들면, 40°보다 큼) 그리고 용액이 기판의 표면을 잘 습윤시키지 못하는 경우 수축형 퇴적이 일어날 수 있다. 소수성 표면에 수용액의 방울이 퇴적되는데, 그 이유는 표면 상에서의 물의 비습윤성과 표면과 방울의 접촉각이 큰 것 때문이며 이것이 수축형 퇴적의 예이다. 따라서, 수성 PEDOT 용액이 폴리스티렌막에 퇴적되는 경우 이 수축형 퇴적이 관찰된다.
제2 모드가 메사형 퇴적이고, 이는 본 예에서 제2 타깃 재료의 퇴적에 이용되며 도 3의 (b)에 도시되어 있다. 이 모드에서는, 건조되는 동안 방울(20)의 수축량이 작은 것을 관찰할 수 있다. 그러나, 수축형 퇴적과 대조적으로 수축 동안 용질의 퇴적이 일어난다. 결과적으로, 퇴적된 막(22)은 메사형 프로파일을 가지며 용액의 방울(20)의 초기 직경과 거의 동일한 크기의 직경을 갖는다. 용액의 표면 장력이 높은 경우(예를 들면, 30mJ/㎡보다 큰 경우) 그리고 기판의 표면을 용액이 습윤시킬 수 있는 경우 메사형 퇴적이 일어난다. 수용액을 친수성 표면 또는 무기 기판에 퇴적하는 경우, 물이 높은 표면 장력을 가지고 친수성 표면에 대하여 양호한 습윤 특성을 갖기 때문에 메사형 퇴적이 일어날 수 있다. 예를 들면, 수성 PEDOT 용액을 유리 기판에 퇴적하는 경우, 메사형 퇴적이 관찰될 수 있다.
마지막 모드는 링형 퇴적이고, 이는 본 예에서 제1 프리 패터닝 재료의 퇴적에 사용되며 도 3의 (c)에 도시되어 있다. 이러한 퇴적형으로 형성된 막은 커피가 고체 표면 상에서 분리 후에 잔여하는 막에 필적한다. 링형 퇴적에서, 상술한 바와 같이, 대부분의 용질이 방울(10)의 에지에 퇴적됨으로써 에지 둘레에 용질의 융기(14)가 그리고 중앙 영역에 용질의 박막(12)이 형성된다. 접촉각이 비교적 작은 경우(예를 들면, 30°미만이고 바람직하게는 20°미만인 경우), 그리고 기판 상의 용액의 습윤이 매우 양호한 경우 링형 퇴적이 일어난다. 이 경우, 기판 상의 방울의 접촉 라인이 고정되어 건조되는 동안 이동되지 않는다. 이는 방울(10)이 건조됨에 따라 접촉각이 감소되는 것을 의미한다. 이는 용액의 표면 장력이 낮은 경우(예를 들면 30mJ/㎡미만인 경우) 일어날 수 있다.
도 4에 개략적으로 나타낸 바와 같이 증가된 증발과 체적 효과(52 및 54) 각각에 의해서 고정된 방울(10) 내에서 내부 유체 흐름(50)이 발생한다. 방울(10)의 에지와 중앙 영역에서 용매의 증발 속도 차에 의해서 증가된 증발 효과(52)가 발생한다. 용매 분자가 에지 영역으로부터 더욱 용이하게 빠져나갈 수 있기 때문에 중앙 영역에서보다 에지 영역에서 높은 증발률이 관찰된다. 방울(10) 내에서 유체의 내부 흐름(50)이 발생하여 그 차가 보상된다. 그러나, 접촉 라인이 고정되고 방울 체적이 감소되기 때문에 방울의 형태가 변화된다. 따라서, 도 3의 (c) 및 도 4에 나타낸 바와 같이, 에지 영역에서의 체적의 변화는 중앙 영역에서보다 작다. 에지 영역과 중앙 영역 각각에서의 이러한 체적 변화의 차가 내부 흐름을 야기시킨다. 따라서, 이들 2가지 효과에 기인하여, 링형 퇴적 모드에서 기판 상에서의 방울 건조시 중앙으로부터 에지로의 내부 흐름이 발생한다. 유체의 점성은 내부 흐름시 작용 효과를 갖는다. 따라서, 효과적인(빠른) 흐름이 낮은 점성 유체의 방울 내에 존재한다. 유체(용액)의 점성이 약 10cps 미만인 경우 좁은 융기가 얻어진다. 용액의 점성은 용질(고체 내용물)의 농도, 용매의 점성 또는 온도에 의존한다. 용액 내의 용질(유기 중합체)의 농도가 감소되면, 결과적으로 농도가 낮아져서 방울 건조시 중앙으로부터 에지로의 내부 흐름의 속도가 증가한다. 점성이 낮은 용매의 사용으로 내부 흐름 등이 증가하고 결과적으로 융기(에지)가 좁아진다. 중합체가 용질로서 사용되는 경우, 중합체의 분자량과 용액 내의 중합체의 형태가 용액의 점성에 영향을 준다. 낮은 점성을 얻기 위해서는 약 100,000미만의 분자량이 바람직하다.
또한, 용액의 건조 속도는 중요한 파라미터가 되는데 그 이유는 내부 흐름의 속도가 건조 속도에 의해서 결정되기 때문이다. 용액이 빨리 건조되면 내부 흐름의 점성이 증가하게 되고 이로 인해서 융기가 좁아진다. 건조 속도는 휘발성 용매를 사용하거나, 용액 위로 (가열될 수 있는) 가스를 흘려줌으로써, 또는 용액 방울을 가열함으로써 증가될 수 있다. 이 처리가 실내 온도에서 처리되는 경우, 건조 속도를 높이기 위해서는 용매의 끓는점이 약 160℃미만인 것이 바람직하고 약 120℃미만인 것이 더욱 바람직하다. 용액 방울을 가열하는 것은 특히 좁은 융기를 얻는데 효과적인데 그 이유는 건조 속도가 증가된다는 것과 점성이 낮아진다는 것의 2가지에 영향을 받기 때문이다. 이러한 목적을 위해서, 약 40℃ 내지 약 150℃로 가열되는 기판에 용액의 방울을 퇴적할 수 있다.
이 내부 흐름(50)은 중앙으로부터 에지로 용질을 운반한다. 결과적으로, 에지 영역에서 용질의 퇴적이 증가되어 중앙 영역에 박층이 형성된다. 흐름(50)의 속도는 막의 단면 프로파일에 영향을 주며 접촉각, 증발 속도 및 고착 방울의 점성에 의존한다. 흐름(50)의 속도는 접촉각의 감소로 증가하며 좁은 폭을 갖는 융기(14)를 얻기 위해서는 약 30°미만의 접촉각이 바람직하다. 또한, 증가된 증발 속도는 흐름(50)의 속도를 증가시키고 이 높은 증발 속도는 융기의 폭을 좁게 한다. 따라서, 융기의 폭은 퇴적 용액 내의 유기 중합체의 농도를 제어함으로써 제어될 수 있다. 증발 속도와 이에 따른 내부 흐름은 끓는점이 낮은 용매를 상용함으로써, 건조되는 동안의 온도를 높임으로써 그리고 방울 둘레의 용매 증기압을 낮춤으로써 증가될 수 있다. 기판 위를 통과하는 가스(예를 들면, 건조 공기, 질소, 아르곤)의 흐름이 이 압력을 효과적으로 낮출 수 있고 그 결과 융기(14)가 좁아진다. 기판 위를 단 방향 가스가 흐르면 에지 영역에서 비대칭 퇴적이 발생할 수 있다. 가스 상류가 클린하기 때문에 하류보다 상류의 용매 증기압이 낮고, 방울(10) 내의 내부 흐름(50)이 비대칭이 되어 하류 에지보다 상류 에지에서 퇴적량이 많아진다. 이러한 현상은 융기(14)의 높이와 폭을 제어하는데 유용할 뿐만 아니라 특히 높고 좁은 융기(14)를 얻는데 유용하다.
또한, 용액의 농도가 중요한 역할을 한다. 용액이 제로 점성을 갖는다면, 건조시 최종 단계에서 내부 흐름(50)의 속도가 매우 높아지기 때문에 모든 용질이 에지로 운반된다. 사실, 용액의 농도가 증가함에 따라 건조 처리시 점성이 증가한다. 이러한 점성의 증가는 내부 흐름(50)의 속도를 낮추고 어떤 경우에는 그 흐름을 정지시킨다. 이러한 형태는 중앙 영역에서의 막(12)의 두께와 융기(14)의 높이와 폭을 결정한다. 점성이 낮은 얇은 용액이 사용되는 경우, 중앙 영역에서 초박막(12)이 얻어지고, 에지에서 높고 좁은 융기(14)가 얻어진다. 상술한 바와 같이, 점성은 용액의 농도 뿐만 아니라 용질의 분자량과 용질과 용매의 조합에 의존한다. 이들 파라미터는 건조 처리가 이루어진 후에 점성을 낮추도록 최적화될 수 있다. 그러나, 통상적으로, 약 4cps 미만의 점성을 갖는 용액이 바람직하고 2cps 미만의 점성을 갖는 용액이 더욱 바람직하다. 중합체를 용질에 사용하는 경우, 이러한 점성은 통상적으로 약 3% 미만의 농도로 바람직하게는 1%의 농도로 얻어질 수 있다.
앞에서는 불활성 가스의 플라즈마로 건식 에칭하는 것을 설명하였지만 각종 다른 효과를 갖는 에칭 기술이 이용될 수도 있다.
우선, 표면에 습윤 특성을 제공하는 효과를 가진 산소 플라즈마를 사용한 건식 에칭이 수행될 수도 있다. 즉, 기판(1)과 융기(14) 둘다의 표면은 산소 플라즈마를 사용한 건식 에칭에 의해서 친수성으로 바뀔 수 있다. 이는 표면상의 산소기 분자와 공기 중의 물분자와의 반응에 의해서 형성되는 수산기 군에 의한 표면에서의 분자의 종단 또는 표면의 산화에 기인한다. 산소 또는 수산기 군의 극성은 기판(1)과 융기(14) 둘다의 표면에서 친수 특성을 유도할 수 있기 때문에, 기판 재료와 제1 프리 패터닝 재료의 많은 조합에 대한 산소 플라즈마 에칭에 의해서 융기와 기판 사이의 대조적인 습윤성이 상실된다.
도 5의 (a)는 융기(14)와 기판(1) 양측의 표면이 수산기(-OH)로 종단되어, 기판이나 에칭되지 않은 제1 프리 패터닝 재료가 원래 소수성인지 여부에 관계없이 양측이 모두 친수성을 갖는 경우를 나타낸다. 그러나, 산소 플라즈마에 의해 변형된 영역이 표면에 남아 있으며, 원래의 습윤성 차이가 기판의 어느 융기의 표면 영역을 제거함으로써 회복될 수 있음을 알게 되었다. 본 예에서, 제1 프리 패터닝 재료의 표면, 즉 융기(14)가 제거된다. 이것은 에칭에 의해 달성될 수 있다.
상술한 바와 같이, 제2 타깃 재료가 수성 용액에서 PEDOT 퇴적되는 제1 프리 패터닝 재료로서 사용하기에는 무극성 중합체가 적합하다. 이러한 무극성 중합체는 방향족 및 알킬기로 이루어진 중합체를 포함한다. 예컨대, 폴리스티렌 및 폴리에틸렌은 전형적인 무극성 중합체이다.
제1 프리페터닝 재료의 표면 영역을 에칭하기 위하여, 제1 재료를 용해하지 못하는 다른 용매로 희석된, 제1 재료를 용해하기 위한 용매가 에천트로서 사용될 수 있다. 이러한 희석된 용매는 제1 재료를 천천히 용해하며, 그래서 융기(14)의 표면 영역만을 에칭하는 것이 가능하여, 도 5의 (b)에 나타낸 바와 같이 수산기를 제거할 수 있다. 폴리스티렌이 제1 프리 패터닝 재료로서 사용되는 경우, 알코올이나 지방족 탄화수소로 희석된 방향족 및/또는 염화 탄화수소를 에천트로서 사용할 수 있다. 이소프로판올로 희석된 톨루엔이 그러한 에천트의 대표적인 예이다.
반대로, 기판(1)은 그러한 희석된 용매를 포함하는 에천트에 용해되지 않으며, 따라서 기판(1)의 표면에는 도 5의 (b)에 나타낸 바와 같이 수산기가 남아 있다. 따라서, 기판(1)의 표면은 친수성으로 유지된다. 결과적으로, 산소 플라즈마 에칭된 기판(1) 상의 대조적인 습윤성의 패턴이 그러한 희석된 용매에 의한 약한 에칭 후에 회복될 수 있다. 따라서, 제2 타깃 재료의 제1 프리 패터닝 재료와의 자기 정렬이 이러한 처리 후에 달성될 수 있다.
그러나, 일반적으로, 무극성 재료는 친수성 표면에 잘 부착되지 않는다. 이 때문에 무극성 중합체를 포함하는 제1 프리 패터닝 재료가 희석 용매에 의한 약한 에칭 중에 기판(1)의 친수성 표면에서 떨어질 수도 있다. 기판(1)의 표면에 대한 제1 프리 패터닝 재료의 부착 특성을 향상시키기 위하여, 기판(1)의 표면 특성을 친수성으로부터 소수성으로 변화시키는데 프리머(primer)를 사용할 수 있다. 헥사메틸디실라잔(HMDS)이 이러한 목적에 적합한 대표적인 프리머이다. 예컨대, 제1 재료를 퇴적하기 전에 70~140℃에서 기체 또는 액체 형태의 HMDS를 이용하여 기판(1)을 전처리할 수 있다. 전처리된 기판(1)의 표면은 소수성을 제공하는 헥사메틸기로 마무리된다. 따라서, 전처리된 기판(1)에 대한 무극성의 제1 재료의 양호한 부착성을 얻을 수 있다.
이러한 전처리의 추가적이며 이로운 효과는 제1 재료의 용액의 기판(1)과의 접촉 각도가 감소되기 때문에 제1 재료의 보다 좁은 융기(14)를 얻을 수 있다는 것이다. 또한, 전처리된 기판(1)의 표면상의 헥사메틸기는 상술한 산소 플라즈마 에칭으로 쉽게 제거할 수 있다. 따라서, 처리되지 않은 기판(1)의 원래의 친수성 표면 특성이 산소 플라즈마 에칭에 의해 회복 또는 향상될 수 있어, 희석 용매에 의한 약한 에칭에 의하여 기판(1)과 융기(14) 간의 대조적인 습윤성 패턴을 여전히 얻을 수 있다.
건식 에칭 후의 습윤성 차이를 회복하기 위한 선택적인 방법은 제1 프리 패터닝 재료를 용해하기 위한 용매의 증기에 산소 플라즈마 에칭된 기판(1)을 노출시키는 것이다. 이 용매의 증기는 프리 패터닝 재료에 흡수되어 이 재료가 보다 안정하고 소수성 형태로 재배향되게 한다. 이러한 재배향으로 인하여, 융기(14) 표면에서의 수산기가 보다 안정한 제1 재료로 교체된다. 그 결과, 융기(14)의 표면은 원래의 소수성을 회복하고 기판(1)의 표면은 그 친수성 상태를 유지한다. 이러한 노출 방식은 기체 상태를 이용하며 따라서 건식 공정이다. 그러므로, 시간이 걸리고 더러우며 비싼, 기판(1)을 액체에 담그는 것은 불필요하다. 제1 프리 패터닝 재료에 폴리스티렌을 사용하는 경우에, 방향족 및/또는 염화 탄화수소를 용매 증기로 사용할 수 있다. 톨루엔이나 크실렌이 대표적인 방향족 탄화수소 용매이다.
다른 대안으로서, 불화탄소와 다른 가스의 혼합물에 의한 플라즈마 에칭이 사용될 수 있으며, 이것은 큰 습윤성 차이를 달성하기 위하여 특히 효과적인 방법임이 확인되었다. 위에 융기(14)가 형성된 유기 프리 패터닝 재료를 갖는 무기 기판(1)을 불화탄소와 산소의 혼합물을 이용하여 플라즈마 에칭하는 경우, 도 6의 (a)에 나타낸 바와 같이 내부의 탄소 원자에 결합하는 수소 원자가 불소로 치환되기 때문에 유기 프리 패터닝 재료의 표면이 불화된다. 이러한 불화된 표면은 극성 용액 및 무극성 용액 양자에 대하여 비습윤적이다. 한편, 도 6에 나타낸 바와 같이, 무기 기판(1)의 표면은 산소 플라즈마의 영향 대문에 수산기로 종단된다. 따라서, 기판(1)의 표면은 특히 극성 용액에 대하여 습윤성이다.
반면에, 유기 프리 패터닝 재료인 융기(14)가 위에 형성된 무기 기판(1)을 불화탄소와 불활성 가스(Ar, N2)의 혼합물로 에칭하는 경우, 융기(14)의 표면이 불화되는 한편, 기판(1)의 표면은 유지된다. 이것은 특히 무극성 용액에 대한 양호한 습윤성 차이를 제공한다.
TFT에 소스 및 드레인 전극을 패터닝하기 위하여, 제2 타깃 재료의 용액, 예컨대 PEDOT 수성 용액이 소스 및 드레인 각각에 한번씩 2회 퇴적될 수 있다. 그러나, 도 6 및 도 7의 (a)에 나타낸 융기(14)의 불화된 표면은 도 7의 (b)에 나타낸 바와 같이 PEDOT 용액의 방울(20)이 직접 융기(14) 위에 단 한번에 퇴적될 수 있을 정도로 충분히 비습윤적이다. 이 용액은 융기(14)에 의해 밀려나며 융기에 의해 분할되어, 도 7의 (c)에 나타낸 바와 같이 융기(14)의 각 측면에 하나씩 기판(1)의 친수성 표면 위의 2부분에 놓인다. 상기 2부분 간의 단락 회로를 초래하는 제2 타깃 재료의 브릿지가 융기(14)를 가로질러 형성됨이 없이, 이러한 제2 타깃 재료만의 퇴적이 기판(1)에 발생한다. 따라서, 제2 타깃 재료를 높은 신뢰성을 가지고 매우 용이하게 퇴적할 수 있다.
상술한 본 발명의 방법을 이용하여 TFT를 제조할 수 있다. 인쇄 가능한 TFT의 구조가 도 9에 나타나 있는데, 여기에 유리 또는 플라스틱 기판(1)이 사용될 수 있다. 플라스틱 기판을 이용하여 가요성 장치를 얻을 수 있다. 폴리이미드, 폴리에틸렌 나프탈레이트, 폴리페닐렌 술파이드, 폴리에테르키톤 또는 폴리에테르술폰은 모두, 종래의 기술을 이용하여 장치를 제조하는 나중의 공정중의 가열 저항 및 용매의 관점에서 플라스틱 기판으로서 사용하기 적합하다. 이러한 종래 처리의 온도가 100℃ 미만인 경우, 폴리에틸렌 테레프탈레이트, 폴리메틸 메타크릴레이트 또는 폴리카보네이트와 같은 덜 비싼 재료를 사용할 수 있다. 반도체 내에 분자 또는 중합체 사슬의 정렬이 요구되는 경우에, 기판 위에 정렬층(66)을 선택적으로 형성할 수 있다. 마찰된 폴리이미드층이 이러한 정렬층에 흔히 사용되는 대표적인 재료이다. 이러한 마찰된 폴리이미드층은 채널에 평행한 방향으로 결이 있는 섬유로 경화 폴리이미드층을 마찰함으로써 얻어질 수 있다.
이 정렬층(66) 위에, 도 10a에 나타낸 바와 같이, 제1 프리 패터닝 재료가 잉크젯 프린트 헤드에 의해 스트립(16) 형상으로 퇴적된다. 이들 프리 패턴 스트립(16)은 제2 타깃 재료에 대하여 비습윤성(non-wetting)을 갖는다. 본 예에서, PEDOT 수성 용액이 제2 재료의 용액으로 사용되며, 그래서 제1 프리 패터닝 재료는 소수성이다.
많은 종류의 탄화수소 또는 불화탄소가 이러한 목적에 적합하다. 이들 중에서, 무극성 중합체가 균일한 막의 형성에 적합한 재료이다. 폴리스티렌이 그러한 무극성 중합체의 하나이며, 예컨대 톨루엔 또는 크실렌에 0.1~4%의 폴리스티렌이 들어있는 용액이 제1 프리 패터닝 재료의 용액으로서 사용될 수 있다. 건조된 퇴적 스트립(16)은 중심 영역 및 에지 주변의 융기에서 얇은 두께를 갖는다. 상술한 바와 같이, 단면 프로파일은 건조 조건에 좌우된다. 빠른 건조에 의해서 좁고 높은 융기가 얻어질 수 있기 때문에, 도 10a에 나타낸 바와 같이, N2 스트림이 기판(1) 위로 지나가고, 및/또는 기판(1)이 가열된다.
각각의 박막을 중심 영역에서 에칭하기 위하여, 산소 플라즈마를 이용하여 시료가 에칭된다. 이 막은 5~20㎚로 얇기 때문에, 에칭 시간은 짧다. 예컨대, 20㎚ 두께의 막에 대한 에칭 시간은 약 5분이며, 여기서 산소압은 2.5mbar이고 RF 전력 밀도는 4000W/㎡이다. 에칭된 두께(깊이)는 에칭 시간 및 RF 전력 밀도의 곱에 대략 비례한다. 필요한 최소 에칭 두께는 중심 영역에서의 막의 두께이며, 추가적으로 에칭하면 융기의 폭이 좁아질 수 있다. 이러한 추가적인 에칭은 중심 및 융기에서의 박막의 두께에 있어서의 큰 차이로 인하여 상당히 우수한 재생성을 갖는다. 중심 퇴적의 두께가 20㎚보다 작은 경우에도 융기의 두께는 일반적으로 300㎚보다 크도록 제어될 수 있다. 이러한 두께의 큰 차이는 융기의 폭을 정확하게 제어할 수 있게 한다. 중심 영역에서 박막을 제거하기 위한 최소 에칭으로, 10~30㎛의 좁은 융기를 얻을 수 있고, 추가적인 에칭으로 기판 전체에 걸쳐 3~15㎛ 폭의 융기를 쉽게 얻을 수 있다.
이 단계에서, 기판(1)과 융기 양측의 표면은 친수성이며, 그래서 제1 프리 패터닝 재료의 융기의 선택적 에칭이나 재배향에 의해 습윤성 차이가 회복될 필요가 있다. 예컨대 5:95의 비율을 갖는 크실렌과 이소프로판올의 혼합물이 선택적 에칭에 사용될 수 있다. 이 혼합물은 마찰된 폴리이미드 정렬층(66)을 용해하지 못하지만, 프리 패터닝 재료의 융기의 표면 영역을 제거한다. 선택적 에칭 처리 후에, 도 10b에 나타낸 바와 같이 프리 패터닝 재료의 가늘고 긴 환상 융기(14)가 얻어진다.
각각의 가늘고 긴 환상 융기는 2 이상의 TFT를 제조하는데 이용될 수 있다. 도 10c에 나타낸 바와 같이, TFT(도 9 참조)의 소스(60) 및 드레인(62)을 형성하는 제2 타깃 재료의 방울(20)이 한 융기를 따라 복수의 트랜지스터를 형성하도록 퇴적된다. PEDOT 수성 용액이 제2 타깃 재료로서 사용된다. 이것은 마찰된 폴리이미드 정렬층(66)의 표면을 적시지만, 폴리스티렌 프리 패터닝 융기(14)에 의해 배척된다. 이들 특성은 좁은 갭이 융기(14)를 따라 제2 타깃 재료에 형성되게 한다.
이 스텝 다음에, 도 10d에 나타낸 바와 같이, 제1 재료용 용매로 융기(14)를 제거할 수 있다. 다음에, 도 9에 나타낸 구조를 제조하기 위하여 소스(60) 및 드레인(62) 전극 위에 반도체층(68)과 절연층(70)을 퇴적한다. 이들 층을 퇴적하기 위한 몇 가지 기술이 증착, 스핀 코팅, 스크린 인쇄 및 잉크젯 인쇄를 포함하여 알려져 있다. 바람직하게는 잉크젯 프린트 헤드에 의한 PEDOT 수성 용액의 토출을 통하여, 절연층(70) 위에 게이트 전극(64) 및 배선(90)을 퇴적한다.
채널을 갖는 게이트 전극(64)의 정렬이 요구되며, 그래서 잉크젯 헤드 및 기판 홀더가 이러한 정렬을 달성하도록 위치 결정되어야 한다. 잉크젯 인쇄는 비접촉식 인쇄 기술이기 때문에, 이러한 위치 결정은 다른 접촉식 인쇄 기술에 비하여 비교적 쉽고 정확하다.
따라서, 도 10e에 나타낸 바와 같은 TFT 어레이를 얻을 수 있다. 이들 TFT는 짧은 채널(30㎛ 미만)을 갖지만, 이들은 단지 잉크젯 인쇄 기술을 이용하여 달성된다. 본 발명의 방법은 프리 패터닝을 위한 포토리소그래피를 필요로 하지 않으며, 매우 저렴한 제조 비용으로 TFT 어레이의 생산을 가능하게 한다. 본 발명의 방법은 또한, 상당히 어려운 종래의 포토리소그래피 기술을 이용하여 얻어질 수 있었던, 매우 큰, 가요성 장치의 제조를 가능하게 한다.
본 발명에 따른 기판을 패터닝하는 방법 및/또는 박막 트랜지스터를 형성하는 방법은 전기 광학 장치, 반도체 장치 및 다른 전자 기기의 제조에 바람직하게 적용될 수 있다. 바꿔 말하면, 본 발명에 따른 방법에 의해 제조된 TFT 어레이는 일부 종류의 전기 광학 장치에 바람직하게 이용될 수 있다. 전기 광학 장치는 바람직하게도 액정 장치, 유기 일렉트로루미네선스 장치, 무기 일렉트로루미네선스 장치, 전계 방출 장치(FED), 플라즈마 장치, 전기 영동 장치 및 다른 표시 장치를 포함한다. 이들 장치는 표시 장치에 바람직하게 적용될 수 있다. 특히, 이러한 TFT 어레이는 상술한 표시 장치에 사용되는 액티브 매트릭스 기판에 형성된 화소 회로 및/또는 구동 회로에 적용되는 것이 더욱 바람직하다.
도 11은 전기 광학 장치의 바람직한 예로서의 유기 일렉트로루미네선스와 같은 전기 광학 장치를 포함하는 액티브 매트릭스형 표시 장치를 도시하는 블록도이다. 이 도면에 나타낸 표시 장치(200)에서, 복수의 주사 라인(gate), 이 주사 라인(gate)이 연장하는 방향을 교차하는 방향으로 연장하는 복수의 데이터 라인(sig), 데이터 라인(sig)에 실질적으로 평행하게 연장하는 복수의 공통 전원 라인(com), 및 데이터 라인(sig)과 주사 라인(gate)의 교점에 위치한 복수의 화소(201)를 기판 위에 형성한다.
각 화소(201)는 주사 게이트를 통하여 게이트 전극에 주사 신호가 공급되는 제1 TFT(202), 제1 TFT(202)를 통하여 데이터 라인(sig)으로부터 공급되는 화상 신 호를 유지하는 유지 커패시터(cap), 유지 커패시터(cap)에 의해 유지된 화상 신호가 게이트 전극(제2 게이트 전극)에 공급되는 제2 TFT(203), 및 전기 광학 소자(204)가 제2 TFT(203)을 통하여 공통 전원 라인(com)에 전기적으로 접속된 경우 공통 전원 라인(com)으로부터 구동 전류가 흐르는 일렉트로루미네선스 소자(저항으로서 표시됨)과 같은 전기 광학 장치(204)를 포함한다. 주사 라인(gate)은 제1 구동 회로(205)에 접속되며, 데이터 라인(sig)은 제2 구동 회로(206)에 접속되어 있다. 제1 회로(205) 및 제2 회로(206) 중 적어도 하나는 제1 TFT(202)와 제2 TFT(203)가 위에 형성되는 기판 위에 형성되는 것이 바람직하다. 본 발명에 따른 방법에 의해 제조된 TFT 어레이는 제1 TFT(202)와 제2 TFT(203)의 어레이, 제1 구동 회로(205) 및 제2 구동 회로(206) 중 적어도 하나에 적용되는 것이 바람직하다.
따라서, 본 발명은 예컨대 모바일 폰, 랩탑 퍼스널 컴퓨터, DVD 플레이어, 카메라, 필드 장비와 같은 여러 형태의 장비; 데스크탑 컴퓨터, CCTV 또는 포토 앨범과 같은 휴대용 표시 장치; 차량 또는 항공기 계기 패널과 같은 계기 패널; 또는 제어실 장비 표시 장치와 같은 산업용 표시 장치에 포함될 수 있는 표시 장치 및 다른 장치를 제조하는데 이용될 수 있다. 바꿔 말하면, 본 발명에 따른 방법에 의해 제조된 TFT 어레이가 상술한 바와 같이 적용되는 전기 광학 장치 또는 표시 장치는 앞에서 예로 든 바와 같이 여러 형태의 장비에 일체화될 수 있다.
본 발명에 따라 제조된 전기 광학 표시 장치를 이용하는 다양한 전자 기기를 이하에서 설명한다.
<1: 모바일 컴퓨터>
상술한 실시예중 하나에 따라 제조된 표시 장치가 모바일 퍼스널 컴퓨터에 적용되는 예를 설명한다.
도 12는 이 퍼스널 컴퓨터의 구성을 나타내는 등측도이다. 도면에서, 퍼스널 컴퓨터(1100)에는 키보드(1102)와 표시 유닛(100)을 포함하는 본체(1104)가 설치된다. 표시 유닛(100)은 상술한 바와 같이 본 발명에 따라 제조된 표시 패널을 사용하여 구현된다.
<2: 휴대폰>
다음에, 표시 장치가 휴대폰의 표시부에 적용되는 예를 설명한다. 도 13은 휴대폰의 구성을 나타내는 등측도이다. 도면에서, 휴대폰(1200)에는 복수의 작동 키(1202), 수화기(1204), 송화기(1206) 및 표시 패널(100)이 설치되어 있다. 이 표시 패널(100)은 상술한 바와 같이 본 발명에 따른 표시 장치를 이용하여 구현된다.
<3: 디지털 스틸 카메라>
다음에, 파인더로서 OEL 표시 장치를 사용하는 디지털 스틸 카메라를 설명한다. 도 14는 디지털 스틸 카메라의 구성과 외부 장치에 대한 접속을 간략하게 나타내는 등측도이다.
통상적인 카메라는 감광성 코팅을 갖는 감광 필름을 이용하여 감광성 코팅에 화학적인 변화를 초래함으로써 피사체의 광학 화상을 기록하는 반면에, 디지털 스틸 카메라(1300)는 예컨대 전하 결합 소자(CCD)를 이용하는 광전 변환에 의해 피사체의 광학 화상으로부터 화상 신호를 생성한다. 디지털 스틸 카메라(1300)에는 케 이스(1302)의 뒷면에 OEL 소자(100)가 설치되어, CCD로부터의 화상 신호에 따라 표시를 행한다. 따라서, 표시 패널(100)은 피사체를 표시하는 파인더로서 기능한다. 광학 렌즈와 CCD를 포함하는 수광 유닛(1304)은 케이스(1302)의 전면(도시되지 않음)에 설치되어 있다.
사진사가 OEL 소자 패널(100)에 표시된 피사체 화상을 결정하여 셔터를 해제하면, CCD로부터의 화상 신호가 회로 보드(1308)의 메모리에 전송되어 저장된다. 디지털 스틸 카메라(1300)에서, 비디오 신호 출력 단자(1312) 및 데이터 통신용 입출력 단자(1314)는 케이스(1302)의 측면에 설치되어 있다. 도면에 도시된 바와 같이, 필요하다면, TV 모니터(1430) 및 퍼스널 컴퓨터(1440)가 비디오 신호 단자(1312) 및 입출력 단자(1314)에 각각 접속된다. 회로 보드(1308)의 메모리에 저장된 화상 신호는 소정의 조작에 의해 TV 모니터(1430) 및 퍼스널 컴퓨터(1440)로 출력된다.
도 12에 나타낸 퍼스널 컴퓨터, 도 13에 나타낸 휴대폰 및 도 14에 나타낸 디지털 스틸 카메라 이외의 전자 장치의 예는 OEL 소자 TV 세트, 뷰파인더형 및 모니터형 비디오 테이프 레코더, 카 네비게이션 시스템, 페이저, 전자 노트북, 휴대용 계산기, 워드 프로세서, 워크 스테이션, TV 전화, 피오에스(POS) 단말기, 및 터치 패널이 설치된 장치를 포함한다. 물론, 위의 OEL 장치는 전자 기기의 표시부 뿐만 아니라 표시부를 포함하는 임의의 다른 형태의 장치에도 적용될 수 있다.
또한, 본 발명에 따라 제조된 표시 장치는 매우 얇고, 유연하며 가벼운 스크린형 대면적 TV에 적합하다. 따라서, 이러한 대면적 TV를 벽에 붙이거나 거는 것 이 가능하다. 가요성 TV는 필요하다면 사용되지 않을 때에는 편리하게 말릴 수 있다.
앞의 설명은 예를 통해서만 기재되었으며, 이 분야에서 통상의 지식을 가진 자에게는 본 발명의 범위를 벗어남이 없이 변경예가 가해질 수 있음이 이해될 것이다. 예컨대, 이 분야에서 통상의 지식을 가진 자라면 기판, 프리 패터닝 재료 및 타깃 재료의 매우 넓고 다양한 조합이 개별적으로 및 통합적으로 선택될 수 있음을 이해할 것이다. 또한, 다양한 모양, 크기 및 패턴의 프리 패터닝 재료가 사용될 수 있음을 이해할 것이다. 예컨대, 양측이 제한된 제2 타깃 재료의 선택 라인이 제2 타깃 재료에 대하여 습윤성이 있는 제1 프리 패터닝 재료의 단일 라인을 이용하여 또는 제2 타깃 재료에 대하여 비습윤성을 갖는 제1 프리 패터닝 재료의 2 라인을 이용하여 설치될 수 있음을 더 이해할 것이다.

Claims (65)

  1. 막을 형성하는 방법에 있어서,
    기판 상에 제1 재료의 제1 용액을 퇴적하여, 융기(ridge)를 포함하는, 상기 제1 재료의 프로파일을 건조 후 형성하는 단계와,
    상기 제1 재료가 적어도 상기 융기에 남도록 상기 기판 상에 퇴적된 상기 제1 재료의 일부를 에칭하는 단계와,
    상기 융기에 의해 둘러싸인 영역 상에 제2 재료의 제2 용액을 퇴적하는 단계와,
    상기 제1 재료에 대한 상기 제2 용액의 습식 특성은 상기 기판에 대한 상기 제2 용액의 습식 특성과 다른 막 형성 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2 용액에 대하여 상기 융기에 남아있는 상기 제1 재료의 습식 특성은 상기 기판에 대한 상기 제2 용액의 습식 특성과 다른 막 형성 방법.
  4. 제1항에 있어서,
    상기 에칭 단계는 불활성 가스를 사용하는 건식 에칭인 막 형성 방법.
  5. 제1항에 있어서,
    상기 에칭 단계는 상기 제2 재료의 용액에 대한 상기 제1 재료와 상기 기판의 습식 특성을 조정하는 단계를 더 포함하는 막 형성 방법.
  6. 제5항에 있어서,
    상기 에칭 단계는 상기 제1 재료의 일분을 제거하여 상기 제1 재료와 상기 기판의 습식 특성을 조정하는 제1 단계, 및 상기 제1 재료의 습식 특성을 조정하는 제2 단계를 포함하는 막 형성 방법.
  7. 제6항에 있어서,
    상기 에칭의 제1 단계는 건식 에칭을 포함하는 막 형성 방법.
  8. 제7항에 있어서,
    상기 에칭의 제1 단계에는 산소 플라즈마가 사용되는 막 형성 방법.
  9. 제6항에 있어서,
    상기 용액 내의 제1 재료를 퇴적하는 상기 단계 전에, 상기 제1 재료에 대한 상기 기판의 습식 특성을 향상시키는 단계를 더 포함하는 막 형성 방법.
  10. 제6항에 있어서,
    상기 제2 단계에서 상기 제1 재료용의 희석된 용매가 사용되는 막 형성 방법.
  11. 제6항에 있어서,
    상기 제2 단계에서 상기 제1 재료용의 용매의 증기가 사용되는 막 형성 방법.
  12. 제10항에 있어서,
    상기 제1 재료는 무극성 중합체를 포함하고, 상기 용매는 방향족 및/또는 염소화 탄화수소를 포함하는 막 형성 방법.
  13. 제12항에 있어서,
    상기 용매는 톨루엔 및/또는 크실렌을 포함하는 막 형성 방법.
  14. 제12항에 있어서,
    상기 제2 단계에서 알코올 및/또는 지방족 탄화수소가 또한 사용되는 막 형성 방법.
  15. 제14항에 있어서,
    상기 알코올 및/또는 지방족 탄화수소는 이소프로판올을 포함하는 막 형성 방법.
  16. 제5항에 있어서,
    상기 에칭 단계는 불화 탄소 원자 및 다른 가스의 혼합을 사용하는 플라즈마 에칭 단계를 포함하는 막 형성 방법.
  17. 제16항에 있어서,
    상기 다른 가스는 산소를 포함하는 막 형성 방법.
  18. 제16항에 있어서,
    상기 다른 가스는 불활성 가스를 포함하는 막 형성 방법.
  19. 제1항에 있어서,
    상기 기판 및 상기 제1 재료의 용액은 상기 융기가 퇴적된 제1 재료의 둘레(perimeter)를 따라서 형성되도록 선택되는 막 형성 방법.
  20. 제19항에 있어서,
    상기 둘레는 적어도 하나의 실질적인 직선부를 포함하는 막 형성 방법.
  21. 제20항에 있어서,
    상기 둘레는 2개의 실질적인 직선부를 갖는 가늘고 긴 타원 또는 원을 포함하는 막 형성 방법.
  22. 제20항에 있어서,
    상기 제2 재료는 상기 적어도 하나의 직선부 상에 또는 그 근처에 퇴적되는 막 형성 방법.
  23. 제21항에 있어서,
    상기 제2 재료는 양쪽의 실질적인 직선부 상에 또는 그 근처에 퇴적되는 막 형성 방법.
  24. 제1항에 있어서,
    상기 용액의 제1 재료의 농도는 상기 기판 상에 건조된 상기 제1 재료의 프로파일을 선택적으로 제어하도록 선택적으로 제어되는 막 형성 방법.
  25. 제1항에 있어서,
    상기 프로파일이 얻어지도록 상기 제1 용액에 포함된 제1 용매의 점성이 10cps 미만으로 선택되는 단계를 포함하는 막 형성 방법.
  26. 삭제
  27. 제25항에 있어서,
    상기 기판 상에 건조된 상기 제1 재료의 프로파일을 선택적으로 제어하도록 상기 용매의 휘발성을 160℃ 미만의 끓는점(boiling point)을 갖도록 선택하는 단계를 포함하는 막 형성 방법.
  28. 삭제
  29. 제1항에 있어서,
    상기 용액 내의 제1 재료를 퇴적하는 상기 단계 후와 상기 에칭 단계 전에, 상기 제1 재료의 용액을 건조시키기 위해서 상기 기판 상에 가스 스트림을 통과시키는 단계를 더 포함하는 막 형성 방법.
  30. 제29항에 있어서,
    상기 가스 스트림은 단방향 스트림으로서 공급되는 막 형성 방법.
  31. 제29항에 있어서,
    상기 가스 스트림은 가열되는 막 형성 방법.
  32. 제1항 있어서,
    상기 용액 내의 제1 재료를 퇴적하는 상기 단계 후와 상기 에칭 단계 전에, 상기 제1 재료의 용액을 건조시키기 위해서 상기 기판을 가열하는 단계를 더 포함하는 막 형성 방법.
  33. 제32항에 있어서
    상기 기판은 약 40℃ 내지 약 150℃의 범위 내의 온도로 가열되는 막 형성 방법.
  34. 제1항에 있어서,
    에칭 후, 상기 융기는 상기 제2 재료가 상기 융기 상에서 건조되도록 상기 제2 재료의 용액에 대하여 상기 기판보다도 습윤성이 더 있는 막 형성 방법.
  35. 제1항에 있어서,
    에칭 단계 후, 상기 기판은 상기 제2 재료가 상기 융기에 근접한 기판 상에서만 실질적으로 건조되도록 상기 제2 재료의 용액에 대하여 상기 융기보다도 습윤성이 더 있는 막 형성 방법.
  36. 제35항에 있어서,
    상기 제2 재료의 용액은 상기 융기의 어느 하나의 측면 근처에 퇴적되는 막 형성 방법.
  37. 제36항에 있어서,
    상기 제2 재료의 용액은 상기 융기의 어느 하나의 측면 근처에서 상기 제2 재료가 건조되도록 상기 융기 상에 퇴적되는 막 형성 방법.
  38. 제35항에 있어서,
    상기 제2 재료의 용액은 상기 기판 상에 건조된 상기 제2 재료의 프로파일이 메사(mesa) 형상이 되도록 선택되는 막 형성 방법.
  39. 제35항에 있어서,
    상기 제1 재료는 무극성 중합체이고, 상기 제2 재료의 용액은 수성(water-based) PEDOT 용액인 막 형성 방법.
  40. 제39항에 있어서,
    상기 무극성 중합체는 약 100,000 미만의 분자량을 갖도록 선택되는 막 형성 방법.
  41. 제39항에 있어서,
    상기 제1 재료는 방향족 및/또는 알킬족을 포함하고, 수산기, 디아조(diazo) 또는 임의의 산성족을 포함하지 않는 막 형성 방법.
  42. 제41항에 있어서,
    상기 제1 재료는 폴리스티렌 또는 폴리에틸렌인 막 형성 방법.
  43. 제35항에 있어서,
    상기 기판으로부터 융기를 제거하는 단계를 더 포함하는 막 형성 방법.
  44. 기판 상에 제1 재료의 제1 용액을 퇴적하여, 융기(ridge)를 포함하는, 상기 제1 재료의 프로파일을 건조 후 형성하는 단계와, 상기 제1 재료가 적어도 상기 융기에 남도록 상기 기판 상에 퇴적된 상기 제1 재료의 일부를 에칭하는 단계와, 상기 융기에 의해 둘러싸인 영역 상에 제2 재료의 제2 용액을 퇴적하는 단계와, 상기 제1 재료에 대한 상기 제2 용액의 습식 특성은 상기 기판에 대한 상기 제2 용액의 습식 특성과 다른 박막 트랜지스터를 형성하는 방법에 있어서,
    상기 제2 재료를 포함하는 막을 형성하는 단계와,
    적어도 상기 막 상에 반도체 층을 형성하는 단계와,
    상기 반도체 층 상에 절연층을 형성하는 단계와,
    게이트 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터의 형성 방법.
  45. 제44항에 있어서,
    상기 기판은 상기 제1 재료가 퇴적되는 정렬층을 포함하는 박막 트랜지스터의 형성 방법.
  46. 제45항에 있어서,
    상기 정렬층은 브러시형(brushed) 폴리이미드인 박막 트랜지스터의 형성 방법.
  47. 제44항 내지 제46항 중 어느 한 항에 있어서,
    상기 반도체층, 상기 절연층 및 상기 게이트 전극 중 적어도 하나는 잉크젯 프린트 헤드를 사용하여 퇴적되는 박막 트랜지스터의 형성 방법.
  48. 제47항에 있어서,
    상기 잉크젯 프린트 헤드는 상기 반도체층, 상기 절연층 및 상기 게이트 전극 중 상기 적어도 하나를 퇴적하기 위해서 기판에 대하여 이동되는 박막 트랜지스터의 형성 방법.
  49. 제1항에 있어서,
    상기 제1 용액과 상기 제2 용액 중 적어도 하나는 잉크젯 프린트 헤드로부터 토출되는 막 형성 방법.
  50. 제49항에 있어서,
    상기 잉크젯 프린트 헤드는 상기 제1 용액과 상기 제2 용액 중 적어도 하나를 상기 잉크젯 프린트 헤드로부터 토출하는 기간 동안 상기 기판에 대하여 이동되는 박막 트랜지스터의 형성 방법.
  51. 제1항에 있어서,
    상기 기판은 글래스 또는 플라스틱을 포함하도록 선택되는 막 형성 방법.
  52. 제1항에 있어서,
    상기 기판은 가요성 재료를 포함하도록 선택되는 막 형성 방법.
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 기판을 향해 제1 재료를 포함하는 제1 방울을 토출함으로써 기판 상에 제1 재료를 퇴적하는 단계와,
    상기 기판을 향해 제2 재료를 포함하는 제2 방울을 토출하여 상기 제1 재료를 배치함으로써 상기 제2 방울이 상기 제1 재료와 접촉하는 방향을 따라 제 2 재료를 퇴적하는 단계를 포함하고,
    상기 제2 방울에 대한 상기 제1 재료의 습식 특성은 상기 제2 방울에 대한 상기 기판의 습식 특성과 다른 패터닝 방법.
  65. 삭제
KR1020027015012A 2001-03-09 2002-03-11 막 형성 방법, 박막 트랜지스터의 형성 방법 및 패터닝 방법 KR100597017B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0105876.7 2001-03-09
GB0105876A GB2373095A (en) 2001-03-09 2001-03-09 Patterning substrates with evaporation residues
PCT/GB2002/001118 WO2002073712A1 (en) 2001-03-09 2002-03-11 Pattering method

Publications (2)

Publication Number Publication Date
KR20030023624A KR20030023624A (ko) 2003-03-19
KR100597017B1 true KR100597017B1 (ko) 2006-07-06

Family

ID=9910351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027015012A KR100597017B1 (ko) 2001-03-09 2002-03-11 막 형성 방법, 박막 트랜지스터의 형성 방법 및 패터닝 방법

Country Status (8)

Country Link
US (1) US6838361B2 (ko)
EP (1) EP1366529B1 (ko)
JP (1) JP4285001B2 (ko)
KR (1) KR100597017B1 (ko)
CN (1) CN1288767C (ko)
GB (1) GB2373095A (ko)
TW (1) TW573314B (ko)
WO (1) WO2002073712A1 (ko)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2367788A (en) * 2000-10-16 2002-04-17 Seiko Epson Corp Etching using an ink jet print head
GB0130485D0 (en) 2001-12-21 2002-02-06 Plastic Logic Ltd Self-aligned printing
US6972261B2 (en) * 2002-06-27 2005-12-06 Xerox Corporation Method for fabricating fine features by jet-printing and surface treatment
GB2391385A (en) * 2002-07-26 2004-02-04 Seiko Epson Corp Patterning method by forming indent region to control spreading of liquid material deposited onto substrate
US7307381B2 (en) 2002-07-31 2007-12-11 Dai Nippon Printing Co., Ltd. Electroluminescent display and process for producing the same
GB2416066B (en) * 2002-07-31 2006-04-12 Dainippon Printing Co Ltd Electroluminescent display and process for producing the same
WO2004013922A2 (en) * 2002-08-06 2004-02-12 Avecia Limited Organic electronic devices
JP3719431B2 (ja) * 2002-09-25 2005-11-24 セイコーエプソン株式会社 光学部品およびその製造方法、表示装置および撮像素子
JP2004146796A (ja) 2002-09-30 2004-05-20 Seiko Epson Corp 膜パターンの形成方法、薄膜製造装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
DE10255870A1 (de) * 2002-11-29 2004-06-17 Infineon Technologies Ag Verfahren zur Herstellung von organischen Feldeffektransistoren mit Top-Kontakt-Architektur aus leitfähigen Polymeren
WO2004055887A2 (en) * 2002-12-18 2004-07-01 Koninklijke Philips Electronics N.V. Manipulation of micrometer-sized electronic objects with liquid droplets
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4114060B2 (ja) * 2003-02-06 2008-07-09 セイコーエプソン株式会社 受光素子の製造方法
WO2004088765A1 (en) * 2003-03-31 2004-10-14 Canon Kabushiki Kaisha Organic thin film transistor and manufacturing method thereof
JP4103830B2 (ja) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法
JP2005012179A (ja) 2003-05-16 2005-01-13 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
GB0315477D0 (en) * 2003-07-02 2003-08-06 Plastic Logic Ltd Rectifying diodes
US7601386B2 (en) * 2003-07-11 2009-10-13 Seiko Epson Corporation Process for forming a film, process for manufacturing a device, electro-optical device and electronic equipment
WO2005022262A1 (en) * 2003-08-28 2005-03-10 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method for thin film transistor and manufacturing method for display device
JP4712332B2 (ja) * 2003-08-28 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4415653B2 (ja) 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4096868B2 (ja) * 2003-11-25 2008-06-04 セイコーエプソン株式会社 膜形成方法、デバイス製造方法および電気光学装置
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US7951710B2 (en) 2004-02-17 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device
JP5025208B2 (ja) * 2004-02-17 2012-09-12 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
WO2005091376A1 (ja) * 2004-03-17 2005-09-29 Japan Science And Technology Agency 有機縦形トランジスタおよびその製造方法
US7067841B2 (en) * 2004-04-22 2006-06-27 E. I. Du Pont De Nemours And Company Organic electronic devices
US20080223820A1 (en) * 2004-04-26 2008-09-18 Industrial Technology Research Institute Method for forming miniature wires
GB2413895A (en) 2004-05-07 2005-11-09 Seiko Epson Corp Patterning substrates by ink-jet or pad printing
GB0410921D0 (en) * 2004-05-14 2004-06-16 Plastic Logic Ltd Self-aligned active layer island
JP2006019672A (ja) * 2004-06-02 2006-01-19 Seiko Epson Corp トランジスタの製造方法、電気光学装置の製造方法、および電子デバイスの製造方法
JP4853607B2 (ja) 2004-07-09 2012-01-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
CN100440437C (zh) * 2004-07-09 2008-12-03 精工爱普生株式会社 薄膜晶体管的制造方法、电光学装置和电子仪器
GB0416434D0 (en) * 2004-07-23 2004-08-25 Eastman Kodak Co Method of forming uniform lines on a substate
JP4051631B2 (ja) * 2004-08-20 2008-02-27 セイコーエプソン株式会社 エッチング方法、微細構造体の製造方法、導電線の形成方法、薄膜トランジスタの製造方法及び電子機器の製造方法
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7291522B2 (en) * 2004-10-28 2007-11-06 Hewlett-Packard Development Company, L.P. Semiconductor devices and methods of making
JP4865999B2 (ja) * 2004-11-19 2012-02-01 株式会社日立製作所 電界効果トランジスタの作製方法
US20060108905A1 (en) * 2004-11-25 2006-05-25 Samsung Electronics Co., Ltd. Mold for fabricating barrier rib and method of fabricating two-layered barrier rib using same
GB0426564D0 (en) * 2004-12-03 2005-01-05 Plastic Logic Ltd Subtractive self-aligned printing
WO2006072066A2 (en) 2004-12-30 2006-07-06 E.I. Dupont De Nemours And Company Organic electronic devices and methods
JP4111195B2 (ja) * 2005-01-26 2008-07-02 セイコーエプソン株式会社 デバイスとその製造方法及び電気光学装置とその製造方法並びに電子機器
JP4380552B2 (ja) * 2005-02-04 2009-12-09 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
GB2423634A (en) * 2005-02-25 2006-08-30 Seiko Epson Corp A patterning method for manufacturing high resolution structures
KR101219035B1 (ko) 2005-05-03 2013-01-07 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101184892B1 (ko) * 2005-05-24 2012-09-20 엘지디스플레이 주식회사 박막트랜지스터의 제조방법
JP2006326541A (ja) * 2005-05-30 2006-12-07 Seiko Epson Corp 液滴吐出方法、ヘッドユニット、液滴吐出装置、電気光学装置及び電子機器
CN1897205B (zh) * 2005-07-15 2010-07-28 清华大学 碳纳米管阵列发射元件及其制作方法
GB2430547A (en) 2005-09-20 2007-03-28 Seiko Epson Corp A method of producing a substrate having areas of different hydrophilicity and/or oleophilicity on the same surface
JP4860980B2 (ja) 2005-10-20 2012-01-25 ローム株式会社 モータ駆動回路およびそれを用いたディスク装置
US7365022B2 (en) * 2006-01-20 2008-04-29 Palo Alto Research Center Incorporated Additive printed mask process and structures produced thereby
KR100696555B1 (ko) * 2006-02-28 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법, 이로부터 제조된 유기박막 트랜지스터 및 상기 유기 박막 트랜지스터를 구비한평판 표시 장치
US8105643B2 (en) 2006-05-31 2012-01-31 Cabot Corporation Process for printing features with smaller dimensions
GB2439594A (en) * 2006-06-07 2008-01-02 Seiko Epson Corp A method for forming a predetermined pattern of an organic semiconductor
DE102006027291B4 (de) * 2006-06-13 2010-06-17 Leonhard Kurz Gmbh & Co. Kg Verfahren zur Herstellung einer strukturierten Schichtenfolge auf einem Substrat
DE102006027292B4 (de) * 2006-06-13 2010-06-17 Leonhard Kurz Gmbh & Co. Kg Verfahren zur Herstellung einer strukturierten Schichtfolge auf einem Substrat
JP2008033284A (ja) * 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
JP4407673B2 (ja) * 2006-07-10 2010-02-03 セイコーエプソン株式会社 バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法
DE102006035293B4 (de) * 2006-07-26 2012-03-01 Leonhard Kurz Gmbh & Co. Kg Verfahren zur Herstellung eines organischen elektrischen Bauelements
TWI313513B (en) * 2006-08-18 2009-08-11 Ind Tech Res Inst Thin-film transistor and fabrication method thereof
TWI316296B (en) * 2006-09-05 2009-10-21 Ind Tech Res Inst Thin-film transistor and fabrication method thereof
JP5023630B2 (ja) * 2006-09-15 2012-09-12 三菱化学株式会社 有機半導体素子の製造方法
JP2008124188A (ja) * 2006-11-10 2008-05-29 Sony Corp 電極構造体及びその製造方法、並びに電子デバイス
US7923718B2 (en) * 2006-11-29 2011-04-12 Xerox Corporation Organic thin film transistor with dual layer electrodes
EP2091666B1 (en) * 2006-12-04 2017-10-18 Koninklijke Philips N.V. Method and apparatus for applying a sheet to a substrate
TWI345835B (en) 2007-01-02 2011-07-21 Chunghwa Picture Tubes Ltd Organic thin film transistor and method for manufacturing thereof
DE102007002119A1 (de) * 2007-01-10 2008-07-17 Samsung SDI Co., Ltd., Suwon Verfahren zur Herstellung eines organischen Dünnfilmtransistors und organischer Dünnfilmtransistor mit einer Zwischenschicht zwischen Substrat und organischer Halbleiterschicht
US9164037B2 (en) * 2007-01-26 2015-10-20 Palo Alto Research Center Incorporated Method and system for evaluation of signals received from spatially modulated excitation and emission to accurately determine particle positions and distances
US8821799B2 (en) 2007-01-26 2014-09-02 Palo Alto Research Center Incorporated Method and system implementing spatially modulated excitation or emission for particle characterization with enhanced sensitivity
JP4506788B2 (ja) * 2007-06-25 2010-07-21 カシオ計算機株式会社 Ｅｌパネルの製造方法
TWI327963B (en) * 2007-07-11 2010-08-01 Ind Tech Res Inst Display element with partition structure in display area and fabrication method thereof
KR100898128B1 (ko) * 2007-07-30 2009-05-18 한국생산기술연구원 잉크젯 프린팅과 플라즈마 표면처리법을 이용한 미세패턴제작방법
KR101326127B1 (ko) * 2007-09-05 2013-11-06 재단법인서울대학교산학협력재단 패턴 어레이 형성 방법 및 이를 사용하여 형성된 패턴어레이를 포함하는 유기 소자
US8551556B2 (en) * 2007-11-20 2013-10-08 Palo Alto Research Center Incorporated Method for obtaining controlled sidewall profile in print-patterned structures
US8629981B2 (en) 2008-02-01 2014-01-14 Palo Alto Research Center Incorporated Analyzers with time variation based on color-coded spatial modulation
US8373860B2 (en) 2008-02-01 2013-02-12 Palo Alto Research Center Incorporated Transmitting/reflecting emanating light with time variation
JP5157582B2 (ja) * 2008-03-28 2013-03-06 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法
JP2010016280A (ja) * 2008-07-07 2010-01-21 Konica Minolta Holdings Inc 有機ｔｆｔの製造方法、及び有機ｔｆｔ
US20100130014A1 (en) * 2008-11-26 2010-05-27 Palo Alto Research Center Incorporated Texturing multicrystalline silicon
JP5246001B2 (ja) * 2009-04-10 2013-07-24 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
KR101107160B1 (ko) 2009-07-10 2012-01-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101093496B1 (ko) 2010-01-19 2011-12-13 한국생산기술연구원 소수성 용액 주입을 이용한 패터닝 방법
US8399290B2 (en) * 2011-01-19 2013-03-19 Sharp Laboratories Of America, Inc. Organic transistor with fluropolymer banked crystallization well
US9029800B2 (en) 2011-08-09 2015-05-12 Palo Alto Research Center Incorporated Compact analyzer with spatial modulation and multiple intensity modulated excitation sources
US8723140B2 (en) 2011-08-09 2014-05-13 Palo Alto Research Center Incorporated Particle analyzer with spatial modulation and long lifetime bioprobes
KR101807247B1 (ko) * 2011-09-23 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법
DE102011085114B4 (de) 2011-10-24 2016-02-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnfilmtransistor
US8765224B2 (en) 2012-03-28 2014-07-01 Sharp Laboratories Of America, Inc. Controlling printed ink line widths using fluoropolymer templates
US9093475B2 (en) * 2012-03-28 2015-07-28 Sharp Laboratories Of America, Inc Thin film transistor short channel patterning by substrate surface energy manipulation
US8796083B2 (en) 2012-05-15 2014-08-05 Sharp Laboratories Of America, Inc. Fluoropolymer mask for transistor channel definition
CN105377449B (zh) * 2013-07-10 2018-09-04 柯尼卡美能达株式会社 涂膜形成方法、带透明导电膜的基材、器件和电子设备
JP6393937B2 (ja) * 2014-09-05 2018-09-26 Dic株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
CN106229410A (zh) * 2016-07-22 2016-12-14 华南理工大学 基于亲疏水效应制备短沟道薄膜晶体管的方法
CN108022832A (zh) * 2016-11-01 2018-05-11 京东方科技集团股份有限公司 电极的制作方法、薄膜晶体管及其制作方法、相关基板
CN110373649B (zh) * 2019-08-21 2021-09-14 维达力实业(深圳)有限公司 镀层图形的加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6843937B1 (en) * 1997-07-16 2005-01-18 Seiko Epson Corporation Composition for an organic EL element and method of manufacturing the organic EL element
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
US6087196A (en) * 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
KR100577903B1 (ko) 1998-03-17 2006-05-10 세이코 엡슨 가부시키가이샤 박막패터닝용 기판 및 그 표면처리
US6506438B2 (en) * 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
EP1192676A1 (en) * 1999-06-21 2002-04-03 Cambridge University Technical Services Limited Aligned polymers for an organic tft
CA2395004C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Solution processing

Also Published As

Publication number Publication date
CN1462484A (zh) 2003-12-17
KR20030023624A (ko) 2003-03-19
EP1366529A1 (en) 2003-12-03
US20040029382A1 (en) 2004-02-12
GB0105876D0 (en) 2001-04-25
JP4285001B2 (ja) 2009-06-24
CN1288767C (zh) 2006-12-06
US6838361B2 (en) 2005-01-04
JP2004530292A (ja) 2004-09-30
WO2002073712A1 (en) 2002-09-19
GB2373095A (en) 2002-09-11
TW573314B (en) 2004-01-21
EP1366529B1 (en) 2013-02-13

Similar Documents

Publication Publication Date Title
KR100597017B1 (ko) 막 형성 방법, 박막 트랜지스터의 형성 방법 및 패터닝 방법
KR101063833B1 (ko) 패터닝 방법
US7431860B2 (en) Etching process
KR100703015B1 (ko) 잉크젯 증착 장치
US7223700B2 (en) Method for fabricating fine features by jet-printing and surface treatment
JP4439394B2 (ja) パターン形成方法
JP4222390B2 (ja) パターンの形成方法、及び液晶表示装置の製造方法
US20050181533A1 (en) Method for manufacturing an electro-optical device board, optical device, electro-optical device and electronic equipment
KR100766514B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
KR100848765B1 (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 생성방법
JP3687663B2 (ja) 膜形成方法、デバイス製造方法、電気光学装置の製造方法、及び電子機器の製造方法
KR100805870B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
US20110146905A1 (en) Method for forming patterned layer on substrate structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee