KR100596509B1 - 봉우리형 도파로 집적 반도체 광소자의 제조방법 - Google Patents

봉우리형 도파로 집적 반도체 광소자의 제조방법 Download PDF

Info

Publication number
KR100596509B1
KR100596509B1 KR1020040094581A KR20040094581A KR100596509B1 KR 100596509 B1 KR100596509 B1 KR 100596509B1 KR 1020040094581 A KR1020040094581 A KR 1020040094581A KR 20040094581 A KR20040094581 A KR 20040094581A KR 100596509 B1 KR100596509 B1 KR 100596509B1
Authority
KR
South Korea
Prior art keywords
optical device
region
layer
waveguide
film pattern
Prior art date
Application number
KR1020040094581A
Other languages
English (en)
Other versions
KR20060055666A (ko
Inventor
김종회
김현수
김강호
권오기
심은덕
오광룡
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040094581A priority Critical patent/KR100596509B1/ko
Priority to US11/122,998 priority patent/US20060104583A1/en
Publication of KR20060055666A publication Critical patent/KR20060055666A/ko
Application granted granted Critical
Publication of KR100596509B1 publication Critical patent/KR100596509B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12097—Ridge, rib or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12178—Epitaxial growth

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 봉우리형 도파로 집적 반도체 광소자의 제조방법에 관한 것으로, 보다 상세하게는 기판 상에 능동 광소자 영역 및 수동 도파로 영역을 분리한 후 각각의 영역에 능동층 및 수동층을 선택적으로 결정 성장하여 수직 정렬하는 단계와, 상기 능동층 및 상기 수동층의 상부에 덮개층 및 전극 연결층을 순차적으로 형성하는 단계와, 상기 능동 광소자 영역에 형성된 전극 연결층 상부의 소정 영역에 제1 절연막 패턴을 형성함과 동시에 상기 수동 도파로 영역에 형성된 전극 연결층 상부의 소정 영역에 제2 절연막 패턴을 형성하는 단계와, 상기 제1 절연막 패턴 및 상기 제2 절연막 패턴을 마스크로 하여 저-봉우리형 능동 광소자 및 수동 도파로가 각각 형성되도록 상기 덮개층의 소정 깊이까지 식각하는 단계와, 상기 저-봉우리형 능동 광소자의 전체 상부면에 보호막 패턴을 형성한 후 상기 제2 절연막 패턴을 마스크로 하여 고-봉우리형 수동 도파로가 형성되도록 상기 기판의 소정 깊이까지 식각하는 단계를 포함함으로써, 정렬 오차를 제거하여 결합 효율을 향상시킬 수 있으며, 자동 정렬에 필요한 동일한 물질의 유전체 박막을 사용함에 따라 제작 공정을 단순화시킬 수 있는 효과가 있다.
광소자, 봉우리형 도파로, 단일 집적, 결합 효율, 자동 정렬, 유전체 패턴

Description

봉우리형 도파로 집적 반도체 광소자의 제조방법{Fabrication method of ridge type waveguide integrated semiconductor optical device}
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 봉우리형 도파로 집적 반도체 광소자의 제조방법을 설명하기 위한 단면도.
도 2는 본 발명의 일 실시예에 따른 봉우리형 도파로 집적 반도체 광소자의 제조방법을 설명하기 위한 흐름도.
*** 도면의 주요 부분에 대한 부호 설명 ***
100 : 기판, 110 : 능동층,
120 : 수동층, 130 : 덮개층,
140 : 전극 연결층, 150 : 절연막,
160 : 제1 절연막 패턴, 170 : 제2 절연막 패턴,
180 : 보호막 패턴
본 발명은 봉우리형 도파로 집적 반도체 광소자의 제조방법에 관한 것으로, 보다 상세하게는 고-봉우리형 도파로와 능동 광소자를 자동 정렬하여 단일 집적함 으로써, 정렬 오차를 제거하여 결합 효율을 향상시키고 자동 정렬에 필요한 동일한 물질의 절연막을 사용하여 제작 공정을 단순화시킬 수 있는 봉우리형 도파로 집적 반도체 광소자의 제조방법에 관한 것이다.
일반적으로, 고-봉우리형 도파로 집적 반도체 광소자는 제작 공정이 간단한 저-봉우리형 도파로 구조의 능동 광소자를 사용할 경우 저가격화가 가능하고, 곡선 도파로의 반경을 최소화할 수 있는 고-봉우리형 도파로 구조의 수동 도파로를 사용함으로써 고밀도 집적화가 가능하다.
하지만, 능동 광소자와 수동 도파로는 저-봉우리형 도파로와 고-봉우리형 도파로의 식각 깊이 차이로 인하여 동시에 제작될 수 없기 때문에 분리되어 제작된다. 이 과정에서 두 도파로 사이의 원활한 결합을 위하여 도파로 간 정렬이 필수적이다.
종래의 고-봉우리형 도파로 집적 능동 광소자의 도파로 정렬 방법에 대하여 설명하면 다음과 같다.
능동층 및 수동층을 수직 정렬하여 차례로 결정 성장한 기판 전면에 절연막인 Si3N4 유전체 박막을 증착하고 박막 식각 과정을 통하여 도파로 마스크를 형성한 후, 제1 기판 식각을 통하여 저-봉우리형 도파로를 형성한다.
다시, 전면에 SiO2 유전체 박막을 증착하고 박막 식각 과정을 통하여 수동층 영역을 제외한 능동층 영역의 SiO2 유전체 박막을 제거한다. 앞서와 동일하게, 제2 기판 식각을 통하여 능동층 영역의 저-봉우리형 구조로부터 고-봉우리형 구조를 형 성한 후, 능동층 영역을 매립하고 전극을 형성하여 고-봉우리형 도파로가 집적된 능동 광소자를 제작한다.
전술한 종래 기술은 능동 광소자(도파로) 및 수동 도파로를 자동 정렬하여 정렬 오차를 제거함으로써 소자의 성능을 향상시키는 장점이 있는 반면, 서로 다른 물질의 유전체 박막을 이용하여 식각 마스크를 형성하고, 각 마스크 형성 과정에 동일한 제작 공정을 적용할 수 없기 때문에 제작 공정이 증가하고 복잡한 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 고-봉우리형 도파로와 능동 광소자를 자동 정렬하여 단일 집적함으로써, 정렬 오차를 제거하여 결합 효율을 향상시키고 자동 정렬에 필요한 동일한 물질의 절연막을 사용하여 제작 공정을 단순화시킬 수 있는 봉우리형 도파로 집적 반도체 광소자의 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 일 측면은, (a) 기판 상에 능동 광소자 영역 및 수동 도파로 영역을 분리한 후 각각의 영역에 능동층 및 수동층을 선택적으로 결정 성장하여 수직 정렬하는 단계; (b) 상기 능동층 및 상기 수동층의 상부에 덮개층 및 전극 연결층을 순차적으로 형성하는 단계; (c) 상기 능동 광소자 영역에 형성된 전극 연결층 상부의 소정 영역에 제1 절연막 패턴을 형성함과 동시에 상기 수동 도파로 영역에 형성된 전극 연결층 상부의 소정 영역에 제2 절연막 패턴을 형성하는 단계; (d) 상기 제1 절연막 패턴 및 상기 제2 절연막 패턴을 마스 크로 하여 저-봉우리형 능동 광소자 및 수동 도파로가 각각 형성되도록 상기 덮개층의 소정 깊이까지 식각하는 단계; 및 (e) 상기 저-봉우리형 능동 광소자의 전체 상부면에 보호막 패턴을 형성한 후 상기 제2 절연막 패턴을 마스크로 하여 고-봉우리형 수동 도파로가 형성되도록 상기 기판의 소정 깊이까지 식각하는 단계를 포함하여 이루어진 봉우리형 도파로 집적 반도체 광소자의 제조방법을 제공하는 것이다.
이때, 상기 단계(a)는, (a1) 기판의 상부에 능동층을 성장한 후 수동 도파로 영역의 능동층을 습식 또는 건식 식각법을 통하여 제거하는 단계; 및 (a2) 제거된 상기 수동 도파로 영역에 수동층을 성장하여 상기 능동층과 수직 정렬하는 단계로 이루어짐이 바람직하다.
바람직하게는, 상기 제1 절연막 패턴 및 상기 제2 절연막 패턴은 동일한 물질로 이루어진다.
바람직하게는, 상기 단계(c)이후에, 상기 능동 광소자 영역을 매립한 후 그 상면에 소정의 전극을 형성하는 단계를 더 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 봉우리형 도파로 집적 반도체 광소자의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 기판(100) 상에 능동층(110)을 성장한 후 수동 도파로 영역의 능동층(110)을 반도체 물질 제거용 건식 식각법 또는 습식 식각법을 통하여 제거하고, 상기 제거된 수동 도파로 영역에 수동층(120)을 성장하여 상기 능동층(110)과 수직 정렬한 후 덮개층(130) 및 전극 연결층(140)을 순차적으로 성장한다. 그리고, 상기 전극 연결층(140)의 상부에 예컨대, Si3N4 박막인 절연막(150)을 증착한다.
도 1b 및 도 1c를 참조하면, 상기 능동 광소자 영역에 형성된 전극 연결층(140) 상부의 소정 영역에 제1 절연막 패턴(160)을 형성함과 동시에 상기 수동 도파로 영역에 형성된 전극 연결층(140) 상부의 소정 영역에 제2 절연막 패턴(170)을 형성한다.
이때, 상기 제1 절연막 패턴(160) 및 상기 제2 절연막 패턴(170)은 동일한 물질 예컨대, Si3N4 박막으로 이루어지며, 예컨대, Si3N4 제거용 건식 식각 혹은 습식 식각 과정을 통하여 형성됨이 바람직하다.
도 1d 및 도 1e를 참조하면, 상기 제1 절연막 패턴(160) 및 상기 제2 절연막 패턴(170)을 식각마스크로 하여 저-봉우리형 능동 광소자 및 저-봉우리형 수동 도파로가 각각 형성되도록 예컨대, 반도체 물질 제거용 건식 식각 혹은 습식 식각 과정을 통하여 상기 덮개층(130)의 소정 깊이까지 식각한다.
도 1f를 참조하면, 상기 결과물의 전체 상부면에 예컨대, Si3N4 박막을 증착한 후 상기 저-봉우리형 능동 도파로를 보호하기 위한 보호막 패턴(180)을 형성한다. 이때, 상기 보호막 패턴(180) 상부의 포토레지스트(Photo-Resist, PR)(미도시) 마스크는 그대로 남겨둔 상태에서 수동 도파로 영역의 Si3N4 박막을 제거한다.
여기서, 예컨대, Si3N4 제거용 건식 식각 혹은 습식 식각 시간은 수동 도파로 영역의 Si3N4 박막을 충분히 제거할 수 있으며, 상기 제2 절연막 패턴(170)은 남아 있도록 설정한다.
도 1g를 참조하면, 예컨대, 반도체 물질 제거용 건식 식각 혹은 습식 식각 과정을 통하여 상기 제2 절연막 패턴(170)을 식각마스크로 하여 고-봉우리형 수동 도파로가 형성되도록 상기 기판(100)의 소정 깊이까지 식각한다.
도 2는 본 발명의 일 실시예에 따른 봉우리형 도파로 집적 반도체 광소자의 제조방법을 설명하기 위한 흐름도이다.
도 2를 참조하면, 먼저, 기판(100) 상에 능동층(110) 및 수동층(120)을 선택적 영역에 결정 성장하여 수직 정렬한 후, 덮개층(130) 및 전극 연결층(140)을 순차적으로 성장한다(S100).
다음으로, 상기 전극 연결층(140)의 상부에 예컨대, Si3N4 박막의 절연막(150)을 증착한 후, 능동 광소자 영역에 제1 절연막 패턴(160) 즉, Si3N4 유전체 마스크 및 수동 도파로 영역에 제2 절연막 패턴(170) 즉, Si3N4 유전체 마스크를 형성 한다(S200).
식각 과정을 통하여 저-봉우리형 구조의 수동 도파로 및 능동 도파로를 형성한 후(S300), 상기 결과물의 전체 상부면에 예컨대, Si3N4 박막을 증착하고 상기 저-봉우리형 능동 도파로를 보호하기 위한 보호막 패턴(180) 즉, Si3N4 유전체 마스크를 형성한다(S400).
그리고, 식각 과정을 통하여 고-봉우리형 구조의 수동 도파로를 형성한 후(S500), 상기 결과물의 전체 상부면에 예컨대, Si3N4 박막을 증착하고 저-봉우리형 능동 도파로 상부의 Si3N4 박막을 제거한 후, 소정의 전극을 형성한다(S600).
전술한 본 발명에 따른 봉우리형 도파로 집적 반도체 광소자의 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
이상에서 설명한 바와 같은 본 발명의 봉우리형 도파로 집적 반도체 광소자의 제조방법에 따르면, 고-봉우리형 도파로와 능동 광소자를 자동 정렬하여 단일 집적함으로써, 정렬 오차를 제거하여 결합 효율을 향상시키고 자동 정렬에 필요한 동일한 물질의 절연막을 사용하여 제작 공정을 단순화시킴에 따라 광 집적 회로 소자의 고밀도 집적을 구현하고 성능을 향상시키며 가격을 낮출 수 있는 이점이 있다.

Claims (5)

  1. (a) 기판 상에 능동 광소자 영역 및 수동 도파로 영역을 분리한 후 각각의 영역에 능동층 및 수동층을 선택적으로 결정 성장하여 수직 정렬하는 단계;
    (b) 상기 능동층 및 상기 수동층의 상부에 덮개층 및 전극 연결층을 순차적으로 형성하는 단계;
    (c) 상기 능동 광소자 영역에 형성된 전극 연결층 상부의 소정 영역에 제1 절연막 패턴을 형성함과 동시에 상기 수동 도파로 영역에 형성된 전극 연결층 상부의 소정 영역에 제2 절연막 패턴을 형성하는 단계;
    (d) 상기 제1 절연막 패턴 및 상기 제2 절연막 패턴을 마스크로 하여 저-봉우리형 능동 광소자 및 수동 도파로가 각각 형성되도록 상기 덮개층의 소정 깊이까지 식각하는 단계; 및
    (e) 상기 저-봉우리형 능동 광소자의 전체 상부면에 보호막 패턴을 형성한 후 상기 제2 절연막 패턴을 마스크로 하여 고-봉우리형 수동 도파로가 형성되도록 상기 기판의 소정 깊이까지 식각하는 단계를 포함하여 이루어진 봉우리형 도파로 집적 반도체 광소자의 제조방법.
  2. 제 1 항에 있어서, 상기 단계(a)는,
    (a1) 기판의 상부에 능동층을 성장한 후 수동 도파로 영역의 능동층을 습식 또는 건식 식각법을 통하여 제거하는 단계; 및
    (a2) 제거된 상기 수동 도파로 영역에 수동층을 성장하여 상기 능동층과 수직 정렬하는 단계를 포함하여 이루어진 것을 특징으로 하는 봉우리형 도파로 집적 반도체 광소자의 제조방법.
  3. 제 1 항에 있어서, 상기 제1 절연막 패턴 및 상기 제2 절연막 패턴은 동일한 물질로 이루어진 것을 특징으로 하는 봉우리형 도파로 집적 반도체 광소자의 제조방법.
  4. 제 3 항에 있어서, 상기 제1 절연막 패턴 및 상기 제2 절연막 패턴은 Si3N4 박막으로 이루어진 것을 특징으로 하는 봉우리형 도파로 집적 반도체 광소자의 제조방법.
  5. 제 1 항에 있어서, 상기 단계(c)이후에, 상기 능동 광소자 영역을 매립한 후 그 상면에 소정의 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 봉우리형 도파로 집적 반도체 광소자의 제조방법.
KR1020040094581A 2004-11-18 2004-11-18 봉우리형 도파로 집적 반도체 광소자의 제조방법 KR100596509B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040094581A KR100596509B1 (ko) 2004-11-18 2004-11-18 봉우리형 도파로 집적 반도체 광소자의 제조방법
US11/122,998 US20060104583A1 (en) 2004-11-18 2005-05-06 Method of fabricating ridge type waveguide integrated semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040094581A KR100596509B1 (ko) 2004-11-18 2004-11-18 봉우리형 도파로 집적 반도체 광소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060055666A KR20060055666A (ko) 2006-05-24
KR100596509B1 true KR100596509B1 (ko) 2006-07-05

Family

ID=36386377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094581A KR100596509B1 (ko) 2004-11-18 2004-11-18 봉우리형 도파로 집적 반도체 광소자의 제조방법

Country Status (2)

Country Link
US (1) US20060104583A1 (ko)
KR (1) KR100596509B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8019908B2 (en) * 2004-07-06 2011-09-13 Tandberg Data Holdings S.A.R.L. Data replication systems and methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194691A (ja) 1986-02-21 1987-08-27 Kokusai Denshin Denwa Co Ltd <Kdd> 光導波路領域を有する半導体光集積装置の製造方法
JPH1093197A (ja) 1996-05-15 1998-04-10 Alcatel Alsthom Co General Electricite モノリシック集積された光半導体部品
JPH11204773A (ja) 1998-01-19 1999-07-30 Nec Corp 導波路型半導体光集積素子およびその製造方法
KR20010013385A (ko) * 1997-06-06 2001-02-26 에를링 블로메 도파관
KR20030069275A (ko) * 2002-02-19 2003-08-27 한국전자통신연구원 광집적 회로의 제조방법
KR20040042695A (ko) * 2002-11-15 2004-05-20 한국전자통신연구원 광집적 회로의 제작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2730821B1 (fr) * 1995-02-22 1997-04-30 Alcatel Optronics Guide optique segmente pouvant notamment etre inclus dans un dispositif semiconducteur
US6909536B1 (en) * 2001-03-09 2005-06-21 Finisar Corporation Optical receiver including a linear semiconductor optical amplifier
KR100413527B1 (ko) * 2002-01-29 2004-01-03 한국전자통신연구원 단일 집적 반도체 광소자 제작방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194691A (ja) 1986-02-21 1987-08-27 Kokusai Denshin Denwa Co Ltd <Kdd> 光導波路領域を有する半導体光集積装置の製造方法
JPH1093197A (ja) 1996-05-15 1998-04-10 Alcatel Alsthom Co General Electricite モノリシック集積された光半導体部品
KR20010013385A (ko) * 1997-06-06 2001-02-26 에를링 블로메 도파관
JPH11204773A (ja) 1998-01-19 1999-07-30 Nec Corp 導波路型半導体光集積素子およびその製造方法
KR20030069275A (ko) * 2002-02-19 2003-08-27 한국전자통신연구원 광집적 회로의 제조방법
KR20040042695A (ko) * 2002-11-15 2004-05-20 한국전자통신연구원 광집적 회로의 제작 방법

Also Published As

Publication number Publication date
KR20060055666A (ko) 2006-05-24
US20060104583A1 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
KR101842758B1 (ko) 포토닉 디바이스 구조물 및 제조 방법
US8343871B2 (en) Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning
JP2007519041A (ja) シリコン光学デバイス
KR20050085877A (ko) 광 도파관의 제조 공정
US6784077B1 (en) Shallow trench isolation process
JP2008505355A (ja) 一体型整列機構を有する光導波路アセンブリを製造するための方法
KR100924611B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100276680B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
EP2080047A2 (en) Low-loss optical device structure
US20080248627A1 (en) Method of Manufacturing Integrated Deep and Shallow Trench Isolation Structures
KR100596509B1 (ko) 봉우리형 도파로 집적 반도체 광소자의 제조방법
JP3715480B2 (ja) 半導体装置の素子分離膜形成方法
JPH10144782A (ja) 隔離領域の形成方法
CN115185038B (zh) 一种半导体器件及其制作方法
JP2000031262A (ja) 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
TW200839330A (en) Low-loss optical device structure
US20020009863A1 (en) Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby
KR100558201B1 (ko) 포토 정렬키 및 포토 정렬키를 포함하는 반도체 소자 제조방법
JPH1027944A (ja) 光半導体素子とその製造方法，及び光半導体モジュールとその製造方法
CN117991428A (zh) 光栅及其制造方法
KR100195192B1 (ko) 반도체장치의 패드폴리 형성방법
KR100358046B1 (ko) 플래시 메모리 소자의 제조방법
CN117741860A (zh) 选择性外延硅基脊型光波导及制作方法
KR0154140B1 (ko) 반도체소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110609

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee