KR20030069275A - 광집적 회로의 제조방법 - Google Patents
광집적 회로의 제조방법 Download PDFInfo
- Publication number
- KR20030069275A KR20030069275A KR1020020008750A KR20020008750A KR20030069275A KR 20030069275 A KR20030069275 A KR 20030069275A KR 1020020008750 A KR1020020008750 A KR 1020020008750A KR 20020008750 A KR20020008750 A KR 20020008750A KR 20030069275 A KR20030069275 A KR 20030069275A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mask pattern
- device region
- waveguide
- active
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000003287 optical effect Effects 0.000 title abstract description 21
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000010410 layer Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000012792 core layer Substances 0.000 claims abstract description 32
- 238000002161 passivation Methods 0.000 claims abstract description 26
- 150000001875 compounds Chemical class 0.000 claims abstract description 14
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 238000005253 cladding Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000006227 byproduct Substances 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Optical Integrated Circuits (AREA)
Abstract
본 발명은 광집적 회로의 제조방법을 개시한다. 개시된 본 발명은, 능동 소자 영역 및 수동 소자 영역이 한정되어 있고, 코어층 및 제 1 클래드층이 순차적으로 적층된 화합물 기판을 제공한다. 상기 수동 소자 영역의 제 1 클래드층 상부에 에치 스톱퍼를 형성하고, 상기 능동 소자 영역 및 수동 소자 영역에 각각의 도파로를 형성하기 위한 마스크 패턴을 형성한다. 상기 수동 소자 영역을 덮도록 제 1 보호막을 형성하고, 상기 노출된 능동 소자 영역의 마스크 패턴을 이용하여, 상기 제 1 클래드층, 코어층 및 화합물 기판의 소정 두께만큼을 식각하여 능동 도파로를 형성한 후, 상기 제 1 보호막을 제거한다. 그리고나서, 상기 화합물 기판 결과물 상부에 제 2 클래드층을 형성하고, 상기 능동 소자 영역을 덮도록 제 2 보호막을 형성한다음, 상기 제 2 클래드층을 습식 식각하여, 수동 소자 영역의 에치스톱퍼를 노출시킨다. 그후에, 상기 수동 소자 영역의 마스크 패턴의 형태로 에치 스톱퍼를 습식 식각하고, 상기 수동 소자 영역의 마스크 패턴의 형태로 제 1 클래드층, 코어층 및 화합물 기판의 일정 두께를 건식 식각하여, 능동 소자 도파로를 형성하는 단계를 포함한다.
Description
본 발명은 광집적 회로의 제조방법에 관한 것으로, 보다 구체적으로는 능동 소자와 수동 소자가 동시에 집적된 광집적 회로의 제조방법에 관한 것이다.
일반적으로 광집적 회로라 함은 능동 소자와 수동 소자, 능동 소자와 능동 소자 또는 수동 소자와 수동 소자와 같이 서로 다른 구성 및 기능을 갖는 여러 가지의 광학 소자가 하나의 기판내에 광학적으로 커플링된 회로를 말한다.
이러한 광집적 회로로는 BRS(buried ridge stripe)형 능동 소자와 리지(Ridge)형 수동 소자를 집적하는 형태가 이용되고 있으며, 이러한 구성의 광집적 회로를 첨부 도면 도 1a 내지 도 1e를 참조하여 설명하도록 한다.
먼저, 도 1a를 참조하여, 능동 소자 영역(A)과 수동 소자 영역(B)이 한정된 광소자 기판(1)이 제공된다. 기판(1) 상부에 광을 도파하는 코어층(2,3)을 형성한다. 능동 소자 영역(A)의 코어층(2)은 수동 소자 영역(B)의 코어층(3)보다 얇게 형성함이 바람직하다. 코어층(2,3) 상부에 제 1 클래드층(clad layer:4)을 형성한다음, 제 1 클래드층(4) 상부에 제 1 마스크 패턴(10)을 형성한다. 제 1 마스크 패턴(10)은 능동 소자의 도파로를 한정하기 위한 마스크로서, 그 형태는 수동 소자 영역(B)은 차폐하면서 능동 소자 영역(A)은 스트라이프 형태로 형성된다.
다음, 도 1b에 도시된 바와 같이, 제 1 마스크 패턴(10)을 이용하여, 제 1 클래드층(4), 코어층(2) 및 기판(1)의 소정 깊이 만큼을 식각하여, 능동 소자 영역(A)에 리지형 능동 소자 도파로(20)를 형성한다. 이때, 제 1 마스크 패턴(10)은 제한층(4), 코어층(2) 및 기판(1) 식각후에 제거된다.
도 1c에서와 같이, 능동 소자 도파로가 형성된 광소자 기판(1) 결과물 상부에 제 2 클래드층(5)을 형성한다. 이에따라, 능동 소자 도파로(20)는 제 2 클래드층(5)에 의하여 상부 및 양 측벽부가 덮혀진다.
이어서, 도 1d에 도시된 바와 같이, 제 2 클래드층(5) 상부에 수동 소자의 도파로를 한정하기 위한 제 2 마스크 패턴(11)을 형성한다. 이때, 제 2 마스크 패턴(11)은 능동 소자 영역(A)을 차폐하면서, 수동 소자 영역(B)에는 스트라이프 형태로 구성된다. 이때, 수동 소자 영역(B)상의 제 2 마스크 패턴(11)의 선폭은 능동 소자 도파로(20)의 선폭보다 크게 형성한다.
그후, 도 1e에 도시된 바와 같이, 제 2 마스크 패턴(11)을 이용하여 수동 소자 영역의 제 2 클래드층(5), 제 1 클래드층(4), 코어층(3) 및 기판(1)의 소정 두께를 건식 식각하여, 리지형 수동 소자 도파로(30)를 형성한다.
그러나, 종래와 같이 능동 소자와 수동 소자를 집적하는 경우 다음과 같은 문제점이 있다.
상술한 바와 같이, 수동 소자의 도파로는 제 2 클래드층(5)을 형성한 후에 형성되므로, 수동 소자의 도파로를 형성하기 위한 식각 공정시 매우 두꺼운 두께의 막을 건식 식각하여야 한다. 이로 인하여, 능동 소자의 도파로를 형성할 때보다 장시간이 소요될 뿐만 아니라, 건식 식각시 폴리머와 같은 식각 부산물이 다량 발생된다. 또한, 수동 소자 도파로의 높이가 능동 소자 도파로의 높이보다 상대적으로 높으므로 깨지기 쉽고, 클리빙(cleaving)이 어렵다. 그러므로, 손상 확률 역시 높고, 광섬유에 커플링하기도 어렵다.
한편, 상기한 광집적 회로는 능동 소자의 도파로를 형성하기 위한 마스크 패턴과 수동 소자의 도파로를 형성하기 위한 마스크 패턴이 개별적으로 형성되므로, 이들 두 마스크를 정확히 정렬하는데 어려움이 따른다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 수동 소자의 도파로 형성시 건식 식각량을 감소시켜 공정 시간을 감소시킴과 동시에, 식각 부산물의 발생을 감소시킬수 있는 광집적 회로의 제조방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 능동 소자의 도파로와 수동 소자의 도파로를 하나의 마스크로 형성하여 오정렬을 방지할 수 있는 광집적 회로의 제조방법을 제공하는 것이다.
도 1a 내지 도 1e는 종래의 광집적 회로의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 2a 내지 도 2g는 본 발명에 따른 광집적 회로의 제조방법을 설명하기 위한 각 공정별 단면도이다.
(도면의 주요 부분에 대한 부호의 설명)
100 : 기판 105a,105b : 코어층
110 : 제 1 클래드층 115 : 에치 스톱퍼
120a,120b : 마스크 패턴 125 : 제 1 보호막
130 : 능동 소자 도파로 135 : 제 2 클래드층
140 : 제 2 보호막 145 : 수동 소자 도파로
본 발명의 목적과 더불어 그의 다른 목적 및 신규한 특징은, 본 명세서의 기재 및 첨부 도면에 의하여 명료해질것이다.
본원에서 개시된 발명중, 대표적 특징의 개요를 간단하게 설명하면 다음과 같다.
먼저, 능동 소자 영역 및 수동 소자 영역이 한정되어 있고, 코어층 및 제 1 클래드층이 순차적으로 적층된 화합물 기판을 제공한다. 상기 수동 소자 영역의 제 1 클래드층 상부에 에치 스톱퍼를 형성하고, 상기 능동 소자 영역 및 수동 소자 영역에 각각의 도파로를 형성하기 위한 마스크 패턴을 형성한다. 상기 수동 소자 영역을 덮도록 제 1 보호막을 형성하고, 상기 노출된 능동 소자 영역의 마스크 패턴을 이용하여, 상기 제 1 클래드층, 코어층 및 화합물 기판의 소정 두께만큼을 식각하여 능동 도파로를 형성한 후, 상기 제 1 보호막을 제거한다. 그리고나서, 상기 화합물 기판 결과물 상부에 제 2 클래드층을 형성하고, 상기 능동 소자 영역을 덮도록 제 2 보호막을 형성한다음, 상기 제 2 클래드층을 습식 식각하여, 수동 소자 영역의 마스크 패턴을 노출시킨다. 그후에, 상기 수동 소자 영역의 마스크 패턴의 형태로 에치 스톱퍼까지 습식 식각하고, 상기 수동 소자 영역의 마스크 패턴의 형태로 제 1 클래드층, 코어층 및 화합물 기판의 일정 두께를 건식 식각하여, 수동 소자 도파로를 형성하는 단계를 포함한다.
여기서, 능동 소자 영역의 코어층은 상기 수동 소자 영역의 코어층보다 상대적으로 얇게 형성된다. 또한, 상기 마스크 패턴은 제 1 또는 제 2 클래드층과 식각 선택비가 상이한 물질로 형성한다.
또한, 상기 제 1 및 제 2 보호막은 상기 마스크 패턴과 식각 선택비가 상이한 물질로 형성하고, 바람직하게는 상기 제 1 및 제 2 보호막은 포토레지스트막으로 형성할 수 있다.
또한, 상기 제 1 및 제 2 보호막은 상기 마스크 패턴과 동일한 절연막으로 형성할 수 있는데, 이러한 경우, 상기 마스크 패턴보다 그 두께가 얇게 형성한다.
상기 수동 소자 도파로를 형성하는 단계 이후에, 상기 제 2 보호막 및 마스크 패턴을 추가로 제거할 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제 3의 층이 개재되어질 수 있다.
첨부한 도면 도 2a 내지 도 2g는 본 발명에 따른 광집적 회로의 제조방법을 설명하기 위한 각 공정별 사시도이다.
먼저, 도 2a를 참조하여, 능동 소자 영역(C) 및 수동 소자 영역(D)이 한정되어 있는 광소자 기판(100)을 제공한다. 이때, 광소자 기판(100)은 화합물 반도체 기판일 수 있다. 또한, 이러한 광소자 기판(100) 상부에는 다층의 화합물 반도체층, 예를들어 다층의 InP층이 증착되어질 수 있다. 이러한 광소자 기판(100) 상부에 광을 가이드하는 코어층(105a,105b)을 형성한다. 이때, 능동 소자 영역(C)의 코어층(105a, 이하 제 1 코어층)은 수동 소자 영역(D)의 코어층(105b, 이하 제 2 코어층)보다 상대적으로 얇게 형성되고, 제 1 및 제 2 코어층(105a,105b)은 예를들어, InGaAsP 물질로 형성될 수 있다. 그 다음, 제 1 및 제 2 코어층(105a,105b) 상부에 광을 1차적으로 구속하는 제 1 클래드층(110)을 소정 두께로 형성한다. 이때, 제 1 클래드층(110)은 InP 물질로 형성될 수 있다. 그리고나서, 수동 소자 영역(D)의 제 1 클래드층(110) 상부에만 에치 스톱퍼(115)를 형성한다. 이때, 에치 스톱퍼(115)는 명칭에서 내포하는 바와 같이, 하부 제 1 클래드층(110)과는 식각선택비가 상이한 물질로 형성된다. 그후에, 광소자 기판(100) 결과물 상부에 능동 소자 및 수동 소자의 도파로를 동시에 한정할 수 있는 마스크 패턴(120)을 형성한다. 이때, 능동 소자 영역(C) 및 수동 소자 영역(D)에 형성되는 마스크 패턴(120a,120b)은 각각 스트라이프 형태로 형성되지만, 수동 소자 영역(D)에 형성되는 마스크 패턴(120b)은 능동 소자 영역(C)의 마스크 패턴(120a)의 선폭보다는 넓은 선폭을 갖는다. 이때, 마스크 패턴(120)은 제 1 클래드층(110)과는 식각 선택비가 상이하며, 이러한 마스크 패턴(120)은 예를들어 실리콘 질화막 또는 실리콘 산화막과 같은 절연막으로 형성될 수 있다.
그 다음, 도 2b에 도시된 바와 같이, 수동 소자 영역(D) 상부에 수동 소자 영역을 식각 매체로부터 보호하기 위한 제 1 보호막(125)을 형성한다. 제 1 보호막(125)은 상기한 마스크 패턴(120)을 구성하는 물질과 식각 선택비가 상이한 물질, 예를들어, 포토레지스트막으로 형성할 수 있으며, 수동 소자 영역(D) 상부의 마스크 패턴(120b) 및 에치 스톱퍼(115)를 덮도록 형성된다. 이때, 제 1 보호막(125)은 경우에 따라 마스크 패턴(120)과 동일한 물질로 형성될 수도 있다. 이와같이 제 1 보호막(125)의 형성으로 능동 소자 영역(C)만이 노출된다.
도 2c를 참조하여, 노출된 능동 소자 영역(C)의 마스크 패턴(120a)의 형태로 하부의 제 1 클래드층(110), 제 1 코어층(105a) 및 기판(100)의 소정 두께를 식각하여, 능동 소자 도파로(130)를 형성한다. 이때, 제 1 클래드층(110), 제 1 코어층(105a) 및 기판(100)의 식각이후에, 능동 소자 영역(C)의 마스크 패턴(102a)이 제거된다.
도 2d에 도시된 바와 같이, 공지의 식각 방식으로 수동 소자 영역(D)의 제 1 보호막(125)을 제거한다. 이에따라, 수동 소자 영역(D)의 마스크 패턴(120b)과 에치 스톱퍼(115)가 노출된다.
그 다음, 도 2e에 도시된 바와 같이, 광소자 기판(100) 상부에 광을 2차적으로 구속하기 위한 제 2 클래드층(135)을 소정 두께만큼 형성한다. 이때, 제 2 클래드층(135) 역시 InP층으로 형성할 수 있다. 이러한 제 2 클래드층(135)에 의하여 능동 소자 도파로(130) 및 수동 소자 영역(D)이 덮혀진다.
도 2f를 참조하여, 수동 소자 영역(D)이 노출되도록 제 2 보호막(140)을 형성한다. 이때, 제 2 보호막(140)은 마스크 패턴(120b)과는 식각 선택비가 다른 물질이든지 또는 마스크(120b)와 동일한 물질로 형성해야 하는 경우 마스크(120b)보다는 얇은 두께로 형성할 수 있다.
그리고나서, 도 2g에 도시된 바와 같이, 제 2 보호막(140)을 마스크로 이용하여 수동 소자 영역(D)의 제 2 클래드층(130)을 습식 식각에 의하여 제거한다. 그러면, 수동 소자 영역(D)의 마스크 패턴(120b)이 노출되고, 이 마스크 패턴(120b)의 형태로 에치 스톱퍼(115)까지 습식 식각한다. 그리고 나서, 제 1 클래드층(110), 제 2 코어층(105b) 및 기판(100)의 소정 깊이 만큼을 건식 식각하여, 수동 소자 도파로(145)를 형성한다. 이때, 건식 식각 공정으로 제 1 클래드층(110), 제 2 코어층(105b) 및 기판(100)만이 식각되므로 종래에 비하여 건식 식각량이 감소된다.
그후, 잔류하는 마스크 패턴(120b)과 제 2 보호막(140)을 공지의 방식으로제거한다. 이때, 마스크 패턴(120b)과 제 2 보호막은 상기 건식 식각 공정후에 식각되어 진다. 이에따라, 능동 소자 및 수동 소자가 집적된 광집적 회로가 완성된다.
이러한 광집적 회로는 도 2g에 도시된 바와 같이 능동 소자부(130)은 클래드층에 의하여 덮혀있게 되고, 수동 소자부(145)의 측벽은 외부로 노출되어 진다.
아울러, 본 발명의 광집적 회로는 능동 소자 도파로(130)와 수동 소자 도파로(145)가 하나의 마스크에 의하여 한정되므로, 자동 정렬을 달성할 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 수동 소자의 도파로 형성시, 제 2 클래드층을 선택적으로 습식식각한다음, 제 1 클래드층, 코어층 및 기판을 건식 식각하므로써, 건식 식각량을 감소시킬 수 있다. 이에따라, 식각 시간이 감소되고, 식각 부산물의 양을 감소시킬 수 있으며, 불완전한 클리빙(cleaving) 현상등을 방지할 수 있다.
또한, 하나의 마스크에 의하여 능동 소자의 도파로 및 수동 소자의 도파로를 한정함에 의하여, 능동 소자부와 수동 소자부의 오정렬을 방지할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
Claims (6)
- 능동 소자 영역 및 수동 소자 영역이 한정되어 있고, 코어층 및 제 1 클래드층이 순차적으로 적층된 화합물 기판을 제공하는 단계;상기 수동 소자 영역의 제 1 클래드층 상부에 에치 스톱퍼를 형성하는 단계;상기 능동 소자 영역 및 수동 소자 영역에 각각의 도파로를 형성하기 위한 마스크 패턴을 형성하는 단계;상기 수동 소자 영역을 덮도록 제 1 보호막을 형성하는 단계;상기 노출된 능동 소자 영역의 마스크 패턴을 이용하여, 상기 제 1 클래드층, 코어층 및 화합물 기판의 소정 두께만큼을 식각하여 능동 도파로를 형성하는 단계;상기 제 1 보호막을 제거하는 단계;상기 화합물 기판 결과물 상부에 제 2 클래드층을 형성하는 단계;상기 능동 소자 영역을 덮도록 제 2 보호막을 형성하는 단계;상기 제 2 클래드층을 습식 식각하여, 수동 소자 영역의 마스크 패턴을 노출시키는 단계;상기 수동 소자 영역의 마스크 패턴의 형태로 에치 스톱퍼를 습식 식각 하는 단계; 및상기 수동 소자 영역의 마스크 패턴의 형태로 제 1 클래드층, 코어층 및 화합물 기판의 일정 두께를 건식 식각하여, 능동 소자 도파로를 형성하는 단계를 포함하는 것을 특징으로 하는 광집적 회로의 제조방법.
- 제 1 항에 있어서,상기 마스크 패턴은 제 1 또는 제 2 클래드층과 식각 선택비가 상이한 물질로 형성하는 것을 특징으로 하는 광집적 회로의 제조방법.
- 제 2 항에 있어서,상기 제 1 및 제 2 보호막은 상기 마스크 패턴과 식각 선택비가 상이한 물질로 형성하는 것을 특징으로 하는 광집적 회로의 제조방법.
- 제 3 항에 있어서,상기 제 1 및 제 2 보호막은 포토레지스트막으로 형성하는 것을 특징으로 하는 광집적 회로의 제조방법.
- 제 3 항에 있어서,상기 제 1 및 제 2 보호막은 상기 마스크 패턴과 동일한 절연막으로 형성되면서, 상기 마스크 패턴보다 그 두께가 얇은 것을 특징으로 하는 광집적 회로의 제조방법.
- 제 1 항에 있어서,상기 능동 소자 도파로를 형성하는 단계 이후에,상기 제 2 보호막 및 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 광집적회로의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0008750A KR100425588B1 (ko) | 2002-02-19 | 2002-02-19 | 광집적 회로의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0008750A KR100425588B1 (ko) | 2002-02-19 | 2002-02-19 | 광집적 회로의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030069275A true KR20030069275A (ko) | 2003-08-27 |
| KR100425588B1 KR100425588B1 (ko) | 2004-04-01 |
Family
ID=32221809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0008750A KR100425588B1 (ko) | 2002-02-19 | 2002-02-19 | 광집적 회로의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100425588B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440257B1 (ko) * | 2002-11-15 | 2004-07-15 | 한국전자통신연구원 | 광집적 회로의 제작 방법 |
| KR100596509B1 (ko) * | 2004-11-18 | 2006-07-05 | 한국전자통신연구원 | 봉우리형 도파로 집적 반도체 광소자의 제조방법 |
-
2002
- 2002-02-19 KR KR10-2002-0008750A patent/KR100425588B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440257B1 (ko) * | 2002-11-15 | 2004-07-15 | 한국전자통신연구원 | 광집적 회로의 제작 방법 |
| KR100596509B1 (ko) * | 2004-11-18 | 2006-07-05 | 한국전자통신연구원 | 봉우리형 도파로 집적 반도체 광소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100425588B1 (ko) | 2004-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621961B2 (en) | Self-alignment hybridization process and component | |
| US6335559B1 (en) | Semiconductor device cleave initiation | |
| EP0536829B1 (en) | Optoelectronic semiconductor device comprising a waveguide and method of manufacturing such a device | |
| US7045374B2 (en) | Method for manufacturing semiconductor optical amplifier having planar buried heterostructure | |
| KR100413527B1 (ko) | 단일 집적 반도체 광소자 제작방법 | |
| KR100425588B1 (ko) | 광집적 회로의 제조방법 | |
| KR100251348B1 (ko) | Rwg 레이저 다이오드 및 그 제조 방법 | |
| US5789275A (en) | Method for fabricating a laser diode | |
| KR100440257B1 (ko) | 광집적 회로의 제작 방법 | |
| JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
| US7501327B2 (en) | Fabricating method of semiconductor optical device for flip-chip bonding | |
| JPH05182948A (ja) | 薄膜テーパー構造の形成方法 | |
| JP7279658B2 (ja) | 半導体光素子およびその製造方法 | |
| US20240168229A1 (en) | Photonic device with fiducial marks for alignment of an optical component | |
| KR102442202B1 (ko) | 다채널 광원의 제조 방법 | |
| KR970054972A (ko) | 레이저 다이오드 제조방법 | |
| JPH07142699A (ja) | 半導体光集積素子及びその製造方法 | |
| JP3112114B2 (ja) | 半導体光導波路の製造方法 | |
| KR100422361B1 (ko) | 레이저다이오드의제조방법 | |
| JPH07261043A (ja) | コーナー導波路素子の形成方法 | |
| KR100420587B1 (ko) | 나팔 모양의 도파로를 이용한 전자-흡수 변조기 레이저 | |
| JP2005520328A (ja) | 光通信デバイスを製造する方法および光通信デバイス | |
| JP2022133127A (ja) | 半導体光素子およびその製造方法 | |
| JP2894775B2 (ja) | 半導体光導波路 | |
| JP2002270947A (ja) | 光半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090303 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |