KR20010013385A - 도파관 - Google Patents

Abstract

본 발명은 반도체 레이저에 관한 것으로서, 상기 반도체 레이저는, 레이저 디바이스의 단부 영역에서 협소한 모드의 능동 도파관으로부터 넓은 모드의 수동 도파관으로 전력을 연결시킴으로써, 광 섬유와 맞댐 이음으로 결합할 수가 있다. 상기 능동 도파관은, 제작 동안 능동층을 가로질러 비스듬하게 에칭함으로써 형성되는 비대칭 테이퍼를 갖는다.

Description

도파관{WAVEGUIDE}

반도체 레이저 등의 반도체 광부품은 널리 이용되고 있다. 이용시에는, 종종 상기 부품을 외부의 광 소자에 결합시킬 필요가 있다. 예컨대, 가간섭성(可干涉性) 광(coherent light)의 출력을 발생시키는 반도체 레이저의 경우, 상기 디바이스를 광이 진행하게 될 광섬유에 결합시킬 필요가 있을 수도 있다.

상기의 결합으로 발생하는 한 가지 문제점은, 레이저와 광섬유에 있는 상이한 광학 모드로 인해 (최고 10dB까지의)높은 손실이 생길 수 있다는 것이다. 일반적으로, 광섬유는 7㎛ 정도의 광출력 반치폭(FWHM)(Full Width Half-Max)을 갖는 원형 대칭 모드인 반면, 레이저의 모드는 장단경비(長短徑比)가 약 2:1이고 1㎛의 FWHM을 갖는 타원형인 것이 일반적이다.

이러한 문제에 대한 한 가지 해결책이 렌즈를 이용하는 것이지만, 이는 값이 비싸며, 레이저 어레이를 만드는 것이 필요할 경우에는 일반적으로 실용적이지 못하다. 간단히 레이저의 출력면을 향하게 광섬유 단을 배치하여, 맞댐-이음(butt-joint)결합을 이용하여 이들을 연결할 수 있도록 하는 것이 이상적이다.

이것이 가능하다면, 레이저 출력에서의 모드 크기를 증가시켜, 상기 레이저 출력의 모드가 광섬유 내의 모드에 더욱 우수한 정합을 이루도록 해야 한다. 상기의 제안은 미국 특허 제5,278,926에 기재되어 있다. 상기 특허에서는, 반도체 광부품이 두 가지 매립형 헤테로구조의 광 도파관, 즉 능동 도파관과 수동 도파관을 포함할 것을 제안하고 있는데, 상기 두 개의 광 도파관은 적어도 그들의 길이 일부가 겹쳐지고, 능동 도파관의 횡단면적은 능동 도파관이 안내하는 협소한 광학 모드를 수동 도파관이 안내하는 넓은 광학 모드에 연결시키는 모드 전이 영역에 걸쳐 감소한다.

본 발명은 레이저 등의 반도체 광 디바이스에 관한 것이며, 또한 광 섬유와의 저-손실(low-loss) 결합을 가능하게 하는 상기 디바이스의 제작 방법에 관한 것이다.

도 1은 본 발명에 따른 부품의 횡단면도.

도 2는 도 1에 도시한 부품의 평면도.

도 3은 제작 동안의 부품의 평면도.

도 4는 제작 동안의 나중 시점에서의 평면도.

본 발명의 한 가지 목적은, 광 섬유에 결합될 수 있는 레이저 등의 광부품 제조를 비교적 용이하게 할 수 있는 제작 과정을 제공하는 것이다.

본 발명의 또 다른 목적은, 광 섬유로의 결합을 용이하게 하는 구조를 형성하는 것이다.

본 발명은, 특별히 엄격한 제조 허용차를 요구하지 않고 표준 제작 기술을 이용할 수 있는 반도체 레이저를 제작하는 방법에 관한 것이다. 또한, 본 발명은 상기의 제작 과정으로 얻어지는 구조에 관한 것이다. 특히, 비대칭의 테이터 도파관(tapered waveguide)을 가진 구조도 또한 포함되어 있다.

도 1과 2는, 각각, 본 발명에 따른 반도체 레이저 부품의 횡단면도와 평면도이다. 이제, 상기 디바이스를 제작하는 과정을 설명할 것이다. 이는, 벌크 능동층을 갖는 1.55㎛의 레이저에 관한 것이다. 상기 능동층은 또한 양자 우물(quantum wells)이나 변형된 양자 우물로 구성될 수 있다는 것을 알 것이다. 상기 모든 재료들은 격자-정합된다. 이후의 설명에서, 다른 성장 기술을 이용할 수 있다는 것을 알고 있더라도, 모든 성장 과정을 유기 금속 화학 기상 성장법(Metal Organic Chemical Vapour Deposition)(MOCVD)을 이용하여 행하는 것이 유리하다.

제작 과정의 제1단계는, 수동 도파관(2)과 능동 도파관(4)을 구성하는 층들을 에피텍시얼(epitaxial) 성장시키는 것이다. 본 실시예에 있어서, 기판(6)은 n-도핑된 InP이며, 역시 n-도핑된 수동 도파관(2)이 다수의 층들로 상기 기판에 형성된다. 각각의 층은, 1.0㎛의 밴드 갭(band gap)을 갖는 40㎚의 InGaAsP 층 형태인 수동 도파관 재료(8)와, 660㎚의 InP 층 형태인 클래딩 물질(cladding material) (10)을 포함한다. 도 1은 이러한 층을 7개 갖는 수동 도파관을 도시하고 있지만, 층들의 수는 8개나 9개일 수도 있고, 또는 실제 편리한 갯수로 할 수도 있다.

수동 도파관 재료(8)의 최상층 상부에는 460㎚의 n-도핑된 InP 층(12)이 성장되고, 그 다음에 1.58㎛의 밴드 갭을 가진 0.2㎛의 도핑되지 않은 InGaAsP로 구성된 능동 층(14)이 성장한다. 그런 다음, 약 200㎚의 뚜께의 p-도핑된 InP로 이루어진 또 하나의 클래딩 층(16)을 능동 층에 성장시킨다.

제작 과정의 그 다음 단계는, 도 2에 도시한 제2영역(22)에서, 능동 도파관(4)에 비대칭 테이퍼 형태를 형성하는 것이다. 상기 테이퍼는 능동 층을 통해 비스듬하게 에칭함으로써 형성된다. 완성품에서, 테이퍼는 상기 제2영역(22)에서 예컨대, 50㎛에서 수백㎛까지의 길이로 연장할 수 있다. 이는, 상기의 비스듬한 에칭이 도파관 방향으로 약 0.003-0.03 라디안(radian)의 각으로 이루어져야만 한다는 것을 뜻한다. 상기 에칭은 능동 층(14)을 통과하여 최상부 n-InP 층까지로 이루어진다.

다음으로, 반-절연(semi-insulating)(Fe-도핑) InP로의 선택적인 재성장이, 상기 에칭된 영역들을 채우는 전류 차단층(28)을 형성하는데 사용되어 웨이퍼를 평평하게 한다. 선택적으로, 상기 전류 차단층들에 n-p InP를 이용할 수 있다.

도 3은 상기 단계에서의 상기 디바이스의 평면도로서, 능동 도파관 층(4)을 통한 경사 에칭과 반-절연 InP의 재성장을 도시하고 있다. (설명을 용이하게 하고자, 도 3에서는 상기 경사 에칭의 각도를 매우 과장시켜 놓았다.)

그 다음 제작 단계는 표준 매립형 헤테로구조 층의 형성으로서, 상기 단계는, 능동층을 통과하여 최상위 n-InP 층까지 에칭함으로써 약 1.2㎛의 폭을 갖는 능동 도파관 자체를 제작하는 것이다. 이는 또한 이전 단계에서 에칭되어 반-절연 재료로 다시 채워진 영역으로 연장한다는 것을 알아두어야 한다. 반-절연 재료를 재성장하는 이유는, 능동 도파관을 형성하는 동안 리소그래피(lithography)를 용이하게 하는 평평한 면을 만들기 위한 것이었다. 그 결과, 리소그래피로 날카로운 지점들을 형성하는 일이 없이, 또한 제조과정 중의 어느 단계에서 파손될 수 있는 어떠한 독립된(free-standing) 얇은 지점을 형성하지 않고서, 비대칭 테이퍼를 얻을 수가 있다.

도 4는 능동 도파관 형성 다음의 상기 디바이스의 평면도이다. 이 단계에서는, 능동층이 에칭되어 없어져버린 영역들에서 능동 도파관(4)과, 재성장된 반-절연 재료(30)와, 그리고 수동 도파관(2)을 볼 수 있다.

능동 도파관 형성 다음에, 표준 전류 차단 구조물(28)은 p-n InP, 또는 반-절연(Fe 도핑됨) InP로 형성된다.

매립형 헤테로구조 층을 완성하기 위해서는, p-InP 클래딩(16)을 전체 구조물 위에 성장시키고, p-InGaAs 층(18)을 형성하여 콘택 역할을 하는 상부의 금속 층에 우수한 옴 접촉(ohmic contact)을 제공한다.

다음 단계는, 도 1과 2에 도시한 바와 같이, (테이퍼 영역을 포함한) 능동층이 에칭되어 없어져 버린 영역 주위에 큰 리지 도파관을 형성하는 것이다. 상기 도파관은, 능동 도파관을 중심으로 11㎛ 정도의 폭을 가지며, 또한 재성장된 모든 재료들을 기판까지 에칭하여 제거함으로써 형성된다.

기판 표면을 금속으로 입힘으로써 하부(bottom) 콘택(32)을 형성한다. 그런 다음, 클리빙(cleaving)하거나 에칭함으로써 레이저 패싯(facet)들을 형성할 수 있으며, 결국에는 상기 레이저 패싯들을 코팅할 수가 있다. 외부 유전 물질로 공기를 이용한다면, 성능이 동일하다 하더라도, SiN으로 전체 구조물을 덮을 수도 있다.

이러한 구조는, 클리빙 또는 에칭될 수도 있고 코팅되거나 그렇지 않을 수도 있는 공동(cavity)의 단부 패싯에 미러(mirror)가 설치되는 Fabry-Perot 레이저에도 이용될 수 있다. 선택적으로, 상기 구조물을 DFB 레이저에도 이용할 수 있는데, 이 경우 접촉 층(18)을 형성하기 전에 필요한 격자를 만들기 위한 추가 단계를 필요로 하며, 다음으로 상기 패싯들에 무반사 처리 코팅이 도포된다.

전술한 바와 같이, 도 2는 본 발명에 따른 반도체 레이저 디바이스의 평면도이다. 상기 디바이스는 세 영역으로 나누어 생각할 수 있다. 제1영역(20)에서, 상기 디바이스는 수동 도파관(2)과 능동 도파관(4)을 가지고 있긴 하지만 정상적인 레이저 구조를 나타낸다. 이 영역에서는, 거의 모든 전력이 능동 도파관(4)으로 제한된다. 제2영역에서는, 능동 도파관이 0까지로 점점 끝이 가늘어지는데, 이는 능동 도파관으로부터 수동 도파관(2)으로 전력의 단열 전도가 이루어지게 한다. 마지막으로, 제3영역(24)에 있어서, 전력은 큰 수동 도파관에 제한되는 바, 상기 도파관은 레이저가 연결되는 광 섬유(26)에 잘 정합될 수 있는 모드를 갖는다.

상기 디바이스의 제1영역(20)에서는, 또 다른 피유도(guided) 모드를 형성하지 않기 위해 리지를 에칭하지 않는다. 그러나, 제2 및 제3영역에서는, 즉 레이저의 출력측에서는, 전체 구조물을 통해 기판쪽으로 에칭함으로써 리지 도파관을 구성하여, 약 11㎛의 폭을 갖는 것이 바람직한 큰 수동 리지 도파관을 형성한다. 리지 도파관의 폭 또는 사실상 제조 허용차를 우수하게 하는 능동 영역의 폭 어느 것도 절대적이지 않다는 것을 알아두어야 한다. 마찬가지로 절대적인 것이 아닌 층들의 두께도, 층들의 폭보다 훨씬 더 정교하게 제어될 수 있다.

Claims (3)

1. 반도체 디바이스를 제작하는 방법에 있어서:

   기판 위에 수동 도파관 재료와 클래딩 재료의 복수의 층들이 번갈아 있는 수동 도파관을 형성하는 단계와;

   상기 수동 도파관 위에 능동 영역을 형성하는 단계와;

   상기 디바이스의 제1단 영역에서 상기 능동 영역에 비스듬한 단면을 형성하기 위해, 상기 능동 영역의 물질을 에칭하는 단계와;

   상기 능동 영역의 물질을 에칭하여 제거한 재료를 대신하여 반-절연 재료를 재성장하는 단계와;

   능동 도파관을 형성하기 위해, 상기 능동 영역의 재료와 상기 재성장된 반-절연 재료를 에칭하는 단계와;

   능동 영역의 재료와 재성장된 반-절연 재료를 에칭하여 제거한 재료 대신에, 전류 차단 층들을 성장시키는 단계와; 그리고

   상기 제1단 영역에 리지 도파관을 형성하기 위해, 기판까지 상기 재성장된 모든 물질을 에칭하는 단계를 포함하는 것을 특징으로 하는 제작 방법.
2. 제1수동 도파관과, 디바이스의 단부 영역에서 끝이 가늘어지는 제2능동 도파관을 포함하는 반도체 광 디바이스에 있어서, 상기 제2도파관이 비대칭으로 끝이 가늘어지는 것을 특징으로 하는 반도체 광 디바이스.
3. 제2항에 있어서, 상기 수동 도파관이 상기 디바이스의 단부에서 리지 도파관의 형태인 것을 특징으로 하는 반도체 광 디바이스.