KR100552808B1 - 확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법 - Google Patents

확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100552808B1
KR100552808B1 KR1020030096991A KR20030096991A KR100552808B1 KR 100552808 B1 KR100552808 B1 KR 100552808B1 KR 1020030096991 A KR1020030096991 A KR 1020030096991A KR 20030096991 A KR20030096991 A KR 20030096991A KR 100552808 B1 KR100552808 B1 KR 100552808B1
Authority
KR
South Korea
Prior art keywords
drain
source
region
ldd
impurities
Prior art date
Application number
KR1020030096991A
Other languages
English (en)
Other versions
KR20050065221A (ko
Inventor
이상기
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030096991A priority Critical patent/KR100552808B1/ko
Priority to DE102004063144A priority patent/DE102004063144A1/de
Priority to US11/021,056 priority patent/US7368357B2/en
Priority to JP2004374418A priority patent/JP2005191576A/ja
Publication of KR20050065221A publication Critical patent/KR20050065221A/ko
Priority to US11/230,697 priority patent/US20060138567A1/en
Application granted granted Critical
Publication of KR100552808B1 publication Critical patent/KR100552808B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 제조 공정에 있어서, 고농도 소스/드레인 영역에서 추가 주입된 고농도 불순물의 확산 특성을 이용하여 저농도 도핑 드레인(LDD) 영역의 접합을 완만하게(graded)하게 형성할 수 있는 반도체 소자 및 그 제조 방법에 관한 것이다. 본 발명에 따른 확산 소스/드레인 구조를 갖는 반도체 소자의 제조 방법은, 소자 분리막 및 게이트가 형성된 반도체 기판 상에 저농도의 불순물을 주입하여 저농도 도핑 드레인(LDD) 영역을 형성하는 단계; 상기 게이트의 측벽에 절연막을 형성하고, 상기 반도체 기판의 활성 영역에 고농도의 불순물을 주입하여 소스/드레인을 형성하는 단계; 및 상기 소스/드레인 영역에 추가로 불순물을 주입하고, 상기 추가 주입된 불순물의 확산에 의해 상기 LDD 영역을 감싸는 확산 소스/드레인 영역을 형성하는 단계를 포함한다. 본 발명에 따르면 LDD 영역의 접합 프로파일을 완만하게 형성함으로써, 소스/드레인 간에 형성되는 브레이크다운 전압(BVDss)을 증가시킬 수 있으며, 이로 인해 트랜지스터의 오프 상태(off state)에서의 누설 전류를 개선할 수 있다.
반도체 소자, 확산, 소스/드레인, 저농도 도핑 드레인, LDD, DDD

Description

확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법 {A semiconductor device with a diffused source/drain structure, and a method thereof}
도 1a 및 도 1b는 각각 종래 기술에 따른 이중 확산 드레인(DDD)을 갖는 반도체 소자 및 저농도 도핑 드레인(LDD)을 갖는 반도체 소자의 단면도이다.
도 2는 본 발명에 따른 확산 소스/드레인 영역으로 저농도 도핑 드레인(LDD) 영역을 감싸는 반도체 소자의 단면도이다.
도 3a 내지 도 3f는 본 발명에 따른 확산 소스/드레인 영역으로 저농도 도핑 드레인(LDD) 영역을 감싸는 반도체 소자의 제조 방법을 나타내는 공정 흐름도이다.
도 4는 본 발명에 따른 소스/드레인 사이의 브레이크다운 전압(BVDss) 특성이 개선되는 것을 보여주는 도면이다.
도 5는 본 발명에 따른 단채널 효과가 개선되는 것을 보여주는 도면이다.
본 발명은 확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 구체적으로, 반도체 소자의 제조 공정에 있어서, 고농도 소스/드 레인 영역에서 추가 주입된 고농도 불순물의 확산 특성을 이용하여 저농도 도핑 드레인(LDD) 영역의 접합을 완만하게(graded)하게 형성할 수 있는 반도체 소자 및 그 제조 방법에 관한 것이다.
종래에는 채널 길이가 0.35㎛ 보다 큰 소자에서 고온 반송자 효과(hot carrier effect) 등을 개선하기 위하여 DDD 구조를 사용하고 있는데, 이러한 소자에서는 소스/드레인 사이의 브레이크다운 전압(BVDss)이 크게 문제되지 않았으며, 또한 문턱전압의 롤-오프(roll off)가 크게 문제되지 않았다.
그러나, 최근에는 반도체 소자의 고집적화에 따라 채널 길이가 줄어들면서 상기 DDD 구조가 단채널 효과를 증가시키게 됨에 따라 점차적으로 사용하지 않고 있다. 그런데 저전력 소자의 경우, 문턱 전압(threshold voltage)이 높고 BVDss가 높아야만 접합 누설(Junction leakage) 확보가 유리하기 때문에 DDD 구조를 일부 적용하기도 하지만, 단채널 소자에서는 상기와 같은 문제로 인해 DDD 구조를 적용하기 어려운 문제점을 안고 있다.
예를 들어, 저전력 소자(Low power device) 중에서 누설이 적은 트랜지스터의 경우, 채널 길이(channel length)가 줄어들면서 단채널 효과(Short channel effect)를 개선하기 위하여, 기존의 이중 확산 드레인(Double Diffused Drain: DDD) 구조 대신에 저농도 도핑 드레인(Lightly doped drain: LDD) 구조를 채택하고 있는 추세이다. 그런데, 이와 같이 구조가 변경되면서 드레인과 소스 사이의 브레이크다운 전압(BVDss)이 감소하는 문제가 발생하게 된다. 이것은 LDD 불순물이 증가하면서 n형의 LDD와 p형의 웰(well) 간에 접합(junction)이 갑자기(abruptly) 형 성되면서, 이 접합 영역에서 누설이 증가함으로써 발생하는 것으로 볼 수 있다.
한편, 종래의 P 불순물을 추가로 주입하는 공정은 LDD 영역을 제외한 소스와 드레인 영역에만 접합 프로파일(junction profile)을 완만하게 조절하여 누설 특성과 커패시턴스를 개선하는 목적으로 주로 사용되기도 한다.
이하, 도 1a 및 도 1b를 참조하여, 종래 기술에 따른 이중 확산 드레인(DDD)을 갖는 반도체 소자 및 저농도 도핑 드레인(LDD)을 갖는 반도체 소자를 설명하기로 한다.
도 1a 및 도 1b는 각각 종래 기술에 따른 DDD 구조의 반도체 소자 및 LDD 구조의 반도체 소자의 단면도이다.
도 1a를 참조하면, 먼저, 반도체 기판 또는 실리콘 웨이퍼 상에 STI(16), n-웰 또는 p-웰(11)을 형성한 후, 게이트 산화막(12)을 30Å 정도로 증착하고, 그 상부에 게이트 폴리(Gate poly: 13)를 증착한다.
이후, 사진 공정으로 게이트 패턴(Gate pattern)을 현상한 후에 상기 게이트 폴리(13) 식각을 수행하고, 불순물을 주입하여 N-MOS 또는 P-MOS의 DDD 영역(14) 을 형성한다.
이후, 질화막(Nitride)을 원하는 두께만큼 증착한 후에, 이를 식각하여 측벽(sidewall: 18)을 제작한다.
상기 측벽(18)을 형성한 후에, 소스/드레인 영역(15, 19)을 형성하기 위하여 소정의 패터닝을 진행하고, 이후 As와 P 불순물을 각각 주입한 후에 코발트 실리사이드(Co silicide: 17)를 형성함으로써, DDD(14) 구조를 갖는 반도체 소자를 제조 하게 된다.
한편, 도 1b를 참조하면, 전술한 도 1a에서 불순물을 주입하여 N-MOS 또는 P-MOS의 DDD 영역(14)을 형성하는 대신에, N-MOS 또는 P-MOS의 LDD 영역(24)을 형성하는 공정을 실시하는 것을 제외하면, 실질적으로 도 1a와 유사한 공정으로 LDD 구조를 형성하게 된다.
상기 도 1b에서는 전술한 도 1a와 동일한 작용의 구성 요소에 대하여 동일한 끝번호로 도시하였다. 즉, 도 1b의 미설명 도면부호 21은 도 1a의 11과 동일한 작용의 구성요소를 나타낸다.
그런데 종래 기술에 따른 저전력 소자에서 DDD 구조 및 LDD 구조를 적용할 경우, 단채널 효과가 발생하고, 또한 LDD 영역에 고전계(high field)가 인가되는 문제점이 발생한다.
상기 문제점을 해결하기 위한 본 발명의 목적은 소스/드레인 영역에서 인(P) 불순물의 확산 특성을 이용하여 LDD 영역의 접합을 완만하게(graded)하게 형성하여 문턱전압의 롤-오프(roll off) 특성을 개선하고 아울러 BVDss를 개선할 수 있는 확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 확산 소스/드레인 구조를 갖는 반도체 소의 제조 방법은,
소자 분리막 및 게이트가 형성된 반도체 기판 상에 저농도의 불순물을 주입하여 저농도 도핑 드레인(LDD) 영역을 형성하는 단계;
상기 게이트의 측벽에 절연막을 형성하고, 상기 반도체 기판의 활성 영역에 고농도의 불순물을 주입하여 소스/드레인을 형성하는 단계; 및
상기 소스/드레인 영역에 추가로 불순물을 주입하고, 상기 추가 주입된 불순물의 확산에 의해 상기 LDD 영역을 감싸는 확산 소스/드레인 영역을 형성하는 단계
를 포함한다.
여기서, 상기 추가로 주입되는 불순물은 고농도의 인(P)인 것이 바람직하며, 상기 추가 주입된 불순물은 수평 방향 확산 특성을 이용하여 상기 LDD 영역을 감싸게 되어 이중 확산 드레인(DDD) 구조가 되지 않도록 하는 것을 특징으로 한다.
여기서, 상기 추가 주입된 불순물의 수평 방향 확산 특성으로 상기 LDD 영역의 접합 프로파일(Junction profile)이 완만하게(graded) 형성되는 것을 특징으로 한다.
여기서, 상기 소스/드레인 영역 또는 상기 게이트 상에 실리사이드를 형성하는 단계를 추가로 포함할 수 있다.
또한, 상기 목적을 달성하기 위한 다른 수단으로서, 본 발명에 따른 확산 소스/드레인 구조를 갖는 반도체 소자는,
소자 분리막 및 게이트가 형성된 반도체 기판;
상기 반도체 기판 상에 저농도의 불순물을 주입하여 형성되는 저농도 도핑 드레인(LDD) 영역;
상기 반도체 기판 상의 활성 영역에 고농도의 불순물을 주입하여 형성되는 소스/드레인 영역; 및
상기 소스/드레인 영역 내에 추가로 불순물을 주입하여 형성되고, 상기 추가 주입된 불순물의 확산에 의해 상기 LDD 영역을 감싸는 확산 소스/드레인 영역
을 포함한다.
여기서, 상기 추가로 주입되는 불순물은 고농도의 인(P)인 것이 바람직하며, 상기 추가 주입된 불순물의 수평 방향 확산 특성으로 상기 LDD 영역의 접합 프로파일이 완만하게 형성되는 것을 특징으로 한다.
본 발명에 따르면, LDD 소스/드레인 구조를 갖는 반도체 소자의 소스/드레인 영역에 고전계가 인가됨으로써 열화되는 BVDss를 향상시키고, 또한 단채널 효과를 개선하기 위한 것으로, 소스/드레인 영역에서 추가 주입된 P 불순물의 수평 방향의 확산(lateral diffusion) 특성을 이용하여 LDD 영역을 P 불순물로 감싸도록 형성함으로써, BVDss 특성을 개선하고 또한 단채널 효과를 개선하여 공정 마진(margin)을 향상시키게 된다.
이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법을 상세히 설명한다.
본 발명은 저전력 제품에 응용되는 소자에서 소스/드레인 영역에 P 불순물을 추가로 주입하고, 수평 방향의 확산 특성을 이용하여 LDD 영역을 감싸도록 주입 에너지 및 불순물을 최적화하여 LDD 영역의 프로파일을 완만하게(graded) 형성함으로써 LDD 접합에 인가되는 전계를 감소시키고, 또한 DDD 구조에서 접합 깊이가 너무 깊어서 생기는 단채널 효과를 LDD 영역의 접합 깊이를 낮추어 주면서 프로파일을 완만하게 형성시켜 문턱전압의 롤-오프 특성을 개선하게 된다. 즉, 본 발명은 게이트 측벽을 형성한 후에 N+ 또는 P+ 소스/드레인 영역에서 P 불순물의 확산 특성을 이용하여 문턱전압의 롤-오프 특성과 BVDss 특성을 개선하기 위한 모스 트랜지스터를 구현하게 된다.
본 발명은 0.18㎛ 표준 CMOS 공정 기술을 적용하여 제작되며, 본 발명에서는 게이트 폴리의 두께를 기존 0.18㎛ 소자에서 사용하는 두께인 2500Å을 성장시킨 다음에, 상기 게이트를 형성하기 위한 사진 및 식각 공정을 실시하고, 이후 불순물을 주입하여 N-LDD 또는 P-LDD 영역을 형성한 후에 측벽을 형성한다. 이후 불순물로 As를 주입하여 고농도 소스/드레인 영역을 형성한 후에, 다시 고농도의 P 불순물을 주입하여 확산 소스/드레인 영역을 형성하며, 상기 P 불순물 농도와 주입 에너지를 최적화함으로써 P 불순물의 수평 방향 확산 특성을 이용하여 LDD 영역을 감싸게 된다.
도 2는 본 발명에 따라 제조된 모스 트랜지스터의 단면도로서, 확산 소스/드레인 영역으로 저농도 도핑 드레인 영역을 감싸는 반도체 소자를 나타내며, 그 단면 구조를 설명하면 다음과 같다.
본 발명에 따른 확산 LDD 소스/드레인 구조의 반도체 소자를 제작하기 위하여, 먼저 P형 또는 N형의 단결정 반도체 기판 상에 n-웰 또는 p-웰(31)을 구분하기 위하여 필드 산화막(36)을 형성하여 소자 분리가 이루어진다. 이후 반도체 소자를 형성하기 위하여 게이트 산화막(thin gate oxide: 32)을 산화시킨 후에 게이트 폴 리를 증착한다. 상기 게이트 폴리를 식각하여 게이트 전극(33)을 형성하고, 이후 저농도의 불순물을 주입하여 LDD 영역(34)을 형성하며, 상기 게이트 전극(33)의 측면에 절연막 측벽(38)을 형성하게 된다. 이후, 본 발명에 따른 확산 LDD 소스/드레인(39) 구조를 형성하기 위하여 먼저 As 불순물을 주입하여 N+ 또는 P+ 고농도 소스/드레인 영역(35)을 형성하고, 이후 상기 LDD 영역(34)을 감쌀 수 있도록 상기 고농도 소스/드레인 영역에 P 불순물을 주입하며, 그 다음에 코발트 실리사이드(37)를 형성하게 된다.
본 발명에 따른 확산 소스/드레인 영역으로 저농도 도핑 드레인 영역을 감싸는 모스 트랜지스터의 제조 과정을 첨부된 도 3a 내지 도 3f를 참조하여 자세히 설명하면 다음과 같다.
도 3a 내지 도 3f는 본 발명에 따른 확산 소스/드레인 영역으로 저농도 도핑 드레인 영역을 감싸는 반도체 소자의 제조 방법을 나타내는 공정 흐름도이다.
먼저 N형 또는 P형 단결정 반도체 기판 상에 얇은 초기 산화막(도시되지 않음)을 200?? 정도 형성하고, 그 상부에 질화막(도시되지 않음)을 2000Å 정도의 두께로 형성한 후에 얕은 트렌치 분리(Shallow Trench Isolation: STI)(36) 영역을 정의하게 된다. 이후 상기 질화막과 산화막을 식각한 다음에 산화물로 갭을 충진(gap fill)하여 소자 영역을 정의하게 된다. 이후 상기 반도체 기판의 소자 영역 상에 n-웰과 p-웰(31)을 형성하고, 이후 문턱 전압(threshold voltage)을 조절하기 위한 불순물 주입을 실시한다. 다음에, 30Å 정도의 얇은 산화막(32)을 형성한 후에 폴리실리콘(33)을 2500Å 두께로 증착한다(도 3a 참조).
다음으로, 감광막(PR)(도시되지 않음)을 덮고서, 게이트 이외의 영역의 상기 폴리실리콘(33)을 노광한 다음, 상기 노광 영역의 감광막을 제거한 후에 상기 폴리실리콘(33)을 식각하고, N-MOS 또는 P-MOS 소자에 불순물을 주입하여 LDD 영역(34)을 형성한다. 여기서, 상기 식각된 폴리실리콘이 게이트(33)를 형성하게 된다(도 3b 참조).
다음으로, 상기 게이트(33)의 측벽에 절연막을 형성하기 위하여 산화막(38)을 1000~1300Å 정도 증착한다(도 3c 참조).
다음으로, 상기 게이트(33)의 측벽을 제외한 부위에 형성된 상기 증착된 산화막(38)을 식각하여 상기 게이트(33) 측벽에 절연막(38)을 형성한 후에, 불순물을 주입하여 N+ 또는 P+ 고농도 소스/드레인 영역(35)을 형성한다(도 3d 참조).
다음으로, 상기 N-MOS 또는 P-MOS 소자의 고농도 소스/드레인 영역(35)에 추가로 고농도의 P 불순물을 주입하여 P 확산 소스/드레인 영역(39)을 완성하게 되며, 이때, 상기 P 확산 소스/드레인 영역(39)은 상기 LDD 영역(34)을 감싸게 되는데, 상기 P 불순물이 수평 방향으로 확산하는 특성을 이용한 것이다(도 3e 참조).
다음으로, 상기 소스/드레인 영역(34, 39)과 상기 게이트(33) 상에 코발트(Co)를 90Å 정도로 증착하고, 이후 TiN을 150Å 정도 증착하여 1차로 500℃ 정도의 온도에서 30분 정도 열처리(annealing)를 실시하여 상기 게이트(33)와 소스/드레인 영역(34, 39) 상에 실리사이드(37)를 형성하고, 이후 상기 실리사이드(37)가 형성되지 않은 부분을 제거한 후, 2차로 열처리를 실시함으로써 살리사이드(salicide)를 형성하게 된다(도 3f 참조).
결국, 본 발명은 0.18㎛ 이하의 단채널 소자에서 저전력 제품을 구현하기 위하여 N+ 소스/드레인 영역(35)에 P 불순물을 추가로 주입하여 P 확산 소스/드레인 영역(39)을 형성하고, 상기 P 불순물의 수평 방향의 확산 특성을 이용하여 LDD 영역(34)의 접합 프로파일을 완만하게 형성함으로써, BVDss를 증가시킬 수 있고, 이로 인해 누설 전류를 개선할 수 있다.
도 4는 본 발명에 따른 BVDss 특성의 개선을 설명하기 위한 도면이며, 도 5는 본 발명에 따른 단채널 효과의 개선을 설명하기 위한 도면으로서, 본 발명에 따른 새로운 LDD 구조를 채택할 경우, 도 4의 도면부호 A는 BVDss가 증가되는 것을 도시하고 있으며, 또한, 도 5는 단채널 효과가 개선되는 것을 각각 도시하고 있다. 도 4에서 Ids는 드레인 포화전류를 나타내고, 도 5에서 Vtl은 문턱전압을 나타낸다.
위에서 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사항을 벗어남이 없어 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로 본 발명의 보호 범위는 첨부된 청구 범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
본 발명에 따르면 LDD 영역의 접합 프로파일을 완만하게 형성함으로써, 소스/드레인 간에 형성되는 브레이크다운 전압(BVDss)을 증가시킬 수 있으며, 이로 인해 모스 트랜지스터의 오프 상태(off state)에서의 누설 전류를 개선할 수 있다.
또한, 본 발명에 따르면, 종래의 DDD 구조에서 문턱 전압의 롤-오프 특성을 개선할 수 있고, 기존에 사용하던 인(P) 및 코발트(Co) 불순물 주입 공정을 간단하게 응용함으로써 LDD 영역의 프로파일을 제어할 수 있다.

Claims (8)

  1. 소자 분리막 및 게이트가 형성된 반도체 기판 상에 저농도의 불순물을 주입하여 저농도 도핑 드레인(LDD) 영역을 정의하는 단계;
    상기 게이트의 측벽에 절연막을 형성하고, 상기 반도체 기판의 활성 영역에 고농도의 불순물을 주입하여 소스/드레인 영역을 정의하는 단계; 및
    상기 소스/드레인 영역에 추가로 불순물을 주입하고, 상기 추가 주입된 불순물의 수평 방향 확산에 의해 상기 LDD 영역을 감싸는 확산 소스/드레인 영역을 형성하는 단계
    를 포함하며 상기 LDD 영역의 접합 프로파일(Junction profile)이 완만하게(graded) 형성된 확산 소스/드레인 구조를 갖는 반도체 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 추가로 주입되는 불순물은 고농도의 인(P)인 것을 특징으로 하는 확산 소스/드레인 구조를 갖는 반도체 소자의 제조 방법.
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 소스/드레인 영역 또는 상기 게이트 상에 실리사이드를 형성하는 단계를 추가로 포함하는 확산 소스/드레인 구조를 갖는 반도체 소자의 제조 방법.
  6. 소자 분리막 및 게이트가 형성된 반도체 기판;
    상기 반도체 기판 상에 저농도의 불순물을 주입하여 형성되는 저농도 도핑 드레인(LDD) 영역;
    상기 반도체 기판 상의 활성 영역에 고농도의 불순물을 주입하여 형성되는 소스/드레인 영역; 및
    상기 소스/드레인 영역 내에 추가로 불순물을 주입하여 형성되고, 상기 추가 주입된 불순물의 수평 방향 확산에 의해 상기 LDD 영역을 감싸는 확산 소스/드레인 영역
    을 포함하며 상기 LDD 영역의 접합 프로파일이 완만하게 형성된 확산 소스/드레인을 갖는 반도체 소자.
  7. 제 6항에 있어서,
    상기 추가로 주입되는 불순물은 고농도의 인(P)인 것을 특징으로 하는 확산 소스/드레인 구조를 갖는 반도체 소자.
  8. 삭제
KR1020030096991A 2003-12-24 2003-12-24 확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법 KR100552808B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030096991A KR100552808B1 (ko) 2003-12-24 2003-12-24 확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법
DE102004063144A DE102004063144A1 (de) 2003-12-24 2004-12-22 Halbleiter-Bauelement und Herstellungsverfahren dafür
US11/021,056 US7368357B2 (en) 2003-12-24 2004-12-23 Semiconductor device having a graded LDD region and fabricating method thereof
JP2004374418A JP2005191576A (ja) 2003-12-24 2004-12-24 半導体デバイス及びその製造方法
US11/230,697 US20060138567A1 (en) 2003-12-24 2005-09-20 Semiconductor device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096991A KR100552808B1 (ko) 2003-12-24 2003-12-24 확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050065221A KR20050065221A (ko) 2005-06-29
KR100552808B1 true KR100552808B1 (ko) 2006-02-20

Family

ID=36610454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096991A KR100552808B1 (ko) 2003-12-24 2003-12-24 확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7368357B2 (ko)
JP (1) JP2005191576A (ko)
KR (1) KR100552808B1 (ko)
DE (1) DE102004063144A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602017B2 (en) * 2007-03-13 2009-10-13 Fairchild Semiconductor Corporation Short channel LV, MV, and HV CMOS devices
KR20090007053A (ko) * 2007-07-13 2009-01-16 매그나칩 반도체 유한회사 고전압 소자 및 그 제조방법
CN101740392B (zh) * 2008-11-27 2012-01-25 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管、半导体器件及其制造方法
US7977743B2 (en) 2009-02-25 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Alternating-doping profile for source/drain of a FET
US9117843B2 (en) * 2011-09-14 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Device with engineered epitaxial region and methods of making same
KR102230198B1 (ko) 2014-09-23 2021-03-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102259080B1 (ko) 2014-09-23 2021-06-03 삼성전자주식회사 반도체 소자 및 그 제조방법
US10636873B2 (en) * 2017-11-22 2020-04-28 Vanguard International Semiconductor Corporation Method of fabricating semiconductor device
CN114420760B (zh) * 2022-03-28 2022-05-31 北京芯可鉴科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115020343B (zh) * 2022-07-19 2023-01-31 合肥晶合集成电路股份有限公司 一种半导体器件的制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171700A (en) * 1991-04-01 1992-12-15 Sgs-Thomson Microelectronics, Inc. Field effect transistor structure and method
WO1994027325A1 (en) * 1993-05-07 1994-11-24 Vlsi Technology, Inc. Integrated circuit structure and method
US5675166A (en) * 1995-07-07 1997-10-07 Motorola, Inc. FET with stable threshold voltage and method of manufacturing the same
US6300662B1 (en) 1996-10-01 2001-10-09 Analog Devices, Inc. Electronic programmable read-only-memory including a charge storage capacitor coupled to the gate electrode
US6693001B2 (en) * 1997-03-14 2004-02-17 Renesas Technology Corporation Process for producing semiconductor integrated circuit device
US5952693A (en) * 1997-09-05 1999-09-14 Advanced Micro Devices, Inc. CMOS semiconductor device comprising graded junctions with reduced junction capacitance
US6353245B1 (en) * 1998-04-09 2002-03-05 Texas Instruments Incorporated Body-tied-to-source partially depleted SOI MOSFET
US6180464B1 (en) * 1998-11-24 2001-01-30 Advanced Micro Devices, Inc. Metal oxide semiconductor device with localized laterally doped channel
JP3911585B2 (ja) * 1999-05-18 2007-05-09 富士通株式会社 半導体装置およびその製造方法
KR100361533B1 (en) 2001-03-29 2002-11-23 Hynix Semiconductor Inc Method for fabricating semiconductor device
US7274076B2 (en) * 2003-10-20 2007-09-25 Micron Technology, Inc. Threshold voltage adjustment for long channel transistors

Also Published As

Publication number Publication date
US20060138567A1 (en) 2006-06-29
US20050184335A1 (en) 2005-08-25
DE102004063144A1 (de) 2005-08-04
US7368357B2 (en) 2008-05-06
KR20050065221A (ko) 2005-06-29
JP2005191576A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
JP3394408B2 (ja) 半導体装置及びその製造方法
US20060138567A1 (en) Semiconductor device and fabricating method thereof
KR100861835B1 (ko) 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법
US5457060A (en) Process for manufactuirng MOSFET having relatively shallow junction of doped region
US20060001105A1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
US6261885B1 (en) Method for forming integrated circuit gate conductors from dual layers of polysilicon
US20150155382A1 (en) Well Implant Through Dummy Gate Oxide In Gate-Last Process
KR20010016838A (ko) 모스 트랜지스터의 불순물 주입영역 형성 방법
KR100306504B1 (ko) 저가의 미크론 이하의 깊이를 갖는 ｃｍｏｓ 제조방법
JP4039854B2 (ja) 半導体装置の製造方法
KR100601917B1 (ko) 씨모스 트랜지스터 제조 방법
KR100685879B1 (ko) 반도체 소자 및 그 제조방법
KR100519507B1 (ko) 반도체 소자의 제조방법
KR19980081779A (ko) Ｍｏｓ 트랜지스터와 그 제조 방법
KR19980046001A (ko) 반도체 소자 및 그의 제조방법
US6284608B1 (en) Method for making accumulation mode N-channel SOI
KR100529449B1 (ko) 반도체 소자의 모스 트랜지스터 제조 방법
KR100310173B1 (ko) 엘디디형 상보형 모스 트랜지스터 제조 방법
US7101746B2 (en) Method to lower work function of gate electrode through Ge implantation
KR100778861B1 (ko) Ｌｄｍｏｓ 반도체 소자의 제조 방법
KR100486084B1 (ko) 엘디디형 씨모스 트랜지스터 제조 방법
JPH0878671A (ja) 半導体装置の製造方法
KR100791713B1 (ko) 낮은 문턱 전압의 모스 트랜지스터를 갖는 반도체 소자의제조 방법
KR20060005556A (ko) 집적 반도체 소자 제조 방법
KR20040103507A (ko) 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee