KR100551389B1 - 물리량 분포 검지 반도체 장치 및 그 구동방법과 제조방법 - Google Patents

물리량 분포 검지 반도체 장치 및 그 구동방법과 제조방법 Download PDF

Info

Publication number
KR100551389B1
KR100551389B1 KR1019980008610A KR19980008610A KR100551389B1 KR 100551389 B1 KR100551389 B1 KR 100551389B1 KR 1019980008610 A KR1019980008610 A KR 1019980008610A KR 19980008610 A KR19980008610 A KR 19980008610A KR 100551389 B1 KR100551389 B1 KR 100551389B1
Authority
KR
South Korea
Prior art keywords
unit
output
column
detecting
physical quantity
Prior art date
Application number
KR1019980008610A
Other languages
English (en)
Other versions
KR19980080259A (ko
Inventor
다카오 구로다
마사유키 마스야마
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR19980080259A publication Critical patent/KR19980080259A/ko
Application granted granted Critical
Publication of KR100551389B1 publication Critical patent/KR100551389B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Abstract

본 발명의 물리량 분포 검지 반도체 장치는, 받은 물리량을 검지하기 위한 검지소자 및 상기 검지소자로 검지된 물리량의 정보를 축적하기 위한 축적 소자를 갖는 복수의 검지 축적부와, 상기 복수의 검지 축적부로부터 적어도 하나를 선택하는 선택기능부와, 상기 선택된 적어도 하나의 검지 축적부에 축적된 정보를 검출하여 출력할 수 있는 복수의 버퍼부를 구비하고, 상기 선택기능부의 출력을 전달하기 위한 선택출력 전달선을 추가로 구비하고, 상기 버퍼부의 전원입력부는 상기 선택출력 전달선에 접속되어 있고, 상기 버퍼부는, 상기 선택출력선을 통해 입력되는 상기 선택기능부의 출력을 전원으로 하여 동작한다.

Description

물리량 분포 검지 반도체 장치 및 그 구동방법과 제조방법{PHYSICAL QUANTITY DISTRIBUTION SENSOR, METHOD FOR DRIVING THE SAME, AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 물리량 분포 검지 반도체 장치 및 그 구동방법과 그 제조방법에 관한 것이다.
최근, 각종 물리량의 공간적 분포를 검지하기 위한 반도체 장치의 필요성이 높아지고 있다. 특히 그 중의 물리량으로서 광량을 검지하는 고체촬상장치로, 광전 변환부에서 광전 변환된 신호전하를 축적하는 축적부를, 전계효과 트랜지스터(FET)의 게이트부나 바이폴라 트랜지스터의 베이스부 등의, 트랜지스터의 동작 제어부와 접속하거나, 또는 축적부에 동작 제어부를 겸하기도 하여, 신호전하량으로 변화하는 축적부의 전위에 따라 트랜지스터를 흐르는 전류를 제어하는, 이른바 증폭형 고체촬상장치가 주목받고 있다.
이하, 종래의 물리량 분포 검지 반도체 장치의 소자 구성과 그 동작에 대하여, 증폭형 고체촬상장치를 예로 들어, 도 12를 이용하여 설명하기로 한다.
도 12에 도시한 바와 같이, 촬상영역(일반적으로는 물리량 검지 축적영역) (1) 내에 화소(2)가 행 및 열 형상으로 배치된다. 화소(2)는, 광전 변환부와 축적부를 겸한 광전 변환 축적부(3) 및 게이트부(4)를 갖는 구동 트랜지스터(5)를 포함하고 있다.
선택행 구동부(8) 내에 설정되어, 선택행 구동전압 입력부(9)로부터 전압을 공급받는 선택행 구동 트랜지스터(10)의 도통/비도통은, 행선택 시프트 레지스터(6)의 출력부(7)의 전압으로 제어된다. 선택행 구동 트랜지스터(10)의 출력을, 행 선택선(11)을 통해서 행선택 트랜지스터(12)에 공급함으로써, 화소(2)의 복수 행에서 단일 행을 선택한다.
행선택 트랜지스터(12)는 수직신호선(13)을 통해 로드 트랜지스터(14)에 접속된다. 광전 변환 축적부(3)의 출력전위는, 그것에 축적된 신호전하량에 따라 변화한다. 광전 변환 축적부(3)의 출력전위는, 전원공급선(17)에 접속된 구동 트랜지스터(5)의 게이트부(4)에 전달된다. 이 구동 트랜지스터(5)를 구동 트랜지스터로 하고, 제 2 전원전압(Vss)단자(15) 및 게이트 입력부(16)에 접속된 로드 트랜지스터(14)를 로드 트랜지스터로 하는 소스 폴로어 회로가 형성된다. 전원공급선(17)에는 제 1 전원전압(Vdd)단자(27)로부터 전원전압(Vdd)이 공급된다.
구동 트랜지스터(5)와 로드 트랜지스터(14)로 형성된 소스 폴로어 회로의 출력은, 열선택 구동부(22)에 설치한 신호열 선택 트랜지스터(23)를 통해서 수평신호선(24)에 공급된다. 이 때, 신호열 선택 트랜지스터(23)의 도통/비도통을 열선택 시프트 레지스터(20)가 출력부(21)에 발생하는 전압에 의해 제어한다. 이것에 의해, 화소(2)의 복수 열에서 단일 열을 선택하여, 선택된 행에 관한 소스 폴로어 회로의 출력을 수평신호선(24)을 통해서 선택적으로 임피던스 변환부(25)로 전송하고, 임피던스 변환부(25)로부터 출력부(26)로 출력한다.
선택된 행에 속하는 각각의 화소(2)로부터의 신호를 출력한 후, 리세트 전압입력부(28)로부터, 선택행 구동부(8)의 선택행 리세트 구동 트랜지스터(29)로 리세트전압을 전송하여, 화소 리세트 전압공급선(19)을 통해서 화소 리세트 트랜지스터(30)를 구동한다. 그것에 의하여, 광전 변환 축적부(3)에 축적된 신호전하를 리세트한다. 그리고 다시 신호전하의 축적을 개시한다.
그러나, 상술한 바와 같은 종래의 구성은, 각 화소마다 광전 변환부와 전하축적부, 또는 상술한 예와 같은 양자를 겸한 광전 변환 축적부(3)와, 판독하는 행을 선택하기 위한 행선택 트랜지스터(12)와, 광전 변환 축적부(3)의 출력을 증폭하기 위한 구동용 트랜지스터(5)와, 전하축적부 또는 광전 변환 전하축적부(3)에 축적된 전하를 리세트하기 위한 리세트 트랜지스터(30)를 구비하고, 또한, 그들 트랜지스터를 구동하기 위한 전원공급선(17)이나 행선택선(11), 화소 리세트 전압공급선(19), 수직신호선(13) 등의 많은 입출력선이 필요하다.
이 때문에 화소의 구성이 복잡해지고, 화소의 성능을 높이는 것이 곤란하다. 또한 화소면적을 축소하는 것에 의한 다화소나 소자면적의 축소를 실현하기 어려운 문제점이 있었다.
본 발명의 목적은, 각 화소에 접속되는 입력선의 수를 적게 하며, 그에 따라 화소 구성을 간단화하고, 다화소나 소자면적의 축소를 실현할 수 있는 물리량 분포 검지 반도체 장치 및 그 구동방법과 그 제조방법을 제공하기 위한 것이다.
본 발명에 의한 제 1 물리량 분포 검지 반도체 장치는, 받은 물리량을 검지하기 위한 검지소자 및 상기 검지소자로 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 복수의 검지 축적부와, 상기 복수의 검지 축적부에서 적어도 하나를 선택하는 선택기능부 및 상기 선택된 적어도 하나의 검지 축적부에 축적된 정보를 검출하여 출력할 수 있는 복수의 버퍼부를 구비한 물리량 분포 검지 반도체 장치에 있어서, 상기 선택기능부의 출력을 전달하기 위한 적어도 하나의 선택출력 전달선을 추가로 구비하고, 상기 버퍼부의 전원입력부는 상기 선택출력 전달선에 접속되어 있으며, 상기 버퍼부는, 상기 선택출력 전달선을 통해 입력되는 상기 선택기능부의 상기 출력을 전원전압으로서 동작한다.
본 발명에 의한 제 2 물리량 분포 검지 반도체 장치는, N개의 행 및 M개의 열로 배열된 복수의 단위영역을 구비한 물리량 분포 검지 반도체 장치에 있어서(N 및 M은 2 이상의 자연수), 상기 복수의 단위영역의 각각은, 물리량을 검지하기 위한 검지소자 및 상기 검지소자로 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부와, 상기 축적소자를 리세트하는 리세트 소자를 포함하고, 상기 장치는, 상기 N개의 행으로부터 하나의 행을 선택하는 행선택 기능부와, 상기 선택된 행에 속하는 검지 축적부 내의 축적소자에 축적된 정보를 검출하여 출력할 수 있는 M열의 버퍼부 및 상기 행선택 기능부의 출력신호를 상기 N개의 행에 전달하기 위한 N개의 선택출력 전달선을 구비하고, 상기 M열의 버퍼부의 전원입력부는, 상기 N개의 선택출력 전달선에 접속되어 있어, 선택된 행의 상기 선택출력 전달선을 통해 전원전압을 받아들일 수 있다.
본 발명에 의한 제 3 물리량 분포 검지 반도체 장치는, 검지 축적영역 내의 복수의 단위영역의 각각에 배치되고, 받은 물리량을 검지하는 검지소자 및 검지된 물리량의 정보를 축적하는 축적소자를 갖는 검지 축적부와, 상기 검지 축적부에 할당되어, 상기 대응하는 검지 축적부의 축적소자에 축적된 정보를 검출하여 출력하는 복수의 버퍼부와, 상기 검지 축적부를 선택하기 위한 선택기능부를 구비하고, 상기 복수의 버퍼부는 상기 버퍼부 내를 흐르는 전류를 제어하는 전류제어소자를 포함하고, 상기 전류제어수단의 제어입력부는 상기 선택기능부의 출력부에 접속되어, 상기 선택기능부에 의해 선택된 검지 축적부에 할당된 버퍼부만이 동작한다.
본 발명에 의한 제 4 물리량 분포 검지 반도체 장치는, N개의 행 및 M개의 열로 배열된 복수의 단위영역을 구비한 물리량 분포 검지 반도체 장치에 있어서(N은 1 이상의 자연수, M은 2 이상의 자연수), 상기 복수의 단위영역의 각각은, 물리량을 검지하기 위한 검지소자 및 상기 검지소자로 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부와 상기 축적소자를 리세트하는 리세트 소자를 포함하고, 상기 장치는, 상기 M개의 열에서 하나의 열을 선택하는 열선택 기능부와, 상기 선택된 열에 속하는 검지 축적부 내의 축적소자에 축적된 정보를 검출하여 출력할 수 있는 M열의 버퍼부를 구비하며, 상기 열선택기능의 출력부는, 상기 버퍼부의 전류제어소자의 입력부에 접속된다.
본 발명에 의한 제 5 물리량 분포 검지 반도체 장치는, N개의 행 및 M개의 열로 배열된 복수의 단위영역을 구비한 물리량 분포 검지 반도체 장치에 있어서(N은 1 이상의 자연수, M은 2 이상의 자연수), 상기 복수의 단위영역의 각각은, 물리량을 검지하기 위한 검지소자 및 상기 검지소자로 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부와 상기 축적소자를 리세트하는 리세트 소자를 포함하고, 상기 장치는 상기 M개의 열에서 하나의 열을 선택하는 열선택 기능부와, 상기 선택된 열에 속하는 검지 축적부 내의 축적소자에 축적된 정보를 검출하여 출력할 수 있는 M열의 버퍼부, 상기 버퍼부의 출력부에서 출력된 신호를 소자 외부로 출력하기 위한 소자 출력부와, 상기 소자 출력부에 직접 또는 임피던스 변환부를 통해 접속된 출력신호 전달선, 및 상기 열선택 기능부에 의해 선택된 열의 상기 버퍼부 내를 전류가 흐르도록 하는 스위칭 소자를 구비한다.
본 발명에 의한 제 1 물리량 분포 검지 반도체 장치의 구동방법은, 복수개의 단위영역 내에 각각 배치되어, 받은 물리량을 검지하기 위한 검지소자와 상기 검지소자에 의해 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부, 및 상기 검지 축적부의 축적소자에 축적된 정보를 검출하여 출력하는 버퍼부를 갖고, 상기 복수개의 상기 단위영역의 일부를 선택하는 선택기능부의 선택출력 전달선이 상기 버퍼부의 전원입력부와 전기적으로 접속되는 물리량 분포 검지 반도체 장치의 구동방법으로서, 판독행 선택은, 선택된 행의 상기 버퍼부에 대한 전원전압이 공급됨으로써 수행된다.
본 발명에 의한 제 2 물리량 분포 검지 반도체 장치의 구동방법은, 복수개의 단위영역 내에 각각 배치되어, 받은 물리량을 검지하기 위한 검지소자와 상기 검지소자에 의해 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부, 및 상기 검지 축적부의 축적소자에 축적된 정보를 검출하여 출력하는 버퍼부를 갖고, 복수개의 상기 단위영역의 일부를 선택하는 제 1 선택기능부의 선택출력 전달선이 상기 버퍼부의 전원입력부와 전기적으로 접속되는 물리량 분포 검지 반도체 장치의 구동방법으로서, 제 n행째의 상기 판독행 선택이 제 (n-1)행째의 상기 리세트 선택과 동시에 수행된다.
본 발명에 의한 제 3 물리량 분포 검지 반도체 장치의 구동방법은, 복수개의 단위영역 내에 각각 배치되어, 받은 물리량을 검지하기 위한 검지소자와 상기 검지소자에 의해 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부, 및 상기 검지 축적부의 축적소자에 축적된 정보를 검출하여 출력하는 버퍼부를 갖고, 열을 선택하는 제 2 선택기능부의 출력부가 상기 버퍼부의 전류제어수단의 입력부와 접속되는 물리량 분포 검지 반도체 장치의 구동방법으로서, 열선택과 선택된 열의 상기 버퍼부의 전류의 제어를 동일한 타이밍으로 행한다.
본 발명에 의한 제 4 물리량 분포 검지 반도체 장치의 구동방법은, 복수개의 단위영역 내에 각각 배치되어, 받은 물리량을 검지하기 위한 검지소자와 상기 검지소자에 의해 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부, 및 상기 검지 축적부의 축적소자에 축적된 정보를 검출하여 출력하는 버퍼부를 갖고, 제 m열의 상기 버퍼부의 전류제어수단의 제 1 입력부에 제 (m-a)열(단, a≥1)의 열선택 기능부의 출력부가 접속되고, 제 2 입력부에 제 (m-b)열(단, b≥1)의 열선택 기능부의 출력부가 접속되는 물리량 분포 검지 반도체 장치의 구동방법으로서, 제 m열 상기 버퍼부의 전류를 제 (m-a)열 선택시 상승시키고, 제 (m-b)열 선택시 하강시킨다.
본 발명에 의한 물리량 분포 검지 반도체 장치의 제조방법은, N개의 행 및 M개의 열에 배열된 복수의 단위영역을 구비하며(N 및 M은 2 이상의 자연수), 상기 복수의 단위영역의 각각은, 물리량을 검지하기 위한 검지소자 및 상기 검지소자로 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부와, 상기 축적소자를 리세트하는 리세트 소자를 포함하고, 상기 장치는, 상기 N개의 행으로부터 하나의 행을 선택하는 행선택 기능부와, 상기 선택된 행에 속하는 검지 축적부 내의 축적소자에 축적된 정보를 검출하여 출력할 수 있는 M열의 버퍼부와, 상기 행선택 기능부의 출력신호를 상기 N개의 행에 전달하기 위한 N개의 선택출력 전달선을 구비하며, 상기 M열의 버퍼부의 전원입력부는, 상기 N개의 선택출력 전달선에 접속되어 있고, 선택된 행의 상기 선택출력 전달선을 통해 전원전압을 받아들일 수 있어, 상기 M열의 각각의 버퍼는, 대응하는 열 내의 단위영역에 할당된 복수의 구동소자와, 상기 복수의 구동소자에 접속된 적어도 하나의 부하소자를 포함하는 소스 폴로어 회로를 갖고 있는, 물리량 분포 검지 반도체 장치의 제조방법으로서, 상기 선택출력 전달선을 형성하는 공정과, 상기 복수의 구동소자를 상기 부하소자에 접속하는 배선을 형성하는 공정을 포함하여, 상기 두 개의 공정이 서로 다른 수준의 배선을 형성한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
( 실시예 )
이하, 본 발명에 의한 물리량 분포 검지 반도체 장치 및 그 구동방법의 실시예를 도면을 참조하여 설명하기로 한다.
( 제 1 실시예 )
도 1은 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 1 실시예를 도시한 것이다. 이 장치는, 단위영역이 2차원적으로 배열된 고체촬상장치이다.
촬상영역(물리량 검지 축적영역)(31) 내에 복수의 화소(단위영역)(32)가 행 및 열 형상으로 배치된다. 도 1에서는, 화소의 제 (n-1)행, 제 n행 및 제 (n+1)행과 제 (m-1)열, 제 m열 및 제 (m+1)열이 도시되어 있다(단 n, m은 정(正)의 정수). 각 화소(32)는, 광전 변환소자 및 축적소자를 겸비한 광전 변환 축적부(33), 게이트부(34)를 갖는 구동 트랜지스터(35) 및 화소 리세트 트랜지스터(60)를 포함한다.
행선택 시프트 레지스터(36)는, 복수의 행으로부터 순차적으로 하나의 행을 선택한다. 행선택 시프트 레지스터(36) 중, 선택할 행에 할당되는 출력부(37)의 전위는 대응하는 선택행 구동부(38) 내에 설치되는 선택행 구동 트랜지스터(40)를 도통시킨다. 이와 같이, 행선택 시프트 레지스터(36)는, 선택행 구동부(38) 내에 설치되는 선택행 구동 트랜지스터(40)의 도통/비도통을 제어한다. 선택행 구동 트랜지스터(40)에는 선택행 구동전압 입력부(39)로부터 제 1 전원전압 (Vdd)이 인가되어 있기 때문에, 선택행 구동 트랜지스터(40)가 도통하면, 선택행 구동 트랜지스터(40)의 출력은, 전원전압 (Vdd)과 실질적으로 같은 값을 나타내게 된다. 선택행 구동 트랜지스터(40)의 출력은, 선택행 전원공급선(41)을 통해 각 화소(32)의 구동 트랜지스터(35)에 공급된다. 바꿔 말하면, 본 실시예에 의하면, 판독의 대상이 되는 선택된 행에만 전원전압이 공급된다. 선택되어 있지 않은 행 에 대해서는, 전원전압은 공급되지 않는다.
각 화소 내의 구동 트랜지스터(35)의 전원입력부는, 그 화소가 속하는 「행」에 할당된 선택행 전원공급선(41)에 접속된다. 또한, 각 화소 내의 구동 트랜지스터(35)의 출력부는, 그 화소가 속하는 「열」에 할당된 수직신호선(43)을 통해, 로드 트랜지스터(44)에 접속된다. 로드 트랜지스터(44)는 제 2 전원전압(Vss)단자(45)와 게이트 입력부(46)에 접속된다. 광전 변환 축적부(33)에 축적된 신호전하에 따라 변화한 광전 변환 축적부(33)의 전위는, 구동 트랜지스터(35)의 게이트부(34)에 전달된다. 구동 트랜지스터(35)와 로드 트랜지스터(44)는, 버퍼로서의 소스 폴로어 회로를 형성하여, 신호전하에 따른 출력전위가 수직신호선(43) 상에 나타나게 된다.
열선택 시프트 레지스터(50)는, 그 출력부(51)의 전압에 의해 선택할 열에 할당된 열선택 구동부(52) 내의 신호 열선택 트랜지스터(53)를 도통시킨다. 그 결과, 선택된 열에 속하는 수직신호선(43) 상의 전위, 즉 소스 폴로어 회로의 출력이 수평신호선(54)에 접속된다. 이 출력은, 임피던스 변환부(출력 버퍼)(55)를 통하여 출력부(56)로 출력된다.
각각의 화소로부터의 신호를 출력한 후에는, 리세트 전압입력부(58)로부터 인가되는 리세트 신호에 따라 선택행 리세트 구동 트랜지스터(59)가 동작하여, 화소 리세트 전압공급선(49)으로 출력을 발생시킨다. 화소 리세트 트랜지스터(60)는 화소 리세트 전압공급선(49)으로 공급된 전압에 따라 도통하여, 광전 변환 축적부(33)에 축적된 신호전하를 리세트한다. 그리고 다시 신호전하의 축적을 개시한다.
이러한 구성에 의하면, 선택행 전원공급선(41)을 통해, 구동 트랜지스터(35) 및 로드 트랜지스터(44)로 이루어지는 소스 폴로어 회로에 전원전력이 공급된다. 이 때문에, 종래예에서와 같은 전원공급선(17)(도 12)이 불필요해지고, 장치의 회로구성이 간단하게 된다.
본 실시예에서는, 선택행 구동전압 입력부(39)에 인가되는 전원전압(Vdd)을 감소시키지 않고 소스 폴로어 회로의 전원으로 하기 위해, 선택행 구동 트랜지스터(40)로서 이른바 매립 트랜지스터를 사용하는 것이 바람직하다. 또한, 그 위에 부트스트랩 회로를 이용해도, 동일한 효과를 얻을 수 있다.
이하, 도 1에 덧붙여 도 2를 참조하면서, 본 실시예의 장치의 동작을 설명한다.
도 2는, 제 n행이 선택되는 기간(61)과 제 (n+1)행이 선택된 기간(62)에서의 각 신호 파형을 도시하고 있다.
행선택 구동전압(63)은, 도 1의 선택행 구동전압 입력부(39)에 인가되는 전원전압(Vdd)이다. 참조번호 「64」는 행선택 구동전압(63)의 전압기준점(0V)을 도시하고 있다. 제 n행이 선택되는 기간(61)에 있어서, 제 n행의 선택행 전원공급선(41)에 주어지는 행 선택전압(65)이 「하이(high)」로 되고, 제 (n+1)행이 선택된 기간(62)에 있어서, 제 (n+1)행의 선택행 전원공급선(41)에 부여되는 행 선택전압(66)이 「하이」로 된다.
이하, 제 n행이 선택되는 경우에 대해서, 장치의 구동에 대해 상술하기로 한다.
우선, 행선택 시프트 레지스터(36)에 의해 제 n행에 할당된 출력부(37)로부터 「행 선택신호」 가 출력된다. 이로써, 제 n행에 할당된 선택행 구동부(38) 내의 선택행 구동 트랜지스터(40)가 도통하여, 선택행 구동전압 입력부(39)와 제 n행의 선택행 전원공급선(41)이 전기적으로 접속된다. 그 결과, 제 n행이 선택되는 기간(61)에 있어서는, 제 n행의 선택행 전원공급선(41)에 부여되는 행 선택전압(65)이 「하이」로 된다. 이 때문에, 각 열에 할당된 버퍼의 전원입력부에 일제히 전원전압(Vdd)이 공급된다. 그 결과, 제 n행의 구동소자(35)와, 이에 대응하는 로드 트랜지스터(44)로 이루어지는 소스 폴로어 회로(버퍼)가 작동하여, 제 n행의 각 광전 변환 축적부(33)에 축적되는 정보가 판독된다. 판독된 정보에 따라, 구동소자(35)와 로드 트랜지스터(44)를 접속하는 수직신호선(43)의 전위가 변화한다. 수직신호선(43)의 전위변화는, 모든 열에 대하여 거의 동시에 생긴다. 이 때, 각 열에 할당된 로드 트랜지스터(44)는, 각 열의 소스 폴로어 회로를 흐르는 전류를 결정하는 정전류원으로서 기능한다.
열선택 시프트 레지스터의 출력부(51)의 전압은, 선택하는 열에 대하여, 순차적으로, 「로우(low)」에서 「하이」로 펄스 형상으로 상승한다. 제 (m-1)열의 열 선택전압(67), 제 m열의 열 선택전압(68) 및 제 (m+1)열의 열 선택전압(69)은, 도 2에 도시한 바와 같이, 각각 열선택 펄스(72, 73, 74)를 갖기 때문에, 대응하는 열의 소스 폴로어 회로(버퍼)의 출력이 출력 버퍼(55)에 전달된다. 이 전달은, 각 열의 신호열 선택 트랜지스터(53)가 순차 도통함으로써 실행된다. 그 결과, 제 (m-1)열, 제 m열 및 제 (m+1)열에 할당된 소스 폴로어 회로(버퍼)의 출력이, 출력 버퍼(55)를 통해 출력전압(70)으로서 출력된다. 참조번호 「75」는, 제 n행 제 (m-1)열의 화소로부터의 출력을 나타낸다.
제 n행에 대하여, 모든 열에서의 출력이 종료한 후, 리세트 전압입력부(58)에 인가되는 리세트 전압(71)은「로우」 에서 「하이」로 펄스 형상으로 상승하여, 리세트 펄스(76)를 형성한다. 이로써, 제 n행에 속하는 모든 화소 리세트 트랜지스터(60)가 도통한다. 제 n행의 화소 리세트 트랜지스터(60)의 전원부분은, 제 n행의 선택행 전원공급선(41)에 접속되어 있기 때문에, 화소 리세트 트랜지스터(60)의 도통에 의해, 광전 변환 축적부(33)의 전위레벨이 전원전압의 레벨로 리세트되게 된다. 이 후, 제 (n+1)행이 선택되어, 같은 동작이 실행된다.
상술한 실시예에서는, 광전 변환 축적부(33)가 광전 변환소자와 그 출력을 축적하기 위한 축적소자를 겸비한 예에 대하여 설명하였지만, 광전 변환소자와 대응하는 광전 변환소자의 출력을 축적하기 위한 축적소자로 광전 변환 축적부(33)를 구성해도 되는 것은 물론이다. 후술하는 실시예에서도 마찬가지라 할 수 있다.
( 제 2 실시예 )
도 3은, 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 2 실시예의 회로를 도시한다. 본 실시예의 구성 중, 제 1 실시예의 구성과 같은 부분에 대해서는 그 설명을 생략하기로 한다.
본 실시예의 장치가 제 1 실시예의 장치와 다른 점은, 각 화소에 있어서, 구동 트랜지스터(35)와 수직신호선(43) 사이의 도통/비도통을 제어하는 선택행 트랜지스터(42)가 배치되는 것이다. 선택행 트랜지스터(42)의 게이트 입력부는 선택행 전원공급선(41)과 접속되어 있기 때문에, 선택된 행에 속하는 트랜지스터(42)만이 도통한다.
본 실시예에 의하면, 하나의 열의 수직신호선(43)과 접속되는 구동 트랜지스터(35)는, 선택된 행에 속하는 화소에만 속하게 되는 것이 넓은 전압범위에서 보증된다. 그 결과, 동작 전압범위를 널리 확보할 수 있다.
본 장치의 구동방법을 도시한 타이밍도는 제 1 실시예와 동일하다.
( 제 3 실시예 )
도 4는, 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 3 실시예의 회로를 도시한다. 본 실시예의 구성 중, 제 2 실시예의 구성과 같은 부분에 대해서는 그 설명을 생략하기로 한다.
본 실시예의 장치가 제 1 실시예의 장치와 다른 점은, 이하와 같다.
우선, 리세트 구동 트랜지스터(59)와 화소 리세트 전압공급선(49)이 없다. 다음으로, 제 n행(n=2, 3, … N) 의 선택행 전원공급선(79)이, 제 (n-1)행의 화소 리세트 트랜지스터(80)의 입력제어부에 접속되는 것이다. 바꿔 말하면, 제 n행(n=2, 3, … N)의 선택행 전원공급선(79)이 제(n-1)행의 화소 리세트 전압공급원을 겸하고 있다. 본 실시예에 의하면, 회로구성은 더욱 간단해진다.
도 5를 참조하면서, 이 물리량 분포 검지 반도체 장치의 동작을 설명하기로 한다.
행선택 구동전압(63)은, 도 4의 선택행 구동전압 입력부(39)에 인가되는 전원전압(Vdd)이다. 참조번호「64」는 행선택 구동전압(63)의 전압기준점(0V)을 나타낸다. 제 n행이 선택되는 기간(61)에 있어서, 제 n행의 선택행 전원공급선(79)에 부여되는 행 선택전압(65)이 「하이」로 되고, 제 (n+1)행이 선택되는 기간(62)에 있어서, (n+l)행의 선택행 전원공급선(41)에 부여되는 행 선택전압(66)이 「하이」로 된다.
행선택 시프트 레지스터(36)에 의해 제 n행에 할당된 출력부(37)로부터「행선택신호」 가 출력된다. 이에 의해, 제 n행에 할당된 선택행 구동부(38) 내의 선택행 구동 트랜지스터(40)가 도통하여, 선택행 구동전압 입력부(39)와 제 n행의 선택행 전원공급선(41)이 전기적으로 접속된다. 그 결과, 제 n행이 선택되는 기간(61)에 있어서는, 제 n행의 선택행 전원공급선(79)에 주어지는 행 선택전압(65)이「하이」로 된다. 이 때문에, 각 열에 할당된 버퍼의 전원입력부에 일제히 전원전압(Vdd)이 공급된다. 또한, 선택된 행에 속하는 각 구동 트랜지스터(35)와, 그에 대응하는 수직신호선(43)의 사이에 설치되는 행선택 트랜지스터(42)가 도통한다. 그 결과, 제 n행의 구동소자(35)와, 이에 대응하는 로드 트랜지스터(44)로 이루어지는 소스 폴로어 회로(버퍼)가 작동하여, 제 n행의 각 광전 변환 축적부(33)에 축적되는 정보가 판독된다. 판독된 정보에 따라, 구동소자(35)와 로드 트랜지스터(44)를 접속하는 수직신호선(43)의 전위가 변화한다. 수직신호선(43)의 전위변화는, 모든 열에 대하여 거의 동시에 생긴다. 이 때, 각 열에 할당된 로드 트랜지스터(44)는, 각 열의 소스 폴로어 회로를 흐르는 전류를 결정하는 정전류원으로서 기능한다.
열선택 시프트 레지스터의 출력부(51)의 전압은, 선택하는 열에 대하여, 순차적으로, 「로우」에서 「하이」로 펄스 형상으로 상승한다. 제 (m-1)열의 열 선택전압(67), 제 m열의 열 선택전압(68) 및 제 (m+1)열의 열 선택전압(69)은, 도 5에 도시한 바와 같이, 각각 열선택 펄스(72, 73, 74)를 가지기 때문에, 대응하는 열의 소스 폴로어 회로(버퍼)의 출력이 출력버퍼(55)로 전달된다. 이 전달은 각 열의 신호열 선택 트랜지스터(53)가 순차 도통함으로써 실행된다. 그 결과, 제 (m-1)열, 제 m열 및 제 (m+1)열에 할당된 소스 폴로어 회로(버퍼)의 출력이, 출력버퍼(55)를 통해 출력전압(70)으로서 출력된다. 참조번호 「75」는, 제 n행 제 (m-1)열의 화소로부터의 출력을 나타낸다.
제 n행에 대하여, 모든 열로부터의 출력이 종료한 후, 제 (n+1)행의 선택이 행해진다. 제 (n+1)행이 선택되면, 제 (n+1)행의 선택행 전원공급선(79)이 제 n행의 화소 리세트 전압공급원을 겸하기 때문에, 제 n행의 화소 리세트 트랜지스터(80)가 도통한다. 그에 따라, 제 (n+1)행의 선택기간(62) 중에 있어서, 제 n행의 리세트 동작이 실행되게 된다.
제 n행의 선택행 전원공급선(79)에 주어지는 행 선택전압(65)은, 제 (n-1)행의 화소 리세트 트랜지스터(80)의 입력부에 부여되는 제 (n-1)행 리세트 클록(81)과 동일한 클록이고, 제 (n+1)행의 선택행 전원공급선(79)에 부여되는 행 선택전압(66)은, 제 n행의 화소 리세트 트랜지스터(80)의 입력부에 주어지는 제 n행 리세트 클록(82)과 동일한 클록이다.
( 제 4 실시예 )
도 6은 본 발명의 제 4 실시예로서의 물리량 분포 검지 반도체 장치의 회로를 도시한다. 본 실시예의 구성 중, 제 3 실시예의 구성과 같은 부분은 그 설명을 생략하기로 한다.
본 실시예의 장치가 제 3 실시예의 장치와 다른 점은, 열선택 구동부(91)에 설정된 열선택 트랜지스터(92)가, 선택된 열의 소스 폴로어 회로의 「전류스위치」의 역할을 겸하는 것이다.
본 발명의 제 1∼3 실시예나 종래예도, 어느 행이 선택되면 그 기간 중은 모든 열의 소스 폴로어 회로(버퍼)의 전류가 흐르는 구성으로 되어 있다. 그러나, 고체촬상장치를 예로 들면, 열의 수는 수백에서 수천이 보통이고, 그 소비전류는 커지게 되는 것이다.
본 실시예에 의하면, 출력용으로 선택된 열의 소스 폴로어 회로의 전류만이 흐르기 때문에, 소비전류를 종래의 수백분의 1부터 수천분의 1의 정도까지 저감시킬 수 있다. 또한, 특히 제 1 및 제 3 실시예에서는, 동일 행의 모든 소스 폴로어 회로의 전류가 선택행 전원공급선(41 또는 79)을 통하여 공급되므로, 선택행 전원공급선(41 또는 79)의 전류용량이 낮으면, 전압강하 때문에 정상적으로 작동되지 않을 우려가 있다. 본 실시예에 의하면, 선택된 열에 할당된 소스 폴로어 회로에만 선택적으로 전류를 흐르게 하므로, 상기한 바와 같은 문제를 해결할 수 있다.
( 제 5 실시예 )
도 7은 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 5 실시예의 회로를 도시한다. 본 실시예의 구성 중, 제 4 실시예의 구성과 같은 부분은 그 설명을 생략하기로 한다.
본 실시예의 장치가 제 4 실시예의 장치와 다른 점은, 각 소스 폴로어 회로의 출력이 열선택 트랜지스터(92)를 통해 수평신호선(93)과 접속되는 것이다. 제 4 실시예에서는, 모든 수직신호선(43)이 항상 서로 접속된 상태에 있다. 이 때문에, 선택되는 열이 바뀔 때, 선택된 열의 소스 폴로어 회로가 다른 모든 열의 수직신호선을 충전해야 한다. 따라서, 빨리 정상(定常)상태로 하기 위해서는, 소스 폴로어 회로의 시정수를 작게 할 필요가 있지만, 그러기 위해서는, 각 화소(32) 중의 구동 트랜지스터의 치수를 크게 할 필요가 있다. 그러나, 장치의 소형화의 관점에서 보면, 구동 트랜지스터를 크게 하는 것에는 한도가 있다.
이에 대하여, 본 실시예에서는, 선택된 열의 소스 폴로어 회로의 출력이 다른 열의 수직신호선에 접속되지 않는다. 이 때문에, 하나의 소스 폴로어 회로에 의해 충전할 용량은, 상술한 실시예의 경우에 비해 수백에서 수천분의 1로 감소할 수 있다. 이것 때문에, 충전시간이 길어지는 문제는 좀처럼 발생하지 않는다. 또한, 본 실시예에 의하면, 각 열마다 할당한 로드 트랜지스터(44)를, 공통의 하나의 로드 트랜지스터로 치환할 수도 있게 된다.
( 제 6 실시예 )
도 8은 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 6 실시예의 회로 구성을 도시한다. 본 실시예의 구성 중, 제 4 실시예의 구성과 같은 부분은 그 설명을 생략하기로 한다.
본 실시예의 장치가 제 4 및 5 실시예의 장치와 다른 곳은 이하와 같다.
즉, (a) 열선택 트랜지스터(92)와는 독립적으로, 전류제어 열선택 트랜지스터(95)를 설치하는 것, (b) 전류제어 열선택 트랜지스터(95)의 게이트를 열선택 시프트 레지스터(50)의 출력부(51)에 공통접속하는 것 및 (c) 열선택 트랜지스터(92)를 통해 수평신호선(93)과 수직신호선을 접속하는 것이다.
이에 따라, 선택된 열의 소스 폴로어 회로에만 전류가 흐른다. 또한 수평신호선(93)에는, 선택된 열에 할당된 수직신호선(43)만 접속되어, 선택된 열의 로드 트랜지스터(44)만 소스 폴로어 회로의 로드 트랜지스터로서 기능한다.
( 제 7 실시예 )
도 9는 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 7 실시예의 회로구성을 도시한다. 본 실시예의 구성 중, 제 6 실시예의 구성과 같은 부분은 그 설명을 생략하기로 한다.
제 4∼제 6 실시예에서는, 신호를 판독하기 위한 열 선택기간과 소스 폴로어 회로에 전류를 흘리기 위한 열 선택기간이 동일하다. 선택된 열의 신호를 출력하는 기간에 비해, 소스 폴로어 회로에 전류가 흐른 다음 출력이 정상상태에 달하기까지의 시정수가 충분히 작은 경우에는, 이것만으로도 문제점이 발생하지 않는다. 그러나, 구동 트랜지스터(35)의 전류 구동능력을 치수 등의 관계에서 충분히 취하지 않는 경우나, 수직방향의 화소수가 많다는 등의 이유로 수직신호선(43)의 용량이 큰 경우에는, 신호 출력기간보다 소스 폴로어 회로에 전류가 흐르는 기간을 길게 해야 한다.
그 때문에, 본 실시예에서는, 소스 폴로어회로에 전류가 흐르는 기간을 신호 출력기간과는 별도로 선택할 수 있게 하고 있다. 보다 상세한 것은, 제 1 입력부(98), 제 2 입력부(99) 및 전류제어선택 전압출력부(100)를 구비한 회로부로서, 제 1 입력부(98)에 소정의 신호를 받은 다음으로부터 제 2 입력부(99)에 소정의 신호를 받아들이기까지의 기간, 소정의 전위를 출력부(100)로 출력하는 전류제어선택 전압발생회로부(97)를 각 열에 할당한다.
제 m열의 소스 폴로어 회로에 대한 전류제어선택 전압발생회로부(97)에 대하여 설명한다. 이 전류제어선택 전압발생회로부(97)의 제 1 입력부(98)는, 제(m-1)열의 열선택 시프트 레지스터의 출력부(51-a)에 접속된다. 전류제어선택 전압발생회로부(97)의 제 2 입력부(99)는, 제 (m+1)열의 열선택 시프트 레지스터의 출력부(51-b)에 접속된다. 전류제어선택 전압출력부(100)는, 제 m열의 전류제어열선택 트랜지스터의 게이트에 접속된다.
열선택 시프트 레지스터에 의해 제 (m-1)열이 선택되면, 전류제어선택 전압발생회로부(97)는, 제 1 입력부(98)를 통해, 제 (m-1)열의 열선택 시프트 레지스터로부터의 출력을 수취하여, 출력부(100)의 전위를 「로우」에서 「하이」로 상승시켜, 그 전위를 유지하는 동작을 개시한다. 이에 따라, 실제로 제 m열이 선택되기 전에, 제 m열의 소스 폴로어 회로 중을 전류가 흐르기 시작하여, 판독동작이 개시된다. 그 후, 열선택 시프트 레지스터에 의해 제 (m+1)열이 선택되면, 전류제어선택 전압발생회로부(97)는, 제 2 입력부(99)를 통해, 제 (m+1)열의 열선택 시프트 레지스터로부터의 출력을 수취하여, 동작을 정지한다. 즉, 출력부(100)의 전위는「하이」에서 「로우」로 저하되고, 제 m열의 소스 폴로어 회로에 의한 판독동작은 종료한다.
( 제 8 실시예 )
도 10은 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 8 실시예의 주요부의 구성을 도시한다. 본 실시예는, 기본적으로는 제 7 실시예와 같은 구성을 갖추고 있지만, 전류제어선택 전압발생회로부의 구성이 다르다. 본 실시예의 구성 중, 제 7 실시예의 구성과 같은 부분은 그 설명을 생략하기로 한다.
도시된 전류제어선택 전압발생회로부(101)는, 도 9의 전류제어선택 전압발생회로부(97)에 대응하는 것으로, 정적 RS 플립플롭회로(static RS flip-flop circuit)나 2 안정소자라는 잘 알려져 있는 구성의 회로이다.
이 회로부(101)는, 제 1 전원입력부(Vdd)(102)와 제 2 전원입력부(Vss)(103)를 구비하는 동시에, 제 1 입력부(104), 제 2 입력부(105) 및 출력부(l06)를 구비한다. 회로부(101)의 내부에는, 6개의 트랜지스터가 도시된 바와 같이 서로 접속된다. 제 1 입력부(104), 제 2 입력부(105) 및 출력부(106)는, 각각 도 9의 제 1 입력부(98), 제 2 입력부(99) 및 전류제어선택 전압출력부(100)에 해당한다.
이 회로부(101)는, 이른바 쌍안정회로라는 것으로, 제 1 입력부(104)에 부여되는 정의 펄스에 의해 출력부(106)가 제 1 전원전압상태가 되며, 제 2 입력부(l05)에 부여되는 정의 펄스에 의해 출력부(l06)는 제 2 전원전압상태가 되도록 동작한다.
다음에, 도 11을 참조하면서 본 실시예의 구동방법에 대해 설명하기로 한다.
도 11에 있어서, 참조번호「110」, 「111」 및 「112」 각각은, 제 (m-1)열, 제 m열 및 제 (m+1)열의 열 선택전압을 나타내고 있고, 각 열선택 시프트 레지스터의 출력부(51)의 전압이다. 그리고, 참조번호 「113」, 「114」 및 「115」는, 각각 제 (m-1)열, 제 m열 및 제 (m+1)열의 선택상태를 나타내는 열선택 펄스이다. 참조부호 「116」,「117」, 「118」은, 각각 제 (m-1)열, 제 m열 및 제 (m+1)열의 전류제어열 선택전압을 나타내고, 각각의 전류제어선택 전압발생회로부(97)의 출력부(100)의 전압이다. 참조번호 「119」, 「120」 및 「121」은, 각각 제 (m-1)열, 제 m열 및 제 (m+1)열의 전류제어 선택상태를 나타내는 전류제어열 선택펄스이다.
제 m열의 전류제어열 선택펄스(120)를 예로 들면, 제 (m-1)열의 열선택 펄스(113)의 상승으로 제 1 전원전압 상태가 되고, 제 (m+1)열의 열선택 펄스(115)의 상승으로 제 2 전원전압 상태가 된다. 즉, 제 m열이 출력하는 열로서 선택되기 이전에, 제 m열의 소스 폴로어 회로에 전류가 흐르기 시작하여, 제 m열의 출력이 종료된 다음 제 m열의 소스 폴로어 회로의 전류는 흐르지 않게 된다.
본 실시예에서는, 제 (m-1)열의 열선택 펄스(113)로 상승하고, 제(m+1)열의 열선택 펄스(115)의 상승으로 하강하는 바와 같은 배선접속이 이루어지고 있지만, 훨씬 이전의 열선택 펄스로 상승하도록 하면, 더욱 빨리 소스 폴로어 회로를 전류가 흐르기 시작하도록 설정할 수 있음은 물론이다. 또한, 하강에 대해서도 필요하면 더욱 느리게 설정하는 것은 마찬가지로 가능하다.
전류제어선택 전압발생회로부의 구체적인 회로로서, 도 10에 이른바 2 안정소자를 예시했지만, 이 회로 구성에 한정되는 것은 아니고, 예를 들면, 이것의 CM0S회로나 기타 논리회로를 이용해도 된다. 또한, 입력부로 인가되는 클록의 상승으로 출력이 상승하거나, 또는 하강하는 회로를 예로서 나타냈지만, 입력의 하강으로 출력이 상승하거나, 또는 하강하는 회로를 채용해도 된다.
제 4∼제 8 실시예에서의 화소부 및 행선택 부분의 구성에 있어서는, 제 3 실시예와 같은 구성을 갖는 형태를 설명하고 있지만, 제 4∼제 8 실시예에서의 화소부 및 행선택 부분의 구성은, 제 1∼제 3 실시예의 어느 구성이라도 좋고, 또한 종래기술의 구성을 채용해도 된다.
도 12도에 도시한 종래예에 있어서의 소자 구성에서는, 저 저항성(대전류 용량)이 필요한 구성요소는 수직신호선(13)과 전원공급선(17)뿐이다. 이들은 설계적으로 제약이 엄격한 화소(2) 중에서는 서로 평행하게 배치할 수 있기 때문에, 동일한 저 저항성의 배선막(예를 들면 금속계층)으로 형성할 수 있다. 그러나, 도 1 및 그 이후에 나타낸 본 발명 실시예에서는 저 저항성(대전류 용량)이 필요한 구성요소는 선택행 전원공급선(41)과 수직신호선(43)이다. 도 1에 도시한 바와 같이, 이들은 서로 평행이 아니라, 오히려 직교하는 관계이다. 이 때문에, 본 발명의 실시예를 실현하기 위해서는, 동일한 배선막으로 형성하는 것은 아니고, 각각이 서로 다른 수준에 있는 배선막으로 형성하는 쪽이 훨씬 용이하다.
또, 여기에 설명한 실시예에서는, 설명의 편의를 위해 광전 변환부와 신호전하축적부를 겸한 광전 변환 축적부를 구비한 경우에 관해서 설명했지만, 광전 변환부와 신호전하 축적부가 개별적으로 형성된 경우도 유효한 것은 물론이다.
또한, 출력을 출력 버퍼를 통한 경우를 예로 들어 설명했지만, 출력 버퍼는 본 발명에 있어서 필수적인 요소가 아닌 것은 분명하다.
또한, 설명의 편의를 위해 실질적으로 고체촬상장치를 예로 들었지만, 예를 들면 X선, 적외선, 온도, 자장, 전장, 압력 등 기타 물리량을 검지하는 검지부를 설치하여, 받은 물리량에 따라 변화한 전위를 구동 트랜지스터의 게이트부에 전달하면, 광 이외의 물리량 분포 검지 반도체 장치 일반에 유효한 것은 물론이다.
또한, 단위영역이 이차원 형상으로 형성된 경우를 예로 들어 설명했지만, 기본적인 개념은 단위영역이 일차원 형상으로 위치된 경우에도 유효한 것은 분명하다.
또한, 행선택 또는 열선택 기능부로서 소위 시프트 레지스터를 이용하여 설명했지만, 이들은 이른바 디코더를 이용해도 동일한 효과를 얻을 수 있는 것은 분명하다.
이상과 같이 본 발명에 의하면, 각 행에 할당된 하나의 배선에, 행선택 기능과 전원전압 공급기능, 또한 리세트 기능까지를 겸비함으로써, 구성이 간단한 물리량 분포 검지 반도체 장치를 실현할 수 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
도 1은 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 1 실시예의 구성을 도시한 도면.
도 2는 도 1에 도시된 장치의 구동방법을 도시한 타이밍도.
도 3은 본 발명에 의한 장치의 제 2 실시예의 구성을 도시한 도면.
도 4는 본 발명에 의한 장치의 제 3 실시예의 구성을 도시한 도면.
도 5는 도 4에 도시된 장치의 구동방법을 도시한 타이밍도.
도 6은 본 발명에 의한 장치의 제 4 실시예의 구성을 도시한 도면.
도 7은 본 발명에 의한 장치의 제 5 실시예의 구성을 도시한 도면.
도 8은 본 발명에 의한 장치의 제 6 실시예의 구성을 도시한 도면.
도 9는 본 발명에 의한 장치의 제 7 실시예의 구성을 도시한 도면.
도 10은 본 발명에 의한 장치의 제 8 실시예의 구성을 도시한 도면.
도 11은 도 9 및 도 10에 도시된 장치의 구동방법을 도시한 타이밍도.
도 12는 종래의 물리량 분포 검지 반도체 장치를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
31 : 촬상영역(물리량 검지 축적영역) 32 : 화소(단위 영역)
33 : 광전 변환 축적부 34 : 게이트부
35 : 구동 트랜지스터 36 : 행선택 시프트 레지스터
37, 51, 56 : 출력부 38 : 선택행 구동부
39 : 선택행 구동전압 입력부 40 : 선택행 구동 트랜지스터
41, 79 : 선택행 전원공급선 43 : 수직신호선
44 : 로드 트랜지스터 45 : 제 2 전원전압 단자
46 : 게이트 입력부 50 : 열선택 시프트 레지스터
52, 91 : 열선택 구동부 53, 92 : 열선택 트랜지스터
54 : 수평신호선 55 : 임피던스 변환부
58 : 리세트 전압입력부 59 : 리세트 구동 트랜지스터
60, 80 : 화소 리세트 트랜지스터 93 : 수평신호선
95 : 전류제어 열선택 트랜지스터
97 : 전류제어선택 전압발생회로부 98 : 제 1 입력부
99 : 제 2 입력부

Claims (24)

  1. 받은 물리량을 검지하기 위한 검지소자 및 상기 검지소자에서 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 복수의 검지 축적부와,
    상기 복수의 검지 축적부에서 적어도 하나를 선택하는 선택기능부와,
    상기 선택된 적어도 하나의 검지 축적부에 축적된 정보를 검출하여 출력할 수 있는 복수의 버퍼부를 구비한 물리량 분포 검지 반도체 장치로서,
    상기 선택기능부의 출력을 전달하기 위한 적어도 하나의 선택출력 전달선을 더 구비하고,
    상기 버퍼부의 전원입력부는 상기 선택출력 전달선에 접속되어 있으며,
    상기 버퍼부는, 상기 선택출력 전달선을 통해 입력되는 상기 선택기능부의 상기 출력을 전원전압으로 하여 동작하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  2. 제 1항에 있어서,
    상기 선택기능부는,
    복수의 검지 축적부로부터 적어도 하나를 선택하기 위한 선택신호를 출력하는 선택 기본부와,
    상기 선택신호에 응답하여, 상기 복수의 검지 축적부로부터 선택된 상기 적어도 하나에 접속된 상기 선택출력 전달선에 대하여 전원전압을 공급할 수 있는 선택구동부를 구비하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  3. 제 2항에 있어서,
    상기 선택 기본부의 출력부가 상기 선택 구동부의 입력부와 접속되어 있고,
    상기 선택 구동부는 매립형 트랜지스터를 갖고, 상기 매립형 트랜지스터의 제어입력부가 상기 선택 구동부의 상기 입력부와 접속되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  4. 제 2항에 있어서,
    상기 선택 구동부는, 상기 전원전압을 출력하는 제 1 출력부와, 리세트 신호를 출력하는 제 2 출력부를 갖고,
    상기 제 1 출력부는 상기 선택출력 전달선에 접속되며,
    상기 제 2 출력부는 리세트 신호 전달선에 접속되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  5. 제 4항에 있어서,
    상기 선택 구동부는, 적어도 두 개의 트랜지스터를 구비하고,
    상기 적어도 두 개의 트랜지스터는, 상기 선택 기본부의 출력부에 공통접속되어, 상기 선택 기본부가 상기 선택신호를 출력하는 경우에 도통상태로 되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  6. 제 4항에 있어서,
    상기 복수의 검지 축적소자의 각각에 할당되어, 대응하는 상기 축적소자를 리세트하는 리세트 소자를 구비하고,
    상기 리세트 소자의 전원입력부가 상기 선택출력 전달선에 접속되어,
    상기 리세트 소자의 제어입력부에 상기 리세트 신호 전달선이 접속되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  7. N개의 행 및 M개의 열로 배열된 복수의 단위영역을 구비한 물리량 분포 검지 반도체 장치로서(N 및 M은 2 이상의 자연수),
    상기 복수의 단위영역의 각각은, 물리량을 검지하기 위한 검지소자 및 상기 검지소자로 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부와, 상기 축적소자를 리세트 하는 리세트 소자를 포함하고,
    상기 장치는,
    상기 N개의 행으로부터 하나의 행을 선택하는 행선택 기능부와,
    상기 선택된 행에 속하는 검지 축적부 내의 축적소자에 축적된 정보를 검출하여 출력할 수 있는 M열의 버퍼부와,
    상기 행선택 기능부의 출력신호를 상기 N개의 행에 전달하기 위한 N개의 선택출력 전달선을 구비하고,
    상기 M열의 버퍼부의 전원입력부는, 상기 N개의 선택출력 전달선에 접속되어, 선택된 행의 상기 선택출력 전달선을 통해 전원전압을 받아들일 수 있는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  8. 제 7항에 있어서,
    제 n행(n=2, 3, … N)의 선택출력 전달선은, 제 (n-1)행의 리세트 소자의 입력부에 접속되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  9. 제 7항에 있어서,
    상기 M열의 버퍼의 각각은, 대응하는 열 내의 단위영역에 할당된 복수의 구동소자와, 상기 복수의 구동소자에 접속된 적어도 하나의 부하소자를 포함하는 소스 폴로어 회로를 갖는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  10. 제 7항에 있어서,
    상기 복수의 단위영역의 각각은, 상기 검지 축적부와 이에 대응하는 버퍼부 사이의 전기적 접속/비접속을 제어하는 접속제어 소자를 갖고,
    어느 행에 속하는 상기 접속제어 소자의 제어입력부는, 그 행의 상기 선택출력 전달선에 접속되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  11. 검지 축적영역 내의 복수의 단위영역의 각각에 배치되고, 받은 물리량을 검지하는 검지소자 및 검지된 물리량의 정보를 축적하는 축적소자를 갖는 검지 축적부와,
    상기 검지 축적부에 할당되어, 상기 대응하는 검지 축적부의 축적소자에 축적된 정보를 검출하여 출력하는 복수의 버퍼부와,
    상기 검지 축적부를 선택하기 위한 선택기능부를 구비하고,
    상기 복수의 버퍼부는 상기 버퍼부 내를 흐르는 전류를 제어하는 전류제어소자를 포함하고, 상기 전류제어수단의 제어입력부는 상기 선택기능부의 출력부에 접속되어, 상기 선택기능부에 의해 선택된 검지 축적부에 할당된 버퍼부만 동작하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  12. N개의 행 및 M개의 열로 배열된 복수의 단위영역을 구비한 물리량 분포 검지 반도체 장치로서(N은 1 이상의 자연수, M은 2 이상의 자연수),
    상기 복수의 단위영역의 각각은, 물리량을 검지하기 위한 검지소자 및 상기 검지소자로 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부와, 상기 축적소자를 리세트하는 리세트 소자를 포함하고,
    상기 장치는,
    상기 M개의 열에서 하나의 열을 선택하는 열선택 기능부와,
    상기 선택된 열에 속하는 검지 축적부 내의 축적소자에 축적된 정보를 검출하여 출력할 수 있는 M열의 버퍼부를 구비하며,
    상기 열 선택기능의 출력부는, 상기 버퍼부의 전류제어소자의 입력부에 접속되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  13. 제 12항에 있어서,
    상기 버퍼부의 출력부에서 출력된 신호를 소자 외부로 출력하기 위한 소자출력부와,
    상기 소자출력부에 직접 또는 임피던스 변환부를 통해 접속된 출력신호 전달선과,
    상기 버퍼부의 출력부와 상기 출력신호 전달선 사이의 전기적 접속/비접속을 제어하는 접속제어 소자를 구비하고,
    상기 열선택 기능부의 출력부는, 상기 접속제어 소자의 제어입력부에 접속되는 것을 특징으로 하는 물리량 검지 분포 반도체 장치.
  14. 제 13항에 있어서,
    상기 접속제어 소자는, 상기 전류제어 소자의 상기 입력부와 상기 버퍼의 상기 출력부 사이에 배치되어, 상기 전류제어 소자와 상기 버퍼 사이의 전기적 도통/비도통을 하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  15. N개의 행 및 M개의 열로 배열된 복수의 단위영역을 구비한 물리량 분포 검지 반도체 장치에 있어서(N은 1 이상의 자연수, M은 2 이상의 자연수), 상기 복수의 단위영역의 각각은, 물리량을 검지하기 위한 검지소자 및 상기 검지소자로 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부와,
    상기 축적소자를 리세트하는 리세트 소자를 포함하고,
    상기 장치는,
    상기 M개의 열에서 하나의 열을 선택하는 열선택 기능부와,
    상기 선택된 열에 속하는 검지 축적부 내의 축적소자에 축적된 정보를 검출하여 출력할 수 있는 M열의 버퍼부와,
    상기 버퍼부의 출력부에서 출력된 신호를 소자 외부로 출력하기 위한 소자 출력부와,
    상기 소자 출력부에 직접 또는 임피던스 변환부를 통해 접속된 출력신호 전달선과,
    상기 열선택 기능부에 의해 선택된 열의 상기 버퍼부 내를 전류가 흐르도록 하는 스위칭 소자를 구비하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  16. 제 15항에 있어서,
    상기 스위칭 소자는, 상기 출력신호 전달선과 상기 버퍼의 출력부 사이의 전기적 도통/비도통을 제어하고, 선택되지 않은 열의 버퍼의 출력부와 상기 출력신호 전달선 사이를 전기적 비도통으로 하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  17. 제 15항 또는 제 16항에 있어서,
    상기 M열의 버퍼부의 각각은,
    제 1 입력부와 제 2 입력부를 갖고, 상기 제 1 입력부가 소정의 신호를 받아들인 후, 상기 제 2 입력부가 소정을 신호를 받아들일 때까지의 동안, 상기 버퍼를 동작시키는 전류제어 회로를 구비하고,
    제 m열의 상기 버퍼부의 전류제어 회로의 제 1 입력부에는 제 (m-a)열(단, a≥1)의 상기 열선택 기능부의 출력부가 접속되고, 제 m열의 상기 버퍼부의 전류제어 회로의 상기 제 2 입력부에는 제 (m-b)열(단, b≥1)의 열선택 기능부의 출력부가 접속되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  18. 제 17항에 있어서,
    상기 전류제어 회로는 2 안정회로로 구성되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  19. 제 9항에 있어서,
    상기 구동소자 및 상기 부하소자를 접속하는 배선과, 상기 선택출력 전달선이 다른 수준의 배선층으로부터 형성되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  20. 복수개의 단위영역 내에 각각 배치되어, 받은 물리량을 검지하기 위한 검지소자와 상기 검지소자에 의해 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부, 및 상기 검지 축적부의 축적소자에 축적된 정보를 검출하여 출력하는 버퍼부를 갖고, 상기 복수개의 상기 단위영역의 일부를 선택하는 선택기능부의 선택출력 전달선이 상기 버퍼부의 전원입력부와 전기적으로 접속되는 물리량 분포 검지 반도체 장치의 구동방법으로서,
    판독행 선택은, 선택할 행의 상기 버퍼부에 대한 전원전압이 공급됨으로써 수행되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  21. 복수개의 단위영역 내에 각각 배치되어, 받은 물리량을 검지하기 위한 검지소자와 상기 검지소자에 의해 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부, 및 상기 검지 축적부의 축적소자에 축적된 정보를 검출하여 출력하는 버퍼부를 갖고, 복수개의 상기 단위영역의 일부를 선택하는 제 1 선택기능부의 선택출력 전달선이 상기 버퍼부의 전원입력부와 전기적으로 접속되는 물리량 분포 검지 반도체 장치의 구동방법으로서,
    제 n행째의 상기 판독행 선택과, 제 (n-1)행째의 상기 리세트 선택을 동시에 수행하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  22. 복수개의 단위영역 내에 각각 배치되어, 받은 물리량을 검지하기 위한 검지소자와 상기 검지소자에 의해 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부, 및 상기 검지 축적부의 축적소자에 축적된 정보를 검출하여 출력하는 버퍼부를 갖고, 열을 선택하는 제 2 선택기능부의 출력부가 상기 버퍼부의 전류제어수단의 입력부와 접속되는 물리량 분포 검지 반도체 장치의 구동방법으로서,
    열선택과, 선택된 열의 상기 버퍼부의 전류의 제어를 동일한 타이밍으로 행하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  23. 복수개의 단위영역 내에 각각 배치되어, 받은 물리량을 검지하기 위한 검지소자와 상기 검지소자에 의해 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부, 및 상기 검지 축적부의 축적소자에 축적된 정보를 검출하여 출력하는 버퍼부를 갖고, 제 m열의 상기 버퍼부의 전류제어수단의 제 1 입력부에 제 (m-a)열(단, a≥1)의 열선택 기능부의 출력부가 접속되고, 제 2 입력부에 제 (m-b)열(단, b≥1)의 열선택 기능부의 출력부가 접속되는 물리량 분포 검지 반도체 장치의 구동방법으로서,
    제 m열 상기 버퍼부의 전류를 제 (m-a)열 선택시 상승시키고, 제 (m-b)열 선택시 하강시키는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  24. N개의 행 및 M개의 열에 배열된 복수의 단위영역을 구비하며(N 및 M은 2 이상의 자연수), 상기 복수의 단위영역의 각각은, 물리량을 검지하기 위한 검지소자 및 상기 검지소자로 검지된 물리량의 정보를 축적하기 위한 축적소자를 갖는 검지 축적부와, 상기 축적소자를 리세트하는 리세트 소자를 포함하고,
    상기 N개의 행으로부터 하나의 행을 선택하는 행선택 기능부와,
    상기 선택된 행에 속하는 검지 축적부 내의 축적소자에 축적된 정보를 검출하여 출력할 수 있는 M열의 버퍼부와,
    상기 행선택 기능부의 출력신호를 상기 N개의 행에 전달하기 위한 N개의 선택출력 전달선을 구비하며,
    상기 M열의 버퍼부의 전원입력부는, 상기 N개의 선택출력 전달선에 접속되어 있어, 선택된 행의 상기 선택출력 전달선을 통해 전원전압을 받아들일 수 있고,
    상기 M열의 각각의 버퍼는, 대응하는 열 내의 단위영역에 할당된 복수의 구동소자와, 상기 복수의 구동소자에 접속된 적어도 하나의 부하소자를 포함하는 소스 폴로어 회로를 갖고 있는, 물리량 분포 검지 반도체 장치의 제조방법에 있어서,
    상기 선택출력 전달선을 형성하는 공정과,
    상기 복수의 구동소자를 상기 부하소자에 접속하는 배선을 형성하는 공정을 포함하고, 상기 두 개의 공정이 서로 다른 수준의 배선을 형성하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 제조방법.
KR1019980008610A 1997-03-14 1998-03-14 물리량 분포 검지 반도체 장치 및 그 구동방법과 제조방법 KR100551389B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-060332 1997-03-14
JP???9-060332 1997-03-14
JP9060332A JPH10257392A (ja) 1997-03-14 1997-03-14 物理量分布検知半導体装置およびその駆動方法ならびにその製造方法

Publications (2)

Publication Number Publication Date
KR19980080259A KR19980080259A (ko) 1998-11-25
KR100551389B1 true KR100551389B1 (ko) 2006-05-25

Family

ID=13139117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980008610A KR100551389B1 (ko) 1997-03-14 1998-03-14 물리량 분포 검지 반도체 장치 및 그 구동방법과 제조방법

Country Status (5)

Country Link
US (3) US6512543B1 (ko)
EP (1) EP0865197A3 (ko)
JP (1) JPH10257392A (ko)
KR (1) KR100551389B1 (ko)
TW (1) TW395126B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903771B2 (en) * 2000-03-02 2005-06-07 Canon Kabushiki Kaisha Image pickup apparatus
JPH11103418A (ja) * 1997-09-29 1999-04-13 Canon Inc 光電変換装置
US6801256B1 (en) * 1998-06-02 2004-10-05 Kabushiki Kaisha Toshiba High-speed solid-state imaging device capable of suppressing image noise
JP4200545B2 (ja) * 1998-06-08 2008-12-24 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
JP3512152B2 (ja) * 1998-10-14 2004-03-29 松下電器産業株式会社 増幅型固体撮像装置およびその駆動方法
JP3578648B2 (ja) * 1998-11-16 2004-10-20 松下電器産業株式会社 増幅型固体撮像装置およびその駆動方法
US6218656B1 (en) * 1998-12-30 2001-04-17 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal row select
JP4300635B2 (ja) * 1999-07-22 2009-07-22 コニカミノルタホールディングス株式会社 固体撮像装置
US7116366B1 (en) * 1999-08-31 2006-10-03 Micron Technology, Inc. CMOS aps pixel sensor dynamic range increase
KR20010112377A (ko) * 2000-02-04 2001-12-20 롤페스 요하네스 게라투스 알베르투스 센서 소자 및 이를 포함하는 이미지 센서
JP2001298663A (ja) * 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
FR2810489B1 (fr) 2000-06-16 2003-05-02 Suisse Electronique Microtech Capteur photosensible matriciel
US7180544B2 (en) 2001-03-05 2007-02-20 Matsushita Electric Industrial Co., Ltd. Solid state image sensor
US7187410B2 (en) 2001-03-05 2007-03-06 Matsushita Electric Industrial Co., Ltd. Solid state image sensor
EP1267567A1 (en) * 2001-06-14 2002-12-18 CSEM Centre Suisse d'Electronique et de Microtechnique High speed optoelectronic active-pixel sensor and method for detecting electromagnetic radiation
DE10151021A1 (de) * 2001-10-16 2003-04-30 Infineon Technologies Ag Sensor-Anordnung
US7034309B2 (en) * 2001-11-13 2006-04-25 Canon Kabushiki Kaisha Radiation detecting apparatus and method of driving the same
JP4355148B2 (ja) 2003-02-28 2009-10-28 パナソニック株式会社 固体撮像装置の駆動方法
JP4387684B2 (ja) * 2003-04-04 2009-12-16 パナソニック株式会社 固体撮像装置、その駆動方法及びカメラ
JP4120453B2 (ja) 2003-04-18 2008-07-16 ソニー株式会社 固体撮像装置とその駆動制御方法
JP4307138B2 (ja) * 2003-04-22 2009-08-05 キヤノン株式会社 光電変換装置、及び光電変換装置の制御方法
US7369168B2 (en) * 2003-07-29 2008-05-06 Micron Technology, Inc. Circuit for an active pixel sensor
US7825982B2 (en) 2004-06-17 2010-11-02 Aptina Imaging Corporation Operation stabilized pixel bias circuit
US7282719B2 (en) * 2004-09-30 2007-10-16 Canon Kabushiki Kaisha Image pickup apparatus and radiation image pickup apparatus
JP4687155B2 (ja) * 2005-03-09 2011-05-25 ソニー株式会社 固体撮像装置およびその駆動方法
JP2006343229A (ja) * 2005-06-09 2006-12-21 Mitsubishi Electric Corp イメージセンサ
US8164663B2 (en) * 2005-06-17 2012-04-24 California Institute Of Technology Analog bus driver and multiplexer
US7728896B2 (en) * 2005-07-12 2010-06-01 Micron Technology, Inc. Dual conversion gain gate and capacitor and HDR combination
JP4946486B2 (ja) * 2006-10-02 2012-06-06 セイコーエプソン株式会社 検出装置の駆動方法、検出装置、電気光学装置および電子機器
JP4101281B1 (ja) * 2007-03-15 2008-06-18 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP4882825B2 (ja) * 2007-03-28 2012-02-22 セイコーエプソン株式会社 検出装置、その駆動方法、および電子機器
US8130300B2 (en) * 2007-12-20 2012-03-06 Aptina Imaging Corporation Imager method and apparatus having combined select signals
JP4500862B2 (ja) * 2008-04-11 2010-07-14 キヤノン株式会社 固体撮像装置の駆動方法
KR101022118B1 (ko) * 2009-09-02 2011-03-17 삼성모바일디스플레이주식회사 광 감지회로 및 그 구동방법과 이를 구비한 터치 스크린 패널
CN102725637B (zh) 2010-01-25 2015-02-25 松下健康医疗控股株式会社 在自组装单层上固定a蛋白的方法
JP5267503B2 (ja) * 2010-05-17 2013-08-21 ソニー株式会社 固体撮像装置
CN102918064B (zh) 2010-08-30 2015-03-11 松下健康医疗控股株式会社 在自组装单层上固定链霉亲和素的方法
WO2012053138A1 (ja) 2010-10-19 2012-04-26 パナソニック株式会社 グルコースオキシダーゼを自己組織化膜上に固定する方法
CZ2014391A3 (cs) * 2014-06-06 2016-01-20 Vesys Electronics S.R.O. Multifunkční smart kabel pro detekci fyzikálních veličin nebo jejich změn
CN115190255A (zh) * 2021-04-06 2022-10-14 群创光电股份有限公司 感测装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122881A (en) * 1988-08-10 1992-06-16 Hitachi, Ltd. Solid-state imaging device with an amplifying FET in each pixel and an output capacitor in each row

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310433B2 (ko) * 1975-03-10 1978-04-13
JPS55112081A (en) 1979-02-21 1980-08-29 Hitachi Ltd Solid state pickup device
JPS5870687A (ja) * 1981-10-22 1983-04-27 Matsushita Electric Ind Co Ltd 固体撮像素子の駆動方法
JPS58120379A (ja) * 1982-01-11 1983-07-18 Olympus Optical Co Ltd 固体撮像装置
US5771070A (en) 1985-11-15 1998-06-23 Canon Kabushiki Kaisha Solid state image pickup apparatus removing noise from the photoelectric converted signal
US4819070A (en) * 1987-04-10 1989-04-04 Texas Instruments Incorporated Image sensor array
US4959723A (en) * 1987-11-06 1990-09-25 Canon Kabushiki Kaisha Solid state image pickup apparatus having multi-phase scanning pulse to read out accumulated signal
US5144447A (en) * 1988-03-31 1992-09-01 Hitachi, Ltd. Solid-state image array with simultaneously activated line drivers
US5153420A (en) 1990-11-28 1992-10-06 Xerox Corporation Timing independent pixel-scale light sensing apparatus
JP2913876B2 (ja) * 1991-03-08 1999-06-28 ソニー株式会社 固体撮像装置
JP3018546B2 (ja) * 1991-03-18 2000-03-13 ソニー株式会社 固体撮像装置
JP2833729B2 (ja) * 1992-06-30 1998-12-09 キヤノン株式会社 固体撮像装置
JPH07255013A (ja) * 1994-01-31 1995-10-03 Sony Corp 固体撮像装置
US5541402A (en) * 1994-10-17 1996-07-30 At&T Corp. Imaging active pixel device having a non-destructive read-out gate
US5933188A (en) * 1994-10-19 1999-08-03 Canon Kabushiki Kaisha Photoelectric conversion apparatus and method with reset
JP3845449B2 (ja) * 1995-08-11 2006-11-15 株式会社東芝 Ｍｏｓ型固体撮像装置
JP3838665B2 (ja) * 1995-08-11 2006-10-25 株式会社 東芝 Ｍｏｓ型固体撮像装置
JPH09247546A (ja) 1996-03-11 1997-09-19 Toshiba Corp 固体撮像装置とその駆動方法
JP3695827B2 (ja) 1996-03-13 2005-09-14 株式会社東芝 固体撮像装置
US6469740B1 (en) * 1997-02-04 2002-10-22 Matsushita Electric Industrial Co., Ltd. Physical quantity distribution sensor and method for driving the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122881A (en) * 1988-08-10 1992-06-16 Hitachi, Ltd. Solid-state imaging device with an amplifying FET in each pixel and an output capacitor in each row

Also Published As

Publication number Publication date
EP0865197A2 (en) 1998-09-16
US20030179304A1 (en) 2003-09-25
EP0865197A3 (en) 2001-05-02
TW395126B (en) 2000-06-21
US6512543B1 (en) 2003-01-28
US7397508B2 (en) 2008-07-08
US20030103154A1 (en) 2003-06-05
KR19980080259A (ko) 1998-11-25
JPH10257392A (ja) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100551389B1 (ko) 물리량 분포 검지 반도체 장치 및 그 구동방법과 제조방법
US6552319B2 (en) Device for imaging radiation
JP2768686B2 (ja) トランジスタ・イメージ・センサ・アレイとこれを用いて像を検出する方法並びに電圧信号を感知する装置および方法
US7362366B2 (en) High-speed solid-state imaging device capable of suppressing image noise
US7532243B2 (en) Amplifying solid-state imaging device, and method for driving the same
US9165960B2 (en) Pixel circuit, active sensing array, sensing device and driving method thereof
JP3871439B2 (ja) 固体撮像装置およびその駆動方法
US6252217B1 (en) Device for imaging radiation
JPH012354A (ja) トランジスタ・イメージ・センサ・アレイとこれを用いて像を検出する方法並びに電圧信号を感知する方法および装置
GB2332586A (en) Imager with pre-charge circuit for reducing current spikes
KR940006394A (ko) 고체촬상장치
KR20050118674A (ko) 고체촬상장치 및 촬상방법
JP3997739B2 (ja) 固体撮像装置
US7872674B2 (en) Solid-state imaging device and method of operating solid-state imaging device
US6700611B1 (en) Amplifying solid-state imaging device, and method for driving the same
US6518559B2 (en) Semiconductor image pickup device
CN112906444B (zh) 有源像素传感器阵列、显示面板、电子设备
JP6983188B2 (ja) 固体撮像素子
US7379108B2 (en) Image sensor, driving method and camera
JP2005304084A (ja) 固体撮像装置およびその駆動方法
US6677997B1 (en) Amplifying solid-state imaging device, and method for driving the same
CN114222078A (zh) 具有多组驱动器模块的矩阵阵列检测器和实现检测器的方法
JPH09200622A (ja) 固体撮像装置
JP2004088239A (ja) 固体撮像素子
JPS6297477A (ja) 固体撮像素子

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee