KR100548002B1 - 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출방법 - Google Patents

와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출방법 Download PDF

Info

Publication number
KR100548002B1
KR100548002B1 KR1020040022490A KR20040022490A KR100548002B1 KR 100548002 B1 KR100548002 B1 KR 100548002B1 KR 1020040022490 A KR1020040022490 A KR 1020040022490A KR 20040022490 A KR20040022490 A KR 20040022490A KR 100548002 B1 KR100548002 B1 KR 100548002B1
Authority
KR
South Korea
Prior art keywords
wire bonding
resistance value
wire
monitoring system
detection method
Prior art date
Application number
KR1020040022490A
Other languages
English (en)
Other versions
KR20050097248A (ko
Inventor
정용복
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020040022490A priority Critical patent/KR100548002B1/ko
Publication of KR20050097248A publication Critical patent/KR20050097248A/ko
Application granted granted Critical
Publication of KR100548002B1 publication Critical patent/KR100548002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명인 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출 방법은, (a) 자재의 최종 저항값을 읽어오는 단계;와 (b) 상기 단계(a)에서 읽어온 최종 저항값을 기준 저항값과 비교하는 단계;와 (c) 상기 단계(b)에서 비교한 결과, 읽어온 최종 저항값이 기준 저항값보다 높다면 자재가 오염된 것으로 판단하는 단계를 포함하며, 상기 단계(b)의 기준 저항값은 와이어 본딩 모니터링 시스템에 미리 티칭된 저항과 오프셋값의 합인 것이 바람직하다. 또한, 본 발명인 자재 오염 검출 방법은 상기 단계(c)에서 오염된 것으로 판단된 자재를 리젝트 하는 단계를 추가로 포함할 수 있으며, 상기 단계(a)는 자재에 논-스틱(non-stick) 에러가 발생할 경우 수행되는 것이 바람직하다.

Description

와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출방법{Method for detecting component pollution using wire bonding monitering system}
도 1은 종래의 와이어 본딩 모니터링 시스템을 구비한 와이어 본딩장치의구성도이고,
도 2는 종래의 본딩 공정에서 나타나는 결함의 유형에 대한 확대 사진이고,
도 3은 본 발명의 실시예에 따른 와이어 본딩 모니터링 시스템을 이용한 자재오염 검출방법을 구현하는 와이어 본딩장치의 구성도이고,
도 4는 도 3에 도시된 와이어 본딩장치를 이용한 본 발명의 일실시예에 따른 자재오염 검출방법의 각 단계를 나타내는 순서도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 캐필러리 112 : 와이어 클램프
114 : 스풀 116 : 와이어
118 : 패드 120 : 히터 블럭
122 : 신호선 124 : 신호선
126 : 와이어 본딩 모니터링 시스템
S10 : 논-스틱 에러를 감지하는 단계
S12 : 에러 위치로 XY 테이블을 이동하는 단계
S14 : 자재의 최종 저항값을 읽어오는 단계
S16 : 저항값을 비교하는 단계
S18 : 오염되었다고 판단하는 단계
S20 : 해당 자재를 리젝트 하는 단계
S22 : 오염되지 않았다고 판단하는 단계
본 발명은 와이어 본딩 공정에서 패드나 리드프레임과 같은 자재의 오염을 탐지하는 방법에 관한 것으로서, 더 상세하게는 와이어 본딩 모니터링 시스템을 이용하여 자재 오염 여부를 검출하는 자재 오염 검출 방법에 관한 것이다.
반도체 조립 공정중에서 와이어 본딩 공정은 골드 와이어를 이용하여 칩상의 패드와 리드 프레임상의 리드를 전기적으로 연결해주는 공정이다. 이러한 와이어 본딩 공정에서 가장 중요한 것은 반도체 소자와 리드를 정상적으로 연결하는 것이다. 그러나 상기한 와이어 본딩 공정은 와이어의 연결에 있어서 본딩패드부분에 이물질과 같은 찌꺼기가 남아 있을 경우 등 와이어 본딩의 조건이 좋지 않을 경우 융착이 되지 않는 문제가 발생한다. 따라서, 와이어 본딩의 접합 상태를 확인할 수 있는 신뢰성 검사가 필요하다.
와이어 본딩된 상태는 육안으로 관찰하기조차 어려운 반도체 다이와 리드 프레임을 연결하여 이루어지기 때문에 와이어 본딩된 상태를 검사하는 것은 쉽지 않 은 것이다. 더욱이 반도체 제품의 특성이 고집적화, 고밀도화되어 가면서 입출력 핀수가 증가되는 추세이며, 와이어 본딩 기술도 높은 수준의 미세접합 기술로 발전하고 있기 때문에 신뢰성 검사는 더욱더 어려워지고 있다.
이러한 문제점을 해결하기 위하여 본딩된 와이어의 접합상태를 검사하기 위한 수단을 와이어 본딩 장치에 구비하는 방안들이 개발되었다. 그 방안의 하나가 와이어의 결선 여부를 검사하는 와이어 본딩 모니터링 시스템(wire bonding monitering system : WBMS)을 와이어 본딩 장치에 추가적으로 설치하여 와이어의 접합 상태를 검사할 수 있도록 하는 것이다.
도 1은 종래 기술에 따른 와이어 결선 여부를 검사하기 위한 와이어 본딩 모니터링 시스템을 구비한 와이어 본딩 장치의 구성도이다.
도 1을 참조하면, 와이어 본딩 장치는, 스풀(14), 히터 블럭(20)위에 놓인 반도체 칩의 본딩 패드(18)상에서 와이어(16)를 가이드하는 캐필러리(10), 상기 캐필러리(10)와 스풀(14) 사이에는 와이어(16)를 고정시키는 와이어 클램프(12)를 구비한다. 여기서, 와이어 클램프(12)와 스풀(14)은 각각 신호선(22)과 신호선(24)에 의해 와이어 본딩 모니터링 시스템(26)에 전기적으로 연결된다.
와이어 본딩 모니터링 시스템(26)은 와이어의 결선 여부를 감지하기 위하여 스풀(14)과 와이어 클램프(12)를 병렬적으로 연결한다. 이때 와이어 본딩 모니터링 시스템으로부터 예를 들면 +5V에 해당하는 검출전압 또는 검출전류인 정전류가 신호선을 따라 흘러서 와이어에도 흐르게 된다. 여기서, 와이어 본딩 모니터링 시스템(26)은 피드백되는 전류 또는 전압이 기준치보다 높으면 와이어가 패드에 연결 되어 있다고 판단하고 기준치보다 낮으면 와이어가 끊어졌다고 판단하게 된다.
그러나, 상기와 같은 종래의 와이어 본딩 장치의 경우, 피드백되는 전류나 전압을 통해 와이어의 결선여부만을 판단할 뿐이므로 와이어가 얼마나 신뢰할 수 있는 수준으로 잘 연결되었는지 여부 및 연결되지 않았다면 왜 연결되지 않았는지 여부는 알 수가 없는 문제점이 있었다.
보다 구체적으로는, 종래의 와이어 본딩 모니터링 시스템의 경우는 단지 검출 전류의 변화를 이용하여 와이어의 결선 여부만을 판단할 수 밖에 없으므로, 도 2에 도시된 바와 같은, 와이어 본딩 공정 이전에 칩 결함 여부를 체크할 때 발생하는 프로브 마크(probe mark), 다이에 어태치할 때 발생하는 오일 더스트(oil dust) 및 에폭시 더스트(epoxy dust)가 발생하는 경우에 이를 사전에 검출할 수 없어서 조립 공정상의 품질 결함을 미리 차단할 수 없는 문제점이 있었다.
본 발명은 상기와 같은 문제점 등을 포함하여 여러 문제점을 해결하기 위한 것으로서, 와이어 본딩 과정에서 발생하는 칩의 오염 여부등을 와이어 본딩 모니터링 시스템을 이용하여 미리 검출하여 이후 발생할 수 있는 품질결함을 사전에 차단할 수 있는 자재 오염 검출 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 와이어의 단락 여부를 검사하는 기존의 와이어 본딩 모니터링 시스템을 사용하여 자재의 오염여부도 검출할 수 있는 자재 오염 검출 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출 방법은, (a) 자재의 최종 저항값을 읽어오는 단계;와 (b) 상기 단계(a)에서 읽어온 최종 저항값을 기준 저항값과 비교하는 단계;와 (c) 상기 단계(b)에서 비교한 결과, 읽어온 최종 저항값이 기준 저항값보다 높다면 자재가 오염된 것으로 판단하는 단계를 포함한다.
여기서, 상기 단계(b)의 기준 저항값은 와이어 본딩 모니터링 시스템에 티칭(teaching)된 저항과 오프셋값의 합인 것이 바람직하다.
또한, 본 발명의 일실시예에 따른 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출방법은 상기 단계(c)에서 오염된 것으로 판단된 자재를 리젝트하는 단계를 추가로 포함할 수 있다.
한편, 상기 단계(a)는 자재에 논-스틱(non-stick) 에러가 발생할 경우 수행되는 것이 바람직하다.
이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명의 일실시예에 따른 자재오염 검출방법이 적용되는 와이어 본딩 모니터링 시스템이 장착된 와이어 본딩 장치의 구성도이다.
본 발명의 일실시예에 따른 자재 오염 검출방법이 적용되는 와이어 본딩장치는 기본적으로 와이어(116)가 감겨져 있는 스풀(114), 히터 블럭(120)위에 놓인 반도체 칩의 본딩 패드(118)상에서 와이어를 가이드하는 캐필러리(110), 상기 캐필러리(110)와 스풀(114) 사이에서 와이어(116)를 고정시킬 수 있는 와이어 클램프(112)를 구비한다. 여기서, 와이어 클램프(112)와 스풀(114)은 각각 신호선(122)과 신호선(124)에 의해 와이어 본딩 모니터링 시스템(126)에 전기적으로 연결된다.
와이어(116)가 패드(118)상에 본딩되고 와이어 클램프(112)가 와이어(116)를 고정한 후 캐필러리(110)가 상승하면서 와이어(116)가 끊어져서 논-스틱 에러가 발생하여 결선되는 경우, 와이어가 끊어진 논-스틱 에러는 와이어 본딩 모니터링 시스템(126)에서 발생된 검출전압 또는 검출전류의 변화에 의해 검출된다.
즉, 와이어 본딩 모니터링 시스템(126)에서 발생되어 신호선(122,124)을 통해 와이어(116)에 검출전압 또는 검출전류가 흐르게되고, 만약 와이어가 패드(118)상에서 끊어지는 NSOP(non stick on pad) 에러가 발생하면, 와이어 본딩 모니터링 시스템(126)은 피드백되어 검출되는 전압 또는 전류의 변화를 감지하게 된다.
본딩 공정중 와이어가 리드 프레임(도시 않음)상에서 끊어지는 NSOL(non stick on lead) 에러가 발생하여도 마찬가지의 에러감지 과정이 수행된다.
한편, 본 발명의 경우, 이러한 와이어 결선 여부의 검출에 추가하여 칩과 같은 자재의 오염 여부를 검출하기 위해, 와이어 본딩 모니터링 시스템은 자재의 임피던스 즉 저항값의 변화를 검출한다. 따라서, 와이어 본딩 모니터링 시스템(126)은 와이어 결선여부 판단, 즉 논-스틱 에러의 발생여부의 판단을 위한 검출전압 또는 검출전류의 발생 및 그 검출뿐만 아니라 자재의 임피던스 저항값의 변화도 검출한다.
도 3에 도시된 바와 같이, 자재의 임피던스를 검출하기 위해 와이어 본딩 모니터링 시스템(126)에 연결된 신호선(124)와 이러한 신호선에 전기적으로 연결된 와이어(116)을 통하여 자재의 임피던스를 측정할 수 있지만, 와이어 본딩 모니터링 시스템(126)이 자재의 임피던스를 측정하는 다양한 전기적 연결도 고려될 수 있다.
즉, 도면에 도시되지는 않았지만, 와이어 본딩 모니터링 시스템(126)이 신호선에 의해 자재에 직접 전기적으로 연결되어 자재의 임피던스를 검출할 수도 있으며, 자재의 임피던스를 정확하게 검출하기 위한 다양한 신호선의 연결 형태가 시도될 수 있다.
도 4는 본 발명의 일실시예에 따른 와이어 본딩 모니터링 시스템을 이용한 자재오염 검출방법의 단계를 도시하는 순서도이다.
도 4를 참고하면, 상기와 같은 구성의 와이어 본딩 장치를 통해 와이어 본딩 모니터링 시스템을 이용하여 자재의 오염을 검출하는 자재오염 검출방법은, 자재의 최종 저항값을 읽어오는 단계(S14);와 상기 단계(S14)에서 읽어온 최종 저항값을 기준 저항값과 비교하는 단계(S16);와 상기 단계(S16)에서 비교한 결과, 읽어온 최종 저항값이 기준 저항값보다 높다면 자재가 오염된 것으로 판단하는 단계(S18)를 포함한다.
한편, 상기 단계(S16)의 기준 저항값은 와이어 본딩 모니터링 시스템에 미리 지정된 저항과 오프셋값의 합으로서, 상기 단계(S16)에서는 상기 단계(S14)에서 읽어온 자재의 최종 저항값을 이미 사전에 시스템에 티칭(teaching)된 저항값에 일정 정도의 오프셋값을 더한 수치와 비교한다.
시스템에 티칭되는 저항값을 결정함에 있어서, 저항값의 상승폭과 저항값대비 오염정도에 관한 상관관계는 실험을 통해서 결정하면 된다. 또한, 오프셋값은 제품의 품질에 대한 요구사항 등을 고려한 작업 보정을 위한 수치로서 조절 가능한 수치이다.
한편 저항값을 비교하는 상기 단계(S16)를 통해서 자재의 최종 저항값이 티칭된 저항값과 오프셋 수치의 합인 기준저항값보다 크다면, 상기 단계(S18)에서 오염된 것으로 판단되고, 상기 오염된 것으로 판단된 자재는 리젝트 단계(S20)를 통해 배제되며, 후속공정으로 도면에 B로 표시된 다른 자재를 본딩하는 공정이 수행된다.
이와 반대로 저항값을 비교하는 상기 단계(S16)를 통해서 자재의 최종 저항값이 지정된 저항값과 오프셋 수치의 합인 기준저항값보다 작거나 같아서 상기 단계(S22)에서 오염되지 않은 것으로 판단된 자재는 도면에서 C로 표시된 그 다음의 본딩작업을 계속 수행하게 된다.
한편, 선택적으로, 상기 단계(S14)는 자재에 논-스틱(non-stick) 에러가 발생하여 이를 감지하는 단계(S10)를 거쳐서 수행되는 것이 바람직하다. 본 발명의 자재오염 검출방법은 반드시 와이어가 결선이 된 경우에만 오염 여부를 판단하는 것은 아니다. 그러나, 상기 단계(S10)에서 와이어가 끊어진 논-스틱 에러가 검출되면 와이어 본딩 공정은 일시적 중지 단계에 접어들게 된다.
논-스틱 에러가 발생하면 XY 테이블을 이동하여 비젼장치를 통해 에러발생 위치의 상태를 사용자에게 보여주는 단계(S12)를 거친후 상기 단계(S14) 이하의 단계를 수행하는 것이 바람직하다.
따라서, 이러한 자재오염 검출방법에 따르면, 와이어 본딩공정에서, 논-스틱 에러가 발생하면 와이어 본딩 모니터링 시스템은 자재로부터 논-스틱 에러가 발생할 때의 최종 저항값을 읽어오게 되고, 상기 최종 저항값을 시스템에 사전에 입력된 오염의 판단에 대한 기준 저항값과 비교하여 최종 저항값이 기준 저항값보다 크다면 자재가 오염된 것으로 판단하게 되어 해당 자재를 리젝트 시키게 된다.
만약 최종 저항값이 기준 저항값보다 크지 않다면 오염되지 않은 것으로 판단하여 해당 자재에 대한 후속 본딩공정을 계속 수행하게 된다.
이상과 같은 단계를 갖는 본 발명에 따른 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출 방법에 의하면, 다음과 같은 효과를 얻을 수 있다.
첫째, 와이어 본딩 공정에서 와이어의 논-스틱 여부에 추가하여 칩과 같은 자재의 오염 여부도 체크할 수 있다.
둘째, 와이어 본딩 공정에서 발생할 수 있는 오염된 자재를 리젝트 시킴으로써 다음 공정에서 발생할 수 있는 품질 저하를 방지할 수 있다.
셋째, 자재의 오염 정도의 판단 기준을 손쉽게 변경할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (4)

  1. 와이어 본딩 모니터링 시스템을 이용하여 자재 오염 여부를 검출하는 자재 오염 검출 방법에 있어서,
    (a) 자재의 최종 저항값을 읽어오는 단계;와
    (b) 상기 단계(a)에서 읽어온 최종 저항값을 기준 저항값과 비교하는 단계;와
    (c) 상기 단계(b)에서 비교한 결과, 읽어온 최종 저항값이 기준 저항값보다 높다면 자재가 오염된 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출 방법.
  2. 제 1 항에 있어서,
    상기 단계(b)의 기준 저항값은 와이어 본딩 모니터링 시스템에 미리 티칭된 저항과 오프셋값의 합인 것을 특징으로 하는 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출 방법.
  3. 제 2 항에 있어서,
    상기 단계(c)에서 오염된 것으로 판단된 자재를 리젝트 하는 단계를 추가로 포함하는 것을 특징으로 하는 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출 방법.
  4. 제 1 항에 있어서,
    상기 단계(a)는 자재에 논-스틱(non-stick) 에러가 발생할 경우 수행되는 것을 특징으로 하는 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출 방법.
KR1020040022490A 2004-04-01 2004-04-01 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출방법 KR100548002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040022490A KR100548002B1 (ko) 2004-04-01 2004-04-01 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040022490A KR100548002B1 (ko) 2004-04-01 2004-04-01 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출방법

Publications (2)

Publication Number Publication Date
KR20050097248A KR20050097248A (ko) 2005-10-07
KR100548002B1 true KR100548002B1 (ko) 2006-02-01

Family

ID=37277099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040022490A KR100548002B1 (ko) 2004-04-01 2004-04-01 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출방법

Country Status (1)

Country Link
KR (1) KR100548002B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658328B2 (en) * 2017-11-09 2020-05-19 Asm Technology Singapore Pte Ltd Detection of foreign particles during wire bonding

Also Published As

Publication number Publication date
KR20050097248A (ko) 2005-10-07

Similar Documents

Publication Publication Date Title
JP4547330B2 (ja) ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
JP4898139B2 (ja) プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法
KR101274208B1 (ko) 접촉 불량 검출회로를 구비하는 반도체 장치
KR100548002B1 (ko) 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출방법
CN108122796A (zh) 键合损伤的检测系统
US5085084A (en) Method and apparatus for testing lead bonds and detecting failure
JP2004309413A (ja) Ｌｓｉ検査方法及び欠陥検査データ分析装置
CN113391181A (zh) 一种检测晶圆测试探针卡状态的设备、晶圆结构和方法
US4661771A (en) Method of screening resin-sealed semiconductor devices
US10658328B2 (en) Detection of foreign particles during wire bonding
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
JPH04315068A (ja) プリント回路板の検査装置
JPH0794559A (ja) プローバ
JP4303668B2 (ja) ワイヤボンディング装置及びワイヤボンディング方法
JPH02216475A (ja) 半導体装置の検査方法
JP2822738B2 (ja) 半導体ｉｃの検査方法
KR20060129894A (ko) 본딩 와이어의 컷팅 불량 감지방법
TW202411670A (zh) 檢測電路
JPH04343246A (ja) 半導体検査装置の検査方法
CN117949813A (zh) 芯片检测电路及方法
JPH08250559A (ja) 半導体装置の検査方法及びプローブカード
JPH0737954A (ja) コンタクト不良検出装置
JPH01238134A (ja) エレクトロマイグレーションの評価方法
JPS6339101B2 (ko)
KR20080051361A (ko) 반도체 소자 제조 장비에서의 잉킹 상태 모니터링 방법 및잉킹 상태 모니터링 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee