KR100546418B1 - 데이터 출력시 ｄｄｒ 동작을 수행하는 비휘발성 메모리장치 및 데이터 출력 방법 - Google Patents

데이터 출력시 ｄｄｒ 동작을 수행하는 비휘발성 메모리장치 및 데이터 출력 방법 Download PDF

Info

Publication number
KR100546418B1
KR100546418B1 KR1020040058798A KR20040058798A KR100546418B1 KR 100546418 B1 KR100546418 B1 KR 100546418B1 KR 1020040058798 A KR1020040058798 A KR 1020040058798A KR 20040058798 A KR20040058798 A KR 20040058798A KR 100546418 B1 KR100546418 B1 KR 100546418B1
Authority
KR
South Korea
Prior art keywords
data
signal
output
control signal
read control
Prior art date
Application number
KR1020040058798A
Other languages
English (en)
Inventor
유동열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040058798A priority Critical patent/KR100546418B1/ko
Priority to US10/997,199 priority patent/US8145867B2/en
Priority to JP2005213258A priority patent/JP4823595B2/ja
Priority to DE102005036135A priority patent/DE102005036135B4/de
Application granted granted Critical
Publication of KR100546418B1 publication Critical patent/KR100546418B1/ko
Priority to US13/286,967 priority patent/US8582392B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

데이터 출력시 DDR 동작을 수행하는 비휘발성 메모리 장치 및 데이터 출력 방법이 개시된다. 본 발명의 실시예에 따른 비휘발성 메모리 장치에 저장된 데이터를 출력하는 방법은 상기 데이터의 출력을 제어하는 독출 제어 신호의 제 1 에지와 제 2 에지에 각각 응답하여 상기 데이터를 출력하는 단계, 상기 데이터의 기입을 제어하는 기입 제어 신호와 상기 독출 제어 신호가 동시에 제 1 에지로 발생되는지를 판단하는 단계 및 상기 기입 제어 신호 및 상기 독출 제어 신호가 동시에 제 1 에지로 발생되면 상기 독출 제어 신호의 다음 제 2 에지에서 상기 데이터의 출력을 정지하는 단계를 구비한다. 상기 데이터를 출력하는 단계는 상기 독출 제어 신호에 응답하여 상기 독출 제어 신호의 주파수의 2배의 주파수를 가지는 서브 독출 제어 신호를 발생하는 단계, 상기 서브 독출 제어 신호의 제 1 에지마다 대응되는 어드레스 값을 증가시키는 단계 및 상기 증가되는 어드레스 값에 대응되는 상기 데이터를 출력하는 단계를 구비한다. 본 발명에 따른 데이터 출력 방법 및 비휘발성 메모리 장치는 독출 제어 신호의 상승 에지와 하강 에지 모두에 응답하여 데이터를 출력함으로써 단위 시간당 데이터의 전송 량(bandwidth)을 증가시킬 수 있는 장점이 있다.

Description

데이터 출력시 ＤＤＲ 동작을 수행하는 비휘발성 메모리 장치 및 데이터 출력 방법{Non-volatile memory device performing double data rate operation in reading operation and method thereof}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1(A)는 일반적인 비휘발성 메모리 장치의 이상적인(ideal) 데이터 출력을 설명하는 도면이다.
도 1(B)는 일반적인 비휘발성 메모리 장치의 실제(real) 데이터 출력을 설명하는 도면이다.
도 2는 본 발명의 실시예에 따른 데이터 출력 방법을 설명하는 플로우 차트이다.
도 3은 도 2의 데이터 출력 단계를 설명하는 플로우 차트이다.
도 4(A)는 본 발명의 실시예에 따른 데이터 출력 방법에 따른 데이터 출력을 설명하는 타이밍도이다.
도 4(B)는 독출 제어 신호와 서브 독출 제어 신호의 파형을 설명하는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치를 설명하는 도 면이다.
도 6은 도 5의 주파수 제어부의 구조를 설명하는 도면이다.
도 7은 데이터 스트로브 신호와 컨트롤러의 동작을 설명하는 타이밍도이다.
도 8은 본 발명의 다른 실시예에 따른 데이터 출력 방법을 설명하는 플로우 차트이다.
도 9는 도 8의 데이터 출력 단계를 설명하는 플로우 차트이다.
도 10(A)는 본 발명의 다른 실시예에 따른 데이터 출력 방법에 따른 데이터 출력을 설명하는 타이밍도이다.
도 10(B)는 플래시 클럭 신호와 서브 플래시 클럭 신호의 파형을 설명하는 도면이다.
도 11은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치를 설명하는 도면이다.
도 12는 데이터 스트로브 신호와 컨트롤러의 동작을 설명하는 타이밍도이다.
본 발명은 비휘발성 메모리 장치에 관한 것으로서, 특히 독출 제어 신호의 상승 에지와 하강 에지에서 모두 데이터를 출력하는 DDR(double data rate) 동작을 수행하는 비휘발성 메모리 장치 및 데이터 출력 방법에 관한 것이다.
일반적인 비 휘발성 메모리 장치는 데이터를 독출(read) 하거나 기입(write) 할 때 독출 제어 신호나 기입 제어 신호의 상승(rising) 에지나 하강(falling) 에지에 동기 되어 하나의 입출력 핀을 통하여 데이터를 입력 또는 출력한다.
도 1(A)는 일반적인 비휘발성 메모리 장치의 이상적인(ideal) 데이터 출력을 설명하는 도면이다.
SCLK는 시스템 클럭을 의미하며 REB는 데이터의 출력을 제어하는 독출 제어 신호이다. 비휘발성 메모리 장치는 독출 제어 신호(REB)의 하강 에지에 응답하여 입출력 핀(IOP)을 통하여 데이터를 출력한다.
여기서, "응답하여"는 독출 제어 신호(REB)가 직접 비휘발성 메모리 장치로 인가되는 경우에 한정되는 의미가 아니며, 독출 제어 신호(REB)가 다른 구성 요소를 경유하여 비휘발성 메모리 장치로 입력되거나, 독출 제어 신호(REB)가 다른 신호를 발생시켜 비휘발성 메모리 장치에서 데이터 독출 동작이 수행되도록 하는 경우도 포함하는 의미라는 것을 당업자라면 이해할 수 있을 것이다.
비휘발성 메모리 장치를 제어하는 컨트롤러(미도시)는 독출 동작 시에 독출 제어 신호(REB)를 비휘발성 메모리 장치로 인가하여 데이터를 얻는다. 일반적으로, 비휘발성 메모리 장치는 독출 제어 신호(REB)의 하나의 주기마다 하나의 입출력 핀을 통하여 하나의 데이터를 출력한다.
데이터 독출 동작이 종료되면 독출 제어 신호(REB)는 논리 하이 레벨이나 논리 로우 레벨로 고정되고 입출력 핀은 고 저항(High-impedance) 상태가 된다.
도 1(A)를 참조하면, 독출 제어 신호(REB)의 하강 에지에 응답하여 독출 동작이 수행되고 독출 된 데이터는 독출 제어 신호(REB)의 상승 에지에 동기되어 입 출력 핀(IOP)을 통하여 외부로 출력된다.
여러 가지 원인에 의한 신호지연을 고려하지 아니하는 이상적인 경우, 도 1(A)에서 알 수 있듯이, 데이터는 독출 제어 신호(REB)의 하강 에지에서 독출 되고 독출 제어 신호(REB)의 상승 에지에서 입출력 핀(IOP)을 통하여 출력된다.
도 1(B)는 일반적인 비휘발성 메모리 장치의 실제(real) 데이터 출력을 설명하는 도면이다.
도 1(B)를 참조하면, 독출 제어 신호(REB)의 하강 에지에 응답하여 독출된 데이터는 독출 제어 신호(REB)의 하강 에지로부터 일정한 시간(tREA)이 지연된 후 입출력 핀(IOP)으로부터 출력된다. tOH 는 독출 제어 신호(REB)의 상승 에지부터 입출력 핀(IOP)이 고 저항(high-impedance) 상태로 되는데 소비되는 시간이다.
도 1(B)에서 알 수 있듯이, 실제의 비휘발성 메모리 장치에서의 데이터 출력은 독출 제어 신호(REB)에 응답하여 데이터가 출력되는 데 시간 지연이 크다. 또한, 일반적인 비휘발성 메모리 장치는 독출 제어 신호(REB)의 상승 에지 또는 하강 에지 중 하나에만 응답하여 데이터가 출력되므로 독출 동작의 속도가 제한되는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는, 독출 제어 신호의 상승 에지와 하강 에지 모두에 응답하여 데이터를 출력하는 비휘발성 메모리 장치의 데이터 출력 방법을 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 독출 제어 신호의 상승 에지와 하강 에지 모두에 응답하여 데이터를 출력하는 비휘발성 메모리 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 비휘발성 메모리 장치에 저장된 데이터를 출력하는 방법은 상기 데이터의 출력을 제어하는 독출 제어 신호의 제 1 에지와 제 2 에지에 각각 응답하여 상기 데이터를 출력하는 단계, 상기 데이터의 기입을 제어하는 기입 제어 신호와 상기 독출 제어 신호가 동시에 제 1 에지로 발생되는지를 판단하는 단계 및 상기 기입 제어 신호 및 상기 독출 제어 신호가 동시에 제 1 에지로 발생되면 상기 독출 제어 신호의 다음 제 2 에지에서 상기 데이터의 출력을 정지하는 단계를 구비한다.
상기 데이터를 출력하는 단계는 상기 독출 제어 신호에 응답하여 상기 독출 제어 신호의 주파수의 2배의 주파수를 가지는 서브 독출 제어 신호를 발생하는 단계, 상기 서브 독출 제어 신호의 제 1 에지마다 대응되는 어드레스 값을 증가시키는 단계 및 상기 증가되는 어드레스 값에 대응되는 상기 데이터를 출력하는 단계를 구비한다.
비휘발성 메모리 장치에 저장된 데이터를 출력하는 방법은 상기 데이터와 동시에 외부로 출력되며 상기 독출 제어 신호를 일정한 지연 시간동안 지연시킨 데이터 스트로브 신호를 발생하는 단계를 더 구비한다.
상기 지연 시간은 상기 독출 제어 신호가 상기 비휘발성 메모리 장치로 입력되는 시점부터 상기 데이터가 상기 비휘발성 메모리 장치로부터 출력되는 시점까지 의 시간이다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 비휘발성 메모리 장치는 페이지 버퍼, 선택부, 출력부, 어드레스 신호 발생부 및 데이터 독출 제어부를 구비한다.
페이지 버퍼는 비휘발성 메모리 어레이에 저장된 데이터의 일부를 저장한다. 선택부는 상기 페이지 버퍼에 저장된 데이터 중 어드레스 신호의 어드레스 값에 대응되는 데이터를 출력한다.
출력부는 인에이블 신호에 응답하여 활성화되어 상기 선택부에서 출력되는 상기 데이터를 입출력 핀을 통하여 출력하고, 디스에이블 신호에 응답하여 비활성화 된다.
어드레스 신호 발생부는 초기 어드레스를 디코딩하여 상기 어드레스 신호를 발생하고 서브 독출 제어 신호에 응답하여 상기 어드레스 신호의 어드레스 값을 변화시킨다.
데이터 독출 제어부는 독출 제어 신호에 응답하여 상기 독출 제어 신호의 주파수의 2배의 주파수를 가지는 상기 서브 독출 제어 신호를 발생하고 기입 제어 신호에 응답하여 상기 디스에이블 신호를 발생한다.
상기 데이터 독출 제어부는 주파수 제어부 및 최종 데이터 검출부를 구비한다. 주파수 제어부는 상기 독출 제어 신호의 주파수를 2배로 증가시켜 상기 서브 독출 제어 신호를 발생한다.
최종 데이터 검출부는 상기 기입 제어 신호 및 상기 독출 제어 신호가 동시 에 제 1 에지이면 상기 디스에이블 신호를 발생한다. 상기 어드레스 신호 발생부는 상기 서브 독출 제어 신호의 제 1 에지가 검출될 때마다 상기 어드레스 신호의 어드레스 값을 순차적으로 증가시킨다.
상기 어드레스 신호 발생부는 디코딩부 및 카운터를 구비한다. 디코딩부는 상기 초기 어드레스를 디코딩하여 상기 어드레스 신호를 발생한다. 카운터는 상기 서브 독출 제어 신호의 제 1 에지를 계수하여 상기 어드레스 신호의 어드레스 값을 순차적으로 증가시킨다.
상기 출력부는 입출력 버퍼 및 출력 드라이버를 구비한다. 입출력 버퍼는 상기 인에이블 신호 및 상기 디스에이블 신호에 응답하여 상기 데이터를 출력하거나 차단한다. 출력 드라이버는 상기 입출력 버퍼에서 출력되는 상기 데이터를 상기 입출력 핀을 통하여 외부로 출력한다.
비휘발성 메모리 장치는 상기 출력부에서 출력되는 상기 데이터와 동시에 외부로 출력되며, 상기 독출 제어 신호를 일정한 지연 시간동안 지연시킨 데이터 스트로브 신호를 발생하는 지연부를 더 구비한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치에 저장된 데이터를 출력하는 방법은 독출 인식 신호가 활성화되면 플래시 클럭 신호의 제 1 에지의 수를 카운트하는 단계, 상기 플래시 클럭 신호의 제 1 에지의 수가 n(자연수) 개이면, n+1번째 제 1 에지부터 상기 플래시 클럭 신호의 제 1 에지와 제 2 에지에 각각 응답하여 상기 데이터를 출력하는 단계 및 출력되는 상기 데이터의 수가 m(자연수) 개이면 상기 데이터의 출력을 정지하는 단계를 구비 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치는 페이지 버퍼, 선택부, 출력부, 제 1 카운터, 어드레스 신호 발생부 및 데이터 독출 제어부를 구비한다.
페이지 버퍼는 비휘발성 메모리 어레이에 저장된 데이터의 일부를 수신하여 저장한다. 선택부는 상기 페이지 버퍼에 저장된 데이터 중 어드레스 신호의 어드레스 값에 대응되는 데이터를 출력한다.
출력부는 인에이블 신호에 응답하여 활성화되어 상기 선택부에서 출력되는 상기 데이터를 입출력 핀을 통하여 출력하고, 디스에이블 신호에 응답하여 비활성화 된다.
제 1 카운터는 상기 출력되는 데이터의 수가 m 개이면 상기 디스에이블 신호를 발생한다. 어드레스 신호 발생부는 초기 어드레스를 디코딩하여 상기 어드레스 신호를 발생하고 서브 플래시 클럭 신호에 응답하여 상기 어드레스 신호의 어드레스 값을 변화시킨다.
데이터 독출 제어부는 독출 인식 신호 및 플래시 클럭 신호를 수신하고, 상기 플래시 클럭 신호의 제 1 에지의 수가 n(자연수) 개이면, 상기 플래시 클럭 신호 주파수의 2배의 주파수를 가지는 서브 플래시 클럭 신호를 발생한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명의 실시예에 관한 상세한 설명이 NAND 플래시 메모리에 기초하여 설명되지만, 본 발명은 NAND 플래시 메모리에 한정되지 아니하고 NOR, AND, 분할 비트라인 NOR(Divided bit-line NOR : DINOR), OneNAND 및 강 유전성 RAM(FRAM)과 같은 기술을 포함하는 플래시 메모리 등의 어떠한 비휘발성 메모리 장치에도 적용될 수 있다.
도 2는 본 발명의 실시예에 따른 데이터 출력 방법을 설명하는 플로우 차트이다.
도 3은 도 2의 데이터 출력 단계를 설명하는 플로우 차트이다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 장치에 저장된 데이터를 출력하는 방법(200)은 데이터의 출력을 제어하는 독출 제어 신호의 제 1 에지와 제 2 에지에 각각 응답하여 상기 데이터를 출력하는 210 단계, 상기 데이터의 기입을 제어하는 기입 제어 신호와 상기 독출 제어 신호가 동시에 제 1 에지로 발생되는지를 판단하는 220 단계 및 상기 기입 제어 신호 및 상기 독출 제어 신호가 동시에 제 1 에지로 발생되면 상기 독출 제어 신호의 다음 제 2 에지에서 상기 데이터의 출력을 정지하는 230 단계를 구비한다.
도 4(A)는 본 발명의 실시예에 따른 데이터 출력 방법에 따른 데이터 출력을 설명하는 타이밍도이다.
도 4(B)는 독출 제어 신호와 서브 독출 제어 신호의 파형을 설명하는 도면이다.
본 발명의 실시예에 따른 데이터 출력 방법(200)에 의하면 독출 제어 신호의 하나의 주기 동안 하나의 입출력 핀을 통하여 두개의 데이터가 출력될 수 있다. 즉, 독출 제어 신호의 제 1 에지와 제 2 에지에 응답하여 데이터를 출력한다(210 단계).
설명의 편의를 위하여, 제 1 에지는 상승 에지이고 제 2 에지는 하강 에지라고 가정한다. 그러나 제 1 에지와 제 2 에지에 관한 가정은 변경될 수 있으며 상기 가정에 한정되는 것은 아니다.
데이터 독출 동작이 끝났음을 표시하기 위하여 기입 제어 신호를 이용한다. 종래에는 데이터 독출 동작이 끝났음을 표시하기 위하여 독출 제어 신호가 하이 레벨 또는 로우 레벨 중 하나의 레벨로 고정된다.
그러나, 본 발명의 실시예에서는 독출 제어 신호의 상승 에지와 하강 에지 모두에서 데이터가 출력되므로 독출 제어 신호를 이용하여 데이터 독출 동작이 정지됨을 표시할 수 없다. 따라서, 기입 제어 신호를 이용한다.
기입 제어 신호 및 독출 제어 신호가 동시에 제 1 에지로 발생되면(220 단계), 즉, 동시에 상승 에지로 발생되면 데이터 출력이 정지된다(230 단계). 이는 도 4(A)에 도시된다.
본 발명의 실시예에 따른 데이터 출력 방법(200)을 후술하는 비휘발성 메모리 장치를 이용하여 좀 더 상세히 설명한다.
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치를 설명하는 도면이다.
도 6은 도 5의 주파수 제어부의 구조를 설명하는 도면이다.
도 5를 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 장치(500)는 페이지 버퍼(510), 선택부(520), 출력부(530), 어드레스 신호 발생부(540) 및 데이터 독출 제어부(550)를 구비한다.
페이지 버퍼(510)는 비휘발성 메모리 어레이(미도시)에 저장된 데이터의 일부를 저장한다. 선택부(520)는 페이지 버퍼(510)에 저장된 데이터(DATA[2047:0]) 중 어드레스 신호(YA)의 어드레스 값에 대응되는 데이터를 출력한다.
출력부(530)는 인에이블 신호(CEB)에 응답하여 활성화되어 선택부(520)에서 출력되는 데이터(DATA[7:0])를 입출력 핀을 통하여 출력하고, 디스에이블 신호(DIS)에 응답하여 비활성화 된다.
어드레스 신호 발생부(540)는 초기 어드레스(IADD)를 디코딩하여 어드레스 신호(YA)를 발생하고 서브 독출 제어 신호(S_REB)에 응답하여 어드레스 신호(YA)의 어드레스 값을 변화시킨다.
데이터 독출 제어부(550)는 독출 제어 신호(REB)에 응답하여 독출 제어 신호(REB)의 주파수의 2배의 주파수를 가지는 서브 독출 제어 신호(S_REB)를 발생하고 기입 제어 신호(WEB)에 응답하여 디스에이블 신호(DIS)를 발생한다.
이하, 도 2 내지 도 6을 참조하여 본 발명의 실시예에 따른 데이터 출력 방법 및 비휘발성 메모리 장치의 동작이 상세히 설명된다.
비휘발성 메모리 장치(500)의 페이지 버퍼(510)는 비휘발성 메모리 어레이(미도시)로부터 데이터를 수신하여 저장한다. 페이지 버퍼(510)는 레지스터일 수 있다. 페이지 버퍼(510)의 크기는 일반적으로 512Byte 나 1KByte 또는 2KByte 또는 그 이상이 될 수 있다.
도 5에서는 페이지 버퍼(510)의 크기를 2KByte 라고 가정한다. 비휘발성 메모리 장치(500)는 데이터를 바이트 단위로 출력하므로 종래의 비휘발성 메모리 장치라면 페이지 버퍼(510)에 저장된 데이터를 모두 출력하는데 독출 제어 신호(REB)의 2000 주기가 소비될 것이다. 그러나, 본 발명의 실시예에 따른 비휘발성 메모리 장치(500)에서는 독출 제어 신호(REB)의 1000 주기만 소비된다.
데이터의 출력을 제어하는 독출 제어 신호의 제 1 에지와 제 2 에지에 각각 응답하여 상기 데이터를 출력한다.(210 단계) 210 단계를 좀 더 설명하면, 먼저, 독출 제어 신호(REB)에 응답하여 독출 제어 신호(REB)의 주파수의 2배의 주파수를 가지는 서브 독출 제어 신호(S_REB)를 발생한다.(310 단계)
310 단계는 데이터 독출 제어부(550)에서 수행된다. 데이터 독출 제어부(550)는 주파수 제어부(553) 및 최종 데이터 검출부(555)를 구비한다. 주파수 제어부(553)는 독출 제어 신호(REB)의 주파수를 2배로 증가시켜 서브 독출 제어 신호(S_REB)를 발생한다.
즉, 주파수 제어부(553)는 입력 신호의 주파수를 원하는 비율로 증가시키는 주파수 배율기의 역할을 한다. 도 6에 주파수 제어부(553)의 일 실시예가 도시된다. 주파수 제어부(553)는 다양한 방법으로 구현될 수 있으며 도 6에 도시된 구조 에 한정되는 것은 아니다.
주파수 제어부(553)는 독출 제어 신호(REB)의 상승 에지와 하강 에지를 검출하여 서브 독출 제어 신호(S_REB)를 발생한다. 서브 독출 제어 신호(S_REB)의 파형은 도 4(B)에 도시된다. 독출 제어 신호(REB)의 주파수를 2배 증가시키므로 서브 독출 제어 신호(S_REB)의 주기는 독출 제어 신호(REB)의 절반이 된다.
주파수 제어부(553)는 인버터들(I1 ~ I6)과 논리곱 수단(A1), 반전 논리합 수단(N1) 및 논리합 수단(OR1)을 구비한다. 인버터들(I1 ~ I6)의 개수는 홀수 개이며 적당한 펄스 폭을 만들기 위하여 임의의 개수를 가질 수 있다. 주파수를 증가시키는 주파수 제어부(553)의 동작은 당업자라면 이해할 수 있으므로 동작의 상세한 설명을 생략한다.
서브 독출 제어 신호(S_REB)의 제 1 에지마다 대응되는 어드레스 값을 증가시킨다.(320 단계) 320 단계는 어드레스 신호 발생부(540)에서 수행된다.
어드레스 신호 발생부(540)는 서브 독출 제어 신호(S_REB)의 제 1 에지가 검출될 때마다 어드레스 신호(YA)의 어드레스 값을 순차적으로 증가시킨다. 어드레스 신호 발생부(540)는 디코딩부(543) 및 카운터(545)를 구비한다.
디코딩부(543)는 초기 어드레스(IADD)를 디코딩 하여 어드레스 신호(YA)를 발생한다. 초기 어드레스(IADD)는 페이지 버퍼(510)에 저장된 데이터 중 처음으로 선택되어 출력될 데이터의 어드레스를 지시한다. 초기 어드레스(IADD)는 외부에서 설계자에 의하여 인가될 수 있다. 디코딩부(543)는 셋 신호(SET)와 리셋 신호(RESET)에 의하여 셋 또는 리셋 된다.
카운터(545)는 서브 독출 제어 신호(S_REB)의 제 1 에지를 계수하여 어드레스 신호(YA)의 어드레스 값을 순차적으로 증가시킨다. 도 4(B)를 참고하면, 서브 독출 제어 신호(S_REB)의 제 1 에지를 계수하는 것은 독출 제어 신호(REB)의 상승 에지와 하강 에지를 각각 계수하는 것과 동일함을 알 수 있다.
즉, 디코딩부(543)에 의하여 서브 독출 제어 신호(S_REB)의 제 1 에지마다 어드레스 신호(YA)의 어드레스 값이 증가하는 것은 독출 제어 신호(REB)의 상승 에지와 하강 에지마다 어드레스 신호(YA)의 어드레스 값이 증가하는 것과 같다. 어드레스 신호(YA)의 어드레스 값이 증가되면 증가된 어드레스 값에 대응되는 데이터가 출력된다(330 단계).
어드레스 신호(YA)는 페이지 버퍼(510)에서 출력되는 데이터 중 8개의 데이터(DATA[7:0])를 선택하는 선택부(520)의 제어 신호로서 사용된다. 선택부(520)에서 출력되는 데이터(DATA[7:0])는 출력부(530)를 통하여 외부로 출력된다.
출력부(530)는 인에이블 신호(CEB)에 응답하여 활성화되어 선택부(520)에서 출력되는 데이터(DATA[7:0])를 입출력 핀을 통하여 출력하고, 디스에이블 신호(DIS)에 응답하여 비활성화 된다.
출력부(530)는 입출력 버퍼(533) 및 출력 드라이버(535)를 구비한다. 입출력 버퍼(533)는 인에이블 신호(CEB) 및 디스에이블 신호(DIS)에 응답하여 데이터(DATA[7:0])를 출력하거나 차단한다. 출력 드라이버(535)는 입출력 버퍼(533)에서 출력되는 데이터(DATA[7:0])를 입출력 핀을 통하여 외부로 출력한다.
인에이블 신호(CEB)는 입출력 버퍼(533)를 활성화시키는 신호이며 인에이블 신호(CEB)가 활성화되어야 만 입출력 버퍼(533)가 데이터(DATA[7:0])를 출력시키는 동작을 수행한다.
디스에이블 신호(DIS)는 데이터 독출 제어부(550)의 최종 데이터 검출부(555)에서 출력된다. 최종 데이터 검출부(555)는 기입 제어 신호(WEB) 및 독출 제어 신호(REB)가 동시에 제 1 에지로 발생되는 지를 판단하고(220 단계) 기입 제어 신호(WEB) 및 독출 제어 신호(REB)가 동시에 제 1 에지로 발생되면 디스에이블 신호(DIS)를 발생한다. 디스에이블 신호(DIS)에 의하여 입출력 버퍼(533)의 동작이 정지되고 데이터(DATA[7:0]) 출력도 정지된다(230 단계)
일반적인 비 휘발성 메모리 장치는 독출 제어 신호(REB)를 논리 하이 레벨이나 또는 논리 로우 레벨로 고정시키면 자동으로 입출력 핀(IOP)이 고 저항(high impedance) 상태로 변환되고 데이터 출력이 정지되지만 본 발명의 실시예에서는 독출 제어 신호(REB)를 이용하여 데이터(DATA[7:0])의 출력이 정지되는 시점을 판단할 수 없다. 본 발명의 실시예에서는 기입 제어 신호(WEB)를 이용하여 데이터(DATA[7:0])의 출력이 정지되는 시점을 판단한다.
독출 제어 신호(REB)와 기입 제어 신호(WEB)가 모두 최종 데이터 검출부(555)로 인가되고, 최종 데이터 검출부(555)는 두 개의 신호가 모두 제 1 에지로 발생되면 디스에이블 신호(DIS)를 출력한다.
두 개의 신호가 모두 제 1 에지로 발생되는 지를 판단하는 최종 데이터 검출부(555)의 구조는 당업자라면 이해할 수 있으므로 상세한 설명을 생략한다. 또한, 독출 제어 신호(REB)와 기입 제어 신호(WEB)가 모두 제 1 에지로 발생되면 디스에 이블 신호(DIS)가 발생되는 것으로 설명하였으나 반드시 이에 한정되는 것은 아니며 두 신호가 모두 제 2 에지로 발생되는 경우 디스에이블 신호(DIS)가 출력될 수 도 있다.
비휘발성 메모리 장치에 저장된 데이터를 출력하는 방법(200)은 데이터(DATA[7:0])와 동시에 외부로 출력되며 독출 제어 신호(REB)를 일정한 지연 시간동안 지연시킨 데이터 스트로브 신호(D_STRB)를 발생하는 단계를 더 구비할 수 있다. 데이터 스트로브 신호(D_STRB)를 발생하는 동작은 도 5의 지연부(560)에 의해서 수행된다.
데이터 스트로브 신호(D_STRB)를 발생하는 단계는 비휘발성 메모리 장치(500)의 지연부(560)에서 수행된다. 비휘발성 메모리 장치(500)로부터 출력되는 데이터(DATA[7:0])는 외부의 컨트롤러(미도시)로 인가되는데 비휘발성 메모리 장치(500)로부터 컨트롤러(미도시)로 데이터가 전송되는 경우 전송 시간(flight time)과 클럭 스큐 등에 기인하는 시간차가 존재한다.
또한 비휘발성 메모리 장치(500)의 동작 속도가 빨라질수록 컨트롤러는 비휘발성 메모리 장치(500)에서 출력되는 데이터(DATA[7:0])를 페치(fetch)하는 시점을 결정하기 어렵다. 이러한 문제를 해결하기 위하여, 비휘발성 메모리 장치(500)는 컨트롤러가 데이터(DATA[7:0])를 페치(fetch)하는 시점을 알려주는 데이터 스트로브 신호(D_STRB)를 데이터(DATA[7:0])의 출력시에 함께 출력한다.
도 7은 데이터 스트로브 신호와 컨트롤러의 동작을 설명하는 타이밍도이다. WEB_CTRL은 컨트롤러(미도시)에서 발생되는 기입 제어 신호로서 비휘발성 메모리 장치(500)로 인가된다. REB_CTRL은 컨트롤러(미도시)에서 발생되는 독출 제어 신호로서 비휘발성 메모리 장치(500)로 인가된다.
독출 제어 신호(REB)의 상승 에지와 하강 에지에 응답하여 입출력 핀(IOP)을 통하여 데이터(DATA[7:0])가 출력됨과 동시에 데이터 스트로브 신호(D_STRB)도 함께 출력된다. 데이터 스트로브 신호(D_STRB)는 독출 제어 신호(REB)가 일정한 지연 시간(tD1)만큼 지연되어 출력되는 신호이다.
여기서, 지연 시간(tD1)은 독출 제어 신호(REB)가 비휘발성 메모리 장치(500)로 입력되는 시점부터 데이터(DATA[7:0])가 비휘발성 메모리 장치(500)로부터 출력되는 시점까지의 시간이다.
지연부(560)는 외부의 공정, 전압 및 온도의 변화(PVT variation)에도 항상 일정한 지연 시간(tD1)을 가지도록 설계된다. 지연부(560)는 저항이나 커패시터를 이용하여 지연 시간(tD1)이 조정되도록 설계될 수 있다. 또는 내부 레지스터를 이용하여 디지털 방식으로 지연 시간(tD1)이 조정되도록 설계될 수 있다.
D_STRB_CTRL은 비휘발성 메모리 장치(500)에서 출력된 데이터 스트로브 신호(D_STRB)가 컨트롤러(미도시)에 도착한 신호를 의미한다. tD2는 비휘발성 메모리 장치(500)로부터 컨트롤러(미도시)까지의 전파 지연 시간이다. 컨트롤러에 도착한 데이터 스트로브 신호(D_STRB_CTRL)에 의해서 컨트롤러의 입출력 핀(IOP_CTRL)이 데이터를 페치(fetch) 한다.
본 발명의 실시예에 따른 데이터 출력 방법(200) 및 비휘발성 메모리 장치(500)는 독출 제어 신호(REB)의 상승 에지와 하강 에지 모두에 응답하여 데이터를 출력함으로써 단위 시간당 데이터의 전송 량(bandwidth)을 증가시킬 수 있으며 데이터 스트로브 신호(D_STRB)를 이용하여 출력된 데이터를 컨트롤러에 동기 시킬 수 있다.
도 8은 본 발명의 다른 실시예에 따른 데이터 출력 방법을 설명하는 플로우 차트이다.
도 9는 도 8의 데이터 출력 단계를 설명하는 플로우 차트이다.
도 8 및 도 9를 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 장치에 저장된 데이터를 출력하는 방법(800)은 독출 인식 신호가 활성화되면 플래시 클럭 신호의 제 1 에지의 수를 카운트하는 810 단계, 상기 플래시 클럭 신호의 제 1 에지의 수가 n(자연수) 개이면, n+1번째 제 1 에지부터 상기 플래시 클럭 신호의 제 1 에지와 제 2 에지에 각각 응답하여 상기 데이터를 출력하는 820 단계 및 출력되는 상기 데이터의 수가 m(자연수) 개이면 상기 데이터의 출력을 정지하는 830 및 840 단계를 구비한다.
도 10(A)는 본 발명의 다른 실시예에 따른 데이터 출력 방법에 따른 데이터 출력을 설명하는 타이밍도이다.
도 10(B)는 플래시 클럭 신호와 서브 플래시 클럭 신호의 파형을 설명하는 도면이다.
본 발명의 실시예에 따른 데이터 출력 방법(800)에 의하면 데이터가 출력되려면 먼저 독출 인식 신호가 활성화되어야 한다. 독출 인식 신호는 비휘발성 메모리 장치 외부의 컨트롤러로부터 수신되는 신호로서 데이터 독출 동작을 시작하는 것을 지시하는 신호이다.
데이터 출력 방법(800)에서 데이터 독출을 제어하는 신호는 플래시 클럭 신호이다. 데이터 출력 방법(800)에서도 도 2의 데이터 출력 방법(200)과 같이 플래시 클럭 신호의 상승 에지와 하강 에지 모두에 응답하여 하나의 입출력 핀을 통하여 데이터가 출력된다.
데이터를 출력하는 820 단계는 상기 플래시 클럭 신호의 n 개의 제 1 에지의 수를 카운트하는 910 단계, 상기 플래시 클럭 신호의 제 1 에지의 수가 n 개이면, 상기 플래시 클럭 신호에 응답하여 상기 플래시 클럭 신호 주파수의 2배의 주파수를 가지는 서브 플래시 클럭 신호를 발생하는 920 단계, 상기 서브 플래시 클럭 신호의 제 1 에지마다 대응되는 어드레스 값을 증가시키는 930 단계 및 상기 증가되는 어드레스 값에 대응되는 상기 데이터를 출력하는 940 단계를 구비한다.
설명의 편의를 위하여, 제 1 에지는 상승 에지이고 제 2 에지는 하강 에지라고 가정한다. 그러나 제 1 에지와 제 2 에지에 관한 가정은 변경될 수 있으며 상기 가정에 한정되는 것은 아니다.
데이터 출력 방법(800)은 데이터 독출 동작이 끝났음을 표시하기 위하여 도 2의 데이터 출력 방법(800)과 같이 기입 제어 신호를 이용하지 않는다. 대신 출력되는 데이터의 수를 카운트하여 정해진 개수의 데이터가 출력되면 데이터 출력을 정지한다.
본 발명의 다른 실시예에 따른 데이터 출력 방법(800)을 후술하는 도 11의 비휘발성 메모리 장치를 이용하여 좀 더 상세히 설명한다.
도 11은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치를 설명하는 도면이다.
도 11을 참조하면, 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치(1100)는 페이지 버퍼(1110), 선택부(1120), 출력부(1130), 제 1 카운터(1160), 어드레스 신호 발생부(1140) 및 데이터 독출 제어부(1150)를 구비한다.
페이지 버퍼(1110)는 비휘발성 메모리 어레이(미도시)에 저장된 데이터의 일부를 수신하여 저장한다. 선택부(1120)는 페이지 버퍼(110)에 저장된 데이터(DATA[2047:0]) 중 어드레스 신호(YA)의 어드레스 값에 대응되는 데이터를 출력한다.
출력부(1130)는 인에이블 신호(CEB)에 응답하여 활성화되어 선택부(1120)에서 출력되는 데이터(DATA[7:0])를 입출력 핀을 통하여 출력하고, 디스에이블 신호(DIS)에 응답하여 비활성화 된다. 출력부(1130)는 입출력 버퍼(1133) 및 출력 드라이버(1135)를 구비한다.
제 1 카운터(1160)는 출력되는 데이터(DATA[7:0])의 수가 m 개이면 디스에이블 신호(DIS)를 발생한다. 어드레스 신호 발생부(1140)는 초기 어드레스(IADD)를 디코딩하여 어드레스 신호(YA)를 발생하고 서브 플래시 클럭 신호(S_REB)에 응답하여 어드레스 신호(YA)의 어드레스 값을 변화시킨다.
데이터 독출 제어부(1150)는 독출 인식 신호(AVDB) 및 플래시 클럭 신호(F_CLK)를 수신하고, 플래시 클럭 신호(F_CLK)의 제 1 에지의 수가 n(자연수) 개이면, 플래시 클럭 신호(F_CLK) 주파수의 2배의 주파수를 가지는 서브 플래시 클럭 신호(S_REB)를 발생한다.
페이지 버퍼(1110), 선택부(1120), 출력부(1130) 및 어드레스 신호 발생부(1140)의 구조 및 동작은 도 5의 비휘발성 메모리 장치(500)의 대응되는 구성 요소들의 구조 및 동작과 동일하다. 따라서 동작의 상세한 설명을 생략한다.
이하, 도 8 내지 도 11을 참조하여 본 발명의 다른 실시예에 따른 데이터 출력 방법 및 비휘발성 메모리 장치의 동작이 상세히 설명된다.
독출 인식 신호(AVDB)가 활성화되면 플래시 클럭 신호(F_CLK)의 제 1 에지의 수를 카운트한다.
도 10(A)에는 독출 인식 신호(AVDB)가 로우 레벨인 경우 활성화되는 것으로 도시된다. 그러나 이에 한정되지 아니하며 하이 레벨인 경우 활성화 될 수도 있을 것이다. 도 11의 비휘발성 메모리 장치(1100)는 독출 인식 신호(AVDB)가 활성화 된 후 플래시 클럭 신호(F_CLK)의 제 1 에지의 수를 카운트하고 정해진 제 1 에지의 수가 카운트 되면 데이터를 출력한다.
여기서 정해진 제 1 에지의 수를 n으로 표시했으며 n은 임의의 자연수이다. 다만 설명의 편의를 위하여 여기서는 n을 3으로 가정한다. 플래시 클럭 신호(F_CLK)의 제 1 에지의 수를 카운트하는 동작은 데이터 독출 제어부(1150)의 제 2 카운터(1153)에서 수행된다.
제 2 카운터(1153)는 독출 인식 신호(AVDB)가 활성화되면 그때부터 플래시 클럭 신호(F_CLK)의 제 1 에지의 수를 카운트한다. 제 2 카운터(1153)는 플래시 클럭 신호(F_CLK)의 제 1 에지의 수가 n 개이면 주파수 제어부(1155)를 동작시키는 활성 신호(ENS)를 출력한다.
제 2 카운터(1153)와 주파수 제어부(1155)는 플래시 클럭 신호(F_CLK)를 동시에 수신하지만 제 2 카운터(1153)가 독출 인식 신호(AVDB)에 응답하여 먼저 동작되고 주파수 제어부(1155)는 활성 신호(ENS)를 수신하면 동작된다.
주파수 제어부(1155)는 활성 신호(ENS)가 수신되면 플래시 클럭 신호(F_CLK)의 주파수를 2배로 증가시켜 서브 플래시 클럭 신호(S_REB)를 발생한다. 서브 플래시 클럭 신호(S_REB)의 파형이 도 10(B)에 개시된다. 플래시 클럭 신호(F_CLK)의 주파수를 2배 증가시키므로 서브 플래시 클럭 신호(S_REB)의 주기는 독출 제어 신호(REB)의 절반이 된다.
도 10(B)에서 알 수 있듯이 서브 플래시 클럭 신호(S_REB)는 플래시 클럭 신호(F_CLK)의 상승 에지와 하강 에지마다 상승 에지를 가진다. 어드레스 신호 발생부(1140)의 제 3 카운터(1145)는 서브 플래시 클럭 신호(S_REB)의 상승 에지를 카운트하여 어드레스 신호(YA)의 어드레스 값을 증가시킨다.
서브 플래시 클럭 신호(S_REB)의 상승 에지마다 어드레스 신호(YA)의 어드레스 값을 증가시키는 것은 플래시 클럭 신호(F_CLK)의 상승 에지와 하강 에지마다 어드레스 신호(YA)의 어드레스 값을 증가시키는 것과 동일한 의미이다.
어드레스 신호(YA)의 어드레스 값을 증가시켜 데이터를 출력하는 동작은 앞서 설명된 바 있으므로 상세한 설명을 생략한다.
출력된 데이터(DATA[7:0])의 수가 m 개인지를 판단하여 데이터(DATA[7:0])의 수가 m 개이면 데이터 출력을 정지한다.(840 단계) 840 단계는 제 1 카운터(1160) 에서 수행된다. 여기서 m 은 자연수이다.
제 1 카운터(1160)는 출력되는 데이터(DATA[7:0])의 수가 m 개이면 디스에이블 신호(DIS)를 출력부(1130)의 입출력 버퍼(1133)로 인가한다. 그러면 입출력 버퍼(1133)의 동작이 정지되고 데이터(DATA[7:0]) 출력도 정지된다.
도 8의 데이터 출력 방법(800)은 데이터(DATA[7:0])와 동시에 외부로 출력되며 플래시 클럭 신호(F_CLK)를 일정한 지연 시간동안 지연시킨 데이터 스트로브 신호(D_STRB)를 발생하는 단계를 더 구비할 수 있다.
데이터 스트로브 신호(D_STRB)를 발생하는 단계는 비휘발성 메모리 장치(1100)의 지연부(1170)에서 수행된다. 비휘발성 메모리 장치(1100)로부터 출력되는 데이터(DATA[7:0])는 외부의 컨트롤러(미도시)로 인가되는데 비휘발성 메모리 장치(1100)로부터 컨트롤러(미도시)로 데이터가 전송되는 경우 전송 시간(flight time)과 클럭 스큐 등에 기인하는 시간차가 존재한다.
또한 비휘발성 메모리 장치(1100)의 동작 속도가 빨라질수록 컨트롤러는 비휘발성 메모리 장치(1100)에서 출력되는 데이터(DATA[7:0])를 페치(fetch)하는 시점을 결정하기 어렵다. 이러한 문제를 해결하기 위하여, 비휘발성 메모리 장치(1100)는 컨트롤러가 데이터(DATA[7:0])를 페치(fetch)하는 시점을 알려주는 데이터 스트로브 신호(D_STRB)를 데이터(DATA[7:0])의 출력시에 함께 출력한다.
도 12는 데이터 스트로브 신호와 컨트롤러의 동작을 설명하는 타이밍도이다.
플래시 클럭 신호(F_CLK)의 상승 에지와 하강 에지에 응답하여 입출력 핀을 통하여 데이터(DATA[7:0])가 출력됨과 동시에 데이터 스트로브 신호(D_STRB)도 함 께 출력된다. 데이터 스트로브 신호(D_STRB)는 플래시 클럭 신호(F_CLK)가 일정한 지연 시간(tD1)만큼 지연되어 출력되는 신호이다.
여기서, 지연 시간(tD1)은 플래시 클럭 신호(F_CLK)가 비휘발성 메모리 장치(1100)로 입력되는 시점부터 데이터(DATA[7:0])가 비휘발성 메모리 장치(1100)로부터 출력되는 시점까지의 시간이다.
지연부(1170)는 도 5의 지연부(560)와 동일한 구성 및 동작을 수행하므로 상세한 설명을 생략한다. D_STRB_CTRL은 비휘발성 메모리 장치(1100)에서 출력된 데이터 스트로브 신호(D_STRB)가 컨트롤러(미도시)에 도착한 신호를 의미한다. tD2는 비휘발성 메모리 장치(1100)로부터 컨트롤러(미도시)까지의 전파 지연 시간이다. 컨트롤러에 도착한 데이터 스트로브 신호(D_STRB_CTRL)에 의해서 컨트롤러의 입출력 핀(IOP_CTRL)이 데이터를 페치(fetch) 한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 데이터 출력 방법 및 비휘발성 메모리 장치는 독 출 제어 신호의 상승 에지와 하강 에지 모두에 응답하여 데이터를 출력함으로써 단위 시간당 데이터의 전송 량(bandwidth)을 증가시킬 수 있는 장점이 있다.

Claims (23)

  1. 비휘발성 메모리 장치에 저장된 데이터를 출력하는 방법에 있어서,
    상기 데이터의 출력을 제어하는 독출 제어 신호의 제 1 에지와 제 2 에지에 각각 응답하여 상기 데이터를 출력하는 단계 ;
    상기 데이터의 기입을 제어하는 기입 제어 신호와 상기 독출 제어 신호가 동시에 제 1 에지로 발생되는지를 판단하는 단계 ; 및
    상기 기입 제어 신호 및 상기 독출 제어 신호가 동시에 제 1 에지로 발생되면 상기 독출 제어 신호의 다음 제 2 에지에서 상기 데이터의 출력을 정지하는 단계를 구비하는 것을 특징으로 하는 데이터 출력 방법.
  2. 제 1항에 있어서, 상기 데이터를 출력하는 단계는,
    상기 독출 제어 신호에 응답하여 상기 독출 제어 신호의 주파수의 2배의 주파수를 가지는 서브 독출 제어 신호를 발생하는 단계 ;
    상기 서브 독출 제어 신호의 제 1 에지마다 대응되는 어드레스 값을 증가시키는 단계 ; 및
    상기 증가되는 어드레스 값에 대응되는 상기 데이터를 출력하는 단계를 구비하는 것을 특징으로 하는 데이터 출력 방법.
  3. 제 1항에 있어서,
    상기 데이터와 동시에 외부로 출력되며 상기 독출 제어 신호를 일정한 지연 시간동안 지연시킨 데이터 스트로브 신호를 발생하는 단계를 더 구비하는 것을 특징으로 하는 데이터 출력 방법.
  4. 제 3항에 있어서, 상기 지연 시간은,
    상기 독출 제어 신호가 상기 비휘발성 메모리 장치로 입력되는 시점부터 상기 데이터가 상기 비휘발성 메모리 장치로부터 출력되는 시점까지의 시간인 것을 특징으로 하는 데이터 출력 방법.
  5. 비휘발성 메모리 어레이에 저장된 데이터의 일부를 저장하는 페이지 버퍼 ;
    상기 페이지 버퍼에 저장된 데이터 중 어드레스 신호의 어드레스 값에 대응되는 데이터를 출력하는 선택부 ;
    인에이블 신호에 응답하여 활성화되어 상기 선택부에서 출력되는 상기 데이터를 입출력 핀을 통하여 출력하고, 디스에이블 신호에 응답하여 비활성화 되는 출력부 ;
    초기 어드레스를 디코딩하여 상기 어드레스 신호를 발생하고 서브 독출 제어 신호에 응답하여 상기 어드레스 신호의 어드레스 값을 변화시키는 어드레스 신호 발생부 ; 및
    독출 제어 신호에 응답하여 상기 독출 제어 신호의 주파수의 2배의 주파수를 가지는 상기 서브 독출 제어 신호를 발생하고 기입 제어 신호에 응답하여 상기 디스에이블 신호를 발생하는 데이터 독출 제어부를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  6. 제 5항에 있어서, 상기 데이터 독출 제어부는,
    상기 독출 제어 신호의 주파수를 2배로 증가시켜 상기 서브 독출 제어 신호를 발생하는 주파수 제어부 ; 및
    상기 기입 제어 신호 및 상기 독출 제어 신호가 동시에 제 1 에지이면 상기 디스에이블 신호를 발생하는 최종 데이터 검출부를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  7. 제 5항에 있어서, 상기 어드레스 신호 발생부는,
    상기 서브 독출 제어 신호의 제 1 에지가 검출될 때마다 상기 어드레스 신호의 어드레스 값을 순차적으로 증가시키는 것을 특징으로 하는 비휘발성 메모리 장치.
  8. 제 5항에 있어서, 상기 어드레스 신호 발생부는,
    상기 초기 어드레스를 디코딩하여 상기 어드레스 신호를 발생하는 디코딩부 ; 및
    상기 서브 독출 제어 신호의 제 1 에지를 계수하여 상기 어드레스 신호의 어드레스 값을 순차적으로 증가시키는 카운터를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  9. 제 5항에 있어서, 상기 출력부는,
    상기 인에이블 신호 및 상기 디스에이블 신호에 응답하여 상기 데이터를 출력하거나 차단하는 입출력 버퍼 ; 및
    상기 입출력 버퍼에서 출력되는 상기 데이터를 상기 입출력 핀을 통하여 외부로 출력하는 출력 드라이버를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  10. 제 5항에 있어서,
    상기 출력부에서 출력되는 상기 데이터와 동시에 외부로 출력되며, 상기 독출 제어 신호를 일정한 지연 시간동안 지연시킨 데이터 스트로브 신호를 발생하는 지연부를 더 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  11. 제 10항에 있어서, 상기 지연 시간은,
    상기 독출 제어 신호가 상기 비휘발성 메모리 장치로 입력되는 시점부터 상기 데이터가 상기 입출력 핀으로부터 출력되는 시점까지의 시간인 것을 특징으로 하는 비휘발성 메모리 장치.
  12. 비휘발성 메모리 장치에 저장된 데이터를 출력하는 방법에 있어서,
    독출 인식 신호가 활성화되면 플래시 클럭 신호의 제 1 에지의 수를 카운트하는 단계 ;
    상기 플래시 클럭 신호의 제 1 에지의 수가 n(자연수) 개이면, n+1번째 제 1 에지부터 상기 플래시 클럭 신호의 제 1 에지와 제 2 에지에 각각 응답하여 상기 데이터를 출력하는 단계 ; 및
    출력되는 상기 데이터의 수가 m(자연수) 개이면 상기 데이터의 출력을 정지하는 단계를 구비하는 것을 특징으로 하는 데이터 출력 방법.
  13. 제 12항에 있어서, 상기 독출 인식 신호는,
    상기 비휘발성 메모리 장치 외부의 컨트롤러로부터 수신되는 것을 특징으로 하는 데이터 출력 방법.
  14. 제 12항에 있어서, 상기 데이터를 출력하는 단계는,
    상기 플래시 클럭 신호의 n 개의 제 1 에지의 수를 카운트하는 단계 ;
    상기 플래시 클럭 신호의 제 1 에지의 수가 n 개이면, 상기 플래시 클럭 신호에 응답하여 상기 플래시 클럭 신호 주파수의 2배의 주파수를 가지는 서브 플래시 클럭 신호를 발생하는 단계 ;
    상기 서브 플래시 클럭 신호의 제 1 에지마다 대응되는 어드레스 값을 증가 시키는 단계 ; 및
    상기 증가되는 어드레스 값에 대응되는 상기 데이터를 출력하는 단계를 구비하는 것을 특징으로 하는 데이터 출력 방법.
  15. 제 12항에 있어서,
    상기 데이터와 동시에 외부로 출력되며 상기 플래시 클럭 신호를 일정한 지연 시간동안 지연시킨 데이터 스트로브 신호를 발생하는 단계를 더 구비하는 것을 특징으로 하는 데이터 출력 방법.
  16. 제 15항에 있어서, 상기 지연 시간은,
    상기 플래시 클럭 신호가 상기 비휘발성 메모리 장치로 입력되는 시점부터 상기 데이터가 상기 비휘발성 메모리 장치로부터 출력되는 시점까지의 시간인 것을 특징으로 하는 데이터 출력 방법.
  17. 비휘발성 메모리 어레이에 저장된 데이터의 일부를 수신하여 저장하는 페이지 버퍼 ;
    상기 페이지 버퍼에 저장된 데이터 중 어드레스 신호의 어드레스 값에 대응되는 데이터를 출력하는 선택부 ;
    인에이블 신호에 응답하여 활성화되어 상기 선택부에서 출력되는 상기 데이터를 입출력 핀을 통하여 출력하고, 디스에이블 신호에 응답하여 비활성화 되는 출 력부 ;
    상기 출력되는 데이터의 수가 m 개이면 상기 디스에이블 신호를 발생하는 제 1 카운터 ;
    초기 어드레스를 디코딩하여 상기 어드레스 신호를 발생하고 서브 플래시 클럭 신호에 응답하여 상기 어드레스 신호의 어드레스 값을 변화시키는 어드레스 신호 발생부 ; 및
    독출 인식 신호 및 플래시 클럭 신호를 수신하고, 상기 플래시 클럭 신호의 제 1 에지의 수가 n(자연수) 개이면, 상기 플래시 클럭 신호 주파수의 2배의 주파수를 가지는 서브 플래시 클럭 신호를 발생하는 데이터 독출 제어부를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  18. 제 17항에 있어서, 상기 데이터 독출 제어부는,
    상기 독출 인식 신호에 응답하여 상기 플래시 클럭 신호의 n 개의 제 1 에지의 수를 카운트하는 제 2 카운터 ; 및
    상기 플래시 클럭 신호의 제 1 에지의 수가 n 개이면, 상기 플래시 클럭 신호의 주파수를 2배로 증가시켜 상기 서브 플래시 클럭 신호를 발생하는 주파수 제어부를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  19. 제 17항에 있어서, 상기 어드레스 신호 발생부는,
    상기 서브 플래시 클럭 신호의 제 1 에지가 검출될 때마다 상기 어드레스 신 호의 어드레스 값을 순차적으로 증가시키는 것을 특징으로 하는 비휘발성 메모리 장치.
  20. 제 17항에 있어서, 상기 어드레스 신호 발생부는,
    상기 초기 어드레스를 디코딩하여 상기 어드레스 신호를 발생하는 디코딩부 ; 및
    상기 서브 플래시 클럭 신호의 제 1 에지를 계수하여 상기 어드레스 신호의 어드레스 값을 순차적으로 증가시키는 제 3 카운터를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  21. 제 17항에 있어서, 상기 출력부는,
    상기 인에이블 신호 및 상기 디스에이블 신호에 응답하여 상기 데이터를 출력하거나 차단하는 입출력 버퍼 ; 및
    상기 입출력 버퍼에서 출력되는 상기 데이터를 상기 입출력 핀을 통하여 외부로 출력하는 출력 드라이버를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  22. 제 17항에 있어서,
    상기 출력부에서 출력되는 상기 데이터와 동시에 외부로 출력되며, 상기 플래시 클럭 신호를 일정한 지연 시간동안 지연시킨 데이터 스트로브 신호를 발생하 는 지연부를 더 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  23. 제 22항에 있어서, 상기 지연 시간은,
    상기 플래시 클럭 신호가 상기 비휘발성 메모리 장치로 입력되는 시점부터 상기 데이터가 상기 입출력 핀으로부터 출력되는 시점까지의 시간인 것을 특징으로 하는 비휘발성 메모리 장치.
KR1020040058798A 2004-07-27 2004-07-27 데이터 출력시 ｄｄｒ 동작을 수행하는 비휘발성 메모리장치 및 데이터 출력 방법 KR100546418B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040058798A KR100546418B1 (ko) 2004-07-27 2004-07-27 데이터 출력시 ｄｄｒ 동작을 수행하는 비휘발성 메모리장치 및 데이터 출력 방법
US10/997,199 US8145867B2 (en) 2004-07-27 2004-11-24 Non-volatile memory devices for outputting data using double data rate (DDR) operations and methods of operating the same
JP2005213258A JP4823595B2 (ja) 2004-07-27 2005-07-22 データ出力時にｄｄｒ動作を行う不揮発性メモリ装置及びデータ出力方法
DE102005036135A DE102005036135B4 (de) 2004-07-27 2005-07-26 Betriebsverfahren und nichtflüchtiges Speicherbauelement
US13/286,967 US8582392B2 (en) 2004-07-27 2011-11-01 Non-volatile memory devices for outputting data using double data rate (DDR) operations and methods of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040058798A KR100546418B1 (ko) 2004-07-27 2004-07-27 데이터 출력시 ｄｄｒ 동작을 수행하는 비휘발성 메모리장치 및 데이터 출력 방법

Publications (1)

Publication Number Publication Date
KR100546418B1 true KR100546418B1 (ko) 2006-01-26

Family

ID=35731967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040058798A KR100546418B1 (ko) 2004-07-27 2004-07-27 데이터 출력시 ｄｄｒ 동작을 수행하는 비휘발성 메모리장치 및 데이터 출력 방법

Country Status (4)

Country Link
US (2) US8145867B2 (ko)
JP (1) JP4823595B2 (ko)
KR (1) KR100546418B1 (ko)
DE (1) DE102005036135B4 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8286021B2 (en) 2006-12-12 2012-10-09 Samsung Electronics Co., Ltd. Flash memory devices with high data transmission rates and memory systems including such flash memory devices
US11676643B2 (en) 2020-11-10 2023-06-13 SK Hynix Inc. Memory device, storage device, and method of operating memory controller to output read data in response to read enable signal

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4771961B2 (ja) * 2004-12-24 2011-09-14 スパンション エルエルシー 同期型記憶装置、およびその制御方法
JP2007115099A (ja) * 2005-10-21 2007-05-10 Toshiba Corp メモリシステム、及び記録メディア
US8069318B2 (en) * 2005-12-01 2011-11-29 Urenschi Assets Limited Liability Company High performance data rate system for flash devices
US7606992B1 (en) * 2005-12-01 2009-10-20 Chris Karabatsos High performance data rate system for flash devices
KR101458381B1 (ko) * 2006-04-24 2014-11-07 샌디스크 테크놀로지스, 인코포레이티드 고성능 플래시 메모리 데이터 전송
KR101529291B1 (ko) * 2008-02-27 2015-06-17 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 플래시 메모리시스템
JP2010257540A (ja) * 2009-04-27 2010-11-11 Toshiba Corp 不揮発性半導体記憶装置
US8375238B2 (en) * 2009-05-28 2013-02-12 Panasonic Corporation Memory system
KR101780422B1 (ko) 2010-11-15 2017-09-22 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
JP2012198965A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309800B1 (ko) * 1993-11-08 2001-12-15 윤종용 동기랜덤액세스메모리장치
JPH09231764A (ja) * 1996-01-19 1997-09-05 Sgs Thomson Microelectron Inc バーストカウンタ回路及びその動作方法
KR100223732B1 (ko) * 1996-08-08 1999-10-15 김영환 리니어 버스트 시퀀스를 구현하는 카운터 회로
US5793693A (en) * 1996-11-04 1998-08-11 Compaq Computer Corporation Cache memory using unique burst counter circuitry and asynchronous interleaved RAM banks for zero wait state operation
JP2002007200A (ja) * 2000-06-16 2002-01-11 Nec Corp メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体
US6502173B1 (en) * 2000-09-29 2002-12-31 Ati Technologies, Inc. System for accessing memory and method therefore
KR100382736B1 (ko) * 2001-03-09 2003-05-09 삼성전자주식회사 독출동작과 기입동작시 서로 다른 데이터율을 갖는 반도체메모리장치 및 이를 채용하는 시스템
JP2003059275A (ja) 2001-08-10 2003-02-28 Seiko Epson Corp 不揮発性半導体集積回路
US6625081B2 (en) 2001-08-13 2003-09-23 Micron Technology, Inc. Synchronous flash memory with virtual segment architecture
US6570791B2 (en) 2001-08-30 2003-05-27 Micron Technology, Inc. Flash memory with DDRAM interface
US6681301B1 (en) * 2001-10-02 2004-01-20 Advanced Micro Devices, Inc. System for controlling multiple memory types
ITMI20021185A1 (it) 2002-05-31 2003-12-01 St Microelectronics Srl Dispositivo e metodo di lettura per memorie non volatili dotate di almeno un'interfaccia di comunicazione pseudo parallela
JP2004164769A (ja) 2002-11-14 2004-06-10 Renesas Technology Corp 半導体記憶装置
US6996016B2 (en) * 2003-09-30 2006-02-07 Infineon Technologies Ag Echo clock on memory system having wait information
KR100535649B1 (ko) * 2004-04-20 2005-12-08 주식회사 하이닉스반도체 디디알 메모리 소자의 디큐에스 신호 생성 회로 및 생성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8286021B2 (en) 2006-12-12 2012-10-09 Samsung Electronics Co., Ltd. Flash memory devices with high data transmission rates and memory systems including such flash memory devices
US8464087B2 (en) 2006-12-12 2013-06-11 Samsung Electronics Co., Ltd. Flash memory devices with high data transmission rates and memory systems including such flash memory devices
US11676643B2 (en) 2020-11-10 2023-06-13 SK Hynix Inc. Memory device, storage device, and method of operating memory controller to output read data in response to read enable signal

Also Published As

Publication number Publication date
DE102005036135B4 (de) 2009-07-23
US20060023499A1 (en) 2006-02-02
US8145867B2 (en) 2012-03-27
JP2006040518A (ja) 2006-02-09
US8582392B2 (en) 2013-11-12
US20120047389A1 (en) 2012-02-23
DE102005036135A1 (de) 2006-03-23
JP4823595B2 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
US8582392B2 (en) Non-volatile memory devices for outputting data using double data rate (DDR) operations and methods of operating the same
US7710799B2 (en) Circuit for generating data strobe in DDR memory device, and method therefor
KR100822001B1 (ko) 반도체기억장치 및 반도체기억회로의 동작방법
KR100303775B1 (ko) 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치
KR100784865B1 (ko) 낸드 플래시 메모리 장치 및 그것을 포함한 메모리 시스템
KR100936806B1 (ko) 도메인 크로싱 회로 및 방법
US20060120207A1 (en) Method for controlling data output timing of memory device and device therefor
JP2006120311A (ja) ダブルデータレートダイナミックランダムアクセスメモリ用出力回路、及びダブルデータレートダイナミックランダムアクセスメモリ
KR101138832B1 (ko) 반도체 메모리 장치 및 그 동작방법
WO2019125525A1 (en) Management of strobe/clock phase tolerances during extended write preambles
JP4061029B2 (ja) 半導体メモリ装置、バッファ及び信号伝送回路
US6333875B1 (en) Semiconductor circuit with adjustment of double data rate data latch timings
JP2002358782A (ja) 半導体記憶装置
US7466622B2 (en) Method for controlling time point for data output in synchronous memory device
US7706195B2 (en) Strobe signal controlling circuit
KR20130119170A (ko) 파이프 레지스터 회로 및 이를 포함하는 반도체 메모리 장치
KR101575816B1 (ko) 반도체 메모리 장치 및 이 장치를 구비하는 메모리 시스템
KR100976413B1 (ko) 도메인 크로싱 회로 및 이를 포함하는 반도체 장치
KR100399895B1 (ko) 고속의 데이터 라이트를 위한 디디알 메모리
JP5431028B2 (ja) 半導体記憶装置
KR20130046122A (ko) 반도체 메모리 장치 및 그 동작 방법
JP2009187670A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12