KR100533979B1 - 반도체 메모리장치의 캐패시터 제조방법 - Google Patents
반도체 메모리장치의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR100533979B1 KR100533979B1 KR1020040050862A KR20040050862A KR100533979B1 KR 100533979 B1 KR100533979 B1 KR 100533979B1 KR 1020040050862 A KR1020040050862 A KR 1020040050862A KR 20040050862 A KR20040050862 A KR 20040050862A KR 100533979 B1 KR100533979 B1 KR 100533979B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- storage node
- layer
- barrier
- substrate
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 27
- 239000010410 layer Substances 0.000 claims abstract description 118
- 230000004888 barrier function Effects 0.000 claims abstract description 79
- 238000003860 storage Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims abstract description 10
- 229910010413 TiO 2 Inorganic materials 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 238000007669 thermal treatment Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000007598 dipping method Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 229910008486 TiSix Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 실린더형태의 하부전극 형성시 층간 절연막 또는 콘택플러그가 손상되는 결함을 방지할 수 있는 반도체 메모리장치의 실린더형 캐패시터의 제조방법을 개시한다.
본 발명의 캐패시터 제조방법은 실리콘 기판상에 개구부를 구비하는 캡산화막을 형성하는 단계; 기판상에 스토리지 노드물질과 배리어막을 순차 형성하는 단계; 기판상에 희생막을 형성하는 단계; 캡산화막 상부의 스토리지노드물질과 배리어막 및 희생막을 식각하여 스토리지노드를 분리하는 단계; 남아있는 희생막과 캡산화막을 제거하는 단계; 기판상에 유전막과 플레이트 노드를 형성하는 단계를 포함한다.
상기 배리어막은 Si3Nx, Al2O3, HfO2, ZrO2, TiO2 및 Ta2O5로부터 선택되는 적어도 하나의 막으로 구성되며, 1 내지 50Å의 두께를 갖는다.
Description
본 발명은 반도체 메모리장치의 캐패시터 제조방법에 관한 것으로서, 보다 구체적으로는 스토리지노드 형성시 층간 절연막 또는 콘택 플러그에 발생되는 결함을 방지할 수 있는 실린더형 캐패시터 제조방법에 관한 것이다.
반도체 메모리장치의 캐패시터에 있어서, 실린더형 하부전극은 실린더의 외측벽과 내측벽이 모두 전극으로서의 역할을 하기 때문에 캐패시터의 표면적을 증가시켜 캐패시턴스를 향상시킬 수 있었다.
도 1은 종래의 반도체 메모리장치의 캐패시터를 제조하는 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 실리콘 기판(10)상에 층간 절연막(20)을 형성하고, 층간 절연막(20)의 스토리지 노드콘택(25)에 콘택플러그(30)와 배리어메탈(35)을 형성한다. 기판상에 식각정지막(40)과 캡산화막(도면상에는 도시되지 않음)을 증착한다.
도면상에는 도시되지 않았으나, 식각정지막(40)과 캡산화막을 식각하여 상기 콘택플러그에 대응하는 부분에 개구부를 형성한다. 이어서, 기판상에 상기 스토리지노드물질과 희생막을 형성한 다음 에치백하여 상기 콘택플러그(30)에 연결되는 스토리지노드(45)를 형성한다. 캡산화막과 희생막을 제거한 다음 기판상에 유전막(50)과 플레이트노드(55)를 형성한다.
그러나, 상기한 바와같은 종래의 캐패시터의 제조방법은 하부전극이 TiN 과 같은 금속물질로 이루어지는 경우에는 캡산화막을 제거하기 위해 HF또는 BOE 용액에 디핑하는 경우, 하부전극인 TiN 의 균열(crack)을 통하여 HF 또는 BOE 용액이 침투하여 콘택플러그용 폴리실리콘막 또는 층간 절연막인 산화막을 손상시키는 결함(bunker defect)을 유발하게 되는 문제점이 있었다.
본 발명의 목적은 스토리지노드형성시 콘택플러그 또는 층간 절연막의 손상을 방지할 수 있는 반도체 메모리장치의 캐패시터 제조방법을 제공하는 데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 실리콘 기판상에 개구부를 구비하는 캡산화막을 형성하는 단계; 기판상에 스토리지 노드물질과 배리어막을 순차 형성하는 단계; 기판상에 희생막을 형성하는 단계; 캡산화막 상부의 스토리지노드물질과 배리어막 및 희생막을 식각하여 스토리지노드를 분리하는 단계; 남아있는 희생막과 캡산화막을 제거하는 단계; 기판상에 유전막과 플레이트 노드를 형성하는 단계를 포함하는 반도체 메모리장치의 캐패시터 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 실리콘 기판상에 개구부를 구비하는 캡산화막을 형성하는 단계; 기판상에 배리어막과 스토리지 노드물질을 순차 형성하는 단계; 기판상에 희생막을 형성하는 단계; 캡산화막 상부의 배리어막과 스토리지노드물질 및 희생막을 식각하여 스토리지노드를 분리하는 단계; 남아있는 희생막과 캡산화막을 제거하는 단계; 남아있는 배리어막을 제거하는 단계; 기판상에 유전막과 플레이트 노드를 형성하는 단계를 포함하는 반도체 메모리장치의 캐패시터 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 실리콘 기판상에 개구부를 구비하는 캡산화막을 형성하는 단계; 기판상에 제1배리어막, 스토리지 노드물질과 제2배리어막을 순차 형성하는 단계; 기판상에 희생막을 형성하는 단계; 캡산화막 상부의 제1배리어막, 스토리지노드물질, 제2배리어막 및 희생막을 식각하여 스토리지노드를 분리하는 단계; 남아있는 희생막과 캡산화막을 제거하는 단계; 기판상에 유전막과 플레이트 노드를 형성하는 단계를 포함하는 반도체 메모리장치의 캐패시터 제조방법을 제공하는 것을 특징으로 한다.
상기 제1 및 제2배리어막은 Si3Nx, Al2O3, HfO2, ZrO2, TiO2 및 Ta2O5로부터 선택되는 적어도 하나의 막으로 구성된다.
상기 캡산화막과 희생막을 제거한 다음, 상기 스토리지노드 하부 및 상부의 노출된 배리어막을 선택적으로 제거하는 공정을 더 포함한다.
상기 기판은 콘택플러그가 형성된 스토리지노드콘택을 구비하는 층간 절연막을 더 포함하고, 상기 배리어막은 상기 콘택플러그와 스토리지노드간의 터닐링을 위하여 1 내지 50Å의 두께로 형성된다.
상기 배리어막의 증착공정후 배리어막을 통한 콘택플러그와 스토리지노드간의 터닐링을 향상시켜 주기위한 급속열처리 또는 플라즈마처리하는 단계를 더 포함한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 메모리장치의 캐패시터를 제조하는 방법을 설명하기 위한 공정단면도이다.
도 2a를 참조하면, 실리콘 기판(100)상에 산화막으로 된 층간 절연막(110)을 증착한 다음, 상기 층간 절연막(110)을 식각하여 스토리지 노드콘택(115)을 형성한다. 통상적인 방법으로 상기 스토리지 노드콘택(115)에 폴리실리콘막으로 이루어진 콘택플러그(120)와 실리사이드로 이루어진 배리어메탈(125)을 형성한다. 상기 콘택플러그(120)로 폴리실리콘막 대신에 텅스텐과 같은 금속물질을 사용할 수도 있으며, 배리어 메탈(125)로는 티타늄 실리사이드막(TiSix)가 사용된다.
기판상에 질화막으로 된 식각정지막(130)과 산화막으로 된 캡절연막(135)을 증착한 다음 상기 콘택플러그(120)에 대응하는 부분의 식각정지막(130)과 캡절연막(135)을 식각하여 스토리지노드용 개구부(140)를 형성한다. 기판상에 식각손상에 대한 배리어막(145)과 스토리지노드물질(150) 그리고 희생막(155)을 순차 형성한다.
상기 배리어막(145)은 LPCVD법 또는 ALD(atomic layer deposition)을 이용하여 형성한다. 이때, 배리어막(145)은 후속공정에서 형성될 하부전극과 콘택플러그(120)간의 터널링이 용이하도록 1Å 내지 50Å의 두께로 증착한다. 상기 배리어막(145)으로 Si3N4, Al2O3, HfO2, ZrO2, TiO2 및 Ta2O5 로부터 선택되는 적어도 하나의 막으로 이루어진다.
상기 스토리지 노드물질(150)로는 TiN, Ru, Pt, Ir 과 같은 금속물질이 사용되고, 희생막(155)으로 감광막 또는 산화막이 사용된다. 배리어막(145)의 증착후 후속공정에서 형성되는 하부전극과 콘택플러그(120)간의 터널링이 용이하도록 급속열처리(RTP) 또는 플라즈마처리를 수행할 수도 있다.
도 2c를 참조하면, 에치백공정 또는 화학 기계적 폴리싱공정(CMP)을 통하여 캡절연막(135) 상부의 배리어막(145), 스토리지 노드물질(150) 및 희생막(155)을 제거하여 셀단위로 분리되는 실린더형태의 스토리지노드(151)를 형성한다. 이어서, 남아있는 희생막(155)과 캡 절연막(135)을 제거한다.
이때, 캡절연막(135)을 제거하기 위한 HF 또는 BOE를 이용한 디핑공정시 하부전극인 스토리지노드(146)의 하부에 배리어막(145)이 존재하므로, 하부전극(151)을 통한 HF 또는 BOE 용액의 침투가 방지되어 층간 절연막(110) 및 콘택플러그(120)의 손상을 방지할 수 있다.
도 2d를 참조하면, 스토리지노드(151)의 외측벽에 남아있는 노출된 배리어막(145)을 제거한다. 기판상에 유전막(160)과 플레이트노드(165)를 형성한다. 상기 배리어막(145)은 질화막만을 선택적으로 제거할 수 있는 용액, 예를 들어 인산이 함유된 용액을 이용하여 습식식각하거나 또는 건식식각하여 제거한다. 이때, 상기 배리어막(145)의 질화막에 비하여 상기 식각정지막(130)의 질화막의 두께가 매우 두꺼우므로, 식각정지막(130)의 질화막 손실은 무시할 수 있다. 한편, 배리어막(145)의 두께가 매우 얇은 경우에는 상기 캡절연막(130)의 디핑공정시 제거될 수도 있다.
도 3은 본 발명의 실시예에 따른 캐패시터의 제조방법에 있어서, 배리어막(145)이 형성된 경우 콘택플러그(120)과 하부전극(151)간의 콘택저항을 도시한 것이다.
도 3은 배리어막(145)으로 Al2O3를 15Å의 두께로 형성한 경우 콘택저항을 도시한 것으로서, 콘택저항은 100㏀ 이하로서 반도체 메모리장치의 동작에 영향을 미치지 않는 값을 갖는다.
본 발명의 일 실시예에서는 배리어막(145)을 제거한 다음 유전막(160)과 플레이트노드(165)를 형성하여 캐패시터를 형성하였으나, 도 2c에서와 같이 캡산화막(135)과 희생막(155)을 제거한 다음 노출된 배리어막(145)을 제거하지 않은 상태에서 유전막(160)와 플레이트노드(165)를 형성할 수도 있다.
도 4a 내지 도 4b는 본 발명의 다른 실시예에 따른 반도체 메모리장치의 캐패시터를 제조하는 방법을 설명하기 위한 공정단면도이다. 본 발명의 다른 실시예에 따른 캐패시터 제조방법은 식각배리어를 스토리지노드의 내측에 형성하는 것만이 다르다.
도 4a를 참조하면, 실리콘 기판(200)상에 산화막으로 된 층간 절연막(210)을 증착한 다음, 상기 층간 절연막(210)을 식각하여 스토리지 노드콘택(215)을 형성한다. 통상적인 방법으로 상기 스토리지 노드콘택(215)에 폴리실리콘트로 이루어진 콘택플러그(220)와 실리사이드로 이루어진 배리어메탈(225)을 형성한다. 상기 콘택플러그(220)로 폴리실리콘막 대신에 텅스텐과 같은 금속물질을 사용할 수도 있으며, 배리어 메탈(225)로는 티타늄 실리사이드막(TiSix)가 사용된다.
기판상에 질화막으로 된 식각정지막(230)과 산화막으로 된 캡절연막(235)을 증착한 다음 상기 콘택플러그(220)에 대응하는 부분의 식각정지막(230)과 캡절연막(235)을 식각하여 스토리지노드용 개구부(240)를 형성한다. 기판상에 스토리지노드물질(245)과 식각손상에 대한 배리어막(250)과 그리고 희생막(255)을 순차 형성한다.
상기 일실시예에서와 마찬가지로, 상기 배리어막(245)으로 Si3N4, Al2O3, HfO2, ZrO2 및 Ta2O5 로부터 선택되는 적어도 하나의 막으로 이루어진다. 상기 스토리지 노드물질(245)로는 TiN, Ru, Pt, Ir 과 같은 금속물질이 사용되고, 희생막(255)으로 감광막 또는 산화막이 사용된다.
도 4b를 참조하면, 에치백공정 또는 화학 기계적 폴리싱공정(CMP)을 통하여 캡절연막(235) 상부의 스토리지 노드물질(245)과 배리어막(250) 및 희생막(255)을 제거하여 셀단위로 분리되는 실린더형태의 스토리지노드(246)를 형성한다. 이어서, 남아있는 희생막(255)과 캡 절연막(235)을 제거한다. 이때, 캡절연막(235)을 제거하기 위한 HF 또는 BOE를 이용한 디핑공정시 하부전극인 스토리지노드(246)의 내측에 배리어막(245)이 존재하므로, 하부전극(246)을 통한 HF 또는 BOE 용액의 침투가 방지되어 층간 절연막(210) 및 콘택플러그(220)의 손상을 방지할 수 있다.
이어서, 스토리지노드(246)의 내측에 남아있는 배리어막(250)을 인산이 함유된 용액을 이용한 습식식각 또는 건식식각공정을 통해 모두 제거한 다음, 도 2d 에 도시된 바와같은 방법으로 기판상에 유전막과 플레이트노드를 형성한다.
도 5a 내지 도 5b는 본 발명의 또 다른 실시예에 따른 반도체 메모리장치의 캐패시터를 제조하는 방법을 설명하기 위한 공정단면도이다. 본 발명의 또 다른 실시예에 따른 캐패시터 제조방법은 식각배리어를 스토리지노드의 내측 및 외측에 모두 형성하는 것만이 다르다.
도 4a를 참조하면, 실리콘 기판(300)상에 산화막으로 된 층간 절연막(310)을 증착한 다음, 상기 층간 절연막(310)을 식각하여 스토리지 노드콘택(315)을 형성한다. 통상적인 방법으로 상기 스토리지 노드콘택(315)에 폴리실리콘트로 이루어진 콘택플러그(320)와 실리사이드로 이루어진 배리어메탈(325)을 형성한다. 상기 콘택플러그(320)로 폴리실리콘막 대신에 텅스텐과 같은 금속물질을 사용할 수도 있으며, 배리어 메탈(325)로는 티타늄 실리사이드막(TiSix)가 사용된다.
기판상에 질화막으로 된 식각정지막(330)과 산화막으로 된 캡절연막(335)을 증착한 다음 상기 콘택플러그(320)에 대응하는 부분의 식각정지막(330)과 캡절연막(335)을 식각하여 스토리지노드용 개구부(340)를 형성한다. 기판상에 식각손상에 대한 제1배리어막(345), 스토리지노드물질(350) 및 식각손상에 대한 제2배리어막(353)과 희생막(360)을 순차 형성한다.
상기 제1배리어막(345)은 LPCVD법 또는 ALD을 이용하여 후속공정에서 형성될 하부전극과 콘택플러그(320)간의 터널링이 용이하도록 1Å 내지 50Å의 두께로 증착한다.
상기 일실시예에서와 마찬가지로, 상기 제1배리어막(345)으로 Si3N4, Al2O3, HfO2, ZrO2 및 Ta2O5 로부터 선택되는 적어도 하나의 막으로 이루어진다. 또한, 제2배리어막(355)도 Si3N4, Al2O3, HfO2, ZrO2 및 Ta2O5 로부터 선택되는 적어도 하나의 막으로 이루어진다. 상기 스토리지 노드물질(350)로는 TiN, Ru, Pt, Ir 과 같은 금속물질이 사용되고, 희생막(360)으로 감광막 또는 산화막이 사용된다.
도 5b를 참조하면, 에치백공정 또는 화학 기계적 폴리싱공정(CMP)을 통하여 캡절연막(335) 상부의 제1배리어막(345), 스토리지 노드물질(350), 제2배리어막(355) 및 희생막(360)을 제거하여 셀단위로 분리되는 실린더형태의 스토리지노드(351)를 형성한다. 이어서, 남아있는 희생막(360)과 캡 절연막(335)을 제거한다. 이때, 캡절연막(335)을 제거하기 위한 HF 또는 BOE를 이용한 디핑공정시 하부전극인 스토리지노드(351)의 내측 및 외측에 제1 및 제2배리어막(345), (355)이 존재하므로, 하부전극(351)을 통한 HF 또는 BOE 용액의 침투가 방지되어 층간 절연막(310) 및 콘택플러그(320)의 손상을 방지할 수 있다.
이어서, 스토리지노드(351)의 내측 및 외측에 남아있는 제1배리어막(345)과 제2배리어막(355)을 인산이 함유된 용액을 이용한 습식식각 또는 건식식각공정을 통해 모두 제거한 다음, 도 2d 에 도시된 바와같은 방법으로 기판상에 유전막과 플레이트노드를 형성한다.
본 발명의 또 다른 실시예에서는 도 5b의 캡절연막(330)의 디핑공정후 제1 및 제2배리어막(345), (355)의 제거없이 도 2d에 도시된 바와같은 방법으로 유전막과 플레이트 노드를 형성할 수도 있다.
상기한 바와 같은 본 발명의 실시예에 따른 캐패시터의 제조방법은 스토리지노드의 상부 또는 하부에 배리어막으로 질화막을 형성하여 주므로써, 캡산화막을 제거하기 위한 디핑공정시 하부전극의 균열에 의한 식각용액의 침투를 방지하여 층간 절연막 또는 콘택플러그의 손상을 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 반도체 메모리장치의 캐패시터 제조방법을 설명하기 위한 단면도,
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 메모리장치의 캐패시터 제조방법을 설명하기 위한 공정단면도,
도 3은 반도체 메모리장치의 캐패시터에 있어서, 하부전극과 콘택플러그사이에 Al2O3가 형성된 경우의 콘택저항을 나타낸 도면,
도 4a 및 도 4b 는 본 발명의 다른 실시예에 따른 반도체 메모리장치의 캐패시터 제조방법을 설명하기 위한 공정단면도,
도 5a 및 도 5b는 본 발명의 또 다른 실시예에 따른 반도체 메모리장치의 캐패시터 제조방법을 설명하기 위한 공정단면도,
*도면의 주요 부분에 대한 부호의 설명*
100, 200, 300 : 실리콘 기판 110, 210, 310 : 층간 절연막
115, 215, 315 : 콘택 120, 220, 320 : 콘택플러그
130, 230, 330 : 식각정지막 135, 235, 335 : 캡산화막
145, 250, 345, 355 : 배리어막 151, 251, 346 : 스토리지노드
155 : 유전막 160 : 플레이트노드
Claims (12)
- 실리콘 기판상에 개구부를 구비하는 캡산화막을 형성하는 단계;기판상에 스토리지 노드물질과 배리어막을 순차 형성하는 단계;기판상에 희생막을 형성하는 단계;캡산화막 상부의 스토리지노드물질과 배리어막 및 희생막을 식각하여 스토리지노드를 분리하는 단계;남아있는 희생막과 캡산화막을 제거하는 단계;기판상에 유전막과 플레이트 노드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
- 제1항에 있어서,상기 배리어막은 Si3Nx, Al2O3, HfO2, ZrO2, TiO2 및 Ta2O5로부터 선택되는 적어도 하나의 막으로 구성되는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
- 제1항에 있어서,상기 캡산화막과 희생막을 제거한 다음, 상기 스토리지노드 하부의 노출된 배리어막을 선택적으로 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
- 제1항에 있어서,상기 기판은 콘택플러그가 형성된 스토리지노드콘택을 구비하는 층간 절연막을 더 포함하고,상기 배리어막은 상기 콘택플러그와 스토리지노드간의 터닐링을 위하여 1 내지 50Å의 두께로 형성되는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
- 제4항에 있어서,상기 배리어막의 증착공정후 배리어막을 통한 콘택플러그와 스토리지노드간의 터닐링을 향상시켜 주기위한 급속열처리 또는 플라즈마처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
- 실리콘 기판상에 개구부를 구비하는 캡산화막을 형성하는 단계;기판상에 배리어막과 스토리지 노드물질을 순차 형성하는 단계;기판상에 희생막을 형성하는 단계;캡산화막 상부의 배리어막과 스토리지노드물질 및 희생막을 식각하여 스토리지노드를 분리하는 단계;남아있는 희생막과 캡산화막을 제거하는 단계;남아있는 배리어막을 제거하는 단계;기판상에 유전막과 플레이트 노드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
- 제6항에 있어서,상기 배리어막은 Si3Nx, Al2O3, HfO2, ZrO2, TiO2 및 Ta2O5로부터 선택되는 적어도 하나의 막으로 구성되는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
- 실리콘 기판상에 개구부를 구비하는 캡산화막을 형성하는 단계;기판상에 제1배리어막, 스토리지 노드물질과 제2배리어막을 순차 형성하는 단계;기판상에 희생막을 형성하는 단계;캡산화막 상부의 제1배리어막, 스토리지노드물질, 제2배리어막 및 희생막을 식각하여 스토리지노드를 분리하는 단계;남아있는 희생막과 캡산화막을 제거하는 단계;기판상에 유전막과 플레이트 노드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
- 제8항에 있어서,상기 제1 및 제2배리어막은 Si3Nx, Al2O3, HfO2, ZrO2, TiO2 및 Ta2O5로부터 선택되는 적어도 하나의 막으로 구성되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제8항에 있어서,상기 캡산화막과 희생막을 제거한 다음, 상기 스토리지노드 하부 및 상부의 노출된 배리어막을 선택적으로 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
- 제8항에 있어서,상기 기판은 콘택플러그가 형성된 스토리지노드콘택을 구비하는 층간 절연막을 더 포함하고,상기 제1배리어막은 상기 콘택플러그와 스토리지노드간의 터닐링을 위하여 1 내지 50Å의 두께로 형성되는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
- 제11항에 있어서,상기 배리어막의 증착공정후 배리어막을 통한 콘택플러그와 스토리지노드간의 터닐링을 향상시켜 주기위한 급속열처리 또는 플라즈마처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050862A KR100533979B1 (ko) | 2004-06-30 | 2004-06-30 | 반도체 메모리장치의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050862A KR100533979B1 (ko) | 2004-06-30 | 2004-06-30 | 반도체 메모리장치의 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100533979B1 true KR100533979B1 (ko) | 2005-12-07 |
Family
ID=37306464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050862A KR100533979B1 (ko) | 2004-06-30 | 2004-06-30 | 반도체 메모리장치의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100533979B1 (ko) |
-
2004
- 2004-06-30 KR KR1020040050862A patent/KR100533979B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8148764B2 (en) | Semiconductor device having a high aspect cylindrical capacitor and method for fabricating the same | |
| JP5640210B2 (ja) | 凹型電極を有するキャパシタを備えるメモリデバイス及び当該メモリデバイスを形成する方法 | |
| JP2000156483A (ja) | 接合スペ―サを備えたコンケ―ブキャパシタの製造方法 | |
| CN109560194A (zh) | 半导体装置及其制造方法 | |
| US7504300B2 (en) | Method for fabricating semiconductor memory device having cylinder type storage node | |
| KR100728959B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100639219B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100549951B1 (ko) | 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법 | |
| KR20090070910A (ko) | 필라형 스토리지노드를 구비한 캐패시터의 제조 방법 | |
| KR100889321B1 (ko) | 원통형 하부전극을 구비한 캐패시터 제조 방법 | |
| JP5063061B2 (ja) | 半導体素子のキャパシタの製造方法 | |
| KR100533979B1 (ko) | 반도체 메모리장치의 캐패시터 제조방법 | |
| JP2006191053A (ja) | 半導体メモリ装置の製造方法 | |
| TWI517467B (zh) | 電阻式記憶體的形成方法 | |
| TWI602309B (zh) | 電容器結構及其製造方法 | |
| KR100811255B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20070013078A (ko) | 캐패시터의 제조 방법 | |
| KR100806142B1 (ko) | 반도체 소자 제조 방법 | |
| KR100683485B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100672755B1 (ko) | 반도체소자의 캐패시터 제조 방법 | |
| KR100893594B1 (ko) | 캐패시터 및 그 제조 방법 | |
| KR20090111018A (ko) | 필라형 스토리지노드를 구비한 캐패시터 제조 방법 | |
| US20060231878A1 (en) | Semiconductor device and method for manufacturing same | |
| KR20060035473A (ko) | 실린더형 커패시터의 하부 전극 제조방법 | |
| KR101111918B1 (ko) | 반도체 소자의 스토리지 노드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |