KR100519533B1 - 독출 신호 발생기 - Google Patents
독출 신호 발생기 Download PDFInfo
- Publication number
- KR100519533B1 KR100519533B1 KR10-2000-0079259A KR20000079259A KR100519533B1 KR 100519533 B1 KR100519533 B1 KR 100519533B1 KR 20000079259 A KR20000079259 A KR 20000079259A KR 100519533 B1 KR100519533 B1 KR 100519533B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- address
- output
- chip enable
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 독출 신호 발생기에 관한 것으로, 어드레스 신호를 버퍼링하기 위한 제 1 수단과, 칩 인에이블 바 신호에 따라 상기 제 1 수단으로부터의 어드레스 천이 신호를 검출하기 위한 제 2 수단과, 상기 제 2 수단의 출력 신호를 조합하기 위한 제 3 수단과, 상기 칩 인에이블 바 신호 및 어드레스 신호를 조합하기 위한 제 4 수단과, 상기 제 4 수단의 출력 신호를 조합하기 위한 제 5 수단과, 상기 제 4 수단의 출력 신호에 따라 상기 제 5 수단의 출력 신호를 부스팅 신호로 출력하기 위한 제 6 수단을 포함하여 이루어져, 상기 제 1, 제 2 및 제 3 수단은 어드레스를 변환시켜 독출 신호를 출력할 때 사용하고, 상기 제 4, 제 5 및 제 6 수단은 칩 인에이블 신호를 변환시켜 독출 신호를 출력할 때 사용함으로써 두가지 방법에서의 속도의 지연을 방지할 수 있어 소자의 수율 및 신뢰성을 향상시킬 수 있는 독출 신호 발생기가 제시된다.
Description
본 발명은 독출 신호 발생기에 관한 것으로, 특히 어드레스를 변환시켜 독출 신호를 출력하기 위한 구성과 칩 인에이블 신호를 변환시켜 독출 신호를 출력하기 위한 구성을 별도로하여 각 방법에 따라 동일한 시간의 부스팅 신호를 출력함으로써 두가지 방법에서의 속도의 지연을 방지할 수 있어 소자의 수율 및 신뢰성을 향상시킬 수 있는 독출 신호 발생기에 관한 것이다.
저전압용 플래시 메모리 소자는 셀을 독출하는 방법으로 칩 인에이블 신호를 변환시켜 셀을 독출하는 방법과 어드레스 신호를 변환시켜 셀을 독출하는 방법을 고려하여야 설계하여야 한다. 즉, 셀을 독출하는 방법은 어드레스 신호를 인가한 상태에서 칩 인에이블 신호를 인가하여 발생된 신호를 부스팅 신호로 사용하여 셀을 독출하는 방법과 칩 인에이블 신호를 인가한 상태에서 어드레스 신호를 인가하여 발생된 신호를 부스팅 신호로 사용하여 셀을 독출하는 방법이 있다. 그런데, 플래쉬 메모리 소자는 상기 두 방법중 어떠한 방법으로 셀을 독출하여도 설계 지침에 규정된 독출 속도를 보장하여야 한다. 또한, 칩 인에이블 신호가 인가되지 않는 스탠바이 모드에서는 칩이 동작하지 않아야 하므로 모든 입력 신호와 주요 회로에는 칩 인에이블 신호를 이용하여 동작하지 않도록 설계되어 있다.
저전압 플래쉬 메모리 소자는 셀의 게이트 전압을 부스팅하기 위한 신호를 발생하기 위해 어드레스 천이 검출 회로를 사용하는데, 도 1은 종래의 플래쉬 메모리 소자의 독출 신호 발생기의 구성도로서 다음과 같이 구성된다.
칩 인에이블 바 신호 버퍼(10)는 칩 인에블 바 신호(Ceb)를 소정 시간 유지한다. 다수의 어드레스 버퍼(21 내지 2n)는 다수의 어드레스 신호(Add)를 소정 시간 유지하고, 다수의 어드레스 천이 검출 회로(31 내지 3n)는 다수의 어드레스 버퍼(21 내지 2n)중 어느 하나 이상으로부터 어드레스의 천이를 검출한다(Atd). 제 1 조합 회로(40)는 다수의 어드레스 천이 검출 회로(31 내지 3n)로부터 검출된 어드레스 천이 신호를 조합한다(AtdSum). 이러한 제 1 조합 회로(40)의 출력 신호가 부스팅 신호로 사용된다.
상기와 같이 구성되는 독출 신호 발생기는 어드레스 신호를 인가한 상태에서 칩 인에이블 신호를 인가하여 발생된 신호를 부스팅 신호로 사용하여 셀을 독출할 수도 있고, 칩 인에이블 신호를 인가한 상태에서 어드레스 신호를 인가하여 발생된 신호를 부스팅 신호로 사용하여 셀을 독출할 수도 있다. 도 2는 어드레스 신호를 인가한 상태에서 칩 인에이블 신호를 인가하여 부스팅 신호를 발생하는 타이밍도를 나타낸 것이다. 도시된 바와 같이 어드레스 신호를 인가한 상태에서 칩 인에이블 바 신호를 인가하여 그때 검출된 어드레스 천이 신호를 조합하여 부스팅 신호를 출력한다.
그런데, 어드레스 신호를 인가한 상태에서 칩 인에이블 신호를 인가하여 부스팅 신호를 출력하는 시간과 칩 인에이블 신호를 인가한 상태에서 어드레스를 인가하여 부스팅 신호를 출력하는 시간이 동일하여야 하지만, 두 방법은 칩 인에이블 신호에 의해 속도에 차이가 발생한다. 즉, 어드레스 신호를 인가한 상태에서 칩 인에이블 신호를 인가하는 방법에 의한 부스팅 신호의 출력 속도가 다소 빠르다. 이로 인해 소자의 수율 및 안정성의 확보가 어려워지는 단점이 있다.
본 발명의 목적은 칩 인에이블 신호를 변환시키는 방법과 어드레스를 변환시키는 방법을 이용하여 독출 신호를 발생시키더라도 두 방법에 의한 의 속도에 차이가 없는 독출 신호 발생기를 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명은 어드레스 신호들을 버퍼링하기 위한 다수개의 어드레스 버퍼들과, 상기 어드레스 버퍼들 각각로부터의 어드레스의 천이를 검출하기 위한 다수개의 어드레스 천이 검출회로들과, 상기 어드레스 천이 검출회로들의 출력 신호들을 조합하는 제 1 조합회로와, 칩 인에이블 바 신호를 조합하는 제2 조합회로와, 상기 제 2 조합회로의 출력 신호를 조합하는 제3 조합회로와, 상기 칩 인에이블 바 신호를 변환시켜 독출신호를 출력할 때 상기 제2 조합회로의 출력 신호에 응답하여 상기 제 3 조합회로의 출력 신호를 부스팅 신호로 출력하고, 상기 어드레스 신호들을 변화시켜서 독출신호를 출력할 때 상기 제1 조합회로의 출력신호를 부스팅 신호로 출력하는 선택회로를 포함하여 이루어진 것을 특징으로 한다.
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3은 본 발명에 따른 독출 신호 발생기의 구성도로서, 다음과 같이 구성된다.
칩 인에이블 바 신호 버퍼(100)는 칩 인에이블 바 신호(Ceb)를 소정 시간 유지한다. 다수의 어드레스 버퍼(201 내지 20n)는 다수의 어드레스 신호(Add)를 소정 시간 유지한다. 다수의 어드레스 천이 검출 회로(301 내지 30n)는 각 어드레스 버퍼(201 내지 20n)로부터의 어드레스의 천이를 검출한다(Atd). 제 1 조합 회로(400)는 다수의 어드레스 천이 검출 회로(301 내지 30n)로부터 검출된 어드레스 천이 신호를 조합한다(AtdSum). 제 1 조합 회로(400)의 출력 신호(AtdSum)는 어드레스 신호를 변환시켜 독출 신호를 출력할 때 부스팅 신호로 사용된다. 제 2 조합 회로(500)는 칩 인에이블 바 신호(Ceb)를 변환시켜 독출 신호를 출력할 때 칩 인에이블 바 신호(Ceb1)를 어드레스 천이 신호에 동기시켜 조합한다. 제 2 조합 회로(600)는 칩 인에이블 바 신호를 변환시켜 독출 신호를 출력할 때 제 1 조합 회로(500)의 출력 신호를 조합한다(CebAtdSum). 선택 회로(700)는 칩 인에이블 바 신호를 변환시켜 독출 신호를 출력할 때 제 2 조합 회로(500)의 출력 신호(CebAtd)에 응답하여 제 3 조합 회로(600)의 출력 신호(CebAtdSum)를 부스팅 신호로 출력한다.
상기한 바와 같이 구성되는 본 발명에 따른 독출 신호 발생기는 제 2 조합 회로에서 칩 인에이블 바 신호를 어드레스 천이 검출 신호에 동기시키고, 이 신호를 이용하여 칩 인에이블 신호를 변환시켜 독출 신호를 출력하는 방법과 어드레스 신호를 변환시켜 독출 신호를 출력하는 방법을 구별하는 신호로 사용한다. 또한, 제 3 조합 회로는 제 2 조합 회로의 출력 신호를 소정 시간 지연시킨다. 제 3 조합 회로는 제 1 조합 회로의 출력 신호의 속도 지연 시간만큼 짧게 신호가 출력되도록 설계하고, 이 신호를 칩 인에이블 신호를 변환시키는 방법으로 독출 신호를 출력할 때 사용함으로써 칩 인에이블 신호를 변환시켜 독출 신호를 출력하는 방법과 어드레스 신호를 변환시켜 독출 신호를 출력하는 방법의 속도 차이를 개선할 수 있다.
먼저, 어드레스 신호를 변환시켜 독출 신호를 출력할 때에는 제 2 및 제 3 조합 회로를 사용하지 않고, 어드레스 천이 신호만을 가지고 제 1 조합 회로에서 신호를 생성한다. 이 신호가 프리차지와 디스차지 시간을 계산해서 적정한 딜레이를 갖도록 제 1 조합 회로를 구성한다. 이 제 1 조합 회로의 출력 신호의 펄링 에지(fallinf edge)에서 부스팅 신호를 만들어 독출 신호에 적용한다. 한편, 칩 인에이블 바 신호를 변환시켜 독출 신호를 출력할 때 제 2 조합 회로의 출력 신호를 동기받아 제 3 조합 회로에서 신호를 출력하고, 이 신호를 부스팅 신호로 사용한다. 따라서, 두 방식으로 독출 신호를 출력하는데 있어서의 속도 차이를 보상받을 수 있다.
상술한 바와 같이 본 발명에 의하면 어드레스를 변환시켜 독출 신호를 출력하기 위한 구성과 칩 인에이블 신호를 변환시켜 독출 신호를 출력하기 위한 구성을 별도로하여 각 방법에 따라 동일한 시간의 부스팅 신호를 출력함으로써 두가지 방법에서의 속도의 지연을 방지할 수 있어 소자의 수율 및 신뢰성을 향상시킬 수 있다.
도 1은 종래의 독출 신호 발생기의 구성도.
도 2는 도 1의 동작 타이밍도.
도 3은 본 발명에 따른 독출 신호 발생기의 구성도.
도 4는 도 1의 동작 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
10 및 100 : 칩 인에이블 바 신호 버퍼
21 내지 2n : 어드레스 버퍼
31 내지 3n : 어드레스 천이 검출 회로
40 및 400 : 제 1 조합 회로
201 내지 20n : 어드레스 버퍼
301 내지 30n : 어드레스 천이 검출 회로
500 : 제 2 조합 회로 600 : 제 2 조합 회로
700 : 선택 회로
Claims (4)
- 어드레스 신호들을 버퍼링하기 위한 다수개의 어드레스 버퍼들과,상기 어드레스 버퍼들 각각로부터의 어드레스의 천이를 검출하기 위한 다수개의 어드레스 천이 검출회로들과,상기 어드레스 천이 검출회로들의 출력 신호들을 조합하는 제 1 조합회로와,칩 인에이블 바 신호를 조합하는 제2 조합회로와,상기 제 2 조합회로의 출력 신호를 조합하는 제3 조합회로와,상기 칩 인에이블 바 신호를 변환시켜 독출신호를 출력할 때 상기 제2 조합회로의 출력 신호에 응답하여 상기 제 3 조합회로의 출력 신호를 부스팅 신호로 출력하고, 상기 어드레스 신호들을 변화시켜서 독출신호를 출력할 때 상기 제1 조합회로의 출력신호를 부스팅 신호로 출력하는 선택회로를 포함하여 이루어진 것을 특징으로 하는 독출 신호 발생기.
- 제 1 항에 있어서,상기 선택회로는, 상기 어드레스 신호들이 설정된 상태에서 상기 칩 인에이블 바 신호가 인가될 때 상기 제1 조합회로의 출력신호를 상기 부스팅 신호로 출력하는 것을 특징으로 하는 독출 신호 발생기.
- 제 1 항에 있어서,상기 선택회로는 상기 칩 인에이블 바 신호가 설정된 상태에서 상기 어드레스 신호들이 인가될 때 상기 제2 조합회로의 출력신호에 응답하여 상기 제3 조합회로의 출력신호를 상기 부스팅 신호로 출력하는 것을 특징으로 하는 독출 신호 발생기.
- 제 1 항에 있어서,상기 제3 조합회로는 상기 제1 조합회로의 출력신호의 속도 지연 시간만큼 짧게 신호가 출력되도록 하는 것을 특징으로 하는 독출 신호 발생기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0079259A KR100519533B1 (ko) | 2000-12-20 | 2000-12-20 | 독출 신호 발생기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0079259A KR100519533B1 (ko) | 2000-12-20 | 2000-12-20 | 독출 신호 발생기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020049933A KR20020049933A (ko) | 2002-06-26 |
| KR100519533B1 true KR100519533B1 (ko) | 2005-10-05 |
Family
ID=27683879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0079259A KR100519533B1 (ko) | 2000-12-20 | 2000-12-20 | 독출 신호 발생기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100519533B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893282A (en) * | 1985-02-26 | 1990-01-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
| JPH06267287A (ja) * | 1992-06-19 | 1994-09-22 | Intel Corp | フラッシュ・メモリ用の書込み状態機械インタフェース回路へのアドレス遷移を検出する方法と装置 |
| KR20010055444A (ko) * | 1999-12-10 | 2001-07-04 | 윤종용 | 플래시 메모리 장치의 워드 라인 제어 회로 |
-
2000
- 2000-12-20 KR KR10-2000-0079259A patent/KR100519533B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893282A (en) * | 1985-02-26 | 1990-01-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
| JPH06267287A (ja) * | 1992-06-19 | 1994-09-22 | Intel Corp | フラッシュ・メモリ用の書込み状態機械インタフェース回路へのアドレス遷移を検出する方法と装置 |
| KR20010055444A (ko) * | 1999-12-10 | 2001-07-04 | 윤종용 | 플래시 메모리 장치의 워드 라인 제어 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020049933A (ko) | 2002-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268429B1 (ko) | 동기형반도체메모리장치의데이터의입력회로및데이터입력방법 | |
| KR100543934B1 (ko) | 반도체 메모리 장치에서 어드레스 및 데이터 억세스타임을 고속으로 하는 제어 및 어드레스 장치 | |
| KR890004502A (ko) | 신호 위상 정렬 회로 | |
| KR100265599B1 (ko) | 데이터 윈도우 제어장치 및 그 방법 | |
| US6380784B1 (en) | Circuit for generating sense amplifier control signal for semiconductor memory | |
| US6618457B1 (en) | Apparatus and method for receiving external data signal to generate internal data signal | |
| US6850444B2 (en) | Data input device of a DDR SDRAM | |
| KR100519533B1 (ko) | 독출 신호 발생기 | |
| KR100265591B1 (ko) | 클럭입력버퍼를분리시킨반도체메모리장치 | |
| KR100728556B1 (ko) | 반도체 메모리 장치의 데이터 출력 회로 | |
| KR20040024788A (ko) | 스큐가 없는 듀얼 레일 버스 드라이버 | |
| KR20090079725A (ko) | 입력회로를 가지는 반도체 집적회로 | |
| KR960038975A (ko) | 확장 데이타 출력모드를 가진 반도체 메모리장치 | |
| KR950024433A (ko) | 데이타 출력 회로 및 반도체 기억 장치 | |
| KR100660833B1 (ko) | 타이밍 마진을 확보할 수 있으며 전력잡음 및 전력소모를감소시킬 수 있는 입출력제어 클럭 생성방법 및 이에 따라구현된 반도체 메모리장치 | |
| KR20010045945A (ko) | 반도체 메모리의 어드레스 천이 검출 회로 | |
| KR970051226A (ko) | 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로 | |
| JPH01208791A (ja) | 半導体記憶回路 | |
| KR100498415B1 (ko) | 클럭발생회로및이를구비하는동기식반도체장치 | |
| KR100721192B1 (ko) | 반도체 메모리 장치 | |
| KR19980029392A (ko) | 동기식 반도체 메모리 장치의 시스템 클럭 발생 회로 | |
| US20050083775A1 (en) | Data interface device for accessing SDRAM | |
| KR19990086389A (ko) | 디디알 싱크로너스 디램의 데이터 입력 버퍼 | |
| KR20000065632A (ko) | 반도체 장치의 내부 클럭 발생 회로 | |
| KR100238230B1 (ko) | 동기식 반도체 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |