KR19990086389A - 디디알 싱크로너스 디램의 데이터 입력 버퍼 - Google Patents

디디알 싱크로너스 디램의 데이터 입력 버퍼 Download PDF

Info

Publication number
KR19990086389A
KR19990086389A KR1019980019339A KR19980019339A KR19990086389A KR 19990086389 A KR19990086389 A KR 19990086389A KR 1019980019339 A KR1019980019339 A KR 1019980019339A KR 19980019339 A KR19980019339 A KR 19980019339A KR 19990086389 A KR19990086389 A KR 19990086389A
Authority
KR
South Korea
Prior art keywords
data input
data
input buffer
output
buffer
Prior art date
Application number
KR1019980019339A
Other languages
English (en)
Other versions
KR100294343B1 (ko
Inventor
류제훈
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980019339A priority Critical patent/KR100294343B1/ko
Publication of KR19990086389A publication Critical patent/KR19990086389A/ko
Application granted granted Critical
Publication of KR100294343B1 publication Critical patent/KR100294343B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 디디알(DDR) 싱크로너스(Synchronous) 디램(DRAM)에 관한 것으로, 특히 디디알 싱크로너스 디램의 라이트(write) 동작중 데이터를 받아들이는 데이터 입력 버퍼를 라이징(rising) 데이터 입력 버퍼와 폴링(falling) 데이터 입력 버퍼로 구성하고, 데이터 입력 버퍼에서 나오는 2개의 데이터를 동기시켜 데이터 입력 버퍼에서 글로발 입/출력(global input/output) 라인으로 넘겨주는 스트로빙(strobing) 신호의 타이밍 마진을 늘려서 고속 동작을 가능하게 할 수 있도록, 입력 버퍼를 통하여 입력되는 데이터를 클럭의 라이징 에지에 동기시켜 입력시키는 라이징 데이터 입력 버퍼와 ; 상기 입력 버퍼를 통하여 입력되는 데이터를 클럭의 폴링 에지에 동기시켜 입력시키는 폴링 데이터 입력 버퍼 ; 상기 라이징 데이터 입력 버퍼의 출력을 클럭의 폴링 에지에 동기시켜 소정시간 지연시키는 신호 지연부 ; 상기 신호 지연부 또는 상기 폴링 데이터 입력 버퍼로부터 출력된 데이터에 따라 온/오프 스위칭 동작하는 스위치 회로부 ; 상기 스위치 회로부로부터 스위칭된 짝수 데이터를 글로발 입/출력 라인으로 실어주는 짝수 데이터 입/출력 버퍼 ; 및 상기 스위치 회로부로부터 스위칭된 홀수 데이터를 글로발 입/출력 라인으로 실어주는 홀수 데이터 입/출력 버퍼로 구성한, 디디알 싱크로너스 디램의 데이터 입력 버퍼에 관한 것이다.

Description

디디알 싱크로너스 디램의 데이터 입력 버퍼
본 발명은 디디알(Double Data Rate 이하 DDR 이라 칭함) 싱크로너스(Synchronous) 디램(DRAM)에 관한 것으로, 특히 디디알 싱크로너스 디램의 라이트(write) 동작중 데이터를 받아들이는 데이터 입력 버퍼를 라이징(rising) 데이터 입력 버퍼와 폴링(falling) 데이터 입력 버퍼로 구성하고, 데이터 입력 버퍼에서 나오는 2개의 데이터를 동기시켜 데이터 입력 버퍼에서 글로발 입/출력(global input/output) 라인으로 넘겨주는 스트로빙(strobing) 신호의 타이밍 마진을 늘려서 고속 동작을 가능하게 할 수 있도록 한, 디디알 싱크로너스 디램의 데이터 입력 버퍼에 관한 것이다.
일반적으로, 디디알 싱크로너스 디램의 라이트 동작을 위한 버퍼 구조는 도 1 에 도시된 바와 같이, 입력 버퍼(1)를 통하여 입력되는 데이터중 짝수 데이터를 입력시키는 짝수 데이터 입력 버퍼(2)와 ; 상기 입력 버퍼(1)를 통하여 입력되는 데이터중 홀수 데이터를 입력시키는 홀수 데이터 입력 버퍼(3) ; 상기 짝수 데이터 입력 버퍼(2) 또는 상기 홀수 데이터 입력 버퍼(3)로부터 입력된 데이터의 짝수 또는 홀수에 따라 온/오프 스위칭 동작하는 스위치 회로부(4) ; 상기 스위치 회로부(4)로부터 스위칭된 짝수 데이터를 글로발 입/출력 라인으로 실어주는 짝수 데이터 입/출력 버퍼(5) ; 및 상기 스위치 회로부(4)로부터 스위칭된 홀수 데이터를 글로발 입/출력 라인으로 실어주는 홀수 데이터 입/출력 버퍼(6)로 구성되어 있다.
그러나, 상기와 같이 구성된 디디알 싱크로너스 디램의 라이트 구조는, 데이터가 짝수(even)냐 홀수(odd)냐에 따라서 데이터 입력 버퍼가 결정되는 짝수 데이터 입력 버퍼(2)와 홀수 데이터 입력 버퍼(3)를 사용하여, 데이터 입력 버퍼(1)의 출력을 글로발 입/출력(global input/output) 라인으로 실어주는 데이터 입/출력 버퍼(5, 6)에서 짝수 데이터와 홀수 데이터를 바로 사용하는 라이트(write) 구조에서는 다음과 같은 문제점이 있다.
즉, 라이트 명령어가 연속적으로 들어가고, 연속되는 라이트 명령어가 짝수 데이터에서 홀수 데이터로 혹은, 홀수 데이터에서 짝수 데이터로 바뀔 때 데이터 입/출력 버퍼(5, 6)의 입력으로 들어오는 신호는, 보통의 경우라면 1클럭(clock)에 한 번씩만 바뀐다.
하지만, 도 2 에서는 반 클럭만에 바뀌게 된다.
여기서, 데이터 입/출력 버퍼(5, 6)에서 데이터를 스트로빙(strobing)하는 신호인 dinstb 의 최소 펄스 폭을, 도 2 의 (라)에 도시된 바와 같이 2 나노세크(ns)로 생각하고, dinstb 신호와 데이터 입/출력 버퍼()의 입력 마진을 1ns로 생각하면, 반 클럭의 최소 크기는 3ns 정도가 된다.
하지만, 외부 클럭의 듀티(duty) 클럭이 도 2 의 (가)에 도시된 바와 같이 0.45tCLK이므로, 3ns라는 값은 0.45tCLK에 해당하여,
1) 0.45tCLK이 3ns라고 생각하면 최대 주파수는 150MHz
2) 0.45tCLK이 3.5ns라고 생각하면 최대 주파수는 128MHz
가 된다.
따라서, 짝수 데이터 입력 버퍼(2)와 홀수 데이터 입력 버퍼(3)에서 데이터를 스트로빙하기 위하여, 짝수 데이터 입력 버퍼(2)에서 데이터를 클럭에 동기시키기 위하여 만든 신호인 even_dinclk 이나 홀수 데이터 입력 버퍼(3)에서 데이터를 클럭에 동기시키기 위하여 만든 신호인 odd_dinclk 중의 하나는 반드시 0.45tCLK을 주기로 펄스가 떠야 하므로, 데이터 입력 버퍼의 프리차지(precharge)에 걸리는 시간에 대해 마진을 찾기 힘들고, 펄스의 파형도 보장하기 힘들어 고속 동작 구현에 제약을 주게되는 문제점이 있었다.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 디디알 싱크로너스 디램의 라이트(write) 동작중 데이터를 받아들이는 데이터 입력 버퍼를 라이징(rising) 데이터 입력 버퍼와 폴링(falling) 데이터 입력 버퍼로 구성하고, 데이터 입력 버퍼에서 나오는 2개의 데이터를 동기시켜 데이터 입력 버퍼에서 글로발 입/출력(global input/output) 라인으로 넘겨주는 스트로빙(strobing) 신호의 타이밍 마진을 늘려서 고속 동작을 가능하게 할 수 있도록 한 디디알 싱크로너스 디램의 데이터 입력 버퍼를 제공하는데 그 목적이 있다.
도 1 은 일반적인 디디알 싱크로너스 디램의 라이트 동작을 위한 버퍼 구조를 보인 블록 구성도,
도 2 의 (가) 내지 (라)는 도 1 에 대한 펄스 타이밍도,
도 3 은 본 발명에 따른 디디알 싱크로너스 디램의 데이터 입력 버퍼 구조를 보인 블록 구성도,
도 4 의 (가) 내지 (아)는 도 3 에 대한 펄스 타이밍도이다.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 입력 버퍼 20 : 라이징 데이터 입력 버퍼
30 : 폴링 데이터 입력 버퍼 40 : 신호 지연부
50 : 스위치 회로부 60 : 짝수 데이터 입/출력 버퍼
70 : 홀수 데이터 입/출력 버퍼
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 입력 버퍼(10)를 통하여 입력되는 데이터를 클럭의 라이징 에지에 동기시켜 입력시키는 라이징 데이터 입력 버퍼(20)와 ; 상기 입력 버퍼(10)를 통하여 입력되는 데이터를 클럭의 폴링 에지에 동기시켜 입력시키는 폴링 데이터 입력 버퍼(30) ; 상기 라이징 데이터 입력 버퍼(20)의 출력을 클럭의 폴링 에지에 동기시켜 소정시간 지연시키는 신호 지연부(40) ; 상기 신호 지연부(40) 또는 상기 폴링 데이터 입력 버퍼(30)로부터 출력된 데이터에 따라 온/오프 스위칭 동작하는 스위치 회로부(50) ; 상기 스위치 회로부(50)로부터 스위칭된 짝수 데이터를 글로발 입/출력 라인으로 실어주는 짝수 데이터 입/출력 버퍼(60) ; 및 상기 스위치 회로부(50)로부터 스위칭된 홀수 데이터를 글로발 입/출력 라인으로 실어주는 홀수 데이터 입/출력 버퍼(70)로 구성함을 특징으로 한다.
본 발명에 따른 동작 원리를 상세히 설명하면 다음과 같다.
디디알 싱크로너스 디램(DDR SDRAM)에서는 한 번의 데이터 스트로빙(strobing) 신호(dinstb)를 띄워서 짝수 데이터(even data)와 홀수 데이터(odd data) 2개의 데이터를 가져와야 하므로, 짝수 데이터 입/출력 버퍼(60) 및 홀수 데이터 입/출력 버퍼(70)로 데이터 스트로빙 신호(dinstb)가 띄워지는 시간은, 도 4 의 (아)에 도시한 바와 같이 두 번째 데이터가 들어왔을 때이다.
즉, 도 4 의 (라)에 도시한 바와 같이 폴링(falling) 데이터 입력 버퍼(30)에 데이터가 들어왔을 때이다.
그러므로, 라이징(rising) 데이터 입력 버퍼(20)에 들어온 데이터가 실제로 쓰여지는 시간은 도 4 의 (다)에 도시한 바와 같이, 반 클럭(clock) 후인 것이다.
이것은, 시작 번지가 짝수 데이터(even data)이건 홀수 데이터(odd data)이건 관계가 없다.
따라서, 항상 도 4 의 (나)와 같은 라이징 데이터 입력 버퍼(20)의 출력(r1)을 일정한 시간동안 지연시켜도 아무런 문제가 발생하지 않는다.
라이징 데이터 입력 버퍼(20)의 출력(r1)을 도 4 의 (가)와 같은 클럭과 동기시키기 위하여 만든 신호인 rising_dinclk 신호와, 폴링 데이터 입력 버퍼(30)의 출력(f2)을 클럭과 동기시키기 위하여 만든 신호인 falling_dinclk 신호는, 각각 데이터 스트로브 신호(DS)의 라이징 에지(rising edge)와 폴링 에지(falling edge)를 감지해서 만들어진 클럭이다.
여기서, 상기 데이터 스트로브 신호(DS)는 클럭과 정확하게 동기 된다.
따라서, 라이징 데이터 입력 버퍼(20)의 출력(r1)은 도 4 의 (나)와 같이 클럭의 라이징 에지와 정확하게 동기되고, 폴링 데이터 입력 버퍼(30)의 출력(f2)은 도 4 의 (라)와 같이 클럭의 폴링 에지에 정확하게 동기 된다.
이때, 도 4 의 (다)와 같이 신호 지연부(40)로부터 출력되는 신호(r2)는 falling_dinclk에 동기되어서, 상기 라이징 데이터 입력 버퍼(20)로부터 출력된 신호(r1)를 넘겨받아 생성된다.
그러므로, 상기 신호 지연부(40)의 출력(r2)과 상기 폴링 데이터 입력 버퍼(30)의 출력(f2)은 falling_dinclk에 정확하게 동기 된다.
이렇게 되면 데이터 스트로빙 신호(dinstb)의 데이터 폭(width)은 0.45tCLK에서 거의 11CLK까지 증가하게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은, 디디알 싱크로너스 디램의 라이트(write) 동작중 데이터를 받아들이는 데이터 입력 버퍼를 라이징(rising) 데이터 입력 버퍼와 폴링(falling) 데이터 입력 버퍼로 구성하고, 데이터 입력 버퍼에서 나오는 2개의 데이터를 동기시켜 데이터 입력 버퍼에서 글로발 입/출력(global input/output) 라인으로 넘겨주는 스트로빙(strobing) 신호의 타이밍 마진을 늘려서 고속 동작을 가능하게 할 수 있는 효과가 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 입력 버퍼를 통하여 입력되는 데이터를 클럭의 라이징 에지에 동기시켜 입력시키는 라이징 데이터 입력 버퍼와 ;
    상기 입력 버퍼를 통하여 입력되는 데이터를 클럭의 폴링 에지에 동기시켜 입력시키는 폴링 데이터 입력 버퍼 ;
    상기 라이징 데이터 입력 버퍼의 출력을 클럭의 폴링 에지에 동기시켜 소정시간 지연시키는 신호 지연부 ;
    상기 신호 지연부 또는 상기 폴링 데이터 입력 버퍼로부터 출력된 데이터에 따라 온/오프 스위칭 동작하는 스위치 회로부 ;
    상기 스위치 회로부로부터 스위칭된 짝수 데이터를 글로발 입/출력 라인으로 실어주는 짝수 데이터 입/출력 버퍼 ; 및
    상기 스위치 회로부로부터 스위칭된 홀수 데이터를 글로발 입/출력 라인으로 실어주는 홀수 데이터 입/출력 버퍼로 구성함을 특징으로 하는 디디알 싱크로너스 디램의 데이터 입력 버퍼.
  2. 제 1 항에 있어서,
    상기 입력 버퍼는,
    입력되는 데이터의 짝수/홀수에 관계없이 라이징 데이터 입력 버퍼 또는 폴링 데이터 입력 버퍼로 출력시키는 것을 특징으로 하는 디디알 싱크로너스 디램의 데이터 입력 버퍼.
  3. 제 1 항에 있어서,
    상기 라이징 데이터 입력 버퍼의 출력(r1)을 클럭과 동기시키기 위하여 만든 신호(rising_dinclk)는,
    데이터 스트로브 신호(DS)의 라이징 에지(rising edge)를 감지해서 만들어진 클럭에 동기시키는 것을 특징으로 하는 디디알 싱크로너스 디램의 데이터 입력 버퍼.
  4. 제 1 항에 있어서,
    상기 폴링 데이터 입력 버퍼의 출력(f2)을 클럭과 동기시키기 위하여 만든 신호(falling_dinclk)는,
    데이터 스트로브 신호(DS)의 폴링 에지(falling edge)를 감지해서 만들어진 클럭에 동기시키는 것을 특징으로 하는 디디알 싱크로너스 디램의 데이터 입력 버퍼.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 데이터 스트로브 신호(DS)는,
    클럭과 정확하게 동기시키는 것을 특징으로 하는 디디알 싱크로너스 디램의 데이터 입력 버퍼.
  6. 제 1 항에 있어서,
    상기 신호 지연부로부터 출력되는 신호(r2)는,
    폴링 데이터 입력 클럭(falling_dinclk)에 동기되어서, 상기 라이징 데이터 입력 버퍼로부터 출력된 신호(r1)를 넘겨받아 생성되는 것을 특징으로 하는 디디알 싱크로너스 디램의 데이터 입력 버퍼.
KR1019980019339A 1998-05-27 1998-05-27 디디알싱크로너스디램의데이터입력버퍼 KR100294343B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019339A KR100294343B1 (ko) 1998-05-27 1998-05-27 디디알싱크로너스디램의데이터입력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019339A KR100294343B1 (ko) 1998-05-27 1998-05-27 디디알싱크로너스디램의데이터입력버퍼

Publications (2)

Publication Number Publication Date
KR19990086389A true KR19990086389A (ko) 1999-12-15
KR100294343B1 KR100294343B1 (ko) 2001-09-17

Family

ID=37527519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019339A KR100294343B1 (ko) 1998-05-27 1998-05-27 디디알싱크로너스디램의데이터입력버퍼

Country Status (1)

Country Link
KR (1) KR100294343B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321736B1 (ko) * 1999-12-28 2002-01-26 박종섭 안정적인 고속 라이트 동작을 수행하기 위한 반도체메모리장치
KR100863000B1 (ko) * 2007-01-12 2008-10-13 주식회사 하이닉스반도체 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321736B1 (ko) * 1999-12-28 2002-01-26 박종섭 안정적인 고속 라이트 동작을 수행하기 위한 반도체메모리장치
KR100863000B1 (ko) * 2007-01-12 2008-10-13 주식회사 하이닉스반도체 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로
US7626873B2 (en) 2007-01-12 2009-12-01 Hynix Semiconductor Inc. Semiconductor memory apparatus, semiconductor integrated circuit having the same, and method of outputting data in semiconductor memory apparatus

Also Published As

Publication number Publication date
KR100294343B1 (ko) 2001-09-17

Similar Documents

Publication Publication Date Title
US7975162B2 (en) Apparatus for aligning input data in semiconductor memory device
US7710799B2 (en) Circuit for generating data strobe in DDR memory device, and method therefor
JP4040953B2 (ja) 同期式半導体メモリ装置のデータ入力回路及びデータ入力方法
US7394722B2 (en) Method for controlling data output timing of memory device and device therefor
US7672191B2 (en) Data output control circuit
US6778465B2 (en) Circuit and method for generating output control signal in synchronous semiconductor memory device
KR100540487B1 (ko) 데이터 출력제어회로
KR100623801B1 (ko) 반도체 메모리 비동기식 파이프라인
US20050005056A1 (en) Method and apparatus for controlling a read valid window of a synchronous memory device
KR100543937B1 (ko) 데이터 출력제어회로
US7287143B2 (en) Synchronous memory device having advanced data align circuit
KR19990086391A (ko) 동기식 메모리장치
KR0167683B1 (ko) 동기메모리의 고주파 동작용 데이타 출력버퍼 제어방법
US7791963B2 (en) Semiconductor memory device and operation method thereof
US7995406B2 (en) Data writing apparatus and method for semiconductor integrated circuit
US6850444B2 (en) Data input device of a DDR SDRAM
KR100190373B1 (ko) 리드 패스를 위한 고속 동기식 메모리 장치
KR19990086389A (ko) 디디알 싱크로너스 디램의 데이터 입력 버퍼
KR100427038B1 (ko) 컬럼 어드레스 버퍼장치
KR100546272B1 (ko) 데이터 스트로우브 신호를 사용한 데이터 입력 회로
KR100818709B1 (ko) 프리앰블 구간 제어회로
KR100238230B1 (ko) 동기식 반도체 장치 및 방법
KR20020058912A (ko) 레지스터 제어 지연고정루프
KR20020028413A (ko) 직렬 어드레스 인터페이스 메모리 장치
KR20040093814A (ko) 데이터 얼라인 마진이 향상된 동기식 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee