KR20020028413A - 직렬 어드레스 인터페이스 메모리 장치 - Google Patents

직렬 어드레스 인터페이스 메모리 장치 Download PDF

Info

Publication number
KR20020028413A
KR20020028413A KR1020000059400A KR20000059400A KR20020028413A KR 20020028413 A KR20020028413 A KR 20020028413A KR 1020000059400 A KR1020000059400 A KR 1020000059400A KR 20000059400 A KR20000059400 A KR 20000059400A KR 20020028413 A KR20020028413 A KR 20020028413A
Authority
KR
South Korea
Prior art keywords
clock
address
buffer
input
synchronization
Prior art date
Application number
KR1020000059400A
Other languages
English (en)
Inventor
오윤석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000059400A priority Critical patent/KR20020028413A/ko
Publication of KR20020028413A publication Critical patent/KR20020028413A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Abstract

본 발명은 직렬 어드레스 인터페이스 메모리 장치에 관한 것으로서, 특히 직렬 어드레스 인터페이스를 갖는 메모리의 단점인 긴 어드레스 입력시간을 줄이기 위해, 어드레스 시프트 레지스터에 어드레스를 입력할 때 사용하는 클럭을 별도로 사용하도록 하는 직렬 어드레스 인터페이스 메모리 장치에 관한 것이다.

Description

직렬 어드레스 인터페이스 메모리 장치{Serial address interface memory device}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히, 직렬 어드레스 인터페이스를 갖는 동기식 메모리 장치에 사용되는 클럭에 있어서, 어드레스 시프트 레지스터에 어드레스를 입력할 때 사용하는 클럭을 별도로 사용하도록 하는 직렬 어드레스 인터페이스 메모리 장치에 관한 것이다.
일반적으로 메모리 장치는 컴퓨터, 통신 시스템, 화상처리 시스템 등에서 데이타 또는 명령들을 일시적으로 또는 영구적으로 저장하기 위하여 사용되는 것을 총칭하며, 메모리 장치에는 대표적으로 반도체, 마그네틱 디스크, 광디스크 등이 있다. 이 중 반도체 메모리는 소형이며 높은 신뢰도 및 저렴한 가격이라는 장점이외에도 상대적으로 고속 동작이 가능하여 매우 급속히 개발, 보급되어 왔다.
이러한 반도체 메모리도 데이터의 저장방식, 전기적 특성, 동작 방식에 따라 여러가지로 구분된다. 여러 구분 방식 중에서 외부 시스템의 클럭에 동기가 되는가 안되는가에 따라 동기식(Synchronous) 메모리 장치와, 비동기식(Asynchronous) 메모리 장치로 나뉜다.
이러한 종래의 직렬 어드레스 인터페이스 메모리 장치(10)는 도 1을 보면, 각각 외부 클럭 신호와 직렬 어드레스와 커맨드 신호를 입력받고, 입력되는 외부 클럭 주파수에 동기하여 데이타를 입출력하도록 한다.
여기서, 동기식 메모리 장치의 주요 특징을 살펴보면 다음과 같다.
첫째로, 외부 클럭에 동기된 입출력 신호를 갖는다는 것이다. 동기식 메모리 장치는 대부분의 규격이 클럭으로 정의되는데 비동기식 메모리 장치에서 시간으로 정의되던 것과 구분되어 진다. 즉, 입출력 회로를 외부 클럭으로 구동하여 외부 클럭 주파수와 같은 속도의 고속으로 데이타를 입출력할 수 있다.
따라서, 클럭에 데이타가 동기되어 입출력 되므로 데이타간의 스큐(SKEW)를 무시할 수 있게 된다. 또한, 시스템과 메모리가 모두 동기회로로 되어 있어 타이밍 설계가 용이하게 된다.
둘째로, 리드나 라이트의 동작이 버스트(Burst)로 이루어진다. 메모리 장치에 리드나 라이트의 명령이 클럭에 동기되어 입력되면 미리 정의해준 버스트 길이에 따라 데이타가 입출력된다. 이때, 버스트 길이는 1,2,4,8 또는 풀 페이지(Full page)등으로 정해진다.
셋째로, 명령 형식의 엑세스가 된다는 것이다. 동기식 메모리 장치의 모든 명령신호는 시스템 클럭의 라이징(rising)이나 폴링 에지(Falling edge)에 동기하여 입력된다.
이상에서 설명한 바와 같이 동기식 메모리 장치는 데이타를 리드나 라이트할 때 어드레스가 주어지게 되는데, 이 어드레스가 들어오는 방식이 병렬로 입력되는지, 직렬로 입력되는지에 따라 인터페이스의 형식이 구분된다.
여기서, 병렬 어드레스 인터페이스 방식은 리드나 라이트 명령시 어드레스의 모든 비트가 동시에 입력이 되고, 직렬 어드레스 인터페이스 방식은 어드레스가 클럭에 동기하여 1비트씩 직렬로 들어온다.
이 중에서 특별히 동기식 메모리 장치가 보편적으로 쓰이는 이유는 갈수록 시스템의 성능이 향상됨에 따라 고속의 데이타를 처리할 수 있는 메모리가 필요하기 때문이다.
그런데, 직렬 어드레스 인터페이스의 경우에는 어드레스의 입력을 위해 어드레스 비트 만큼의 클럭이 필요하게 되며, 이로 인해 리드나 라이트 명령으로부터 첫번째 데이타가 입력 및 출력되기 까지의 시간이 그만큼 길어지게 되는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로, 어드레스의 입력용 클럭과 명령 및 데이타의 입출력시에 사용되는 클럭을 분리하여 어드레스의 입력에 고속의 클럭을 인가함으로써 데이타의 입출력 시점을 더 빠르게 할 수 있도록 하는 직렬 어드레스 인터페이스 메모리 장치를 제공함에 그 목적이 있다.
도 1은 종래의 직렬 어드레스 인터페이스 메모리 장치에 대한 개략도,
도 2는 본 발명에 따른 직렬 어드레스 인터페이스 메모리 장치의 개략도,
도 3은 본 발명에 따른 직렬 어드레스 인터페이스 메모리 장치의 세부 구성도.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 클럭 버퍼 120 : 시프트 레지스터
130 : 어드레스 레지스터 140 : 데이터 저장부
150 : 커맨드 버퍼 및 상태장치 160 : 데이타 입출력 버퍼
상기 목적을 달성하기 위한 본 발명의 직렬 어드레스 인터페이스 메모리 장치는, 복수개의 클럭을 입력받아 버퍼링하여 출력하는 클럭 버퍼와, 클럭버퍼로부터 인가되는 복수개의 클럭 중 어느 하나의 클럭에 동기하여 어드레스 데이타를 저장하는 시프트 레지스터와, 클럭버퍼로부터 인가되는 복수개의 클럭 중 다른 하나의 클럭에 동기하여 커맨드 신호를 입력받는 커맨드 버퍼와, 커맨드 버퍼에 입력되는 다른 하나의 클럭에 동기하여 데이타를 입출력하는 데이타 입출력버퍼를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 직렬 어드레스 인터페이스 메모리 장치(100)의 개략적인 구성도이다.
도 2를 보면, 본 발명은 서로 주파수가 다른 클럭 1 및 클럭 2신호와, 직렬 어드레스와, 커맨드 신호가 입력되고, 클럭 주파수 신호에 동기하여 데이타를 입출력하도록 한다. 이때, 어드레스 입력시에는 주파수가 빠른 클럭 1에 동기시키고,커맨드 및 데이타 입출력 시에는 클럭 2에 동기시켜 인터페이스를 수행한다.
도 3은 본 발명에 따른 직렬 어드레스 인터페이스 메모리 장치의 세부 구성도이다.
도 3을 보면, 본 발명의 클럭버퍼(Clock Buffer;110)는 외부클럭(클럭 1 및 클럭 2)을 입력받아 이를 각각 버퍼링하여 내부클럭 1및 내부클럭 2를 출력한다.
시프트 레지스터(Shift Resister;120)는 클럭버퍼(110)로부터 인가되는 내부클럭(내부클럭 1)에 동기되어 직렬 어드레스(Serial address)를 입력으로 받아 최상위 비트(MSB;Most Significant Bit) 및 최하위 비트(LSB;Least Significant Bit)를 갖는 병렬 어드레스(Paraller Address)를 출력한다.
그리고, 어드레스 레지스터(Address Resister;130)는 클럭버퍼(110)로부터 인가되는 또 다른 내부클럭(내부클럭 2)에 동기되어 시프트 레지스터(120)로부터 인가되는 병렬 어드레스를 입력으로 받는다.
커맨드 버퍼(Command Buffer) 및 상태장치(State machine;150)는 내부클럭 2에 동기되어 커맨드 신호를 입력받아 버퍼링함으로써 로오 엑티브(Row Active) 및 컬럼 엑티브(Column Active) 신호를 출력한다. 또한, 리드(Read) 및 라이트(Write) 커맨드 신호를 데이타 입출력버퍼(Data In/Out Buffer;160)에 출력한다.
데이터 저장부(Data Storage Block;140)는 커맨드 버퍼 및 상태장치(150)로부터 인가되는 로오 엑티브 신호 및 컬럼 엑티브 신호를 입력받고, 어드레스 레지스터(130)로부터 인가되는 병렬 어드레스를 저장한다.
또한, 데이타 입출력 버퍼(160)는 내부클럭 2에 동기하여 데이터 저장부(140)에 입력되는 데이타를 인가하거나, 데이터 저장부(140)로부터 인가되는 데이타를 버퍼링하여 출력한다.
상술된 구성을 갖는 본 발명의 동작 과정을 설명하자면 다음과 같다.
시프트 레지스터(120)에 입력으로 들어가는 클럭1은 커맨드 버퍼 및 상태장치(150)와 데이타 입출력 버퍼(160)에서 쓰이는 클럭 2보다 더 빠른 주파수를 갖는다.
이때, 외부에서 주어지는 어드레스는 클럭 1과 같은 주파수로 입력되어져야 하며, 이 주파수는 메모리 장치보다 상대적으로 빠른 클럭을 갖는 시스템에 의하여 결정된다.
먼저, 클럭 버퍼(110)에 입력되는 외부 클럭 1 및 클럭 2는 각각 내부클럭 1 및 내부클럭 2를 생성한다. 시프트 레지스터(120)는 클럭버퍼(110)로부터 인가되는 내부클럭 1에 동기되어 직렬 어드레스 신호를 입력받아 최상위 비트 및 최하위 비트를 갖는 병렬 어드레스를 생성하여 출력한다.
다음에, 어드레스 레지스터(130)는 클럭버퍼(110)로부터 출력되는 내부클럭 2에 의해 동기되어 시프트 레지스터(120)로부터 인가되는 병렬 어드레스를 입력받아 저장한다. 그리고, 커맨드 버퍼 및 상태 장치(150)는 클럭버퍼(110)로부터 인가되는 내부클럭 2에 의해 동기되어 커맨드 신호를 입력받아 로오 엑티브 신호 및 컬럼 엑티브 신호를 출력하고, 리드 및 라이트 신호를 데이타 입출력 버퍼(160)에 인가한다. 이때, 어드레스 레지스터(130)로부터 인가되는 병렬 어드레스는 커맨드버퍼 및 상태 장치(150)로부터 생성된 로오 엑티브신호 및 컬럼 엑티브 신호와 함께 데이타 저장부(140)에 전달되어 저장된다. 또한, 데이타 입출력 버퍼(160)는 내부클럭 2에 동기되어 데이터 저장부(140)로부터 인가되는 데이타를 출력버퍼를 통해 외부로 출력하거나, 외부로부터 인가되는 데이타를 입력버퍼를 통해 버퍼링하여 데이터 저장부(140)에 인가하게 된다.
이상에서 설명한 바와 같이, 본 발명은 주파수 특성이 다른 두개의 클럭을 사용함으로써 직렬 어드레스 인터페이스 메모리 장치의 단점인 긴 어드레스 입력시간을 줄여서 리드나 라이트 명령으로부터 첫 데이타가 저장되거나 출력되는 시간을 줄일 수 있는 효과를 제공한다.

Claims (4)

  1. 직렬 어드레스 인터페이스 메모리 장치에 있어서,
    복수개의 클럭을 입력받아 버퍼링하여 출력하는 클럭 버퍼;
    상기 클럭버퍼로부터 인가되는 복수개의 클럭 중 어느 하나의 클럭에 동기하여 어드레스 데이타를 저장하는 시프트 레지스터;
    상기 클럭버퍼로부터 인가되는 복수개의 클럭 중 다른 하나의 클럭에 동기하여 커맨드 신호를 입력받는 커맨드 버퍼;
    상기 커맨드 버퍼에 입력되는 다른 하나의 클럭에 동기하여 데이타를 입출력하는 데이타 입출력버퍼를 구비함을 특징으로 하는 직렬 어드레스 인터페이스 메모리 장치.
  2. 제 1 항에 있어서,
    상기 복수개의 클럭들은
    각각 서로 다른 주파수를 갖는 것을 특징으로 하는 직렬 어드레스 인터페이스 메모리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 시프트 레지스터에 입력되는 클럭의 주파수는 상기 커맨드 버퍼 및 데이타 입출력버퍼로 인가되는 클럭의 주파수보다 더 높은것을 특징으로 하는 직렬어드레스 인터페이스 메모리 장치.
  4. 제 1 항에 있어서,
    상기 클럭버퍼로부터 출력되는 다른 하나의 클럭에 동기하여 상기 시프트 레지스터로부터 출력되는 병렬 어드레스를 입력받는 어드레스 레지스터를 더 구비함을 특징으로 하는 직렬 어드레스 인터페이스 메모리 장치.
KR1020000059400A 2000-10-10 2000-10-10 직렬 어드레스 인터페이스 메모리 장치 KR20020028413A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000059400A KR20020028413A (ko) 2000-10-10 2000-10-10 직렬 어드레스 인터페이스 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000059400A KR20020028413A (ko) 2000-10-10 2000-10-10 직렬 어드레스 인터페이스 메모리 장치

Publications (1)

Publication Number Publication Date
KR20020028413A true KR20020028413A (ko) 2002-04-17

Family

ID=19692663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000059400A KR20020028413A (ko) 2000-10-10 2000-10-10 직렬 어드레스 인터페이스 메모리 장치

Country Status (1)

Country Link
KR (1) KR20020028413A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892342B1 (ko) * 2007-11-02 2009-04-08 주식회사 하이닉스반도체 안정적 데이터 액세스를 위한 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892342B1 (ko) * 2007-11-02 2009-04-08 주식회사 하이닉스반도체 안정적 데이터 액세스를 위한 반도체 메모리 장치

Similar Documents

Publication Publication Date Title
KR100337052B1 (ko) 동기화된 독출 포인터 및 기록 포인터를 갖는 2 중 포트 ｆｉｆｏ
US6459651B1 (en) Semiconductor memory device having data masking pin and memory system including the same
KR100694440B1 (ko) 반도체기억장치
US7802123B2 (en) Data processing apparatus and method using FIFO device
KR100910852B1 (ko) 반도체 메모리 소자
US6909643B2 (en) Semiconductor memory device having advanced data strobe circuit
US6600693B2 (en) Method and circuit for driving quad data rate synchronous semiconductor memory device
KR100265599B1 (ko) 데이터 윈도우 제어장치 및 그 방법
US6618457B1 (en) Apparatus and method for receiving external data signal to generate internal data signal
KR100360409B1 (ko) 명령 및 어드레스 전용 스트로브 신호를 이용하는 반도체메모리장치 및 이의 명령 및 어드레스 입력방법
US6108244A (en) Synchronous memory devices having dual port capability for graphics and other applications
US5488712A (en) Memory circuit with pipeline processing
US20040160843A1 (en) Address buffer having (N/2) stages
KR20020028413A (ko) 직렬 어드레스 인터페이스 메모리 장치
KR100282519B1 (ko) 플래시 메모리의 데이터 리드속도 향상회로
KR20030039179A (ko) 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치
KR100615081B1 (ko) 듀얼 데이터 레이트 반도체 메모리 장치 및 데이터 스트로브 신호 출력방법
JP3592169B2 (ja) 非同期データ転送制御装置および非同期データ転送制御方法
KR19990075644A (ko) 데이터 스트로우브 신호를 사용한 데이터 입력 회로
KR100903381B1 (ko) 반도체 메모리 장치 및 그의 구동 방법
KR100660833B1 (ko) 타이밍 마진을 확보할 수 있으며 전력잡음 및 전력소모를감소시킬 수 있는 입출력제어 클럭 생성방법 및 이에 따라구현된 반도체 메모리장치
KR100211754B1 (ko) 비동기 메모리 제어회로
KR0148182B1 (ko) 쿼드러플뱅크 메모리 제어장치
KR20070113351A (ko) 애디티브 래이턴시 구조를 공유 하는 어드레스 핀 리덕션회로를 구비하는 동기식 메모리 장치
KR200256519Y1 (ko) 비동기 입출력 버퍼 구동 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination