KR100472987B1 - 유기성 박막 반도체 장치의 제조 방법 - Google Patents

유기성 박막 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100472987B1
KR100472987B1 KR10-2001-7013025A KR20017013025A KR100472987B1 KR 100472987 B1 KR100472987 B1 KR 100472987B1 KR 20017013025 A KR20017013025 A KR 20017013025A KR 100472987 B1 KR100472987 B1 KR 100472987B1
Authority
KR
South Korea
Prior art keywords
layer
poly
pedot
work function
diode
Prior art date
Application number
KR10-2001-7013025A
Other languages
English (en)
Other versions
KR20020040659A (ko
Inventor
루치마라 스톨즈 로만
올레 잉가나스
올레 하젤
매그너스 베르지렌
고란 구스타프손
요한 카를손
Original Assignee
띤 필름 일렉트로닉스 에이에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 띤 필름 일렉트로닉스 에이에스에이 filed Critical 띤 필름 일렉트로닉스 에이에스에이
Publication of KR20020040659A publication Critical patent/KR20020040659A/ko
Application granted granted Critical
Publication of KR100472987B1 publication Critical patent/KR100472987B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/20Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising organic-organic junctions, e.g. donor-acceptor junctions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114Poly-phenylenevinylene; Derivatives thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

반도체성 유기 물질과 접촉하는 전극을 갖는 전극 수단을 포함하는 유기성 박막 반도체 장치의 제조 방법에서, 전극 수단에 있는 애노드는 이중층 구조로서 구성되며, 제 1층은 전도성 또는 반도체성 물질이거나 또는 이들의 조합으로 기판 상에 증착되며 제 2층은 제 1층의 물질 보다 일함수가 높은 전도성 폴리머이다. 반도체성 유기 물질로 구성되며 장치의 활성 물질을 형성하는 제 3층이 애노드 상부에 증착되며, 캐소드는 제 3층 상에 증착된 금속의 제 4층으로 구성된다. 바람직한 실시예에서 낮은 일함수의 금속이 제 1 층에 사용되며, 제 2층에는 PEDOT-PSS와 같은 도핑된 복합 폴리머가 사용되는 반면, 캐소드는 제 1층에서 사용되는 것과 동일한 금속으로 구성될 수 있다. 유기성 박막 다이오드 또는 트랜지스터 구조에서 전극 수단의 제조에 사용된다.

Description

유기성 박막 반도체 장치의 제조 방법{A METHOD IN THE FABRICATION OF ORGANIC THIN-FILM SEMICONDUCTING DEVICES}
본 발명은 비-광기능성(non-photonic) 유기성 박막 반도체 장치의 전극 수단(electrode means)의 제조 방법 및 높은 정류비를 갖는 유기성 박막 정류 다이오드의 제조 방법에 관한 것으로, 상기 반도체 장치는 높은 정류비를 갖는 정류 다이오드 또는 유기성 박막 트랜지스터 또는 하이브리드 유기성/무기성 박막 트랜지스터이며, 상기 정류 다이오드는 제 1층 및 상기 제 1층 위에 제공되는 제 2층을 포함하며, 제 1층과 제 2층은 서로 정류 다이오드의 애노드를 형성하며, 애노드 위에는 유기성 반도체 물질의 제 3층이 제공되며, 제 3층은 다이오드의 활성 반도체 물질을 형성하고, 제 3층 위로는 패터닝되거나 패터닝되지 않고서 금속으로 이루어진 제 4층이 제공되며, 제 4층은 정류 다이오드의 캐소드를 형성한다.
삭제
특히 본 발명은 유기성 박막 반도체 장치에서 전극 수단의 주입 특성 및 유기성 박막 정류 다이오드의 정류비 개선에 관한 것이다.
국제 공개 출원 WO 98/53510(캠브리지 디스플레이 테크놀리지, 리미티드)에서는 전극층 아래에 있는 유기성 발광층을 갖는 유기성 발광 장치를 패터닝하기 위한 방법을 개시한다. 또한 장치는 장치의 애노드를 형성하는 또 다른 패터닝되지 않은 전극층을 포함한다. 이러한 애노드층은 활성의 유기성 반도체 물질에 있는 포지티브 전하 캐리어가 주입되어 투명한 인듐 주석 산화물(ITO)과 활성 물질과 접촉하는 폴리스티렌 황산(PEDOT-PSS)으로 도핑된 폴리에틸렌 디옥사이드 티오펜의 이중층으로 형성된다. ITO는 애노드의 바람직한 접촉 물질이지만, 다양하게 도핑된 금속 산화물 또는 금과 같은 금속 또는 이들의 합금을 포함하는 선택적인 전도성 물질이 사용될 수 있다. 포지티브 전하 캐리어를 주입하기 위한 전도성 폴리머는 폴리스티렌 설포네이트(PEDOT-PSS)로 도핑된 폴리에틸렌 디옥사이드 티오펜 또는 도핑된 폴리아닐린 또는 이들의 조합일 수 있다. 또한 전도성 폴리머는 일함수가 높을 수 있고 애노드 물질 영역의 적어도 일부의 상부는 투명 및 반투명한 것이 바람직하며, 유리 시트인 경우는 투명해야 한다. 물론 투명, 반투명 또는 적어도 패터닝된 전극 수단은 유럽 특허 출원 EP 0 901 176 A2(캠브리지 디스플레이 테크놀리지 리미티드)에서 알 수 있듯이 발광 또는 광 기전력(photovoltaic) 장치에서 요구되며, 여기서 ITO 형태인 애노드층(1)은 투명 기판 상에 패터닝되어 배치되고 활성 반도체, 즉 유기성 발광층과 접촉하도록 PEDOT-PSS로 커버된다.공지된 것처럼, 애노드 물질, 즉 전도성 폴리머와 접촉하는 애노드에 사용되는 도체는 투명 또는 반투명해야 한다. 그러나, 투명 산화물의 사용으로 인한 문제점은 투명한 산화물이 금속과 같이 효율적인 도체가 아니며, 애노드에서 금과 같은 귀금속 및 이들의 합금의 사용은 이들 물질이 이하 설명되는 것처럼 전도성 폴리머를 커버하는데 유해한 효과를 갖는다는 것이다.또한 유럽 특허 출원 EP 0 716 459 A2(Dodabalpur & al.)에는 종래의 OTFT 보다 높은 소스/드레인 전류 온/오프 비율을 갖는 유기성 박막트랜지스터(OTFT)가 공지되어 있다. 소스/드레인 전극 및 게이트 전극을 위해 개시된 물질은 금 또는 크롬 및 금의 바이메탈 합금층이다. 이러한 전극 물질의 선택은 유기성 박막 반도체와 관련하여 마찬가지로 문제가 있을 수 있다.M. Granstroem 등에 의한 논문 Nature, Vol.395, pp.257-260, "Laminated fabrication of polymeric photovolatic diodes"은 이중층의 반도체 폴리머를 갖는 광 기전력 다이오드를 개시한다. 광 여기된 전자는 도너 및 억셉터 분자 반도체 사이를 이동하여 광 흡수 후에 효과적인 전하 발생의 방법을 제공하여 광 기전력 다이오드에서 이용될 수 있다. 그러나, 흡수된 광자는 도너-억셉터 헤테로 접합에 근접해야 하며, 동시에 각각의 전극에서 도너 및 억셉터 물질의 양호한 전도성이 요구되기 때문에, 콜렉터 전극에서의 효과적인 전하 분리 및 이동에는 문제가 있다. 반도체성 폴리머인 억셉터 및 도너의 혼합물은 이러한 요구사항에 일부 부합하는 범위로 상-분리된 구조물을 제공할 수 있어 높은 광 전도성 효율을 제공한다. 이러한 목적을 위해 Granstroem 등은 억셉터 물질이 소량의 폴리트리오펜(polythiophene;POPT) 유도체가 도핑된 폴리(p-페닐렌 비닐렌)(MEH-CN-PPV)의 형광성 시안 유도체인 2층의 폴리머 다이오드를 개시하였다. 억셉터층은 전극에 의해 접촉되고 유리 기판에 의해 커버된다. 억셉터층은 인듐 주석 산화물(ITO) 기판 또는 폴리에틸렌 디옥사이드 티오펜으로 코팅된 글라스(폴리스티렌 황산(sulphonic acid)이 도핑된) (PEDOT-PSS) 상에 스핀 코팅되는 소량의 MEH-CN-PPV로 도핑된 POPT 도너층과 함께 적층된다. 낮은 접촉 저항을 확보하기 위해 PEDOT 물질이 스핀 코팅되기 이전에 유리 기판 상에서 얇은 금(gold)층이 열적으로 증발된다. Granstroem 등은 광 기전력 다이오드를 개시하고 있기 때문에, 스위칭 다이오드에서 바람직한 높은 정류비를 얻는 것과 관련되지도 않고, 캐소드 및 애노드의 일함수 값의 차이에도 관련되지 않는다는 것이 분명하며, 비록 애노드용으로 사용되는 물질이, ITO, PEDOT 및 금은 ITO에 대해서는 4.8부터 PEDOT 및 금에 대해서는 5eV 이상의 범위에 있는 높은 일함수 값을 갖고 있지만, 후자의 2개의 일함수 값은 거의 유사하다.
그러나, 금 및 백금과 같은 특정한 귀금속은 증착되는 전도성 폴리머 박막의 질을 악화시키고 폴리머 막에 샌드위치형 구조로 막이 배열될 때 허용가능하지 않을 정도의 핀 홀이 나타난다. 또한, 금은 값비싼 물질이나, Granstroem 등은 PEDOT-PSS에 부합하는 높은 일함수 값을 갖기 때문에 금을 선택했다.
다이오드 구조를 갖는 스위칭 반도체 장치는 높은 정류비가 바람직하며 또한 전극과 반도체성 폴리머 사이의 접촉 표면은 효과적인 전하 주입을 제공하는 것이 바람직하나, 이러한 특성은 유기성 반도체 물질에 기초한 광 기전력 장치에서는 애노드인 콜렉터 전극과는 관련되지 않는다.
전도성 및 반도체성 폴리머 사이의 접촉 표면은 전하의 주입과 관련하여 뛰어난 특성을 갖는 것으로 공지되어 있다. 예를 들어 폴리(3,4-에틸렌디옥시티오펜)(PEDOT)에 기초한 전도성 폴리머는 유기성 반도체에 기초한 반도체 부품에서의 애노드로서는 적합하나, PEDOT의 매우 높은 저항률은 매우 높은 직렬 저항 때문에 부품의 성능을 제한하는 매우 높은 일함수를 갖는다. 특히 전극이 1㎛ 정도의 라인 폭으로 패터닝되는 경우 바람직하지 못하다. 그러나, 이러한 부품은 메모리 물질과 같은 폴리머에 기초한 메모리 모듈에서의 사용을 위한 고밀도 메모리를 실현시키고, 원하는 고속의 데이터 판독을 달성하는데 있어 중요할 것으로 여겨진다. 그러나 이는 마이크로제조 방법으로 제조될 수 있는 메모리 셀에 대한 높은 전도성 전극의 실현가능성에 따라 좌우된다.
도 1a는 전도성 폴리머 구조, 즉 PEDOT-PSS의 구조 예를 나타내는 도면.
도 1b는 폴리티오펜, 즉 P3HT 족(class)에 속하는 복합 폴리머의 구조 예를 나타내는 도면.
도 1c는 폴리페닐린기 비닐린, 즉 MEH-PPV 족에 속하는 복합 폴리머 구조 예를 나타내는 도면.
도 2a는 본 발명의 방법에 따라 구성된 다이오드의 제 1 실시예도.
도 2b는 본 발명의 방법에 따라 구성된 다이오드의 또 다른 실시예도.
도 2c는 도 2b 다이오드의 단면도.
도 3a는 2개의 상이한 공정 프로토콜에 따라 제조되고 종래 기술에 따른 구리 전극들 사이 PEDOT 층의 오믹 전류/전압 특성도.
도 3b는 본 발명에 따른 방법에 의해 구성된 다이오드, 및 종래 기술에 따라 제조된 다이오드의 전류/전압 특성도.
도 3c는 본 발명에 따른 방법에 의해 구성된 다이오드, 및 종래 기술에 따라 제조된 다이오드의 전류/전압 특성도.
도 3d는 본 발명에 따른 방법에 의해 구성된 다이오드, 및 종래 기술에 따라 제조된 다이오드의 전류/전압 특성도.
도 3e는 본 발명에 따른 방법에 의해 구성된 다이오드, 및 종래 기술에 따라 제조된 다이오드의 전류/전압 특성도.
도 3f는 본 발명에 따른 방법에 의해 구성된 표준 다이오드의 정류비.
도 4는 본 발명에 따른 다이오드를 위한 전압의 함수로서 정류비를 나타내는 것이 삽입된, 종래 기술의 다이오드 및 본 발명에 따른 다이오드의 전류 전압 지표도의 세미로그 플롯.
도 5는 100㎛2 다이오드의 전류/전압 특성의 세미로그 플롯을 나타내는 삽입물을 사용하여 도 4에서의 발명의 다이오드의 순방향 전류 밀도로 스케일링된 본 발명에 따른 100㎛2 다이오드의 순방향 전류 밀도를 나타내는 도면.
도 6은 1㎛2 다이오드의 전류/전압 특성의 선형 플롯을 나타내는 삽입물을 사용하여, 도 2에서의 발명의 다이오드의 순방향 전류 밀도로 스케일링된 본 발명에 따른 1㎛2 다이오드의 순방향 전류 밀도를 나타내는 도면.
본 발명의 목적은 유기성 반도체 부품에서 사용하기 위한 전극 수단을 제조하는 방법 및 이러한 전극 수단이 높은 전도성을 갖는 우수한 전하 주입 특성과 조합되는 방법을 제공하는 것이다. 또한, 본 발명의 목적은 1㎛ 정도로 패터닝된 라인 폭을 갖는 이러한 형태의 전극 수단을 제조하는 방법을 제공하는 것이다. 또한 마지막으로 본 발명의 목적은 높은 정류비를 갖는 유기성 박막 다이오드를 제조하는 방법, 또는 유기성 박막 트랜지스터에서 사용할 수 있는 전극 수단을 제조하는 방법을 제공하는 것이다.
본 발명에 따른 제 1 방법 및 제 2 방법에 의해 상기 언급된 목적 및 장점이 달성되며, 상기 제 1 방법은 베이스 금속(base metal), 무기성 반도체 물질, 또는 베이스 금속 및 무기성 반도체 물질의 조합으로서 제 1층을 형성하는 단계와, 상기 제 1층상에 전도성 폴리머의 제 2층을 증착시키는 단계에 의해 특징화되는데, 상기 전도성 폴리머는 전극 수단의 실제 일함수가 선택된 전도성 폴리머의 일함수와 같아지도록, 제 1층의 일함수보다 큰 일함수를 갖는 전도성 폴리머 사이에서 선택되며, 반도체 장치에 있는 활성 유기 반도체성 물질의 적어도 일부와 제 2층이 접촉되도록 반도체 장치에 전극 수단을 제공하는 단계에 의해 특징화되며; 상기 제 2 방법은 절연 기판 상에 베이스 금속, 무기성 반도체, 또는 베이스 금속과 무기성 반도체의 조합으로서 제 1층을 증착시키는 단계에 의해 특징화되는데, 상기 제 1층은 기판의 적어도 일부가 커버되도록 패터닝되거나 또는 패터닝되지않게 증착되며, 제 1층을 완전히 또는 부분적으로 커버하도록 제 1층 위에 전도성 폴리머 형태의 제 2층을 증착시키는 단계에 의해 특징화되는데, 상기 전도성 폴리머는 제 1층의 일함수보다 큰 일함수를 갖는 전도성 폴리머로서 선택되어, 애노드의 일함수는 전도성 폴리머의 일함수와 동일하게 되고 캐소드의 일함수보다 커지게 된다.
본 발명에 따라 제 1 층의 금속은 칼슘, 망간, 알루미늄, 니켈, 구리 또는 은 사이에서 선택될 때 바람직하다. 또한, 제 1 층의 반도체 물질은 실리콘, 게르마늄 또는 갈륨 아세나이드에서 선택되는 것이 바람직하다.
본 발명에 따른 방법의 바람직한 실시예에서, 제 2 층은 분산기(dispergent)로부터의 분산으로서 또는 용액으로부터 용해된 물질로서 증착되거나 또는 용해-어플리케이션 공정에서 선택적으로 증착될 수 있다.
본 발명의 방법에 따르면 도핑된 복합 폴리머상의 제 2층에서 전도성 폴리머를 선택하고 바람직하게 폴리(3,4-디옥시에틸렌 티오펜)(PEDOT), 모노머, 3,4-디옥시에틸렌 티오펜, 치환된 폴리(티오펜), 치환된 폴리(피롤), 치환된 폴리(아닐린) 또는 그의 코폴리머를 포함하는 코폴리머 사이에서 복합 폴리머를 선택하는데 장점이 되며, 복합 폴리머를 위한 바람직한 도펀트는 폴리(4-스티렌 설포네에트)(PSS)이다.본 발명에 따른 바람직한 실시예에서 도핑된 복합 폴리머는 폴리(4-스티렌 설포네이트)(PSS)로 도핑된 폴리(3,4-에틸렌디옥시티오펜)(PEDOT)로서 선택된다.실시예에서 기판의 일부 영역만이 애노드에 의해 커버되고, 제 3층은 애노드에 의해 커버되지 않은 기판의 적어도 일부 위에 추가적으로 증착될 수 있다. 본 발명에 따라 복합 폴리머, 또는 결정성, 다결정성, 마이크로결정성 및 비정질 유기성 화합물 사이에서 제 3층에서의 유기성 반도체 물질을 선택하는 것이 장점이 되며, 복합 폴리머가 선택되는 경우, 이는 폴리(2-메톡시, 5-(2'-에틸헥시록시)-1,4-페닐린 비닐렌)(MEH-PPV) 또는 폴리(3-헥실티오펜)(P3HT) 사이에서 제 3층에 있는 복합 폴리머 사이에서 선택되는 것이 바람직하다.
삭제
삭제
마지막으로 본 발명에 따라 애노드의 일함수보다 낮은 일함수를 갖는 금속 중에서 제 4층의 금속을 선택하고 제 1층에 대해 선택된 금속과 동일한 제 4층 금속을 선택하는데 있어 장점이 되나, 알루미늄은 제 4층의 금속으로서 특히 선택할 수 있다.
본 발명은 첨부된 도면 뿐만 아니라 본 발명에 개시된 방법에 따라 제조된 높은 정류비를 갖는 폴리머-기반 다이오드의 예를 참조로 보다 상세하게 설명된다.
삭제
본 발명은 박막 전자기기에서의 유기성 반도체 부품을 위한 전극 수단을 실현시키는데 사용될 수 있다. 애노드에서 전도성 폴리머는 적절한 도펀트가 첨가된 복합 폴리머의 형태로 사용된다. 도 1은 복합 폴리머가 폴리(4-스티렌설포네이트)(PSS)로 도핑된 폴리(3,4-에틸렌디옥시티오펜)(PEDOT)인 전도성 폴리머의 구조를 나타낸다. 이러한 형태의 전도성 폴리머는 PEDOT-PSS로서 이하 정의된다. 도 1b는 폴리티오펜, 즉 폴리(3-헥실티오펜)(P3HT) 족에 속하는 반도체성 복합 폴리머의 구조를 나타내며 도 1c는 폴리페닐렌비닐렌, 즉 폴리(2-메톡시,5-(2'-에틸헥시록시)-1,4-페닐렌비닐렌)(MEH-PPV) 족에 속하는 또 다른 반도체성 복합 폴리머의 구조를 나타낸다. 이러한 물질의 사용은 유기성 반도체 기술에서 공지되어 있다.
도 2a는 본 발명에 따른 방법에 의한 박막 기술이 사용된 다이오드에 대한 제 1 실시예를 나타낸다. 전기적으로 절연 물질, 즉 표면이 이산화 실리콘으로부터 선택적으로 산화되는 유리 또는 실리콘에 의해 구성된 기판(1) 상에는 양호한 전도성을 갖는 전기 도체, 예를 들어, 다이오드에서 제 1층(2)을 구성하는 얇은 스트립(2) 형태인 금속이 패터닝된다. 금속은 칼슘, 망간, 알루미늄, 니켈, 구리 또는 은 중에서 선택될 수 있다. 층(2)은 다이오드에서 애노드의 일부를 구성하기 때문에, 높은 일함수 값을 갖는 금속, 예를 들어 종래 기술에서 공지된 것처럼 Au 또는 Pt를 선택하도록 대응될 수도 있다. 그러나, 이러한 귀금속은 화학적으로 다소 불활성적이며 적어도 금(gold)은 인접한 층 속으로 이동되는 경향을 갖는다. 또한 금은 도입부에서 제시된 문제 때문에 회피해야 할 것이다. 따라서, 본 발명에 따른 낮은 일함수를 갖는 금속은 예를 들어, 구리, 알루미늄 또는 높은 일함수 값을 갖는 전도성 폴리머로 구성된 상부에 놓인 제 2층(3)에 양호한 접착력을 제공하는 은이 선택된다. 본 발명의 바람직한 실시예에 따라서, 제 2층(3)은 PSS로 도핑된 PEDOT 형태의 전도성 폴리머를 사용한다. 도 2a에서, PEDOT-PSS의 제 2 층(3)은 제 1층(2)으로 균일하게 패터닝되어, 금속/PEDOT-PSS 조합이 다이오드의 애노드(2,3)를 구성한다. 애노드(2,3) 위에는 반도체성 폴리머의 제 3층(4)이 제공된다. 본 발명의 바람직한 실시예에 따라, 제 3층은 반도체성 폴리머, 예를 들어 바람직하게 폴리(2-메톡시, 5-(2'에틸헬록시)-1,4-페닐렌 비닐렌)(MEH-PPV)로 구성된다. 또한 다른 반도체성 폴리머, 예를 들어, 폴리(3-헥실티오펜)(P3HT)가 사용될 수 있다. 스트립 전극이 적절히 낮은 일함수 값을 갖는 금속으로 구성됨에 따라 반도체성 물질의 제 3층(4) 위에 캐소드(5)가 형성된다. 이러한 금속은 예를 들어 알루미늄일 수 있으나, 이는 제한되는 것이 아니며 호환성있는 전기 특성을 갖는 다른 물질, 예를 들어, 인듐 주석 산화물(ITO)을 주성분으로 구성될 수 있다. 도 2a에서의 다이오드는 몇 개의 패터닝된 스트립 전극으로 구성된 애노드와의 샌드위치 구조로서 도시되며 활성 영역, 즉 반도체층(4)이 전형적으로 1-100㎛2의 정도 크기인 실시예를 대표한다.
도 2b는 애노드(2,3)에서의 금속층이 증착되어 패터닝되지 않은, 즉 기판(1)의 절반 상에 있는 다이오드 구조를 나타낸다. 다시 바람직하게 PEDOT-PSS일 수 있는 전도성 반도체(3)가 금속층(2) 전체에 증착되어 애노드(2,3)가 구체화되어 고전력 다이오드에 사용하기에 적합하게 된다. 다시, 반도체성 물질 형태인 활성 물질(4)이 2개가 평행하게 넓은 스트립으로서 증착된, 예를 들어 알루미늄으로 구성된 상부에 캐소드(5)와 함께 애노드(2,3) 위에 증착되어 다이오드 구조에서의 제 4층을 형성한다. 도 2c는 캐소드 스트립(5)을 지나는 수직 방향으로의 라인을 따라 절단되는 도 2b의 다이오드의 단면도를 나타낸다. 전형적으로 도 2b 및 도 2c에 도시된 것처럼 다이오드의 실시예는 6-10㎜2의 정도의 활성 영역(즉, 활성 반도체 영역(3))을 갖는 다이오드를 나타낼 수 있다.
각각의 경우에서 도 2a 및 도 2b의 실시예는 샌드위치 구조에서 유기성 박막 다이오드로서 설명된다.
도 3a는 구리 전극 사이에 PEDOT로 구성된 평면형 기하학 구조에서 종래 기술 장치의 오믹 전류/전압 특성을 나타내며, 속이 찬 원형이 이루는 곡선은 4000rpm에서 스핀 코팅된 PEDOT의 특성을 나타내며, 속이 빈 원형이 이루는 곡선은 1000rpm에서 스핀 코팅된 PEDOT의 특성을 나타낸다. 구리 전극 사이의 간격은 약 1mm이며 특성은 선형적이며, 이는 오믹 저항의 특성을 나타낸다.
도 3b는 본 발명의 방법(원형/점선의 라인)에 따라 구성된 다이오드 및 종래 기술(굵은 선)에 따른 다이오드의 블록킹 방향에서의 역방향 전류 밀도 및 전도성 방향으로의 순방향 전류 밀도의 전류/전압 특성을 각각 나타낸 것이다. 공지된 다이오드는 5mg/ml 용액으로부터 600rpm에서 스핀 코팅된 반도체성 물질로서 P3HT로 구성되며 각각 구리 애노드와 알루미늄 캐소드 사이에 배열된다. 순방향에서의 전류 밀도는 상부 굵은 선으로 표시되며 역방향에서의 전류 밀도는 하부 굵은 선으로 표시된다. 본 발명에 따른 방법에 의해 구성된 다이오드는 3000rpm에서 스핀 코팅된 전도성 폴리머로서 PEDOT-PSS 및 구리의 이중층으로 구성된 애노드(2,3)를 포함한다. 활성 반도체 물질 P3HT는 5mg/ml 용액으로부터 600rpm으로 스핀 코팅되며, 캐소드는 알루미늄으로 구성된다. 이 경우, 도 2b에서 볼 수 있듯이 2개의 측정 시리즈를 통해 특성이 결정되며 그 결과는 실제 동일하다. 각각의 측정 시리즈는 각각 속이 빈 또는 속이 찬 원형의 곡선으로 식별된다. 거의 일치하는 2개의 상부 곡선은 순방향에서의 전류 밀도를 나타내는 반면, 하부 곡선은 역방향에서의 전류밀도를 나타낸다. 종래의 수단에 의해 구성된 다이오드와 비교해서 차이점이 명백하다.
대응하게 도 3c는 본 발명에 따라 구성된 다이오드 및 종래 기술에 따른 다이오드의 전류/전압 특성을 나타낸다. 공지된 기술에 따른 다이오드는 반도체 물질로서 5mg/ml 용액으로부터 800rpm에서 스핀 코팅된 MEH-PPV를 사용하며, 구리 애노드와 알루미늄 캐소드 사이에 각각 샌드위치 식으로 배열된다. 여기서 전류/전압 특성은 속이 찬 원형의 곡선으로 표시되는데, 함수에 대한 전류 밀도를 제공한다. 본 발명의 방법에 따른 다이오드는 유사한 조건하에서 증착된 동일한 유기성 반도체 물질을 사용하나, 다시 애노드는 4000rpm에서 스핀 코팅된 PEDOT-PSS와 구리의 이중층이며, 캐소드는 알루미늄으로 구성된다. 본 실시예에서의 전류 밀도는 속이 빈 원형의 곡선으로 도시되며 공지된 부품과 본 발명에 따라 구성된 부품의 특성 사이의 차이 또한 명백해진다.
도 3d는 동일한 부품의 전류/전압 특성을 도 3c에서와 동일한 방식으로 나타낸 것으로, 전도성 반도체 및 활성, 유기성 반도체 물질은 각각 동일한 조건에서 정확하게 증착되나, 모든 경우에 있어 애노드는 알루미늄으로 구성된다.
도 3e는 본 발명에 따른 방법에 의해 구성된 다이오드와 종래 기술에 따른 다이오드의 전류/전압 특성을 나타낸다. 공지된 다이오드는 5mg/ml 용액으로부터 600rpm에서 스핀 코팅된 MEH-PPV로 구성된 활성 물질을 사용하며 니켈 애노드와 알루미늄 캐소드 사이에 샌드위치 식으로 배열된다. 본 실시예에서 함수 전압에 대한 전류 밀도가 속이 찬 원형의 곡선으로 도시한다. 본 발명에 따라 구성된 애노드는 4000rpm에서 스핀 코팅된 PEDOT-PSS 및 니켈 이중층으로 구성된 애노드를 사용하는 반면, 활성 물질은 5mg/ml 용액으로부터 600rpm에서 스핀 코팅된 MEH-PPV이며, 캐소드는 알루미늄이다. 본 실시예에서 전류 밀도 함수는 속이 빈 원형의 곡선으로 도시된다.
마지막으로, 도 3f는 Cu/PEDOT-PSS의 이중층 형태인 애노드를 갖고, 캐소드로서는 알루미늄을 갖는 MEH-PPV 형태의 활성 유기성 반도체를 갖는 본 발명의 방법에 따라 구성된 표준 다이오드에 대한 정류비를 나타낸다. 도시된 것처럼, 3 볼트 전압에서 106-107 이상의 높은 정류비가 달성된다.
베이스 금속, 또는 선택적으로 반도체 또는 반도체 및 금속의 조합의 이중층으로 구성된 본 발명에 따른 애노드는 PEDOT-PSS의 형태의 전도성 폴리머의 층 아래에서 전도성을 개선시킨다. 금속 및 애노드 형태의 반도체는 Cu 또는 Al일 수 있고 이들은 낮은 일함수를 갖으나, PEDOT와의 조합에서 애노드는 PEDOT의 높은 일함수를 나타낸다. 동시에 금속 및 PEDOT의 조합은 애노드의 전도성을 개선시킨다. PEDOT-PSS층은 낮은 일함수 값을 갖는 애노드 금속의 주입 특성을 변화시켜, 문제없는 홀 주입을 제공한다. 애노드가 금속만으로 구성되는 경우, 전류 흐름은 접촉에 의해 제한될 수 있으나, PEDOT-PSS의 사용은 전류 흐름이 벌크 제한(bulk-limited)됨을 보증한다. 도 3f에 도시된 것처럼 금속/PEDOT-PSS-애노드를 사용하는 Bu는 크기가 7차수에 이르는 정류비를 갖는 다이오드의 제조를 가능케 한다. 금속 애노드 및 전도성 폴리머를 사용함으로써 달성되는 주요한 장점은 애노드를 패터닝시키는 것이 가능하다는 것이다. PEDOT 아래에 금속의 사용은 자체의 전도성 폴리머와 비교해서 전극에 따라 높은 전도성이 산출된다. 심지어 1㎛의 차수의 라인 폭을 갖는 패터닝된 전극이라도, 뛰어난 전하 주입 특성과의 조합으로 높은 전류 밀도가 달성될 수 있다. 이는 높은 데이터 저장 밀도를 갖는 폴리머 메모리에서 메모리 셀을 실현시키는데 사용될 수 있어 전도성이 높은 전극으로 인해 고속의 판독 속도가 달성될 수 있다. 동시에 메모리 셀은 금속/폴리머층의 적절한 패터닝에 의해 1㎛ 차수의 라인 폭을 갖게 실현될 수 있다. 이와 관련하여 애노드에서 임의의 금속 및 고농도로 도핑된 전도성 폴리머 사이의 접촉은 오믹이 된다.
이하 본 발명에 따른 방법에 의해 구성된 다이오드 및 달성되는 전류/전압 특성 및 관련 도면을 예로 한다.
실시예
폴리머를 사용하는 전자 장치의 제조에는 많은 노력이 요구된다. 이들 중 대부분은 실리콘 전자기기를 모방하여, 전계 효과 트랜지스터 및 다이오들를 위한 것이다. 다이오드들 중에서, 발광 다이오드 및 광 검출 다이오드는 모두 연구 분야에서 주요한 부분을 이루고 있다; 이들은 투명 전극이 적절하다. 그러나, 높은 정류성 유기성 다이오드는 전자기기의 광범위한 응용 범위에 상당히 중요하다. 높은 정류성을 갖는 반도체성 폴리머에 기초하여 다이오드를 제조하기 위해, 순방향 바이어스 하에서 폴리머의 효과적인 전하 주입 통로(trough)를 허용하며, 역 바이어스 하에서는 덜 효과적인 물질이 요구된다. 일반적으로 이는 폴리머의 HOMO(최고위분자궤도) 및 LUMO(최저비점유분자궤도) 레벨에서, 낮은 전위 장벽을 만들거나, 또는 에너지 위치에 매치되는 물질을 사용하여 달성된다. 역 바이어스에서 전자 및 홀에 대한 장벽은 낮은 전류를 유지하기에 충분하여, 결과적으로 높은 정류비를 갖는다. 그러나 이는 단지 에너지 레벨만의 문제이다. 인터페이스 특성 및 주어진 금속 상에 형성된 폴리머 막의 질은 다이오드 특성을 한정할 수 있다; 금과 같은 불활성 물질 상에 스핀 코팅된 폴리머 막이 허용가능하지 않은 핀-홀(pin-hole)이 존재하며, 폴리머 막의 상부에 있는 상부 전극을 증발시키는 것이 요구되는 경우, 샌드위치 구조를 나타낸다. 전도성/반도체성 폴리머 인터페이스는 양호한 접착력을 갖는다. 폴리(4-스틸렌설포네이트)(PEDOT-PSS)으로 도핑된 산화된 전도성 폴리머 폴리(3,4-에틸렌디옥시티오펜)은 광다이오드에서 LED 또는 콜렉터에서 효과적인 홀 주입을 허용하는 5.2eV의 높은 일함수 값을 갖는 것으로 밝혀졌다. 그러나, 종래의 금속과 비교해서 PEDOT-PSS의 높은 저항은 높은 전류하에서의 전압 강하로 인해, 얇게 패터닝된 라인에서 다이오드 성능을 손상시킬 수 있다. 이러한 문제를 처리하기 위해, 폴리머 아래에 금속층이 사용된다. PEDOT의 일함수(φPEDOT)와 금속의 일함수(φm)를 정합시킬 필요가 없기 때문에, 임의의 금속이 하부층으로서 사용될 수 있다. 유기성 발광 다이오드에서 일반적으로 사용되는 금 및 백금과 같은 귀금속이 PEDOT와 함께 사용되는 경우 불리한 효과를 나타내는 것으로 공지되어 있기 때문에, 금속은 높은 전도성을 갖는 베이스 금속이 바람직하다. 여기서 사용되는 "베이스 금속"이란 용어는 귀금속에 반대되는 것으로, 1볼트 이하의 전기 화학적 전위를 갖는 금속으로 간주된다. 몇 개의 금속(Al(4.2eV), Ag(4.3eV), Cu(4.5eV))로 구성된 다이오드가 테스트된다. 모든 경우에서, 접촉-제한되는(contact-limited) 홀 전류 흐름은 PEDOT-PSS 층이 애노드 금속과 반도체성 폴리머 MEH-PPV(폴리(2-메톡시, 5-(2'에틸-헥실옥시)-1,4-페닐렌 비닐렌)) 사이에 사용되는 경우 벌크-제한되도록(bulk-limited) 변화되었다. 상이한 활성 영역을 갖는 다이오드의 전기적 성질을 연구하기 위해 구리가 하부층으로서 선택되며, 이는 특히 구리가 안정성이 좋고 에칭 성질이 좋기 때문이다. Cu/PEDOT-PSS 인테페이스는 r≒7 Ω/□의 접촉 저항을 갖는 오믹으로 도시된다. Cu/PEDOT-PSS 인터페이스의 오믹 특성은 다이오드에서 전극으로서 사용하는데 있어 중요한 장점이 된다. Cu/PEDOT-PSS 인터페이스의 접촉 저항은 다이오드에 사용되는 것과 유사한 구리 표면을 제공하도록 평면형 기하학 구조를 사용하여 측정된다.
애노드로서 Cu/PEDOT-PSS와 캐소드로서 Al(φ=4.2eV)를 사용하여 샌드위치 기하학 구조로 구성된다. 이들은 도 2a-c에 도시된 것처럼, 2㎛ 두께의 산화물 기판을 갖는 유리 또는 Si 상에 장착된다. 도 2b는 6-10mm2의 활성 영역을 갖는 종래의 다이오드에 대한 기하학적 구조를 나타낸다. 이러한 다이오드에 대해 구리층이 기판의 1/2 상에 200nm의 바람직한 두께로 증발에 의해 증착된다. 80nm의 두께를 갖는 PEDOT-PSS(독일, Bayer AG)는 30% 이소프로판올을 갖는 물 용액으로부터 스핀 코팅에 의해 증착되고 1㎛의 기공 유리 필터를 사용하여 여과된다. PEDOT-PSS는 구리에 균일하게 패터닝되고 120℃에서 5분 동안 어닐링된다. 주목할 것은 PEDOT-PSS 용액이 구리 산화물과 반응하여, Cu 막 표면을 에칭하여 접촉부 형성을 용이하게 한다는 것이다. 반도체성 폴리머층은 190nm 두께로, 5mg/ml의 농도에서 클로로포름으로 용해된 MEH-PPV 폴리머를 사용하여 스핀 코팅에 의해 증착된다. 제 2 전극 Al은 활성 영역을 한정하는 새도우 마스크를 통해 진공 증발된다. 활성 영역의 1㎛2 및 10㎛2을 갖는 다이오드에 대한 구성은 Si 기술에서 공통되는 패터닝 단계를 수행한다. 처리 공정은 1㎛ 및 10㎛의 폭을 갖는 50㎛의 긴 스트립에서 상부에 PEDOT-PSS(80nm 두께)로 Cu층(200nm 두께)을 패터닝하는 단계를 포함하며, 이어서 어닐링 처리를 행한다. 이렇게 패터닝된 기판은 스핀 코팅에 의해 MEH-PPV로 커버되고 Al은 상부에 스퍼터 처리되고 1㎛2 및 10㎛2의 교집점(intersection)을 만들기 위해 Cu와 유사하게 스트립으로 패터닝된다. 이러한 종류의 다이오드의 기하학적 구조는 도 2b에 도시된다.
MEH-PPV 폴리머를 사용하여 구성된 2개의 유사한 다이오드의 전류/전압(I-V) 특성을 도 4에 도시하며, 이는 구리 애노드(속이 빈 원형)를 사용하는 MEH-PPV-기반 다이오드와 Cu/PEDOT-PSS 애노드(굵은 원형)를 사용하는 유사한 MEH-PPV-기반 다이오드의 전류 밀도 대 전압, 즉 J가 전류밀도인 함수 J(V)의 세미로그 플롯을 나타낸다. 여기서 삽입 그래프는 Cu/PEDOT-PSS 애노드를 사용하는 다이오드에 대한 정류비 대 전압의 세미로그 플롯을 나타낸다. 측정치는 어두운 환경에서 Hewlett Packard 4156A 정밀 반도체 파라미터 분석기를 사용하여 수행된다. DEDOT-PSS층의 삽입으로 인해 전류-전압 관계의 형상에 차이가 있을 수 있다. Cu(4.5eV)와 비교할 때 PEDOT-PSS(5.2eV)의 일함수 값이 높기 때문에, PEDOT-PSS(5.2eV)로부터 MEH-PPV로의 홀 주입을 위한 에너지 장벽 이다. 이는 이러한 2가지 상황에서 전류 제한이 상이한 것처럼, Cu로부터인 MEH-PPV로의 에너지 장벽보다 상당히 작다. 구리는 접촉 제한 전류 영역을 나타낸다; 이러한 낮은 주입 영역에서 전류 밀도는 작고 공간 전하 효과는 무시할 수 있다. PEDOT-PSS의 박층의 삽입으로, Cu/PEDOT-PSS 전극으로부터 나오는 포지티브 캐리어로 인해 순방향 전류가 대부분인 벌크 제한 전류 영역으로의 전송이 가능하다. Cu/PEDOT-PSS/MEH-PPV/Al 다이오드는 3개의 제한 영역을 갖는 J(V) 함수를 나타낸다. 0에서 1볼트에서 전류는 등가의 잡음 레벨에 있고; 미소한 전하 흐름이 발생한다. 이러한 조건은 홀 주입을 저항하는 폴리머층에서의 고유 전위를 발생시키는 PEDOT-PSS 및 Al 전극의 일함수 값에서의 차이(=1eV)로 인한 것이다. 먼저 전하를 주입하기 위해 이러한 전압을 인가해야 한다. 1과 2 볼트 사이에서 전류 밀도는 지수적 행동을 보이고 크기가 10의 5승 만큼 증가한다. 이러한 급격한 증가는 낮은 에너지 장벽을 갖는 PEDOT-PSS/MEH-PPV 인터페이스의 특성이다. 2볼트 이상에서 전류 밀도는 MEH-PPV층의 운송 특성을 따르게 된다. 도 4에서의 삽입 그래프는 전압의 함수로서 상기 다이오드의 정류비를 나타내며, 정류비는 순방향 전류를 역방향 전류로 나눔으로써 얻어진다. 3볼트에서는 이미 크기가 10의 6승의 정류비를 나타내며, 4 내지 8 볼트 사이에서는 10의 7으로 증가한다. 8볼트를 넘어서 Al로부터 MEH-PPV로의 홀의 주입은 정류비 값이 감소하면서 역전류를 증가시킨다.
도 5는 본 발명에 따른 100㎛2의 순방향 전류 밀도를 나타내며 도 4에 도시된 것처럼 본 발명에 따른 다이오드의 순방향 전류 밀도(굵은 원형)의 스케일의 Cu/PEDOT-PSS/MEH-PPV/Al 구조(굵은 삼각형) 구조를 갖는 반면 삽입 그래프는 100㎛2 다이오드의 전류 전압 특성의 세미로그 플롯을 나타낸다.
100㎛2의 활성 영역을 갖는 Cu/PEDOT-PSS/MEH-PPV/Al 다이오드는 도 5에서의 삽입 그래프에서 볼 수 있는 것처럼, 순방향 전류-전압 특성과 유사한 형상을 나타낸다. 양쪽 다이오드의 I-V 특성을 비교하기 위해, 전류 밀도를 도 4에서의 다이오드(8mm2)와 100㎛2의 다이오드에 대해 도 5에 나타낸다. 전류 밀도의 절대값에서의 이동은 다이오드 간의 두께 차이로 인한 것임을 알 수 있다. 스케일링은 상당히 일치한다.
도 6은 본 발명에 따른 1㎛2 다이오드의 순방향 전류 밀도를 나타내며 도 4에서의 발명에 따라 다이오드의 순방향 전류 밀도(굵은 원형) 크기의 Cu/PEDOT-PSS/MEH-PPV/Al 구조(속이 빈 사각형)를 나타내며, 삽입 그래프는 1㎛2 다이오드의 전류 전압 특성의 선형 플롯을 나타낸다.
그러나, 이러한 크기의 다이오드에 대해 전류 레벨은 도 5에서의 삽입 그래프에서 볼 수 있듯이 잡음 레벨 부근으로 상당히 낮다. 1㎛2의 활성 영역을 갖는 다이오드 및 8㎛2의 활성 영역을 갖는 다이오드 모두의 전류 밀도에 대한 I-V 특성을 도시한다. 보다 작은 다이오드에 대한 함수 J(V)는 20 볼트에 이르게 도시된다. 그의 특성 및 형상은 보다 큰 다이오드와 크게 스케일이 차이나지 않는다. 이들 작은 다이오드에서, 영역 연장은 단지 층 두께의 10배로, 프린지 필드가 중요시 될 것으로 기대된다; 보다 중요한 것은 임의의 기하학적 추정이 에러를 야기시켜 불규칙성이 있을 수 있다는 것이다.
복합 폴리머 및 폴리머/금속 접합의 전기적 도달 특성은 오랜 시간 연구되었다. PPV에 기초한 다이오드를 모델링하는 제 1 시도는 다이오드에서 터널링 공정을 묘사하는 포울러-노르드헤임(Fowler-Nordheim) 모델에 기초한다. 이는 장벽 높이 및 폴리머 에너지 레벨에 대한 근사값을 얻는 것을 가능케한다. 인터페이스 특성을 묘사하기 위한 보다 많은 파라미터를 간주해야 하기 때문에 다수의 모델을 갖는다. 전류가 접촉을 제한하는 때를 이미지 포스(image force), 인터페이스에서 캐리어의 쿨롱 트랩핑(Coulomb trapping)의 효과에 의해 결정할 수 있다. 이러한 트랩핑은 에너지 장벽 높이의 증가, 주입 흐름 감소를 야기시킨다. 트랩이 없는 절연 물질의 존재는 전하 주입을 증가시키게 된다. PEDOT-PSS의 경우, PEDOT 및 PSS의 분리는 스핀 코팅에 의해 이러한 물질을 증착시키는 동안 발생한다. PSS는 절연 물질이며 PEDOT 표면막 도처에 박막을 형성한다. 이러한 박층은 PEDOT로부터 캐리어 주입에서의 개선의 원인이 될 수 있는 전극으로부터의 전하 트랩이 불가능하다. 높은 전계에서 MEH-PPV는 전류의 공간 전하 제한을 나타내며, 또한 그 이동도는 인가되는 전계에 따라 좌우된다. 현재의 경우에 있어 전계에 따른 이동도 때문에 전류는 정확하게 V2을 따르지 않기 때문에, 특성은 유사하다. 이는 Malliaras & al., PRB, Vol 58, R13411(1998)에 의한 최근 연구에서 제시되었다. P.N Murgatroyd(J.Phys.D.Vol.3,151(1970))에 의해 개발된 모델의 사용은 동일한 방정식에서 일정하지 않은 이동도와의 부분 전하 제한 관계를 조합한다. 이들 모델로부터 함수 포맷 JL3 대 (VL)에서의 높은 전계 전류의 좌표를 도시함으로써 얻어진 데이터를 계산할 수 있고, 여기서 J는 전류 밀도, L은 폴리머 두께 그리고 V는 인가된 전압에서 다이오드 내장 전압을 뺀 것이다. 본 발명에 대해 이는 데이터를 맞추고 폴리머 파라미터 μ0 및 E0에 대한 유사한 값, 즉 각각 제로 전계 이동도 및 특성 전계를 부여할 수 있다.
요약하면, 본 발명은 2개의 낮은 일함수 금속을 사용하여 높은 정류비 폴리머 다이오드를 제공하며, 여기서 애노드는 전도성 폴리머층, PSS가 도핑된 PEDOT의 도입에 의해 변형된다. 이러한 표면 변형으로 인해 낮은 주입 접촉 제한 전류로부터 높은 주입 벌크 제한 전류로의 진행이 가능하다. PEDOT/PSS 분리는 포스 이미지 효과로 인해 인터페이스에서의 쿨롱 트랩핑을 방지함으로써 전하 주입에 부가될 수 있다. 마이크로미터 스케일 상에 패터닝된 이러한 다이오드를 제조하는 방법이 도시되었다. 이는 스위칭 다이오드 및 스위칭 트랜지스터와 같은 활성 소자를 갖는 극소 전자기기에 대해, 뿐만 아니라 전기적으로 어드레스 가능한 고밀도 박막 메모리, 예를 들어 패시브(passive) 매트릭스에서 이러한 다이오드의 제조의 방법을 제공한다.또한 본 명세서에서 개시된 전극 수단은 예를 들어 상기 언급된 특허 출원 EP 0 716 459 A2에서 개시된 형태의 유기성 박막 트랜지스터에서의 전극으로 사용될 수 있고, 금 또는 다른 금속과 조합된 금으로써 종래의 전극을 교체시키는데 사용할 수 있다.

Claims (24)

  1. 높은 정류비를 갖는 정류 다이오드 또는 유기성 박막 트랜지스터 또는 하이브리드 유기성/무기성 박막 트랜지스터인 비-광기능성 유기성 박막 반도체 장치용 전극 수단을 제조하는 방법으로서,
    칼슘, 망간, 알루미늄, 니켈, 구리 또는 은 중에서 선택되는 베이스 금속, 또는 실리콘, 게르마늄 또는 갈륨 아세나이드 중에서 선택되는 무기성 반도체 물질, 또는 상기 베이스 금속과 상기 무기성 반도체 물질의 조합으로서 제 1층을 형성하는 단계;
    상기 제 1층 위에 전도성 폴리머의 제 2층을 형성하는 단계로서, 상기 전도성 폴리머는 상기 제 1층의 일함수보다 큰 일함수를 갖는 전도성 폴리머 중에서 선택되며, 상기 제 1층 및 상기 제 2층이 결합되어 형성된 전극 수단의 실제 일함수가 상기 전도성 폴리머의 일함수와 동일하게 되는 단계; 및
    상기 제 2층이 상기 반도체 장치 내의 활성 유기성 반도체 물질 중 적어도 일부와 접촉하도록 상기 반도체 장치에 상기 전극 수단을 제공하는 단계를 포함하는 것을 특징으로 하는 전극 수단 제조 방법.
  2. 제 1층 및 상기 제 1층과 함께 정류 다이오드의 애노드를 형성하도록 상기 제 1층 상에 제공된 제 2층, 상기 정류 다이오드의 활성 반도체 물질을 형성하도록 상기 애노드 위에 제공된 제 3 유기성 반도체 물질층, 상기 정류 다이오드의 캐소드를 형성하도록 상기 제 3층 위에 패터닝되거나 패터닝되지 않고서 제공되는 제 4 금속층을 포함하는 유기성 박막 정류 다이오드의 제조 방법으로서,
    절연 기판 상에 칼슘, 망간, 알루미늄, 니켈, 구리 또는 은 중에서 선택되는 베이스 금속, 또는 실리콘, 게르마늄 또는 갈륨 아세나이드 중에서 선택되는 무기성 반도체, 또는 상기 베이스 금속과 상기 무기성 반도체의 조합 형태로 상기 제 1층을 증착하는 단계로서, 상기 제 1층은 상기 기판의 적어도 일부분이 커버되도록 패터닝되거나 패터닝되지 않고서 증착되는 단계; 및
    상기 제 2층이 상기 제 1층을 전체적으로 또는 부분적으로 커버하도록 상기 제 1층 위로 전도성 폴리머의 형태인 상기 제 2층을 증착하는 단계로서, 상기 전도성 폴리머는 상기 제 1층의 일함수보다 큰 일함수를 갖는 전도성 폴리머로서 선택되어, 상기 애노드의 일함수는 상기 전도성 폴리머의 일함수와 동일하고 상기 캐소드의 일함수보다 크게 되는 단계를 포함하는 유기성 박막 정류 다이오드 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 2층은 분산제(dispergent)로부터의 분산액(dispersion)으로써 또는 용액으로부터의 용해 물질로써 증착되는 것을 특징으로 하는 전극 수단 제조 방법.
  4. 제 1항에 있어서,
    상기 제 2 층은 융해 어플리케이션 공정(melt application process)으로 증착되는 것을 특징으로 하는 전극 수단 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 2층의 전도성 폴리머는 도핑된 복합 폴리머로서 선택되는 것을 특징으로 하는 전극 수단 제조 방법.
  6. 제 5 항에 있어서,
    상기 복합 폴리머는 폴리(3,4-디옥시에틸렌 티오펜)(PEDOT), 모노머 3,4-디옥시에틸렌 티오펜을 포함하는 코폴리머; 치환된 폴리(티오펜), 치환된 폴리(피롤), 치환된 폴리(아닐린) 또는 이들의 코폴리머 중에서 선택되는 것을 특징으로 하는 전극 수단 제조 방법.
  7. 제 5 항에 있어서,
    상기 복합 폴리머용 도펀트는 폴리(4-스티렌 설포네이트)(PSS)로서 선택되는 것을 특징으로 하는 전극 수단 제조 방법.
  8. 제 5 항에 있어서,
    상기 도핑된 복합 폴리머는 폴리(4-스티렌 설포네이트)(PSS)로 도핑된 폴리(3,4-에틸렌디옥시티오펜)(PEDOT)로서 선택되는 것을 특징으로 하는 전극 수단 제조 방법.
  9. 제 2 항에 있어서,
    상기 기판의 적어도 일부분만이 애노드에 의해 커버되며, 상기 애노드에 의해 커버되지 않는 상기 기판의 적어도 일부분 위에 상기 제 3층이 부가적으로 증착되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  10. 제 2 항에 있어서,
    상기 제 3층의 상기 유기성 반도체 물질은 복합 폴리머들 중에서, 또는 결정질 유기 화합물, 다결정질 유기 화합물, 미결정질 유기 화합물 및 비정질 유기 화합물 중에서 선택되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  11. 제 2 항에 있어서,
    상기 제 3층의 상기 복합 폴리머는 폴리(2-메톡시, 5-(2'-에틸헬록시)-1,4-페닐렌 비닐렌(MEH-PPV) 또는 폴리(3-헥실티오펜)(P3HT)중에서 선택되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  12. 제 2 항에 있어서,
    상기 제 4층의 금속은 상기 애노드의 일함수보다 낮은 일함수를 갖는 금속들 중에서 선택되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 4층의 금속은 상기 제 1층에 대해 선택된 베이스 금속과 동일한 금속으로서 선택되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  14. 제 13 항에 있어서,
    상기 제 4층의 금속으로서 알루미늄이 선택되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  15. 제 2 항에 있어서,
    상기 제 2층은 분산제로부터의 분산액으로써 또는 용액으로부터의 용해 물질로써 증착되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  16. 제 2항에 있어서,
    상기 제 2 층은 융해 어플리케이션 공정으로 증착되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  17. 제 2 항에 있어서,
    상기 제 2층의 전도성 폴리머는 도핑된 복합 폴리머로서 선택되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  18. 제 17 항에 있어서,
    상기 복합 폴리머는 폴리(3,4-디옥시에틸렌 티오펜)(PEDOT), 모노머 3,4-디옥시에틸렌 티오펜을 포함하는 코폴리머; 치환된 폴리(티오펜), 치환된 폴리(피롤), 치환된 폴리(아닐린) 또는 이들의 코폴리머 중에서 선택되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  19. 제 17 항에 있어서,
    상기 복합 폴리머용 도펀트는 폴리(4-스티렌 설포네이트)(PSS)로서 선택되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  20. 제 17 항에 있어서,
    상기 도핑된 복합 폴리머는 폴리(4-스티렌 설포네이트)(PSS)로 도핑된 폴리(3,4-에틸렌디옥시티오펜)(PEDOT)로서 선택되는 것을 특징으로 하는 정류 다이오드 제조 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR10-2001-7013025A 1999-04-22 2000-04-14 유기성 박막 반도체 장치의 제조 방법 KR100472987B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO19991916A NO314525B1 (no) 1999-04-22 1999-04-22 Fremgangsmåte ved fremstillingen av organiske halvledende innretninger i tynnfilm
NO19991916 1999-04-22

Publications (2)

Publication Number Publication Date
KR20020040659A KR20020040659A (ko) 2002-05-30
KR100472987B1 true KR100472987B1 (ko) 2005-03-08

Family

ID=19903229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7013025A KR100472987B1 (ko) 1999-04-22 2000-04-14 유기성 박막 반도체 장치의 제조 방법

Country Status (10)

Country Link
US (1) US6852555B1 (ko)
EP (1) EP1194957A1 (ko)
JP (1) JP2002543590A (ko)
KR (1) KR100472987B1 (ko)
CN (1) CN1201396C (ko)
AU (1) AU755372B2 (ko)
CA (1) CA2370852A1 (ko)
NO (1) NO314525B1 (ko)
RU (1) RU2214651C2 (ko)
WO (1) WO2000065653A1 (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713282B2 (en) * 1998-11-06 2010-05-11 Atritech, Inc. Detachable atrial appendage occlusion balloon
KR100422109B1 (ko) * 2001-05-15 2004-03-10 주식회사 미뉴타텍 전극으로 유용한 고분자 배위화합물
KR100424090B1 (ko) * 2001-06-25 2004-03-22 삼성에스디아이 주식회사 유기 전계 발광 소자용 정공 수송층, 그 정공 수송층을사용한유기 전계 발광 소자 및 그 소자의 제조 방법
JP2003177682A (ja) * 2001-09-05 2003-06-27 Konica Corp ディスプレイパネルおよびその製造方法
US20050149069A1 (en) * 2001-12-04 2005-07-07 Bertolero Arthur A. Left atrial appendage devices and methods
US6621099B2 (en) * 2002-01-11 2003-09-16 Xerox Corporation Polythiophenes and devices thereof
DE10235012A1 (de) * 2002-07-31 2004-03-04 Siemens Ag Material für eine Zwischenschicht eines organischen photovoltaischen Bauelements, Herstellungsverfahren und Verwendung dazu sowie ein photovoltaisches Bauelement
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
US7307276B2 (en) 2002-08-23 2007-12-11 Agfa-Gevaert Layer configuration comprising an electron-blocking element
WO2004019346A1 (en) * 2002-08-23 2004-03-04 Agfa-Gevaert Layer configuration comprising an electron-blocking element
US7056600B2 (en) * 2002-08-23 2006-06-06 Agfa Gevaert Layer configuration comprising an electron-blocking element
WO2004019348A1 (en) * 2002-08-23 2004-03-04 Agfa-Gevaert Layer configuration comprising an electron-blocking element
JP4085421B2 (ja) * 2002-08-23 2008-05-14 ソニー株式会社 色素増感型光電変換装置及びその製造方法
US6977390B2 (en) 2002-08-23 2005-12-20 Agfa Gevaert Layer configuration comprising an electron-blocking element
WO2004051750A1 (de) * 2002-11-29 2004-06-17 Siemens Aktiengesellschaft Diodenmatrix zur ansteuerung von displays mit organischen dioden und herstellungsverfahren dazu
US7078261B2 (en) * 2002-12-16 2006-07-18 The Regents Of The University Of California Increased mobility from organic semiconducting polymers field-effect transistors
JP2004207012A (ja) * 2002-12-25 2004-07-22 Sony Corp 色素増感型光電変換装置およびその製造方法
JP4674435B2 (ja) * 2003-01-15 2011-04-20 ソニー株式会社 光電変換素子
EP1584114A1 (en) 2003-01-17 2005-10-12 Diode Solutions, Inc. Display employing organic material
JP2004234988A (ja) * 2003-01-30 2004-08-19 Sony Corp 光電変換素子およびその製造方法ならびに電子装置およびその製造方法ならびに半導体層およびその製造方法
US7482621B2 (en) * 2003-02-03 2009-01-27 The Regents Of The University Of California Rewritable nano-surface organic electrical bistable devices
ATE336062T1 (de) * 2003-03-19 2006-09-15 Koninkl Philips Electronics Nv Beschreibbares optisches aufzeichnungsmedium
CN100411195C (zh) * 2003-04-11 2008-08-13 索尼株式会社 光电转换器件的制作方法
AU2003901834A0 (en) * 2003-04-17 2003-05-01 Clearcoll Pty Ltd Cross-linked polysaccharide compositions
JP4170138B2 (ja) * 2003-04-28 2008-10-22 三菱電機株式会社 有機電界発光素子およびその製造方法
US7274035B2 (en) * 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
WO2005086627A2 (en) * 2003-12-03 2005-09-22 The Regents Of The University Of California Three-terminal electrical bistable devices
DE102004006583A1 (de) 2004-02-10 2005-09-01 H.C. Starck Gmbh Polythiophenformulierungen zur Verbesserung von organischen Leuchtdioden
US7419846B2 (en) * 2004-04-13 2008-09-02 The Trustees Of Princeton University Method of fabricating an optoelectronic device having a bulk heterojunction
US7750341B2 (en) * 2004-05-17 2010-07-06 The Regents Of The University Of California Bistable nanoparticle-polymer composite for use in memory devices
US7554111B2 (en) * 2004-05-20 2009-06-30 The Regents Of The University Of California Nanoparticle-polymer bistable devices
FR2871296B1 (fr) * 2004-06-02 2006-09-22 Univ Cergy Pontoise Procede de preparation d'un materiau semi-conducteur photo-actif, materiau ainsi realise et applications
SE0401649D0 (sv) * 2004-06-28 2004-06-28 Olle Werner Inganaes Metoder för att konstruera elektroniska komponenter baserade på biomolekyler och konjugerande polymerer
GB0423006D0 (en) * 2004-10-15 2004-11-17 Cambridge Display Tech Ltd Organic transistor
WO2006050052A2 (en) * 2004-10-28 2006-05-11 The Regents Of The University Of California Organic-complex thin film for nonvolatile memory applications
US7508078B2 (en) 2005-01-06 2009-03-24 Ricoh Company, Ltd. Electronic device, method for manufacturing electronic device, contact hole of electronic device, method for forming contact hole of electronic device
KR100647683B1 (ko) * 2005-03-08 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
GB0511132D0 (en) * 2005-06-01 2005-07-06 Plastic Logic Ltd Layer-selective laser ablation patterning
KR101193179B1 (ko) 2005-08-26 2012-10-19 삼성디스플레이 주식회사 오가노실록산 화합물 및 이를 구비한 유기 발광 소자
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
KR101193180B1 (ko) 2005-11-14 2012-10-19 삼성디스플레이 주식회사 전도성 고분자 조성물 및 이로부터 얻은 막을 구비한 전자소자
KR101243917B1 (ko) 2005-12-19 2013-03-14 삼성디스플레이 주식회사 전도성 고분자 조성물 및 이로부터 얻은 막을 구비한 전자소자
CA2648288A1 (en) * 2006-04-04 2007-10-11 6N Silicon Inc. Method for purifying silicon
JP2007313764A (ja) * 2006-05-26 2007-12-06 Sony Corp 透明積層膜及びその製造方法、並びに液体レンズ
US20080047602A1 (en) * 2006-08-22 2008-02-28 Guardian Industries Corp. Front contact with high-function TCO for use in photovoltaic device and method of making same
US20080047603A1 (en) * 2006-08-24 2008-02-28 Guardian Industries Corp. Front contact with intermediate layer(s) adjacent thereto for use in photovoltaic device and method of making same
US20080187651A1 (en) * 2006-10-24 2008-08-07 3M Innovative Properties Company Conductive ink formulations
US20080105298A1 (en) * 2006-11-02 2008-05-08 Guardian Industries Corp. Front electrode for use in photovoltaic device and method of making same
US8076571B2 (en) * 2006-11-02 2011-12-13 Guardian Industries Corp. Front electrode for use in photovoltaic device and method of making same
US20080105293A1 (en) * 2006-11-02 2008-05-08 Guardian Industries Corp. Front electrode for use in photovoltaic device and method of making same
US8012317B2 (en) * 2006-11-02 2011-09-06 Guardian Industries Corp. Front electrode including transparent conductive coating on patterned glass substrate for use in photovoltaic device and method of making same
US20080178932A1 (en) * 2006-11-02 2008-07-31 Guardian Industries Corp. Front electrode including transparent conductive coating on patterned glass substrate for use in photovoltaic device and method of making same
US7964788B2 (en) * 2006-11-02 2011-06-21 Guardian Industries Corp. Front electrode for use in photovoltaic device and method of making same
US20080105299A1 (en) * 2006-11-02 2008-05-08 Guardian Industries Corp. Front electrode with thin metal film layer and high work-function buffer layer for use in photovoltaic device and method of making same
US8203073B2 (en) * 2006-11-02 2012-06-19 Guardian Industries Corp. Front electrode for use in photovoltaic device and method of making same
US20080302414A1 (en) * 2006-11-02 2008-12-11 Den Boer Willem Front electrode for use in photovoltaic device and method of making same
US7898042B2 (en) 2006-11-07 2011-03-01 Cbrite Inc. Two-terminal switching devices and their methods of fabrication
CN101622712B (zh) * 2006-11-07 2011-06-15 希百特股份有限公司 双端开关装置及其制造方法
US9741901B2 (en) 2006-11-07 2017-08-22 Cbrite Inc. Two-terminal electronic devices and their methods of fabrication
KR100869258B1 (ko) * 2006-12-15 2008-11-18 포항공과대학교 산학협력단 아닐린계 고분자를 활성층에 포함하는 비휘발성 메모리 소자
US8334452B2 (en) 2007-01-08 2012-12-18 Guardian Industries Corp. Zinc oxide based front electrode doped with yttrium for use in photovoltaic device or the like
US20080169021A1 (en) * 2007-01-16 2008-07-17 Guardian Industries Corp. Method of making TCO front electrode for use in photovoltaic device or the like
US20080223430A1 (en) * 2007-03-14 2008-09-18 Guardian Industries Corp. Buffer layer for front electrode structure in photovoltaic device or the like
US20080308146A1 (en) * 2007-06-14 2008-12-18 Guardian Industries Corp. Front electrode including pyrolytic transparent conductive coating on textured glass substrate for use in photovoltaic device and method of making same
US7888594B2 (en) * 2007-11-20 2011-02-15 Guardian Industries Corp. Photovoltaic device including front electrode having titanium oxide inclusive layer with high refractive index
US20090194155A1 (en) * 2008-02-01 2009-08-06 Guardian Industries Corp. Front electrode having etched surface for use in photovoltaic device and method of making same
US20090194157A1 (en) * 2008-02-01 2009-08-06 Guardian Industries Corp. Front electrode having etched surface for use in photovoltaic device and method of making same
US8022291B2 (en) * 2008-10-15 2011-09-20 Guardian Industries Corp. Method of making front electrode of photovoltaic device having etched surface and corresponding photovoltaic device
GB2467357B (en) * 2009-01-30 2011-09-21 Cambridge Display Tech Ltd Organic thin film transistors
JP5432242B2 (ja) * 2009-03-06 2014-03-05 帝人デュポンフィルム株式会社 平坦化フィルムおよびその製造方法
JP5680056B2 (ja) * 2009-04-02 2015-03-04 コーニンクレッカ フィリップス エヌ ヴェ パターン化有機発光ダイオード、及びその製造方法
US20110168252A1 (en) * 2009-11-05 2011-07-14 Guardian Industries Corp. Textured coating with etching-blocking layer for thin-film solar cells and/or methods of making the same
US8502066B2 (en) * 2009-11-05 2013-08-06 Guardian Industries Corp. High haze transparent contact including insertion layer for solar cells, and/or method of making the same
US20110186120A1 (en) * 2009-11-05 2011-08-04 Guardian Industries Corp. Textured coating with various feature sizes made by using multiple-agent etchant for thin-film solar cells and/or methods of making the same
KR101361690B1 (ko) * 2011-07-26 2014-02-12 광주과학기술원 스위칭 장치 및 이를 이용하는 가변 저항 메모리 장치
FR2989833B1 (fr) * 2012-04-18 2014-12-26 Centre Nat Rech Scient Dispositif injecteur de spins comportant une couche de protection en son centre
FR2989832B1 (fr) 2012-04-18 2014-12-26 Centre Nat Rech Scient Source de courant polarisee en spins
RU2529216C1 (ru) * 2013-02-11 2014-09-27 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Саратовский Государственный Университет Имени Н.Г. Чернышевского" Способ изготовления тонкопленочного органического покрытия
RU2624820C2 (ru) * 2014-07-09 2017-07-07 Федеральное государственное бюджетное учреждение науки Институт синтетических полимерных материалов им. Н.С. Ениколопова РАН (ИСПМ РАН) Донорно-акцепторные сопряженные молекулы и способ их получения
NL2014040B1 (en) * 2014-12-23 2016-10-12 Stichting Energieonderzoek Centrum Nederland Method of making a curent collecting grid for solar cells.
DE112016005077T5 (de) * 2015-11-05 2018-08-30 Abb Schweiz Ag Leistungshalbleitervorrichtung und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
CN108198938B (zh) * 2017-12-29 2019-10-01 南京工业大学 一种自整流有机电存储器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998053510A1 (en) * 1997-05-21 1998-11-26 Cambridge Display Technology Ltd. Patterning organic light-emitting devices
EP0901176A2 (en) * 1997-08-29 1999-03-10 Cambridge Display Technology Limited Electroluminescent device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8909011D0 (en) * 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
DE69110922T2 (de) 1990-02-23 1995-12-07 Sumitomo Chemical Co Organisch elektrolumineszente Vorrichtung.
JPH04164370A (ja) * 1990-04-13 1992-06-10 Idemitsu Kosan Co Ltd チオフェン誘導体、該チオフェン誘導体からなる有機半導体、該有機半導体を用いた半導体素子および該有機半導体を用いたダイオード素子
GB9215929D0 (en) * 1992-07-27 1992-09-09 Cambridge Display Tech Ltd Electroluminescent devices
SE503039C2 (sv) * 1994-07-19 1996-03-11 Forskarpatent I Linkoeping Ab Elektroluminescerande anordning samt sätt att framställa denna
EP1271669A3 (en) 1994-09-06 2005-01-26 Koninklijke Philips Electronics N.V. Electroluminescent device comprising a transparent structured electrode layer made from a conductive polymer
US6278127B1 (en) 1994-12-09 2001-08-21 Agere Systems Guardian Corp. Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor
WO1996031909A1 (en) * 1995-04-05 1996-10-10 Uniax Corporation Smart polymer image processor
WO1996036959A2 (en) * 1995-05-19 1996-11-21 Philips Electronics N.V. Display device
US6326640B1 (en) * 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
US5798170A (en) * 1996-02-29 1998-08-25 Uniax Corporation Long operating life for polymer light-emitting diodes
GB9624706D0 (en) * 1996-11-28 1997-01-15 Cambridge Display Tech Ltd Light emitting polymer device
JP4354019B2 (ja) * 1997-04-18 2009-10-28 出光興産株式会社 有機エレクトロルミネッセンス素子
US6107117A (en) 1996-12-20 2000-08-22 Lucent Technologies Inc. Method of making an organic thin film transistor
US5965281A (en) * 1997-02-04 1999-10-12 Uniax Corporation Electrically active polymer compositions and their use in efficient, low operating voltage, polymer light-emitting diodes with air-stable cathodes
JPH10289784A (ja) * 1997-04-14 1998-10-27 Mitsubishi Chem Corp 有機電界発光素子
KR100254536B1 (ko) * 1997-09-29 2000-05-01 정선종 두개의실릴기를갖는용해가능한피피브이유도체의합성방법및이를이용한전기발광소자
KR20010040487A (ko) * 1998-02-02 2001-05-15 유니액스 코포레이션 X-y 번지지정 가능한 전기 마이크로스위치 어레이 및이를 사용한 센서 매트릭스

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998053510A1 (en) * 1997-05-21 1998-11-26 Cambridge Display Technology Ltd. Patterning organic light-emitting devices
EP0901176A2 (en) * 1997-08-29 1999-03-10 Cambridge Display Technology Limited Electroluminescent device

Also Published As

Publication number Publication date
KR20020040659A (ko) 2002-05-30
AU4628300A (en) 2000-11-10
NO991916D0 (no) 1999-04-22
US6852555B1 (en) 2005-02-08
CN1201396C (zh) 2005-05-11
WO2000065653A9 (en) 2004-08-05
NO314525B1 (no) 2003-03-31
AU755372B2 (en) 2002-12-12
NO991916L (no) 2000-10-23
RU2214651C2 (ru) 2003-10-20
EP1194957A1 (en) 2002-04-10
JP2002543590A (ja) 2002-12-17
WO2000065653A1 (en) 2000-11-02
CA2370852A1 (en) 2000-11-02
CN1348606A (zh) 2002-05-08

Similar Documents

Publication Publication Date Title
KR100472987B1 (ko) 유기성 박막 반도체 장치의 제조 방법
JP6050874B2 (ja) 複数の伝導層システムを備えた光活性素子
EP0755575B1 (en) Polymer grid electrodes
Roman et al. Polymer diodes with high rectification
US20100006148A1 (en) Solar cell with porous insulating layer
US7796320B2 (en) Stacked layer electrode for organic electronic devices
US8692112B2 (en) Organic thin film solar cell and fabrication method of same
US20050098205A1 (en) Photovoltaic devices fabricated from insulating nanostructured template
US20090084442A1 (en) Photovoltaic Cells and Manufacture Method
WO2017096058A1 (en) Electron injection based vertical light emitting transistors and methods of making
JP2005506703A (ja) 積層されたスイッチ可能素子およびダイオードの組み合わせ
US20100024860A1 (en) Organic Photovoltaic Cells
US10229952B2 (en) Photovoltaic cell and a method of forming a photovoltaic cell
US20200295209A1 (en) Integration of bypass diodes within thin film photovoltaic module interconnects
Misra et al. Electronic applications of semiconducting polymers
US20090255585A1 (en) Flexible photovoltaic device
US20050236035A1 (en) High-performance and low-cost plastic solar cells
KR100540101B1 (ko) 계내 전기화학적 중합법으로 제조된 전도성 고분자복합막을 포함하는 광전소자 및 이의 제조 방법
KR101316237B1 (ko) 용액 공정 기반의 정공 전도층 제조방법 및 이를 이용한 유기태양전지의 제조방법
US12094663B2 (en) Bypass diode interconnect for thin film solar modules
Hümmelgen et al. Photovoltaics based on thin electrodeposited bilayers of poly (3‐methylthiophene) and polypyrrole
KR20150091275A (ko) 복층 유기광전소자 및 그의 제조 방법
JPH05160150A (ja) 有機電界スイッチング素子
JP2022151107A (ja) 素子
Chandrasekhar et al. Semiconductor-, Lithography-, and Electrically-Related Applications

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee