KR100434032B1 - 반도체장치의미세콘택홀형성방법 - Google Patents

반도체장치의미세콘택홀형성방법 Download PDF

Info

Publication number
KR100434032B1
KR100434032B1 KR1019960076397A KR19960076397A KR100434032B1 KR 100434032 B1 KR100434032 B1 KR 100434032B1 KR 1019960076397 A KR1019960076397 A KR 1019960076397A KR 19960076397 A KR19960076397 A KR 19960076397A KR 100434032 B1 KR100434032 B1 KR 100434032B1
Authority
KR
South Korea
Prior art keywords
etching
barrier layer
forming
gas
semiconductor device
Prior art date
Application number
KR1019960076397A
Other languages
English (en)
Other versions
KR19980057127A (ko
Inventor
김상욱
서원준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960076397A priority Critical patent/KR100434032B1/ko
Publication of KR19980057127A publication Critical patent/KR19980057127A/ko
Application granted granted Critical
Publication of KR100434032B1 publication Critical patent/KR100434032B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 기판의 손상을 방지하고, 타 도전층과의 단락을 방지하면서 반도체 장치의 고집적화에 대응되는 미세 크기의 콘택홀을 형성할 수 있는 반도체 장치의 미세 콘택홀 형성 방법을 제공하고자 하는 것으로, 이를위해 본 발명은 층간절연막에 식각베리어층을 형성하고, 이 식각베리어층에 대해 저 식각선택비를 갖는 조건으로 부분식각을 행한 후, 식각베리어층에 대해 고 식각선택비를 갖는 조건으로 잔류 층간절연막을 식각하여 최종적으로 미세한 콘택홀을 형성한다.

Description

반도체 장치의 미세 콘택홀 형성 방법
본 발명은 반도체 장치 제조 공정중 미세 콘택홀 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 소자의 최소 설계한계는 급격히 감소해왔다. 따라서, 노광장비의 한계보다 작은 미세 콘택홀의 형성이 요구 되어져 왔는데, 이러한 요구를 만족시키기 위한 대안으로 경사 프로파일(Profile)의 콘택홀 형성이 제시되고 있다.
그러나, 도 1에 도시된 바와같이 직선 경사 프로파일은 하부 도전층(11)과 후속 증착 도전층(13)과의 최소 절연폭(도면의 C) 확보가 불리하다는 문제점이 있다. 도면에서, 'A'는 노광한계(결국 마스크의 폭이 됨)를 나타내며, 'B'는 경사식각에 의해 미세해진 실제 콘택 크기, '12' 및 '14'는 층간절연막을 각각 나타낸다.
따라서, 종래기술중 폴리머를 이용한 볼록한 형상을 갖는 경사 프로파일의 미세 콘택홀 형성이 바람직한데, 이때 도 2(a)와 같이 깊이가 낮은 콘택의 경우는 용이하게 이러한 "볼록 경사 프로파일"을 형성할수 있으나, 도 2(b)와 같이 깊이가 깊은 콘택의 경우는 콘택식각 시간이 길어지게 되어 볼록형상을 유지해주는 폴리머(Polymer)가 이온이 때리는 힘에 의해 무너지면서 볼록형상을 유지하기 어렵게된다. 즉, 콘택 깊이가 깊은 고집적 소자에서는 이 기술 역시 부적절한 문제점을 가지게 된다.
도 3은 또다른 종래기술에 따라 콘택홀이 형성된 상태의 단면도로서, 콘택홀 측벽에 절연막으로 스페이서(15)를 형성하는 방법을 나타내는 것으로, 이 방법은 콘택 식각 및 스페이서 식각이 각각 이루어짐으로, 이에 의한 기판의 손상이 가장 큰 문제점으로 대두된다.
참고적으로, 도 1과, 도 2(a),(b) 및 도 3에서의 동일 도면부호는 동일 내용을 각각 나타낸다.
본 발명은 기판의 손상을 방지하고, 타 도전층과의 단락을 방지하면서 반도체 장치의 고집적화에 대응되는 미세 크기의 콘택홀을 형성할 수 있는 반도체 장치의 미세 콘택홀 형성 방법을 제공함을 그 목적으로 한다.
도 1 내지 도 3은 여러 종래기술에 따른 콘택 홀 프로파일을 나타내는 단면도,
도 4A 내지 도 4C는 본 발명의 일실시예에 따른 미세콘택홀 형성 공정도,
도 5A 내지 도 5C는 본 발명의 다른실시예에 따른 미세콘택홀 형성 공정도.
상기 목적을 달성하기 위하여 본 발명은, 반도체 장치 제조 방법에 있어서, 내부에 식각베리어층을 구비한 층간절연막을 형성하는 단계; 상기 층간절연막 상에콘택 마스크 패턴을 형성하는 단계; 상기 식각베리어층에 대해 상대적으로 낮은 식각 선택비를 갖으며 경사 식각이 이루어지는 조건으로 상기 식각베리어층을 관통시켜 상기 층간절연막을 부분 제1식각하는 단계; 및 상기 식각베리어층에 대해 상대적으로 높은 식각 선택비를 갖는 조건으로 잔류하는 층간절연막을 제2식각하는 단계를 포함하여 이루어진다.
또한 본 발명은 반도체 장치 제조 방법에 있어서, 기판상의 층간절연막상에 식각베리어층을 형성하는 단계; 상기 식각베리어층 상에 콘택 마스크 패턴을 형성하는 단계; 전면 상부에 스페이서용 박막을 형성하는 단계; 상기 식각베리어층에 대해 상대적으로 낮은 식각선택비를 갖는 조건으로 상기 스페이서 박막을 비등방성 전면식각하면서 상기 식각베리어층이 관통되도록 상기 층간절연막을 부분 제1식각하는 단계; 및 상기 식각베리어층에 대해 상대적으로 높은 식각선택비를 가지는 조건으로 잔류하는 층간절연막을 제2식각하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 4A 내지 도 4C와 도 5A 내지 도 5C를 참조하여 본 발명의 일실시예를 상세히 설명한다.
잘 알려진 바와같이, 경사식각시 식각가스의 플로우 비의 제어에 의해서 홀의 경사 프로파일을 조절할 수 있고 식각시 노출되는 바텀 층과의 식각선택비를 조절할 수 있는데, 본 발명은 이러한 원리를 이용한 것이다.
도 4A 내지 도 4C는 본 발명의 일실시예에 따른 미세콘택홀 형성 공정도로서, 도 4A는 실리콘 기판(41) 상에 제1층간절연막(42), 도전층(43), 제2층간절연막(44), 식각베리어(Barrier)층(45), 및 제3층간절연막(46)을 차례로형성하고, 콘택마스크 패턴(47)을 형성한 상태의 단면도이다.
이어서, 도 4B와 같이, 경사식각을 실시하되, 상기 식각베리어층(45)을 관통할 때까지 부분 식각을 행하며, 식각 가스 플로우 비의 조절등 공정 조건을 적절히 조절하여 경사가 심하며 상기 식각베리어층(45)에 대해 낮은 선택비를 갖도록 한다.
이어서, 도 4C와 같이, 후속 공정으로 일반적인 콘택 식각을 실시하는데, 이때의 공정조건은 상기 식각베리어층(45)에 대해 소정의 식각 선택비를 가져야 함은 물론이다. 결국, 식각이 계속적으로 진행되면서 폴리머의 무너짐에 의해 콘택의 상부 지역이 볼록 형상을 갖지 않더라도(도면의 "a") 식각이 완성될때까지 식각베리어층(45)에 형성된 미세 홀 사이즈를 그대로 유지하여, 미세 콘택홀을 형성한다.
도 5A 내지 도 5C는 본 발명의 다른실시예에 따른 미세콘택홀 형성 공정도로서, 도 5A는 실리콘 기판(51) 상에 제1층간절연막(52), 도전층(53), 제2층간절연막(54), 및 식각베리어층(55)을 차례로 형성하고, 콘택 마스크 패턴(57)을 형성한 상태의 단면도이다.
이어서, 도 5B와 같이, 전체구조 상부에 저온산화막을 증착한 후, 비등방성 전면식각하여 저온산화막 스페이서(58)를 형성하는데, 이때, 식각베리어층(55)을 관통할 때까지 부분 식각을 행하며 공정 조건을 조절하여 상기 식각베어층과에 대해 낮은 선택비를 갖도록 한다.
이어서, 도 5C와 같이 일반적인 콘택식각을 실시하며, 이때의 공정조건은 상기 식각베리어층(55)에 대해 소정의 식각 선택비를 갖도록 하여, 식각이 완성될때까지 도 5B에서 식각베리어층(55)에 형성된 미세 홀 사이즈를 그대로 유지하므로써, 미세 콘택홀을 형성한다.
상술한 바와같이, 본 발명의 다른실시예에서는 통상적인 콘택홀 식각에 저온산화막 형성의 1 스텝만 추가하여 노광 장비의 공정한계보다 작은 미세 콘택홀 형성 공정이 가능하여, 종래의 스페이서 사용 공정에 비해 공정 스텝수가 감소하면서도 하부 기판층에 대한 플라즈마 손상을 감소시킬 수 있고 하부 도전층과의 정렬 여유도를 증가시킬 수 있다.
그리고, 본 발명의 실시예들에서 식각베리어층에 대한 식각선택비 낮추는 부분 식각과 식각선택비 높이는 식각단계는 동일 챔버에서 인-시츄 공정으로 진행할 수 있고, 층간절연막은 실리콘산화막을 사용하고, 식각베리어층은 실리콘질화막 또는 실리콘산화질화막을 사용할 수 있으며, 또는 층간절연막은 도핑된 실리콘산화막, 식각베리어층은 비도핑된 실리콘산화막을 각각 사용할 수 있다. 그리고 잘 알려진 바와같이, 모든 콘택식각 공정은 카본 대 플로린이 1:3 이상인 카본/플로린계 가스를 사용하며, 경사식각시에는 CO, CO2, CH3F, CHF3가스를 주식각 가스와 1:1～1:3의 비율로 첨가하여 사용할 수 있다. 또한, 스페이서 형성을 위한 식각에는 O2가스를 전체 가스의 5% 이상으로 첨가하여 실시하면 그 효과는 더욱 증대될 것이다.
본 발명은 식각베리어층에 대한 식각선택비 조절에 의한 식각 공정을 진행하여, 도전층과의 정렬 여유도 확보에 따른 서로간의 단락 방지, 및 하부 기판의 손상을 방지함으로써, 제조 수율 증대 및 소자 특성 향상을 가져오는 효과가 있다.

Claims (21)

  1. 반도체 장치 제조 방법에 있어서,
    내부에 식각베리어층을 구비한 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 콘택 마스크 패턴을 형성하는 단계;
    상기 식각베리어층에 대해 상대적으로 낮은 식각 선택비를 갖으며 경사 식각이 이루어지는 조건으로 상기 식각베리어층을 관통시켜 상기 층간절연막을 부분 제1 식각하는 단계; 및
    상기 식각베리어층에 대해 상대적으로 높은 식각 선택비를 갖는 조건으로 잔류하는 층간절연막을 제2식각하는 단계를 포함하여 이루어지는 반도체 장치의 미세 콘택홀 형성 방법.
  2. 제1항에 있어서,
    상기 제1식각 단계 및 상기 제2식각 단계는 동일 챔버에서 인-시츄 공정으로 진행하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  3. 제1항에 있어서,
    상기 층간절연막은 실리콘산화막임을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  4. 제3항에 있어서,
    상기 식각베리어층은 실리콘질화막 또는 실리콘산화질화막임을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  5. 제1항에 있어서,
    상기 층간절연막은 도핑된 실리콘산화막임을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  6. 제5항에 있어서,
    상기 식각베리어층은 비도핑된 실리콘산화막임을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  7. 제1항에 있어서,
    상기 제1식각 및 제2식각시, 카본/플로린계 가스를 사용하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  8. 제7항에 있어서,
    상기 제1식각 단계에서, CO, CO2, CH3F, CHF3가스중 적어도 어느하나를 첨가하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  9. 제8항에 있어서,
    상기 상기 첨가가스 대 주식각가스의 비율을 1:1～1:3으로 하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  10. 제1항에 있어서,
    상기 제2식각 단계에서, 주식각 가스로써 카본 대 플로린의 비율이 1:3 이상의 가스를 사용하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  11. 반도체 장치 제조 방법에 있어서,
    기판상의 층간절연막상에 식각베리어층을 형성하는 단계;
    상기 식각베리어층 상에 콘택 마스크 패턴을 형성하는 단계;
    전면 상부에 스페이서용 박막을 형성하는 단계;
    상기 식각베리어층에 대해 상대적으로 낮은 선택비를 갖는 조건으로 상기 스페이서 박막을 비등방성 전면식각하면서 상기 식각베리어층을 관통시켜 상기 층간 절연막을 부분 제1식각하는 단계; 및
    상기 식각베리어층에 대해 소정의 식각선택비를 가지는 조건으로 잔류하는 층간절연막을 제2식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  12. 제11항에 있어서,
    상기 제1식각 단계 및 상기 제2식각 단계는 동일 챔버에서 인-시츄 공정으로 진행하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  13. 제11항에 있어서,
    상기 층간절연막은 실리콘산화막임을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  14. 제13항에 있어서,
    상기 식각베리어층은 실리콘질화막 또는 실리콘산화질화막임을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  15. 제11항에 있어서,
    상기 층간절연막은 도핑된 실리콘산화막임을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  16. 제15항에 있어서,
    상기 식각베리어층은 비도핑된 실리콘산화막임을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  17. 제11항에 있어서,
    상기 제1식각 및 제2식각시, 카본/플로린계 가스를 사용하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  18. 제17항에 있어서,
    상기 제1식각 단계에서, CO, CO2, CH3F, CHF3가스중 적어도 어느하나를 첨가하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  19. 제18항에 있어서,
    상기 상기 첨가가스 대 주식각가스의 비율을 1:1～1:3으로 하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  20. 제17항에 있어서,
    상기 제2식각 단계에서, 주식각가스로써 카본 대 플로린의 비율이 1:3 이상인 가스를 사용하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
  21. 제11항 또는 제14항에 있어서,
    상기 제1식각시 O2가스를 전체 가스의 5% 이상으로 첨가하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
KR1019960076397A 1996-12-30 1996-12-30 반도체장치의미세콘택홀형성방법 KR100434032B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960076397A KR100434032B1 (ko) 1996-12-30 1996-12-30 반도체장치의미세콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960076397A KR100434032B1 (ko) 1996-12-30 1996-12-30 반도체장치의미세콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR19980057127A KR19980057127A (ko) 1998-09-25
KR100434032B1 true KR100434032B1 (ko) 2004-09-07

Family

ID=37341000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960076397A KR100434032B1 (ko) 1996-12-30 1996-12-30 반도체장치의미세콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100434032B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014209515A (ja) * 2013-04-16 2014-11-06 東京エレクトロン株式会社 エッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04306825A (ja) * 1991-04-03 1992-10-29 Nec Corp 半導体装置の製造方法
KR950021130A (ko) * 1993-12-31 1995-07-26 김주용 반도체 소자의 콘택홀 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04306825A (ja) * 1991-04-03 1992-10-29 Nec Corp 半導体装置の製造方法
KR950021130A (ko) * 1993-12-31 1995-07-26 김주용 반도체 소자의 콘택홀 제조방법

Also Published As

Publication number Publication date
KR19980057127A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US8487399B2 (en) Semiconductor device and method of fabricating the same
KR100365642B1 (ko) 접촉창을 갖는 반도체 장치의 제조 방법
KR100295639B1 (ko) 플러그형성방법
KR100434032B1 (ko) 반도체장치의미세콘택홀형성방법
KR100458296B1 (ko) 반도체소자의콘택홀형성방법
KR20070069814A (ko) 반도체 소자의 제조방법
JPH05267251A (ja) 半導体装置におけるコンタクトホールの形成方法
KR100532770B1 (ko) 반도체 소자의 제조 방법
KR20040006459A (ko) 하드 마스크 식각 향상 방법
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100575878B1 (ko) 반도체 소자의 제조방법
KR100532954B1 (ko) 반도체 소자의 콘택 형성 방법
KR20000008838A (ko) 반도체 장치의 콘택홀 형성방법
KR100634267B1 (ko) 반도체 장치에서 소자 분리 영역의 형성 방법
KR100745052B1 (ko) 반도체소자의 랜딩플러그 콘택 형성방법
KR100876834B1 (ko) 반도체 소자의 제조방법
KR19990021371A (ko) 반도체 소자의 미세 콘택 제조 방법
KR100550642B1 (ko) 반도체 소자의 도전패턴 형성 방법
KR100866124B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20000004548A (ko) 반도체 소자의 콘택 형성방법
KR20060038605A (ko) 반도체 소자의 제조 방법
KR100780616B1 (ko) 반도체 소자의 제조 방법
TWI250564B (en) Method for forming gate in semiconductor device
KR100603590B1 (ko) 반도체 소자의 전하저장전극용 콘택 플러그 형성방법
KR20030002364A (ko) 반도체장치의 콘택홀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee