KR100433098B1 - 비-클로로플루오로카본, 불소계 화합물을 이용한 비등방성플라즈마 에칭 방법 - Google Patents

비-클로로플루오로카본, 불소계 화합물을 이용한 비등방성플라즈마 에칭 방법 Download PDF

Info

Publication number
KR100433098B1
KR100433098B1 KR10-2001-0030190A KR20010030190A KR100433098B1 KR 100433098 B1 KR100433098 B1 KR 100433098B1 KR 20010030190 A KR20010030190 A KR 20010030190A KR 100433098 B1 KR100433098 B1 KR 100433098B1
Authority
KR
South Korea
Prior art keywords
fluorine
metal
iridium
chamber
mask
Prior art date
Application number
KR10-2001-0030190A
Other languages
English (en)
Other versions
KR20010109187A (ko
Inventor
장펭얀
마저-쉔
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010109187A publication Critical patent/KR20010109187A/ko
Application granted granted Critical
Publication of KR100433098B1 publication Critical patent/KR100433098B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 비-클로로플루오로카본, 불소계 화합물을 이용한 금속, 특히 이리듐, 백금, 루테늄, 오스뮴, 및 레늄의 비등방성 에칭 방법에 관한 것이다. 금속이 퇴적된 기판을 ECR 플라즈마 에칭 챔버에 삽입하고 가열한다. 사불화탄소(CF4), 삼불화질소(NF3), 또는 육불화황(SF6)과 같은 불소-함유 기체를 챔버내에 도입하고, 이온화하여 플라즈마를 형성한다. 플라즈마내의 불소 이온이 금속을 때리거나 접촉하여 휘발성 금속-불소 화합물을 형성한다. 금속-불소 화합물은 에칭 반응물의 재퇴적을 감소 또는 제거하도록, 기판으로 부터 배출된다.

Description

비-클로로플루오로카본, 불소계 화합물을 이용한 비등방성 플라즈마 에칭 방법{METHOD OF ANISOTROPIC PLASMA ETCHING USING NON-CHLOROFLUOROCARBON, FLUORINE-BASED CHEMISTRY}
본 발명은 일반적으로 반도체 기술에 관한 것으로, 보다 상세하게는 불소계 화합물을 이용하는 금속의 에칭 방법에 관한 것이다.
반도체 기술이 지속적으로 개발되어감에 따라, 다양한 금속이 광범위한 응용분야에 사용되고 있다. 이러한 금속들은 이를 적절하게 에칭하는 것에 관한 문제들을 포함하는 많은 처리 과제를 부여하고 있다. 예컨대, 백금 및 이리듐은 강유전성 메모리 장치 및 다른 장치에서의 용도가 발견되고 있다. 이러한 금속의 사용이 점차 광범위해짐과 동시에, 장치의 전체 치수는 지속적으로 축소되고 있다. 장치의 축소경향에 따라, 임계 치수(CD)가 보다 정확하게 유지되어야 할 필요가 있다.
장치를 패턴화하기 위한 적절한 에칭 방법이 이용될 수 없었던 백금 및 이리듐과 같은 금속의 경우에, 임계 치수를 유지하는 것이 더욱 곤란하다. 플라즈마 에칭을 포함하는 현재의 에칭 방법들은 기판 상에 재퇴적되는 잔여물을 생성한다.
플라즈마 에칭은 물리적 에칭("스퍼터링"이라고도 함) 및 화학적 에칭의 두가지 메카니즘의 조합에 의해 이루어진다. 백금 및 이리듐을 에칭하는 종래의 방법은 일정한 화학적 에칭에 의해 금속을 1차 스퍼터링시키는 것과 관련되어 있다. 보고된 화학 에칭은 비휘발성 에칭 생성물을 형성하는 것이다. 스퍼터링은 충격에 의해 아래 있는 물질이 제거되도록 하는 입자에 의한 표면 충격을 가함으로서 이루어지는 물리적 에칭의 한 유형이다.
아르곤/할로겐 혼합 기체 플라즈마에 의한 종래의 백금 에칭법 및 이와 유사한 방법들은 주로 스퍼터링을 이용하며, 이는 마스크 측벽을 따라 에칭 생성물의 재퇴적이 일어난다. 종래의 방법은 또한, 부분적으로 화학반응을 이용하나, 비휘발성인 에칭 생성물을 형성한다. 이러한 비휘발성 에칭 생성물은 흔히 재퇴적된다. 예컨대, 종래의 방법은 클로로플루오로카본 또는 다른 염소 함유 기체를 이용한다. 이리듐, 백금 및 다른 금속은 이상적으로 얻을 수 있는 공정 온도 및 조건에서 비휘발성인 금속-염소화물을 생성한다. 이러한 스퍼터링된 물질 및 비휘발성 에칭 생성물의 재퇴적은 마스크가 제거된 후에도 재퇴적된 물질이 남아있기 때문에 흔히 펜스(fence)로 칭해지는 구조물을 생성한다. 이러한 펜스를 제거하기 위해 몇 가지 방법이 존재하나, 전체 공정은 임계 치수를 잘 유지하지 않는다. 일반적으로, 패턴화된 백금 구조물의 에칭은 마스크의 원래의 치수를 지속적으로 초과하는 특정의 크기를 생성하는 일이 흔하다. 이러한 치수의 증가는 또한 소위 "펜스 없는" 백금 구조물로 불리는 경우에 있어 두드러진다. 다른 연구에 의하면, "펜스 없는" 패턴화된 백금 구조물이 흔히 일시적인 펜스를 형성하는 공정을 통해 얻어지며, 계속되는 에칭을 통해 일시적인 펜스를 제거한다. 이는 양측 각도, 및 전체 치수에서의 변화를 초래한다.
종래의 에칭 기술과 관련한 다른 문제로는 일반적으로 에칭 생성물의 재퇴적이 있다. 펜스 구조물을 생성하는 재퇴적은 재퇴적된 물질의 금속 함량으로 인해 최종 장치 내에 발생 가능한 전기적 쇼트를 포함하는 다른 종류의 결함을 일으킬 수도 있다. 이러한 문제점에 대한 종래의 해결방안은 습식 에칭, 플라즈마 에쉬 및 표준 습식 세정 공정을 포함하는 다양한 종류의 부가적인 세정 공정을 부가하는 것이었다. 이들 부가적인 공정들은 공정의 복잡성 및 불확실성을 가중시키며, 따라서, 전체적으로 임계 치수를 제어하기 힘들게 한다.
종래의 방법들은 100 mTorr 이상의 압력에서 석영 튜브 반응 챔버를 사용하였다. 이러한 형태는 반응물의 방향 제어를 불가능하게 한다. 또한, 이들 챔버내 고압에서의 화학적 에칭은 등방성이다(에칭이 여러 방향으로 일어나는 것을 의미함). 등방성 에칭은 언더컷을 일으키며, 이는 바람직한 구조물을 형성하고 임계 치수를 조절하는 것을 더 어렵게 한다.
현재의 백금 및 이리듐의 에칭 방법은 일반적으로 분당 400 Å 미만의 에칭율을 갖는다.
펜스 구조물을 생성하지 않는 백금, 이리듐 및 다른 특정 금속들의 에칭 방법이 요망된다.
보다 더 임계 치수를 잘 제어할 수 있는 백금, 이리듐 및 다른 특정 금속들의 에칭 방법이 요망된다.
재퇴적되는 잔여물의 량을 감소 또는 제거시킨 백금, 이리듐 및 다른 특정 금속들의 에칭 방법이 요망된다.
비등방성인 백금, 이리듐 및 다른 금속들의 에칭 방법이 요망된다.
분당 400 Å 이상의 빠른 에칭율로 백금, 이리듐 및 다른 특정 금속들의 에칭 방법이 요망된다.
도1은 ECR 플라즈마 에칭 장치를 나타내는 개략적인 단면도이다.
도2는 본 발명에 따라, 도1에 도시된 챔버내에서 기판 상의 백금, 이리듐 및 다른 특정 금속을 에칭하기 위한 방법에 있어서의 단계들을 설명하는 블록 다이어그램이다.
도3은 불소-기재 기체를 이용한 이리듐의 에칭율에 대한 온도의 영향을 나타내는 그래프이다.
도4는 불소-기재 기체를 이용한 백금의 에칭율에 대한 온도의 영향을 나타내는 그래프이다.
도면의 주요부분에 대한 부호의 설명
10 : ECR 플라즈마 에칭 장치 12 : 웨이퍼
16 : 챔버 20 : 처크
22 : 내부 26 : 펌프
32 : 밸브 30 : 웨이퍼 핸들
36 : 매니폴드 시스템 42 : 기체 공급 저장소
44 : 밸브 52 : 도파관
56 : 윈도우 58 : RF 바이어스
60 : 가열 엘리먼트
따라서, 본 발명은 기판의 선택된 영역으로부터 금속을 에칭, 또는 제거하는 방법을 제공한다. 먼저 기판을 본 방법에 따라 더 처리하기 위하여, 기판 상에 미리 형성된 임의의 바람직한 회로 구조물을 가지는 기판을 제조한다. 그 후, 금속을 기판 상에 퇴적한다 본 발명에 따른 방법은 이리듐, 백금, 루테늄, 오스뮴, 및 레늄과 같은 불소와 휘발성 화합물을 형성하는 금속과 함께 사용하기에 매우 적합하다. 기판은 비교적 낮은 온도에서 쉽게 증발되는 한, 일반적으로 휘발성이 있는 것으로 간주된다. 본 명세서에서 사용되는 "휘발성"이란 용어는 반도체 장치의 처리와 관련하여 쉽게 얻을 수 있는 온도와 압력에서 쉽게 증발되는 물질을 의미한다. 온도 및 압력의 바람직한 범위는 이하의 상세한 설명에서 주어진다.
일단 금속이 퇴적되면, 마스크 층이 형성되고 선택된 금속 영역을 노출하기 위하여 패턴화된다. 마스크의 형성 및 패턴화 방법은 공지되어 있다. 상용형 마스크의 일례로 포토레지스트 마스크가 있다. 다른 상용형 마스크로는 하드 마스크로 불리는 것으로서, 이는 공통적으로 이산화규소 또는 질화규소를 사용하여 형성된다. 포토레지스트 마스크는 낮은 온도에서 본 발명에 따른 방법을 사용하는 경우에 적합하나, 하드 마스크는 일반적으로 높은 온도에서 본 방법을 실행할 때, 바람직하다. 포토레지스트는 하드 마스크보다 더 낮은 온도에서 신뢰도가 떨어지거나 또는 더 잘 파손되는 경향이 있다.
패턴화한 후, 금속을 가열하고 챔버 내에서 불소-함유 플라즈마에 노출시킨다. 챔버는 5 내지 50 mTorr의 압력의 ECR 플라즈마 에칭 챔버가 바람직하다. 금속은 가열 처크 상에 위치하는 기판을 가열함으로써 가열된다. 처크의 온도를 제어함으로써, 기판 및 금속의 온도를 제어할 수 있다. 금속은 플라즈마 내에서 불소에 노출될 때 휘발성 금속-불소 화합물을 생성하는 온도, 전형적으로는 이리듐에 대하여는 150℃를 초과하는 온도, 그리고 백금에 대하여는 190℃를 초과하는 온도까지 가열된다. 휘발성 금속-불소 화합물은 필수적으로 챔버내에 증기를 형성한다. 그 후, 증기는 펌프에 의해 배출된다.
휘발성 화합물을 생성함으로써, 본 발명은 잔여물을 감소 또는 제거시킬 수 있다. 비-휘발성 화합물을 형성할 수 있는 다른 기체 또는 물질의 존재 뿐 아니라, 챔버내 스퍼터링의 부가적인 효과로 인해, 의도하지 않게, 어느 정도의 중간 잔여물이 퇴적될 수 있다. 바람직하게는, 재퇴적되는 잔여물의 량은 작고, 이러한 공정 중 지속적인 에칭 효과에 의해 잔여물이 제거될 것이다.
염소가 다른 금속 뿐 아니라, 예컨대, 이리듐 및 백금과 비휘발성 화합물을 형성하기 때문에, 염소를 포함하지 않는 불소 소스를 사용하는 것이 바람직하다. 따라서, 클로로플루오로카본 기체는 불소 소스로서 사용하지 않는 것이 바람직할것이다. 불소의 바람직한 소스는 사불화탄소(CF4), 삼불화질소(NF3), 또는 육불화황(SF6)이다. 산소가 부가적인 불소를 없애기 위하여 챔버로 도입될 수도 있다. 부가적으로, 아르곤, 네온 또는 헬륨과 같은 비반응성 희석 기체가 챔버 내로 도입될 수 있다.
본 발명은 불소 기재 기체를 이용하여, 금속 특히 이리듐, 백금, 루테늄, 오스뮴, 및 레늄을 에칭하는 방법을 제공한다. 웨이퍼는 공지의 기술을 이용하여, 웨이퍼 상의 집적 회로(IC)물(예컨대, 트랜지스터 및 다른 활성 및 부동 장치)을 형성하도록 제조된다. 웨이퍼 상의 집적 회로물의 유형 및 수는 본 발명에 따른 공정에 있어 중요하지 않다. 이러한 구조물을 형성하는 방법 뿐 아니라 구조물의 다양한 형태 및 구성은 본 명세서에서 언급하지는 않으며, 당해 기술분야의 당업자에게 공지된 디자인 선택의 문제이다. 바람직하게는 금속은 웨이퍼 상에서 잔여물을 감소 또는 제거하는 방식으로 에칭된다.
본 발명의 방법은 금속을 에칭하기 위하여 불소계 화합물을 사용한다. 불소계 화합물은 이리듐 및 백금에 대한 종래의 에칭 방법에 있어 우위를 차지하는 스퍼터링 메카니즘에 부가하거나, 또는 그에 대신하여, 화학 에칭 메카니즘을 제공한다. 본 발명에 따른 방법이 이리듐 및 백금을 사용하는 경우에 우선적으로 적용되나, 본 발명은 루테늄, 오스뮴, 레늄 및 불소와 휘발성 에칭 반응물을 생성하는 다른 금속을 에칭하는 데 적합하다. 하기의 표는 바람직한 반응물의 융점 및 비점을 요약한 것이다.
표
웨이퍼 공정 중 염소, 불소 또는 다른 화학물질과 반응하는 다른 종래 반응물과 비교하여, 비교적 낮은 융점 및 비점이 용이하게 얻어지며, 이는 이용에 적합한 온도에서 휘발성 금속-불소 화합물을 생성할 수 있는 능력을 뒷받침한다.
도1은 웨이퍼(12)와 같은 기판 위에서 플라즈마 에칭을 수행하기 위해 적합한 ECR(electron cyclotron resonance) 플라즈마 에칭 장치(10)의 개략적인 설명도이다. 명확하기 하기 위하여, 도시한 구성요소들은 척도에 의한 것은 아니며, 전체 구조물 중 일부 아이템은 도시하지 않았다. ECR 플라즈마 에칭 장치의 보다 상세한 설명은 참고문헌[Plasma Producing Structure, U.S. Patent No. 5,869,802]을 참조할 수 있다. 장치(10)는 하나 이상의 웨이퍼(12)를 홀딩하기에 적합한 크기를 가지는 챔버(16)를 포함하며, 이는 처크(20) 상의 챔버(16)내에서 지지된다. 이러한 챔버의 유형에 따라, 내부(22)가 적합한 펌프 및 밸브 장치에 의해 바람직한 만큼 진공화 또는 가압화 될 수 있으며, 이는 도1에 펌프(26)에 의해 개략적으로 도시되어 있다. 챔버(16)내의 기체 압력은 약 5 내지 50 mTorr의 압력으로 유지하는 것이 바람직하다.
펌프(26)는 또한 챔버(16)에 의해 바람직한 압력을 유지하면서 공정 중 챔버(16)내의 성분들을 뽑아내는 데 사용된다. 각 웨이퍼(12)는 챔버(16)의 벽에 있고 처크(20)에 온 또는 오프하는 게이트 밸브(32)를 통해 적합한 웨이퍼 핸들(30)에 의해 챔버(16)를 출입 이동한다.
플라즈마 에칭 공정에 사용되는 선택 기체는, 적합한 매니폴드 시스템(36)을 통하여, 밸브(44)에 의해 제어되는 42로 총괄하여 표시한 다양한 기체 공급 저장소로 부터, 챔버로 도입된다. 본 명세서에서는 설명을 위하여, 단지 두개의 저장소를 도시하고 있으나, 필요한 수 만큼의 여러 저장소가 사용될 것이다. 또한, 챔버(16)로 도입하기 전에 하나 또는 그 이상의 기체를 단일 공급 저장소에 결합시킬 수도 있다. 기체는 장치(10)로 도입되고, 플라즈마를 형성하도록 이온화된다.
도입된 기체가 플라즈마를 형성하도록 이온화되기 위하여, 장치(10)는 챔버(16)에 인접하게 위치한 도파관(52) 및 챔버(16)에 반대편으로 도파관(52)에 인접한 영구 자석(54)을 갖는다. 석영 또는 산화알루미늄과 같은 마이크로파 방사에 투과성이 있는 물질로 이루어진 윈도우(56)가 도파관(52) 바로 아래에 위치하여, 전력 발생 소스(도시하지 않음)와 연결되고, 윈도우(56)에 의해 정렬된 단부(57)까지 그 길이를 따라 발생 소스에 의해 생성되는 마이크로파 에너지를 운반하여, 에너지가 챔버(16)로 유도되게 한다.
마이크로파 출구 도파관(52)은 윈도우(56)를 통과하고 챔버(16)로 진입하여, 실질적으로 웨이퍼(12)에 수직 방향으로 전파된다. ECR 전력은 약 300 watt 내지 2000 watt 범위이다. 실질적으로 수직인 방향으로 웨이퍼(12)를 끌어당기기 위하여 웨이퍼(12)에 RF 바이어스(58)가 처크(20)에 적용될 수도 있다. RF 바이어스 전력은 바람직하게는 50 watt 내지 1000 watt 범위이다. 위에서 특정한 전력 레벨은 6-인치 직경 웨이퍼를 기초로 한 것이다. 당해 기술분야의 당업자는 다른 크기의 웨이퍼에 대하여 필요한 정도로 상기 전력 레벨을 조정할 수 있을 것이다.
처크상의 바이어스 및 챔버내의 낮은 압력은 불소 이온이 실질적으로 웨이퍼에 수직인 방향으로 이동할 수 있도록 돕는다. 이는 웨이퍼에 수직 방향으로 비등방성 에칭이 일어나도록 한다. 이러한 비등방성 에칭은 언더컷을 감소 또는 제거하고 전체 임계 치수 제어를 증진시킨다.
처크(20)를 바람직한 온도로 가열하며, 가열 엘리먼트(60)는 개략적으로 도시되어 있다. 가열 엘리먼트(60) 및 처크(20)는 모두 공정 중에 웨이퍼(12)의 온도를 선택하기 위하여 사용된다. 처크는 웨이퍼 온도가 휘발성 금속-불소 반응물을 생성하기에 충분히 높은 온도로 유지되도록 가열된다. 웨이퍼 온도는 바람직하게는 150℃를 초과한다. 이리듐 에칭의 경우, 웨이퍼 온도는 바람직하게는 약 150 내지 400 ℃의 범위이다. 백금 에칭의 경우, 웨이퍼 온도는 바람직하게는 약 190 내지 500 ℃의 범위이다.
도2는 본 발명에 따른 방법의 단계들을 설명하는 도면으로, 이하에서 도1 및 도2를 참고로 하여 설명한다. 웨이퍼(12)가 제조되고, 웨이퍼 핸들(30)에 의해 챔버(16)내의 처크(20) 상에 위치시킨다. 웨이퍼(12)는 전형적으로 실리콘 웨이퍼이며, 이는 본 발명에 따른 방법에 따라 더 처리되기 위하여 제조된 것이다. 도2의 제1단계(70)는 웨이퍼(12) 상에 금속을 퇴적시키는 단계이다. 바람직하게는, 금속이 이리듐, 백금, 루테늄, 오스뮴, 및 레늄으로 이루어진 군에서 선택되는 것이다. 금속은 금속 증발을 포함하는 임의의 바람직한 방법에 의해 퇴적된다.
단계(72)는 마스크를 형성하는 단계이다. 바람직하게는, 하드 마스크는 이산화규소 또는 질화규소를 이용하여 형성될 것이다. 하드 마스크가 바람직하나, 본 발명은 포토레지스트 마스크를 사용할 수도 있으며, 이러한 경우, 온도는 포토레지스트가 적합한 마스크로서 작용할 수 없는 온도를 넘지 않아야 한다. 신규한 마스크 물질 및 기술이 개발됨에 따라, 본 발명에 따른 방법은 다양한 부가적인 공정과 관련한 용도의 발견을 기대할 수 있다. 현재, 본 발명에 따른 이리듐 에칭의 경우, 웨이퍼 온도는 바람직하게는 약 150 내지 400 ℃의 범위이다. 본 발명에 따른 방법에 관련하여서는 온도 때문에 하드 마스크가 바람직하다.
단계(74)는 금속이 불소와 휘발성 화합물을 형성하는 온도, 전형적으로 150℃를 초과하는 온도까지 웨이퍼를 가열하는 단계이다.
단계(76)는 불소계 기체를 도입하는 단계이다. 불소-함유 기체는 바람직하게는 사불화탄소(CF4), 삼불화질소(NF3), 또는 육불화황(SF6)이다. 본 발명의 다른 바람직한 실시예에 있어서, 역시 염소를 함유하여, 백금 및 이리듐과 비휘발성 에칭 화합물을 형성하기 때문에 불소 소스로서 클로로플루오로카본이 사용되지 않는다.
단계(74 및 76)중에 적합한 마이크로파 전력이 적용되어, 단계(78)에 의해 설명한 바와 같이, 챔버(16)내에서 플라즈마를 형성한다. ECR 플라즈마 에칭 공정분야에 공지되어 있는 바와 같이, 도입된 기체는 이온화된다. 불소-함유 기체는 플라즈마 내에서 불소 이온을 생성한다. 본 발명의 바람직한 실시예에 있어서, 부가적인 불소를 없애기 위하여 플라즈마 내에서 반응하도록 산소 도입될 수도 있으며, 이는 금속과도 반응할 것이다. 전형적으로, 2% 내지 20%의 산소가 불소-함유 기체에 가해진다.
에칭 공정이 계속됨에 따라, 에칭 반응물이 형성된다. 단계(80)에 의해 도시한 바와 같이, 에칭 반응물은 동시에 제거되는 것이 바람직하다.
이하에서 본 발명에 따른 구체적인 실시예를 기재한다.
실 시 예
6인치 p-타입(100) 웨이퍼를 금속막의 퇴적에 앞서, 노관에서 증기 산화시켜, 웨이퍼 위에 4000Å 내지 5000Å 두께의 산화물을 형성한다. 웨이퍼를 e-비임 증발 시스템내 유성 연동 장치에 적재한다. e-비임 시스템의 배경 압력은 10-8Torr 단위이다. 이리듐 퇴적 중, 완전한 유성 연동 장치 및 웨이퍼는 석영 램프에 의해 가열된다. 온도는 유성 연동 장치 근방에 개입된 열전대에 의해 225℃로 조절된다. 막의 부착성을 개선하기 위하여, 약 200Å의 티타늄(Ti)박막이 산화물 위에 퇴적되고, 계속하여 이리듐의 퇴적이 이어진다.
이리듐의 퇴적에 이어, 플라즈마-강화 화학 증착(PECVD)에 의해 질화규소가 웨이퍼 상에 퇴적된다. 그 후, 포토레지스트가 웨이퍼 상에 적용되고 패턴화된다. 질화규소 층이 플라즈마 에칭되어, 계속되는 이리듐 에칭을 위한 하드 마스크를 형성한다.
플라즈마 에칭 공정이 시스템(Plasma Quest ECR 강화 반응성 이온 에칭 시스템)에서 수행된다. 이 시스템은 싱글 - 웨이퍼 - 로드 - 록 시스템(single - wafer - load - lock system)이다. ECR 플라즈마가 고정 챔버의 정상으로 부터 도입된다. ECR 전력은 800 watt로 유지된다. 웨이퍼는 가열된 처크 상에 위치한다. 가열된 처크는 약 300℃의 온도에서 웨이퍼를 유지하는 데 사용된다. 웨이퍼 온도는 15 mTorr에서 처크의 온도에 대하여 계산된다. RF 바이어스는 400 watt에서 유지되는 바닥 전극에 적용된다. 압력은 15 mTorr로 유지된다. 50 sccm의 사불화탄소(CF4)의 유동 및 5sccm의 산소의 유동이 시스템에 도입된다.
이러한 실시예의 결과는 분 당 1000Å을 초과하는 이리듐 에칭율을 나타낸다.
도3 및 도4는 이리듐 및 백금 상의 사불화탄소의 에칭율에 대한 온도의 영향을 나타내는 것이다. 도3을 참고로, 이리듐의 에칭율은 상대적으로 편평하며, 100-150℃ 미만의 온도에서는 분당 400Å 미만(110으로 표시)에서는 더욱 그러하다. 이는 당해 기술분야에 공지된 결과와 일관된다. 본 발명에 따른 방법에 의해 제공되는 바와 같이 공정 중 웨이퍼의 온도가 보다 높은 온도(120으로 표시)로 유지되기 때문에, 에칭율이 현저하게 증가한다. 이러한 에칭율에 있어서의 증가는 휘발성 에칭 반응물을 형성하기 위한 이리듐과 불소의 화학반응으로 인한 것이다. 가해지는 열은 플라즈마 내에서 이리듐과 불소 사이의 반응을 형성하는 데 필수적이다. 저온에서, 에칭율은 주로 스퍼터링의 작용이다. 고온에서 에칭율은 화학반응에 의해 크게 영향을 받는다. 에칭 반응물은 주로 이리듐 육불화물이 되는 것으로 간주된다. 이리듐 육불화물은 44.0℃의 융점 및 53.6℃의 비점을 가지며, 이는 에칭율의 증가가 현저한 온도에서 휘발성 화합물로서 형성될 수 있는 것을 제시한다.
도4를 참고로, 유사한 결과가 사불화탄소내의 백금의 에칭율에 대하여 나타난다. 보다 낮은 온도(210으로 표시)에서의 에칭율은 종래의 기술과 일치한다. 그러나, 더 높은 온도 범위(220으로 표시)에서 에칭율이 다시 한번 증가한다. 백금의 경우, 에칭율이 변화하는 비율이 이리듐에 대한 상기의 도3에 도시된 것보다 다소 더 높다. 그러나, 이는 육불화백금에 대한 더 높은 융점 및 비점과 일관된다.
오스뮴 및 레늄은 육불화오스뮴 및 육불화레늄을 각각 형성한다. 이들 화합물은 모두 육불화이리듐 보다 더 낮은 융점 및 비점을 갖는다. 이리듐을 에칭할 때 보다 약간 낮은 온도에서 유사한 결과가 기대된다.
루테늄은 오불화루테늄을 생성하며, 이는 86.5℃의 융점 및 227℃의 비점을 갖는다. 더 높은 온도 때문에, 휘발성 에칭 반응물을 생성하기 위하여, 공정은 약 227℃의 온도 보다 더 높은 온도를 요할 것이다.
본 발명의 범주 내에서 부가적인 다른 실시예들이 가능하다. 본 발명의 범주 내에서 당해 기술분야에서 통상적인 다른 다양한 방법 또는 물질이 적용 가능할 것이다. 따라서, 상기의 기재사항들은 설명을 위한 것일 뿐 본 발명을 제한하는 것은 아니다. 본 발명은 첨부되는 특허청구의 범위에 의하여 한정된다.
본 발명에 따른 에칭 방법에 따라, 펜스 구조물을 생성하지 않으며, 보다 더 임계 치수를 잘 제어할 수 있고, 재퇴적되는 잔여물의 량이 감소 또는 제거되며, 비등방성이고, 분당 400 Å 이상의 빠른 에칭율을 나타내면서, 백금, 이리듐 및 다른 특정 금속들을 에칭할 수 있다.

Claims (18)

  1. a) 기판 상에 금속을 퇴적하는 단계,
    b) 마스크를 형성하고, 선택된 금속 영역이 노출되도록 마스크를 패턴화하는 단계,
    c) 상기 금속을 불소-함유 플라즈마에 노출시키는 단계,
    d) 휘발성 금속-불소 화합물이 형성되는 온도까지 상기 금속을 가열하는 단계, 및
    e) 상기 금속-불소 화합물을 배출시키는 단계를 포함하며,
    상기 불소-함유 플라즈마는, 불소-함유 기체의 비-클로로플루오로카본 소스를 도입하고 플라즈마를 발생시킴으로써, 에칭 챔버내에서 형성되고,
    상기 불소-함유 기체는, 사불화탄소(CF4), 삼불화질소(NF3), 또는 육불화황(SF6)을 포함하는 것을 특징으로 하는, 기판의 선택 영역으로 부터 금속을 제거하는 방법.
  2. 제 1 항에 있어서, 금속이 이리듐, 백금, 루테늄, 오스뮴, 및 레늄으로 이루어진 군에서 선택되는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 마스크가 포토레지스트 마스크인 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 마스크가 하드 마스크인 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 마스크가 이산화규소 또는 질화규소를 포함하는 것을 특징으로 하는 방법.
  6. 삭제
  7. 제 1 항에 있어서, 에칭 챔버가 약 5 내지 50 mTorr의 압력으로 유지되는 것을 특징으로 하는 방법.
  8. 삭제
  9. 제 1 항에 있어서, 불소-함유 기체가 산소를 더 포함하는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서, 금속이 150℃를 초과하는 온도까지 가열되는 것을 특징으로 하는 방법.
  11. a) 기판 상에 이리듐을 퇴적하는 단계,
    b) 이리듐 위에 하드 마스크를 형성하는 단계,
    c) 이리듐의 선택된 영역이 노출되도록 마스크를 패턴화하는 단계,
    d) 5 내지 50 mTorr의 압력에서 ECR 플라즈마 에칭 챔버내에 기판을 위치시키는 단계,
    e) 기판 및 금속을 약 150℃를 초과하는 온도까지 가열하는 단계,
    f) 챔버내로 비-클로로플루오로카본, 불소-함유 기체를 도입하는 단계, 및
    g) 불소-함유 플라즈마를 형성하여, 이리듐이 챔버내에서 불소-함유 플라즈마에 노출되고, 휘발성 이리듐-불소 화합물을 형성하는 단계를 포함하는 기판의 선택 영역으로 부터 금속을 제거하는 방법.
  12. 제 11 항에 있어서, 하드 마스크가 이산화규소 또는 질화규소를 포함하는 것을 특징으로 하는 방법.
  13. 제 11 항에 있어서, 비-클로로플루오로카본, 불소-함유 기체가 사불화탄소(CF4), 삼불화질소(NF3), 또는 육불화황(SF6)으로 이루어진 군에서 선택되는 것을 특징으로 하는 방법.
  14. 제 11 항에 있어서, 이리듐-불소 화합물을 배출시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  15. a) 기판 상에 백금을 퇴적하는 단계,
    b) 백금 위에 하드 마스크를 형성하는 단계,
    c) 백금의 선택된 영역이 노출되도록 마스크를 패턴화하는 단계,
    d) 5 내지 50 mTorr의 압력에서 ECR 플라즈마 에칭 챔버내에 기판을 위치시키는 단계,
    e) 기판 및 금속을 약 190℃를 초과하는 온도까지 가열하는 단계,
    f) 챔버내에 비-클로로플루오로카본, 불소-함유 기체를 도입하는 단계, 및
    g) 불소-함유 플라즈마를 형성하여, 이리듐이 챔버내에서 불소-함유 플라즈마에 노출되고, 휘발성 이리듐-불소 화합물을 형성하는 단계를 포함하는 기판의 선택 영역으로 부터 금속을 제거하는 방법.
  16. 제 15 항에 있어서, 하드 마스크가 이산화규소 또는 질화규소를 포함하는 것을 특징으로 하는 방법.
  17. 제 15 항에 있어서, 비-클로로플루오로카본, 불소-함유 기체가 사불화탄소(CF4), 삼불화질소(NF3), 또는 육불화황(SF6)으로 이루어진 군에서 선택되는 것을 특징으로 하는 방법.
  18. 제 15 항에 있어서, 백금-불소 화합물을 배출시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR10-2001-0030190A 2000-05-30 2001-05-30 비-클로로플루오로카본, 불소계 화합물을 이용한 비등방성플라즈마 에칭 방법 KR100433098B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/584,407 2000-05-30
US09/584,407 US6350699B1 (en) 2000-05-30 2000-05-30 Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry

Publications (2)

Publication Number Publication Date
KR20010109187A KR20010109187A (ko) 2001-12-08
KR100433098B1 true KR100433098B1 (ko) 2004-05-28

Family

ID=24337188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0030190A KR100433098B1 (ko) 2000-05-30 2001-05-30 비-클로로플루오로카본, 불소계 화합물을 이용한 비등방성플라즈마 에칭 방법

Country Status (5)

Country Link
US (1) US6350699B1 (ko)
EP (1) EP1160849A3 (ko)
JP (1) JP3894747B2 (ko)
KR (1) KR100433098B1 (ko)
TW (1) TW504767B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19856082C1 (de) * 1998-12-04 2000-07-27 Siemens Ag Verfahren zum Strukturieren einer metallhaltigen Schicht
US6709609B2 (en) * 2000-12-22 2004-03-23 Applied Materials Inc. Plasma heating of a substrate with subsequent high temperature etching
US6692648B2 (en) * 2000-12-22 2004-02-17 Applied Materials Inc. Method of plasma heating and etching a substrate
US6605484B2 (en) * 2001-11-30 2003-08-12 Axcelis Technologies, Inc. Process for optically erasing charge buildup during fabrication of an integrated circuit
US7018929B2 (en) * 2002-07-02 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd Method for reducing a low volatility byproduct from a wafer surface following an etching process
US20050221574A1 (en) * 2004-03-31 2005-10-06 Hynix Semiconductor, Inc. Method for fabricating semiconductor device
JP2006294845A (ja) * 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd ドライエッチング方法およびその装置
US20070202704A1 (en) * 2006-02-28 2007-08-30 Hynix Semiconductor Inc. Method for etching platinum and method for fabricating capacitor using the same
US20080124937A1 (en) * 2006-08-16 2008-05-29 Songlin Xu Selective etching method and apparatus
US8764995B2 (en) * 2010-08-17 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet light (EUV) photomasks, and fabrication methods thereof
WO2022256176A1 (en) * 2021-06-03 2022-12-08 Applied Materials, Inc. Atomic layer etching of metal features

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816533A (ja) * 1981-07-22 1983-01-31 Nec Corp 選択ドライエツチング方法
JPS6457621A (en) * 1987-08-28 1989-03-03 Fujitsu Ltd Manufacture of semiconductor device
KR940006216A (ko) * 1992-06-22 1994-03-23 모리시타 요이찌 드라이에칭법 및 드라이에칭장치
JPH06163468A (ja) * 1992-11-19 1994-06-10 Nec Corp マグネトロンｒｉｅドライエッチング方法
KR960005833A (ko) * 1994-07-08 1996-02-23 제임스 조셉 드롱 바이어부의 플라즈마 에칭을 위한 개선된 처리 방법
KR970052763A (ko) * 1995-12-16 1997-07-29 김주용 반도체 소자의 폴리머 제거 방법
KR970063465A (ko) * 1996-02-21 1997-09-12 가네꼬 히사시 텅스텐 화학기상증착 반응실에서의 식각 방법
JPH09260356A (ja) * 1996-03-22 1997-10-03 Toshiba Corp ドライエッチング方法
KR19980068710A (ko) * 1997-02-22 1998-10-26 김광호 가스 혼합물 및 이를 사용한 반도체 소자의 전극층 식각 방법
JPH11214357A (ja) * 1998-01-21 1999-08-06 Sony Corp ドライエッチング用ガス組成物およびこれを用いたドライエッチング方法
KR20010089880A (ko) * 2000-03-27 2001-10-12 조셉 제이. 스위니 반도체 처리용 챔버를 세정하기 위한 불소 처리 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615956A (en) 1969-03-27 1971-10-26 Signetics Corp Gas plasma vapor etching process
US3795557A (en) 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices
US4026742A (en) 1972-11-22 1977-05-31 Katsuhiro Fujino Plasma etching process for making a microcircuit device
JPS52139372A (en) * 1976-05-17 1977-11-21 Hitachi Ltd Selective etching method of thin films
JP3210359B2 (ja) * 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
US5236550A (en) * 1992-04-24 1993-08-17 National Semiconductor Corporation Method for plasma etch of ruthenium
US5384009A (en) * 1993-06-16 1995-01-24 Applied Materials, Inc. Plasma etching using xenon
JP2697602B2 (ja) * 1993-06-24 1998-01-14 日本電気株式会社 半導体装置の製造方法
JPH07122534A (ja) * 1993-10-13 1995-05-12 Oki Electric Ind Co Ltd 白金のエッチング方法
JP3122579B2 (ja) 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
JP3259000B2 (ja) * 1994-09-08 2002-02-18 三菱電機株式会社 高融点金属含有膜のエッチング方法及び薄膜キャパシタの製造方法
US5869802A (en) 1995-12-21 1999-02-09 Plasmaquest, Inc. Plasma producing structure
TW409152B (en) * 1996-06-13 2000-10-21 Samsung Electronic Etching gas composition for ferroelectric capacitor electrode film and method for etching a transition metal thin film
JPH10340893A (ja) * 1997-06-09 1998-12-22 Sony Corp 電子薄膜材料のエッチング方法
US6143191A (en) * 1997-11-10 2000-11-07 Advanced Technology Materials, Inc. Method for etch fabrication of iridium-based electrode structures
KR100252889B1 (ko) * 1997-11-14 2000-04-15 김영환 백금식각방법
US6046116A (en) 1997-11-19 2000-04-04 Tegal Corporation Method for minimizing the critical dimension growth of a feature on a semiconductor wafer
JP2002510146A (ja) * 1998-01-13 2002-04-02 アプライド マテリアルズ インコーポレイテッド 異方性プラチナプロファイルのエッチング方法
JP3367600B2 (ja) * 1998-06-08 2003-01-14 シャープ株式会社 誘電体薄膜素子の製造方法
US6438116B1 (en) * 1998-07-16 2002-08-20 Telefonaktiebolaget L M Ericsson (Publ) Adaptive power margin for hard handoffs in code division multiple access based systems
JP2000138202A (ja) * 1998-10-30 2000-05-16 Nec Corp 半導体装置の製造方法及び製造装置
JP2001053064A (ja) * 1999-08-11 2001-02-23 Nec Corp ドライエッチング方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816533A (ja) * 1981-07-22 1983-01-31 Nec Corp 選択ドライエツチング方法
JPS6457621A (en) * 1987-08-28 1989-03-03 Fujitsu Ltd Manufacture of semiconductor device
KR940006216A (ko) * 1992-06-22 1994-03-23 모리시타 요이찌 드라이에칭법 및 드라이에칭장치
JPH06163468A (ja) * 1992-11-19 1994-06-10 Nec Corp マグネトロンｒｉｅドライエッチング方法
KR960005833A (ko) * 1994-07-08 1996-02-23 제임스 조셉 드롱 바이어부의 플라즈마 에칭을 위한 개선된 처리 방법
KR970052763A (ko) * 1995-12-16 1997-07-29 김주용 반도체 소자의 폴리머 제거 방법
KR970063465A (ko) * 1996-02-21 1997-09-12 가네꼬 히사시 텅스텐 화학기상증착 반응실에서의 식각 방법
JPH09260356A (ja) * 1996-03-22 1997-10-03 Toshiba Corp ドライエッチング方法
KR19980068710A (ko) * 1997-02-22 1998-10-26 김광호 가스 혼합물 및 이를 사용한 반도체 소자의 전극층 식각 방법
JPH11214357A (ja) * 1998-01-21 1999-08-06 Sony Corp ドライエッチング用ガス組成物およびこれを用いたドライエッチング方法
KR20010089880A (ko) * 2000-03-27 2001-10-12 조셉 제이. 스위니 반도체 처리용 챔버를 세정하기 위한 불소 처리 방법

Also Published As

Publication number Publication date
KR20010109187A (ko) 2001-12-08
TW504767B (en) 2002-10-01
JP3894747B2 (ja) 2007-03-22
EP1160849A3 (en) 2003-07-02
JP2001358133A (ja) 2001-12-26
EP1160849A2 (en) 2001-12-05
US6350699B1 (en) 2002-02-26

Similar Documents

Publication Publication Date Title
JP6527214B2 (ja) エッチング耐性ポリマー層を堆積させる方法及びパターンエッチング構造の製造方法
US9966232B2 (en) Ultra-high speed anisotropic reactive ion etching
US9881807B2 (en) Method for atomic layer etching
CN101911263B (zh) 蚀刻高纵横比接触的方法
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US6069092A (en) Dry etching method and semiconductor device fabrication method
US5419805A (en) Selective etching of refractory metal nitrides
KR100322545B1 (ko) 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
US20030180968A1 (en) Method of preventing short circuits in magnetic film stacks
US7056830B2 (en) Method for plasma etching a dielectric layer
JPH04326726A (ja) ドライエッチング方法
US6136722A (en) Plasma etching method for forming hole in masked silicon dioxide
US6325861B1 (en) Method for etching and cleaning a substrate
Detter et al. Impact of chemistry on profile control of resist masked silicon gates etched in high density halogen-based plasmas
KR100433098B1 (ko) 비-클로로플루오로카본, 불소계 화합물을 이용한 비등방성플라즈마 에칭 방법
US11062921B1 (en) Systems and methods for aluminum-containing film removal
US6861362B2 (en) Self-aligned contact process implementing bias compensation etch endpoint detection and methods for implementing the same
US20220351979A1 (en) Systems and methods for selective metal compound removal
US5194119A (en) Method of anisotropic dry etching of thin film semiconductors
JPH04137532A (ja) 表面処理方法及びその装置
US7192875B1 (en) Processes for treating morphologically-modified silicon electrode surfaces using gas-phase interhalogens
Fuller Plasma etching
US20240128089A1 (en) Method to selectively etch silicon nitride to silicon oxide using water crystallization
JP3038984B2 (ja) ドライエッチング方法
US7279429B1 (en) Method to improve ignition in plasma etching or plasma deposition steps

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee