KR19980068710A - 가스 혼합물 및 이를 사용한 반도체 소자의 전극층 식각 방법 - Google Patents

가스 혼합물 및 이를 사용한 반도체 소자의 전극층 식각 방법 Download PDF

Info

Publication number
KR19980068710A
KR19980068710A KR1019970005467A KR19970005467A KR19980068710A KR 19980068710 A KR19980068710 A KR 19980068710A KR 1019970005467 A KR1019970005467 A KR 1019970005467A KR 19970005467 A KR19970005467 A KR 19970005467A KR 19980068710 A KR19980068710 A KR 19980068710A
Authority
KR
South Korea
Prior art keywords
etching
electrode layer
semiconductor device
compound
halogen gas
Prior art date
Application number
KR1019970005467A
Other languages
English (en)
Other versions
KR100255661B1 (ko
Inventor
김진홍
우성일
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970005467A priority Critical patent/KR100255661B1/ko
Priority to JP9157133A priority patent/JPH1068094A/ja
Priority to TW086108193A priority patent/TW409152B/zh
Publication of KR19980068710A publication Critical patent/KR19980068710A/ko
Application granted granted Critical
Publication of KR100255661B1 publication Critical patent/KR100255661B1/ko
Priority to US09/627,377 priority patent/US6284146B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 가스 혼합물 및 이를 사용한 반도체 소자의 전극층 식각 방법을 개시한다. 이는 백금족 금속으로 이루어진 전극층을 패터닝하기 위한 식각 공정에서 반응성이 큰 물질 즉, 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나의 물질에 휘발성이 강한 물질, 즉 카보닐 화합물(carbonyl compound)을 형성하는 물질을 추가로 사용하고 플라즈마를 이용한 식각을 진행함으로써 휘발성 반응 생성물을 형성할 수 있고, 상기 반응 생성물은 식각 후 전극층 측벽에 남지 않고 휘발되므로 전극층은 원하는 패턴으로 형성된다.

Description

가스 혼합물 및 이를 사용한 반도체 소자의 전극층 식각 방법
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 특히 백금족 금속으로 이루어진 전극층 식각시 사용하는 가스 혼합물 및 이를 사용한 식각 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 수백 이상의 유전 상수와 자발 분극 및 잔류 분극의 특성을 가진 강유전 물질을 사용한 커패시터 구조가 활발히 응용되고 있다.
종래에는 유전율이 4인 실리콘 산화막(SiO2)를 사용하여 커패시터의 유전막을 형성하였는데, 이는 낮은 유전율로 인해 초고집적 메모리 소자(ULSI)에 적용하기 어렵다. 따라서 제한된 면적내에서 용량을 증가시기기 위해 유전막 두께를 작게하거나 셀의 유효 면적을 증가시키는 방법을 이용하는데 이러한 방법은 공정을 복잡하게하고 주변 기술을 어렵게 하는 문제점이 있고 또한 수율과 생산성을 저하시킨다.
이에 반해 유전 상수가 100 이상인 물질, 즉 강유전 물질을 사용하여 커패시터의 유전막을 형성하면 커패시터를 형성하는 공정이 단순해지고 공정 능력 및 소자 특성이 향상될 수 있다. 상기 강유전 물질로는 바륨 티탄산염(BaTiO3), 바륨 스트론튬 티탄산염((Ba,Sr)TiO3), 바륨 리드 티탄산염((Ba,Pb)TiO3), 리드 티탄산염(PbTiO3), 리드 지르코늄산염(PbZnO3), 리드 지르코늄 티탄산염(Pb(Zn,Ti)O3),스트론튬 티탄산염(SrTiO3) 등이 있다.
그런데 상기와 같이 강유전 물질을 사용하여 유전막을 형성하려면 상기 강유전 물질 형성시 안정한 전극 재료와 상기 전극 재료로 이루어진 전극층을 패터닝하는 방법 등 주변 기술에 대한 개발이 요구된다. 상기 전극 재료로는 백금(Pt)을 많이 사용한다. 이는 백금이 산소와의 반응성이 낮고 일함수가 커서 누설 전류밀도의 저하를 막고 강유전체의 고유전율을 유지하는 특성을 가지기 때문이다. 그러나 백금의 화학적 안정성으로 인해 화학적 반응을 이용한 식각이 용이하지 못한 단점이 있다.
그리고 전극층을 패터닝하기 위해서는 플라즈마를 이용한 식각 방법을 이용하는데 상기 플라즈마를 이용하는 식각 방법으로는 플라즈마(plasma) 식각 방법과 반응성 이온 식각(RIE;Reactive Ion Etching) 방법이 있다. 상기 플라즈마 식각 방법은 할로겐 가스와의 화학적 반응을 이용한 것으로 반응성 이온 식각 방법에 비해 등방성(Isotropic)으로 식각되고, 상기 반응성 이온 식각(RIE) 방법은 할로겐 가스 및 불활성 가스를 사용하여 화학적(chemical) 물리적(physical) 반응에 의한 식각 방법으로 플라즈마 식각 방법에 비해 이방성(Anisotropic)으로 식각된다. 즉, 반응성 이온 식각(Rie) 방법은 이온 충돌에 의한 물리적 반응과 플라즈마에 의한 화학적 반응을 결합한 것이다.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 전극층 식각 방법을 설명하기 위해 도시한 단면도들로서, 특히 커패시터의 스토리지 전극을 형성하기 위해 전극층을 식각하는 방법을 나타낸다.
도면 참조 번호 1은 반도체 기판을, 3은 층간 절연층을, 5는 확산 장벽층을, 7·7a는 전극층을, 9·9a는 밀착층을, 11은 마스크층을 그리고 12는 잔유물을 각각 나타낸다.
도 1a를 참조하면, 반도체 기판(1) 상에 절연 물질을 증착하여 층간 절연층(3)을 형성한 후, 상기 층간 절연층(3) 상에 확산 장벽층(5), 전극층(7) 및 밀착층(9)을 차례로 형성한다.
상기 전극층(7)은 백금(Pt)을 사용하여 형성한다.
상기 확산 장벽층(5)은 상기 전극층(7)의 구성 물질인 백금이 그 하부의 폴리실리콘층(도시하지 않음)으로 확산되어 반응하는 것을 방지하기 위한 것이고, 상기 밀착층(9)은 후속 공정에서 증착되는 산화막과의 밀착을 용이하게하기 위한 것이다.
상기 확산 장벽층(5)과 밀착층(9)은 티타늄(Ti) 및 질화 티타늄(TiN) 중 어느 하나를 사용하여 형성한다.
이어서 상기 밀착층(9) 상에 산화막을 증착한 후 패터닝하여 마스크층(11)을 형성한다,
도 1b를 참조하면, 상기 마스크층(11)을 마스크로하여 상기 밀착층(9)과 전극층(7)을 플라즈마 식각함으로써 밀착층(9a)/전극층(7a)을 형성한다.
이 때 상기 전극층(7a)의 구성 물질인 백금이 화학적으로 안정한 특성, 즉 반응성이 낮아 반응 생성물을 형성하지 못하는 특성을 가지므로 식각 가스로는 일반적으로 반응성이 강한 할로겐 가스, 예컨대 염소(Cl2)를 사용한다.
상기 식각 공정에서는 상기 식각 가스를 활성화시키기 위해 플라즈마를 형성하고 상기 전극층(7a) 상·하부의 밀착층들과의 식각 선택비를 향상시키기 위해 산소를 추가한다.
그 결과 식각된 백금이 휘발되지 않고 상기 마스크층(11)/밀착층(9a) 측벽에 재증착되어 그 구성 물질이 고체 상태의 할로겐 화합물인 잔유물(12)을 형성하고, 상기 비휘발성 잔유물(12)은 패턴 분해능(resolution)을 낮게하여 상기 전극층(7a)의 측벽을 수직(vertical)이 아닌 소정의 경사(slope)를 가지게 한다.
따라서 화학적 반응이 주가 되는 상기 플라즈마 식각 공정 대신 화학적 반응과 아르곤(Ar)과 같은 불활성 기체를 사용하여 스퍼터링(sputtering) 효과를 증가시키는 물리적 반응이 동시에 이루어지는 반응성 이온 식각 방법을 이용하는데 이 경우에도 상기 플라즈마 식각과 동일한 결과, 즉 비휘발성 잔유물(12)을 형성한다.
도 1c를 참조하면,불산(HF) 및 불산혼합물 중 어느 하나를 사용하여 상기 마스크층(11)을 제거한다.
도 1d를 참조하면,상기 잔유물(12)을 제거한다.
그 결과 상기 전극층(7a) 사이, 즉 상기 장벽층(5)이 노출된 부분에서 선폭 손실(critical dimension loss)이 나타난다.
따라서 상기와 같은 반도체 소자의 전극층 식각 방법에서는 백금이 식각 가스인 할로겐 가스와 반응하여 비휘발성인 잔유물을 형성하므로 식각 속도가 낮아지고 패턴 분해능(resolution)이 저하되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 강유전막의 전극 물질로 사용되는 백금족 금속을 패터닝하기 위한 식각 공정에서 비휘발성 잔유물로 인해 전극층이 원하는 패턴으로 형성되지 않는 것을 억제하기 위한 가스 혼합물을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 가스 혼합물을 사용하여 반도체 소자의 전극층을 식각하는 방법을 제공하는데 있다.
도 1a 및 도 1c는 종래 기술에 의한 반도체 소자의 전극층 식각 방법을 설명하기 위해 도시한 단면도들이다.
도 2는 반도체 소자의 식각 장치를 나타낸다.
도 3은 공정 압력에 따른 백금 전극층의 식각 특성을 나타낸 그래프이다.
도 4는 식각 가스의 비율에 따른 백금 전극층의 식각 특성을 나타낸 그래프이다.
도 5는 식각 장치에서 반도체 기판이 놓이는 하부 전극의 온도와 식각 가스 비율에 따른 백금 전극층의 식각 특성을 나타낸 그래프이다.
도 6a 내지 도 6e는 본 발명에 의한 반도체 소자의 전극층 식각 방법을 설명하기 위해 도시한 단면도들이다.
상기 과제를 이루기 위하여 본 발명은 백금족 금속을 플라즈마 식각함에 있어서 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질로 조성된 가스 혼합물을 사용한다.
상기 다른 과제를 이루기 위하여 본 발명은 반도체 기판 상에 도전 물질을 증착하여 전극층을 형성한다. 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질로 조성된 가스 혼합물을 식각 가스로 사용하고 플라즈마를 이용한 식각 방법으로 상기 전극층을 식각한다.
상기 가스 혼합물에서 상기 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질의 조성비는 1:0.01 ∼1:100으로 한다.
따라서 본 발명에 의하면, 전극층을 패터닝하는 식각 공정에서 전극층의 구성 물질과 반응하여 휘발성 반응 생성물을 형성할 수 있는 식각 가스를 사용함으로써 화학적 반응에 의한 식각이 가능하고, 전극층 패턴의 측벽에 비휘발성 잔유물이 남지 않아 원하는 패턴의 전극층을 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 반도체 소자의 식각 장치를 나타낸다.
먼저 5000Å 두께의 산화막, 예컨대 SiO2와 3000Å 두께의 백금 전극층을 차레로 형성한 반도체 기판을 제 1 시료로하고 5000Å 두께의 산화막만이 증착된 반도체 기판을 제 2 시료로하여 상기 제 1·2 시료(23)를 플라즈마 식각 장치의 하부 전극(24)에 장착한다.
이어서 온도 조절 수단(25)과 냉각 수단(26,27)을 이용하여 상기 하부 전극(24)을 0∼500℃ 온도로 유지하고, 질량유속제어 수단(21)과 상부 전극의 가스 분사 수단(22)을 통해 반응 가스, 예컨대 염소(Cl2)와 일산화탄소(CO)를 1:0.01∼1:100의 비율로 유입시킨다. 그리고 상기 식각 장치 내의 압력은 압력 센서(29)와 배기수단(30)의 밸브 조절기를 이용하여 조절하고, 전력 공급 수단(28)을 이용하여 상기 하부전극(24)에 고주파 전력(Radio Frequency Power)을 인가한다.
상기 식각 장치 내에 상기 반응 가스를 활성화시키는 플라즈마를 형성하기 위해 10-4∼2토르(Torr) 압력과 175와트(Watt)의 전력을 사용한다.
상기와 같은 공정 조건에서 식각 공정이 완료되면 상기 전력 공급 수단(28)을 차단하고 상기 배기 수단(30)을 이용하여 상기 식각 챔버내의 가스를 배기하고 상기 시료를 꺼낸다.
도 3 내지 도 5는 상기 도 2의 식각 장치에서 공정 조건을 다르게하여 백금의 식각율 및 산화막(SiO2)에 대한 식각 선택비 특성을 나타낸 그래프이다.
도 3은 공정 압력에 따른 백금 전극층의 식각 특성을 나타낸 그래프이다.
(a)는 백금 전극층의 식각율을 그리고 (b)는 산화막에 대한 백금 전극층의 식각 선택비를 나타낸다.
이때 공정 조건을 설명하면, 상기 식각 장치에 유입하는 식각 가스, 즉 염소(Cl2)와 일산화탄소(CO)의 비율을 1:2.3으로하고 식각 온도를 250℃로 유지하면서 압력을 200∼500미리토르(mTorr) 범위로 한정하였다.
그 결과 압력이 증가할수록 백금 전극층의 식각율(a)이 감소하고 산화막에 대한 백금 전극층의 식각 선택비(b)가 증가한다. 즉 압력이 증가할수록 산화막의 식각율이 백금 전극층의 식각율보다 빠르게 감소됨을 알 수 있다.
도 4는 식각 가스의 비율에 따라 백금 전극층의 식각 특성을 나타낸 그래프이다.
(a)는 백금 전극층의 식각율을 그리고 (b)는 산화막에 대한 백금 전극층의 식각 선택비를 나타낸다.
이때 공정 조건으로는 250℃ 온도와 300미리토르(mTorr) 압력을 유지하면서 염소와 일산화 탄소의 비율(Cl2:CO, Cl2/(Cl2+CO)%)을 1:0.43(70%), 1:1(50%), 1:1.5(40%), 1:2.3(30%), 1:4(20%) 범위로 한정하였다.
그 결과 염소의 비율이 증가할수록 백금 전극층의 식각율(a)은 감소하고 반대로 산화막에 대한 백금 전극층의 식각 선택비(b)는 증가한다.
따라서 공정시 요구되는 조건에따라 염소와 일산화 탄소의 비율을 조정한다.
도 5는 식각 장치에서 반도체 기판이 놓이는 하부 전극의 온도와 식각 가스 비율에 따른 백금 전극층의 식각 특성을 나타낸 그래프이다.
(a)와 (b)는 염소와 일산화 탄소의 비율(Cl2:CO)이 1:1인 경우로서 먼저 (a)는 백금 전극층의 식각율을 나타내고 (b)는 산화막에 대한 백금 전극층의 식각 선택비를 나타낸다.
또한 (c)와 (d)는 염소와 일산화 탄소의 비율(Cl2:CO)이 1:2.3인 경우로서 (c)는 백금 전극층의 식각율을 나타내고 (d)는 산화막에 대한 백금 전극층의 식각 선택비를 나타낸다.
이때 공정 조건으로는 300미리토르(mTorr) 압력을 유지하면서 온도를 50∼350℃로 변경하였다.
그 결과 (a) 및 (c)에서 보는 바와 같이 온도가 증가할수록 백금 전극층의 식각율은 염소의 비율에 관계없이 증가한다.
그러나 (b)와 (d)에서는 온도가 증가할수록 산화막에 대한 백금 전극층의 식각 선택비가 다르게 나타나는데, 즉 염소의 비율이 일산화탄소의 비율보다 작은 경우에는 온도가 증가할수록 산화막에 대한 백금 전극층의 식각 선택비(d)가 증가하는 반면 염소의 비율이 더 큰 경우에는 산화막에 대한 백금 전극층의 식각 선택비(b)가 감소한다.
따라서 전극층을 패터닝하는 식각 공정에서는 상기 도 2 내지 도 5의 실험 결과를 이용하여 식각 장치의 온도, 압력 및 식각 가스의 비율을 조절함으로써 전극층을 원하는 패턴으로 형성할 수 있다.
이 때 상기 전극층으로는 백금 이외에 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 로듐(고), 팔라듐(Pd)과 같은 백금족 금속을 사용할 수 있고, 또한 식각 가스로는 염소(Cl2) 이외에 불소(F2), 브롬(Br2), 요오드(I2) 등과 같은 할로겐 가스, 할로겐 화합물 및 이들의 혼합물 중 어느 하나를 사용할 수 있고, 상기 일산화탄소(CO) 이외에 이산화탄소(CO2) 및 카보닐기(C=O)를 포함하는 카보닐 화합물을 사용할 수 있다.
상기 할로겐 화합물로는 불화화합물(예컨대 HF, CF4, CHF3), 염화화합물(예컨대 BCl3, HCl), 브롬화합물(예컨대 HBr) 등이 있다.
도 6a 내지 도 6e는 본 발명에 의한 반도체 소자의 전극층 식각 방법을 설명하기 위해 도시한 단면도들로서, 특히 커패시터의 스토리지 전극을 형성하기 위해 전극층을 식각하는 방법을 나타낸다.
도면 참조 번호 51은 반도체 기판을, 53은 층간 절연층을, 55·55a는 확산 장벽층을, 57·57a는 전극층을, 59·59a는 밀착층을 그리고 61은 마스크층을 각각 나타낸다.
도 6a를 참조하면, 반도체 기판(51) 상에 절연 물질을 증착하여 층간 절연층(53)을 형성하는 공정, 상기 층간 절연층(53) 상에 확산 장벽층(55)을 형성하는 공정, 상기 확산 장벽층(55) 상에 도전 물질을 증착하여 전극층(57)을 형성하는 공정, 그리고 상기 전극층(57) 상에 밀착층(59)을 형성하는 공정을 차례로 진행한다.
상기 전극층(57)은 강유전 물질의 유전율을 유지할 수 있는 특성을 가진 물질, 에컨대 백금족 금속, 예컨대 백금(Pt)을 사용하여 형성한다.
상기 백금족 금속으로는 상기 백금 이외에 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 로듐(고), 팔라듐(Pd)이 있다.
상기 확산 장벽층(55)은 상기 전극층(57)의 구성 물질이 그 하부의 폴리실리콘층(도시하지 않음)으로 확산되는 것을 방지하는 역할을 하고, 상기 밀착층(57)은 후속공정에서 증착되는 산화막과의 밀착을 용이하게하는 역할을 한다. 그리고 상기 확산 장벽층(55)과 밀착층(57)은 티타늄(Ti) 및 질화 티타늄(TiN) 중 어느 하나를 사용하여 단일층으로 형성하거나 이들을 조합한 다중막으로 형성한다.
이어서 상기 밀착층(57) 상에 산화막을 증착한 후 패터닝하여 마스크층(61)을 형성한다. 상기 마스크층(61)은 산화막 이외에 포토레지스트 및 질화막 중 어느 하나를 사용하여 형성할 수 있다.
도 6b를 참조하면, 상기 마스크층(61)을 마스크로하여 상기 밀착층(59)을 건식 식각함으로써 밀착층(59a)을 형성한다.
이 때 식각 가스로는 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나의 물질을 사용할 수 있는데 본 실시예에서는 염소(Cl2) 가스를 사용한다.
도 6c를 참조하면,플라즈마를 이용한 식각 방법을 이용하여 상기 전극층(57)을 식각함으로써 전극층(57a)을 형성한다.
식각 가스로는 반응성이 강한 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나의 물질에 카보닐 화합물을 형성하는 물질을 추가하여 사용하는데, 이는 상기 카보닐 화합물을 형성하는 물질이 휘발성이 강하여 휘발성 반응 생성물을 형성할 수 있기 때문이다.
다시 말해서, 상기 전극층(57)의 구성 물질인 백금은 할로겐 가스와 반응하여 휘발성 반응 생성물을 형성하지 못하므로, 할로겐 가스에 휘발성이 강한 카보닐 화합물을 형성할 수 있는 물질을 추가함으로써 휘발성 반응 생성물을 형성할 수 있다. 따라서 식각 중 또는 식각 후 상기 휘발성 반응 생성물이 상기 마스크층(61)/밀착층(59a) 측벽에 재증착되어 잔유물로 남지 않고 휘발되므로 상기 전극층(57a)을 원하는 패턴으로 형성할 수 있다.
상기 플라즈마를 이용한 식각 공정들은 반응성 이온 식각(Reactive Ion Etching) 방법 및 플라즈마(Plasma) 식각 방법 중 어느 하나의 방법을 이용하여 식각 장치에서 진행한다.
상기 식각 장치의 온도는 0∼500℃로하고 압력은 10-4∼ 2토르(Torr)로 한다. 그리고 식각 가스로는 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물을 형성하는 물질을 사용하는데, 이 때 상기 도 3 내지 도 5의 그래프에서 보여주는 실험 결과를 기초로하여 공정 조건을 조절한다.
이 때 상기 식각 가스의 비율, 즉 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물을 형성하는 물질의 조성비를 1:0.01 ∼1:100로 하는데, 본 실시예에서는 상기 할로겐 가스로는 염소(Cl2)를 사용하고 상기 카보닐 화합물을 형성하는 물질로는 일산화탄소(CO)를 사용하고, 그리고 300미리토르(mTorr)의 압력과 175와트(w)의 고주파 전력을 사용하여 상기 식각 가스들을 활성화시키는 플라즈마를 형성한다.
상기 카보닐 화합물을 형성하는 물질은 휘발성이 강한 물질로서 상기 일산화탄소(CO) 이외에 이산화탄소(CO2) 및 카보닐 화합물이 있다. 상기 카보닐 화합물은 카보닐기(C=O)를 포함하는 유기화합물이다.
이 때 상기 전극층(57a) 상·하부의 물질층들과의 식각 선택비를 조절하고 이방성 식각을 가능하게 하기 위해 상기 반응 가스들의 조성을 변화시키거나 또다른 가스를 추가 사용할 수 있는데, 상기 추가되는 가스로는 탄화수소계, 탄화불소계, 산소, 질소, 비활성 가스 및 이들의 혼합 가스 등이 있다.
다음에서는 상기 전극층(57a)을 형성하는 방법을 식각 장치와 연계하여 설명하는데 여기에는 두가지 방법이 있다.
그 첫 번째 방법으로, 일정 온도의 식각 장치에 상기 반도체 기판(51)을 로딩하는 공정, 상기 식각 장치에 할로겐 가스 및 할로겐 가스의 혼합물 중 어느 하나 이상의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질을 유입하고 일정 압력을 유지하는 공정, 그리고 상기 식각 장치 내에 플라즈마를 형성시키는 공정으로 진행한다.
상기 전극층(57)의 구성 물질이 백금이고 식각 가스중 할로겐 가스가 각각 염소,브롬, 요오드인 경우 일산화 탄소 또는 이산화탄소와 화학 반응하는 것을 화학식으로 나타내면 다음과 같다.
Pt + Cl2+ CO/CO2------- Pt(CO)2Cl2↑ (210℃, 1기압)
------- Pt(CO)Cl2↑ (240℃, 1기압)
------- Pt2(CO)2Cl4↑ (240℃, 1기압)
Pt + Br2+ CO/CO2------- Pt(CO)2Br2↑ (220℃, 1기압)
Pt + I2+ CO/CO2------- Pt(CO)2I2↑ (40℃, 1기압)
그 두번때 방법으로는, 상기 반도체 기판(51)을 다수개의 식각 챔버를 구비한 식각 장치에 로딩하는 제 1 공정, 상기 식각 장치에 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나의 물질을 유입하는 제 2 공정, 상기 식각 장치 내에 플라즈마를 형성시키는 제 3 공정, 상기 식각 장치에 카보닐 화합물(carbonyl compound)을 형성하는 물질을 유입하여 상기 반도체 기판(51) 상의 전극층(57)을 식각하는 제 4 공정으로 진행한다.
상기 제 2 공정에서 상기 전극층(57)의 구성 물질이 백금이고 식각 가스중 할로겐 가스가 각각 염소,브롬, 요오드인 경우 상기 백금과 할로겐 가스가 화학 반응하는 것을 화학식으로 나타내면 다음과 같다.
Pt + Cl2------- PtClX
Pt + Br2------- PtBrX
Pt + I2------- PtIX
따라서 상기와 같은 제 2 공정 결과 상기 마스크층(61)/밀착층(57a) 측벽에 PtClX, PtBrX, PtIX와 같은 고체 상태의 할로겐 화합물로 이루어진 잔유물(도시하지 않음)이 형성되면서 그 하부의 전극층(57)이 수직으로 패터닝되지 않는다.
따라서 상기 제 4 공정은 상기 잔유물을 고체 상태에서 기체 상태로 승화(sublimation)시켜 상기 마스크층(61)/밀착층(57a) 측벽으로부터 휘발시키기 위한 것으로 그 화학 반응은 다음과 같다.
PtClX+ CO/CO2------- Pt(CO)2Cl2↑ (210℃, 1기압)
------- Pt(CO)Cl2↑ (240℃, 1기압)
------- Pt2(CO)2Cl4↑ (240℃, 1기압)
PtBrX+ CO/CO2------- Pt(CO)2Br2↑ (220℃, 1기압)
PtIX+ CO/CO2------- Pt(CO)2I2↑ (40℃, 1기압)
즉, PtClX, PtBrX, PtIX와 같은 고체 상태의 할로겐 화합물이 Pt(CO)2Cl2, Pt(CO)Cl2, Pt2(CO)2Cl4, Pt(CO)2Br2, Pt(CO)2I2와 같이 기체 상태로 승화된다.
따라서 상기 제 2 공정 내지 제 4 공정을 1회 이상 반복함으로써 그 측벽이 보다 수직인 전극층(57a)을 형성할 수 있다.
상기 제 3 공정에서는 상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급함으로써 플라즈마를 형성하고, 상기 제 4 공정에서는 상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급하지 않고, 즉 플라즈마를 형성시키지 않고 상기 카보닐 화합물을 형성하는 물질과의 화학적 반응만에 의한 식각 공정을 진행한다.
또한 상기 공정들은 상기 식각 장치 중 동일한 식각 챔버에서 또는 다른 식각 챔버에서 진행하는데, 다른 식각 챔버에서 진행할 경우 각 식각 챔버의 온도, 압력 및 고주파 전원 등의 공정 조건을 다르게 할 수 있다.
도 6d를 참조하면, 상기 마스크층(61)을 제거한다.
이 때 상기 마스크층(61)의 구성 물질이 산화막이므로 불산(HF) 및 불산혼합물 중 어느 하나를 사용하여 상기 마스크층(61)을 제거한다.
도 6e를 참조하면, 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나를 사용하여 상기 전극층(57a)들 사이에 해당하는 확산 장벽층(55)과 상기 밀착층(59a)을 식각한다.
이 때 상기 할로겐 가스로 염소를 사용하고 반응성 이온 식각(RIE) 및 플라즈마(Plasma) 식각 중 어느 하나의 방법으로 진행한다.
그 결과 상기 전극층(57a)은 원하는 패턴, 즉 그 측벽이 수직인 패턴이 되므로 상기 전극층(57a) 사이, 즉 상기 층간 절연층(53)이 노출된 부분에서는 선폭 손실(critical dimension loss)이 나타나지 않는다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상, 설명된 바와 같이 본 발명에 의한 가스 혼합물 및 이를 사용한 반도체 소자의 전극층 식각 방법은, 전극층을 패터닝하는 식각 공정에서 전극층의 구성 물질과 반응하여 휘발성 반응 생성물을 형성할 수 있는 식각 가스를 사용하고 플라즈마를 이용하는 식각 방법을 이용함으로써 화학적 반응에 의한 식각이 가능하고, 전극층 패턴의 측벽에 비휘발성 잔유물이 남지 않는다. 또한 식각시 공정 조건을 변화시킴으로써 전극층과 전극층 상·하부의 물질층들에 대한 식각 선택비를 조절할 수 있다.

Claims (45)

  1. 백금족 금속을 플라즈마 식각하기 위한 가스 혼합물에 있어서,
    할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질로 조성된 것을 특징으로하는 가스 혼합물.
  2. 제 1 항에 있어서, 상기 가스 혼합물에서
    상기 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질의 조성비는 1:0.01 ∼1:100인 것을 특징으로하는 가스 혼합물.
  3. 반도체 기판 상에 도전 물질을 사용하여 전극층을 형성하는 단계; 및
    할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질을 식각 가스로 사용하고 플라즈마를 이용한 식각 방법으로 상기 전극층을 식각하는 단계를 포함하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  4. 제 3 항에 있어서, 상기 전극층은
    백금(Pt)을 사용하여 형성하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  5. 제 3 항에 있어서, 상기 전극층은
    백금족 금속을 사용하여 형성하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  6. 제 3 항에 있어서, 상기 백금족 금속은
    백금(Pt), 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 로듐(Rh), 팔라듐(Pd)인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  7. 제 3 항에 있어서, 상기 식각 단계는
    0∼500℃ 온도에서 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  8. 제 3 항에 있어서, 상기 할로겐 가스는
    염소(Cl2) 가스인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  9. 제 3 항에 있어서, 상기 카보닐 화합물을 형성하는 물질은
    이산화 탄소(CO2), 일산화탄소(CO) 및 카보닐 화합물 중 어느 하나 이상인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  10. 제 3 항에 있어서, 상기 식각 단계에서
    상기 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나 이상의 물질:상기 카보닐 화합물을 형성하는 물질의 조성비를 1:0.01 ∼1:100로 하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  11. 제 3 항에 있어서, 상기 식각 단계는
    10-3∼ 2Torr의 압력에서 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  12. 제 3 항에 있어서, 상기 식각 단계는
    반응성 이온 식각(Reactive Ion Etching) 방법으로 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  13. 제 3 항에 있어서, 상기 식각 단계는
    플라즈마(Plasma) 식각 방법으로 진행하는 것을 특징으로하는 반도체 소자의 전극층 형성 방법.
  14. 제 3 항에 있어서, 상기 식각 단계에서는
    탄화수소계, 탄화불소계, 산소, 질소, 비활성 가스 및 이들의 혼합 가스 중 어느 하나 이상을 추가로 사용하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  15. 제 3 항에 있어서, 상기 식각 단계는
    일정 온도의 식각 장치에 상기 반도체 기판을 로딩하는 단계;
    상기 식각 장치에 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질을 유입하고 일정 압력을 유지하는 단계; 및
    상기 식각 장치 내에 플라즈마를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  16. 제 3 항에 있어서, 상기 식각 단계는
    일정 온도의 식각 장치에 상기 반도체 기판을 로딩하는 제 3 단계;
    상기 식각 장치에 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질을 유입하고 일정 압력을 유지하는 제 2 단계;
    상기 식각 장치 내에 플라즈마를 형성하는 제 3 단계; 및
    상기 식각 장치에 카보닐 화합물(carbonyl compound)을 형성하는 물질을 유입하여 상기 전극층을 식각하는 제 3 단계로 이루어지는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  17. 제 16 항에 있어서 상기 제 2 단계 결과
    상기 전극층 측벽에 고체 상태의 할로겐 화합물이 형성되는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  18. 제 16 항에 있어서 상기 제 4 단계에서는
    상기 전극층 측벽의 할로겐 화합물은 고체 상태에서 기체 상태로 승화(sublimation)하여 상기 반도체 기판으로부터 휘발되는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  19. 제 16 항에 있어서 상기 제 4 단계 후
    상기 제 2 단계에서 상기 제 4 단계를 1회 이상 반복하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  20. 제 16 항에 있어서, 상기 플라즈마는
    상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급함으로써 형성하는 것을 특징으로하는 반도체 소자의 전극층 형성 방법.
  21. 제 16 항에 있어서, 상기 제 4 단계에서는
    상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급하지 않는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  22. 제 16 항에 있어서, 상기 제 2 단계 및 제 4 단계는
    하나 이상의 식각 챔버를 구비한 식각 장치 중 서로 다른 식각 챔버에서 진행하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  23. 제 16 항에 있어서, 상기 제 2 단계 및 제 4 단계는
    하나 이상의 식각 챔버를 구비한 식각 장치 중 동일한 식각 챔버에서 진행하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  24. 반도체 기판 상에 확산 장벽층을 형성하는 단계;
    상기 확산 장벽층 상에 도전 물질을 증착하여 전극층을 형성하는 단계;
    상기 전극층 상에 밀착층을 형성하는 단계;
    상기 밀착층 상에 마스크층을 형성한 후 패터닝하는 단계;
    할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질을 사용하여 상기 밀착층을 식각하는 단계;
    할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐계 가스 화합물을 형성하는 물질을 사용하여 플라즈마를 이용한 식각 방법으로 상기 전극층을 식각하는 단계;
    상기 마스크층을 제거하는 단계; 및
    할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질을 사용하여 상기 확산 장벽층을 식각하는 단계를 포함하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  25. 제 24 항에 있어서, 상기 전극층은
    백금(Pt)을 사용하여 형성하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  26. 제 24 항에 있어서, 상기 전극층은
    백금족 금속을 사용하여 형성하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  27. 제 24 항에 있어서, 상기 백금족 금속은
    백금(Pt), 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 로듐(Rh), 팔라듐(Pd)인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  28. 제 24 항에 있어서, 상기 전극층을 식각하는 단계는
    0∼500℃ 온도에서 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  29. 제 24 항에 있어서, 상기 전극층을 식각하는 단계는
    30-3∼ 2Torr의 압력에서 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  30. 제 24 항에 있어서, 상기 카보닐 화합물을 형성하는 물질은
    이산화 탄소(CO2), 일산화탄소(CO) 및 카보닐 화합물 중 어느 하나 이상인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  31. 제 24 항에 있어서, 상기 전극층을 식각하는 단계에서
    할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질: 상기 카보닐 화합물을 형성하는 물질의 조성비를 1:0.01 ∼1:100으로 하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  32. 제 24 항에 있어서, 상기 전극층을 식각하는 단계에서
    탄화수소계, 탄화불소계, 산소, 질소, 비활성 가스 및 이들의 혼합 가스 중 어느 하나 이상을 추가로 사용하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  33. 제 24 항에 있어서, 상기 마스크층은
    포토레지스트(photoresist), 산화막 및 질화막 중 어느 하나를 사용하여 형성하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  34. 제 24 항에 있어서, 상기 밀착층 및 상기 확산 장벽층은
    티타늄(Ti) 및 질화 티타늄(TiN) 중 어느 하나를 사용하여 형성한 단일막인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  35. 제 24 항에 있어서, 상기 밀착층 및 상기 확산 장벽층은
    티타늄(Ti) 및 질화 티타늄(TiN)을 조합하여 형성한 다중막인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  36. 제 24 항에 있어서, 상기 식각 단계들은
    반응성 이온 식각(Reactive Ion Etching) 방법 및 플라즈마(Plasma) 식각 방법 중 어느 하나의 방법으로 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  37. 제 24 항에 있어서, 상기 전극층을 식각하는 단계는
    일정 온도의 식각 장치에 상기 반도체 기판을 로딩하는 단계;
    상기 식각 장치에 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질을 유입하고 일정 압력을 유지하는 단계; 및
    상기 식각 장치 내에 플라즈마를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  38. 제 24 항에 있어서, 상기 전극층을 식각하는 단계는
    식각 장치에 상기 반도체 기판을 로딩하는 제 1 단계;
    상기 식각 장치에 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질을 유입하는 제 2 단계;
    상기 식각 장치 내에 플라즈마(Plasma)를 형성하는 제 3 단계; 및
    상기 식각 장치에 카보닐 화합물(carbonyl compound)을 형성하는 물질을 유입하여 상기 반도체 기판 상의 전극층을 식각하는 제 4 단계로 이루어지는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  39. 제 38 항에 있어서 상기 제 2 단계 결과
    상기 전극층 측벽에 고체 상태의 할로겐 화합물이 형성되는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  40. 제 38 항에 있어서 상기 제 4 단계에서는
    상기 전극층 측벽의 할로겐 화합물은 고체 상태에서 기체 상태로 승화(sublimation)하여 상기 반도체 기판으로부터 휘발되는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  41. 제 39 항에 있어서, 상기 제 4 단계 후
    상기 제 2 단계 내지 제 4 단계를 1회 이상 반복하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  42. 제 38 항에 있어서, 상기 제 3 단계에서는
    상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급함으로써 플라즈마를 형성하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.
  43. 제 38 항에 있어서, 상기 제 4 단계에서는
    상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급하지 않는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  44. 제 38 항에 있어서, 상기 제 2 단계 및 제 4 단계는
    하나 이상의 식각 챔버를 구비한 식각 장치 중 서로 다른 식각 챔버에서 진행하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
  45. 제 38 항에 있어서, 상기 제 2 단계 및 제 4 단계는
    하나 이상의 식각 챔버를 구비한 식각 장치 중 동일한 식각 챔버에서 진행하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.
KR1019970005467A 1996-06-13 1997-02-22 반도체 소자의 전극층 식각 방법 KR100255661B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970005467A KR100255661B1 (ko) 1997-02-22 1997-02-22 반도체 소자의 전극층 식각 방법
JP9157133A JPH1068094A (ja) 1996-06-13 1997-06-13 遷移金属薄膜用蝕刻ガス混合物およびこれを用いた遷移金属薄膜の蝕刻方法
TW086108193A TW409152B (en) 1996-06-13 1997-06-13 Etching gas composition for ferroelectric capacitor electrode film and method for etching a transition metal thin film
US09/627,377 US6284146B1 (en) 1996-06-13 2000-07-28 Etching gas mixture for transition metal thin film and method for etching transition metal thin film using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970005467A KR100255661B1 (ko) 1997-02-22 1997-02-22 반도체 소자의 전극층 식각 방법

Publications (2)

Publication Number Publication Date
KR19980068710A true KR19980068710A (ko) 1998-10-26
KR100255661B1 KR100255661B1 (ko) 2000-05-01

Family

ID=19497720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005467A KR100255661B1 (ko) 1996-06-13 1997-02-22 반도체 소자의 전극층 식각 방법

Country Status (1)

Country Link
KR (1) KR100255661B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433098B1 (ko) * 2000-05-30 2004-05-28 샤프 가부시키가이샤 비-클로로플루오로카본, 불소계 화합물을 이용한 비등방성플라즈마 에칭 방법
KR100792018B1 (ko) * 2005-12-08 2008-01-04 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마에칭방법
WO2013154867A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Layer-layer etch of non volatile materials

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116727B1 (ko) 2009-06-25 2012-02-22 주식회사 하이닉스반도체 반도체소자의 절연막 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433098B1 (ko) * 2000-05-30 2004-05-28 샤프 가부시키가이샤 비-클로로플루오로카본, 불소계 화합물을 이용한 비등방성플라즈마 에칭 방법
KR100792018B1 (ko) * 2005-12-08 2008-01-04 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마에칭방법
US7442651B2 (en) 2005-12-08 2008-10-28 Hitachi High-Technologies Corporation Plasma etching method
WO2013154867A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Layer-layer etch of non volatile materials

Also Published As

Publication number Publication date
KR100255661B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
US6284146B1 (en) Etching gas mixture for transition metal thin film and method for etching transition metal thin film using the same
JP3676958B2 (ja) 半導体集積回路装置の製造方法
JP3729632B2 (ja) 半導体装置の白金膜蝕刻方法
US6686292B1 (en) Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
JPH0697121A (ja) 半導体装置を製造する方法
JP2003532289A (ja) チタン酸鉛ジルコニウム及びチタン酸バリウムストロンチウムをパターン化する方法
US6054391A (en) Method for etching a platinum layer in a semiconductor device
US6296777B1 (en) Structuring process
KR100319879B1 (ko) 백금족금속막식각방법을이용한커패시터의하부전극형성방법
KR100255661B1 (ko) 반도체 소자의 전극층 식각 방법
US6232174B1 (en) Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
US6692648B2 (en) Method of plasma heating and etching a substrate
WO2003012851A2 (en) Method of etching ferroelectric layers
KR100289389B1 (ko) 반도체소자의캐패시터제조방법
KR100338808B1 (ko) 이리듐(Ｉｒ) 전극의 건식 식각방법
KR100259609B1 (ko) 전이금속 박막의 식각방법
KR100395507B1 (ko) 반도체 소자 및 그 제조방법
US6709609B2 (en) Plasma heating of a substrate with subsequent high temperature etching
TWI233160B (en) Semiconductor device manufacturing method
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
US6495415B2 (en) Method for fabricating a patterned layer
JPH11121711A (ja) キャパシタの製造方法、半導体装置のキャパシタの製造方法および半導体装置のキャパシタ
JP3390340B2 (ja) 誘電体素子の形成方法
KR100269298B1 (ko) 반도체장치의백금막식각방법
KR100243281B1 (ko) 커패시터의 스토리지 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee