KR100413483B1 - 반도체소자의 커패시터 및 그 제조방법 - Google Patents

Abstract

공정을 단순화시키면서 커패시터의 용량을 증대시키기에 알맞은 반도체소자의 커패시터 및 그 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 커패시터는 기판의 일영역에 소오스/드레인영역과 게이트전극을 구비한 트랜지스터, 상기 소오스영역에 콘택홀을 갖고 상기 게이트전극을 포함한 상기 기판 전면에 형성된 층간절연막, 상기 소오스영역과 콘택되도록 상기 콘택홀내에 형성된 콘택플러그, 상기 콘택플러그와 그에 인접한 상기 층간절연막상에 기둥모양으로 형성되며 그 측면이 요철형상으로 굴곡진 커패시터 하부전극, 상기 커패시터 하부전극의 표면을 따라 형성된 커패시터 유전체막과 커패시터 상부전극을 포함함을 특징으로 한다.

Description

반도체소자의 커패시터 및 그 제조방법{method for fabricating capacitor in semiconductor device}

본 발명은 반도체소자에 대한 것으로, 특히 포토 마스크 패턴을 이용하여 공정을 단순화하고, 커패시터의 용량을 증대시키기에 알맞은 반도체소자의 커패시터 및 그 제조방법에 관한 것이다.

첨부 도면을 참조하여 종래 반도체소자의 커패시터 및 그 제조방법에 대하여 설명하면 다음과 같다.

도 1a 내지 도 1c는 종래 반도체소자의 커패시터 제조방법을 나타낸 공정단면도이다.

종래 기술에 따른 반도체소자의 커패시터 제조방법은 도 1a에 도시한 바와 같이 실리콘기판(1)의 일영역에 소오스/드레인영역 및 게이트전극(2)을 구비한 복수개의 트랜지스터를 형성한다.

이후에 게이트전극(2)을 포함한 실리콘기판(1)의 전면에 제1층간절연막(3)을 형성하고, 소오스영역에 콘택되게 랜딩패드(4a)와 콘택플러그(4b)를 형성한다.

이어서 상기 콘택플러그(4b)를 포함한 제1층간절연막(3)상에 식각스톱층(5)과 제2층간절연막(6)을 형성하고, 콘택플러그(4b) 및 그에 인접한 제1층간절연막(3)이 드러나도록 제2층간절연막(6)과 식각스톱층(5)을 차례로 식각해서 콘택홀을 형성한다.

상기에서 제2층간절연막(6)은 산화막으로 형성한다.

이때 콘택홀은 포토마스크패턴(7)이 사각으로 형성되었다고 해도 점선과 같이 원형을 이루도록 형성된다.

그리고 도 1b에 도시한 바와 같이 콘택홀을 포함한 제2층간절연막(6)상에 하부전극 형성물질을 증착한 후에 선택식각해서 콘택플러그(4b)와 콘택되게 콘택홀표면을 따라서 하부전극(9)을 형성한다. 이때 이웃하는 하부전극(9)은 서로 격리된다.

다음에 도 1c에 도시한 바와 같이 하부전극(9)상에 유전체막(10)과 커패시터의 상부전극(11)을 형성한다.

상기와 같은 종래 반도체소자의 커패시터 및 그 제조방법은 다음과 같은 문제가 있다.

소자가 고집적화되면서 커패시터를 형성할 면적이 줄어들고 종래기술로는 커패시터의 용량을 증대시키는데 한계가 있다.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 공정을 단순화시키면서 커패시터의 용량을 증대시키기에 알맞은 반도체소자의 커패시터 및 그 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래 반도체소자의 커패시터 제조방법을 나타낸 공정단면도

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도

도면의 주요 부분에 대한 부호의 설명

21 : 실리콘기판 22 : 게이트전극

23 : 층간절연막 24a : 랜딩패드

24b : 콘택플러그 25 : 식각스톱막

26 : 폴리실리콘층 26a : 하부전극

27 : 포토 마스크 패턴 28 : 실제 패턴

29 : 유전체막 30 : 상부전극

상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 커패시터는 기판의 일영역에 소오스/드레인영역과 게이트전극을 구비한 트랜지스터, 상기 소오스영역에 콘택홀을 갖고 상기 게이트전극을 포함한 상기 기판 전면에 형성된 층간절연막, 상기 소오스영역과 콘택되도록 상기 콘택홀내에 형성된 콘택플러그, 상기 콘택플러그와 그에 인접한 상기 층간절연막상에 기둥 형태로 형성되며 그 측면이 요철형상으로 굴곡진 커패시터 하부전극, 상기 커패시터 하부전극의 표면을 따라 형성된 커패시터 유전체막과 커패시터 상부전극을 포함함을 특징으로 한다.상기와 같은 구성을 갖는 본 발명 반도체소자의 커패시터 제조방법은 기판의 일영역에 소오스/드레인영역과 게이트전극을 구비한 트랜지스터를 형성하는 단계, 상기 소오스영역에 콘택홀을 갖고 상기 게이트전극을 포함한 상기 기판 전면에 층간절연막을 형성하는 단계, 상기 층간절연막상에 커패시터 하부전극 형성물질을 형성하는 단계, 상기 드레인 영역에 대응되는 부분은 일라인 방향으로 제거되고 상기 소오스 영역에 대응되는 부분에는 일정한 간격을 갖는 복수개의 홀을 구비한 마스크 패턴을 이용하여 상기 하부 전극 형성물질을 패터닝하여 상기 콘택플러그와 그에 인접한 상기 층간절연막상에 측면이 요철형상으로 굴곡진 기둥모양의 커패시터 하부전극을 형성하는 단계, 상기 커패시터 하부전극의 표면을 따라 커패시터 유전체막과 커패시터 상부전극을 차례로 형성하는 단계를 포함함을 특징으로 한다.

첨부 도면을 참조하여 본 발명 반도체소자의 커패시터 및 그 제조방법에 대하여 설명하면 다음과 같다.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도이다.

본 발명 반도체소자의 커패시터는 도 2c와 도 2d에 도시한 바와 같이 실리콘기판(21)의 일영역에 소오스/드레인영역과 게이트전극(22)을 구비한 트랜지스터가 있고, 게이트전극(22)을 포함한 실리콘기판(21) 전면에 층간절연막(23)과 식각스톱층(25)이 형성되어 있고, 트랜지스터의 소오스영역에 콘택되도록 랜딩패드(24a)와 콘택플러그(24b)가 적층형성되어 있으며, 콘택플러그(24b)와 그에 인접한 층간절연막(23)상에 기둥 형태로 형성되며 그 측면이 요철 형상을 갖는 커패시터의 하부전극(26a)이 있으며, 상기 하부전극(26a)이 표면을 따라 유전체막(29)과 상부전극(30)이 형성되어 있다.

상기에서 커패시터의 하부전극(26a)는 폴리실리콘층으로 형성되었다.

상기와 같은 구성을 갖는 본 발명 반도체소자의 커패시터 제조방법은 도 2a에 도시한 바와 같이 실리콘기판(21)의 일영역상에 게이트산화막과 게이트전극(22)을 적층 형성하고, 도면에는 나타나 있지 않지만 게이트전극(22) 양측의 실리콘기판(21)내에 소오스/드레인영역을 형성한다.

이후에 게이트전극(22)을 포함한 실리콘기판(21)의 전면에 절연막을 증착한후에 이웃하는 게이트전극(22)의 공통 드레인 영역 및 소오스영역상에 콘택홀을 형성하여 콘택홀내에 랜딩패드(24a)를 형성하고, 다시 절연막을 증착한 후에 공통 드레인 영역상의 랜딩패드상에 콘택홀을 형성하고 이 콘택홀내에 비트라인과 콘택될 콘택플러그를 형성한다.

이후에 게이트전극(22)을 포함한 실리콘기판(21)의 전면에 층간절연막(23)을 형성하고, 소오스영역 상의 랜딩패드(24a)와 콘택되도록 콘택홀을 형성해서 이 콘택홀내에 커패시터의 하부전극과 콘택될 콘택플러그(24b)를 형성한다.

이어서 상기 콘택플러그(24b)를 포함한 층간절연막(23)상에 식각스톱층(25)과 커패시터 하부전극 형성물질인 폴리실리콘층(26)을 차례로 증착한다.

이때 폴리실리콘층(26)의 높이에 따라서 커패시터의 높이가 결정된다.

다음에 도 2b에 도시한 바와 같이 상기 폴리실리콘층(26)을 식각하기 위한 포토 마스크 패턴(27)을 형성한다.

이때 포토 마스크 패턴은 공통 드레인영역 상부에 대응되는 영역은 일라인 방향으로 제거하고, 각 트랜지스터의 소오스영역의 상부와 대응되는 영역 즉, 차후에 하부전극을 형성할 이웃하는 영역 사이의 포토마스크는 그 사이에서 일정간격을 갖도록 두 개의 사각모양의 홀을 갖도록 제거한다.

상기에서 사각모양의 홀은 차후에 붙어서 이웃하는 하부전극이 서로 격리되도록 하기 위해서 그 사이 간격을 작게 한다.

상기에서 울퉁불퉁한 모양으로 굴곡진 실선은 상기와 같은 포토마스크 패턴을 이용하여 폴리실리콘층을 식각할 때 하부전극의 실제 패턴(28)된 모양을 나타낸 것이다.

이후에 도 2b와 같은 포토 마스크 패턴(27)을 이용하여 폴리실리콘층(26)을 제거하면 도 2c에 도시한 바와 같이 패턴이 제거된 부분에 기둥 형태이며 그 측면이 요(凹) 형상과 철(凸) 형상이 교대로 반복되어 울퉁불퉁하게 굴곡진 하부전극(26a)이 형성된다.

그리고 상기 사각모양의 홀 사이가 붙어서 상기 이웃하는 하부전극(26a)은 서로 격리된다.

다음에 도 2d에 도시한 바와 같이 상기와 같이 굴곡을 갖는 하부전극(26a)의 표면을 따라 유전체막(29)을 형성하고, 유전체막(29)을 포함한 하부전극(26a)상에 커패시터의 상부전극(30)을 형성한다.

상기와 같은 본 발명 반도체소자의 커패시터 및 그 제조방법은 다음과 같은 효과가 있다.

포토 마스크 패턴의 홀폭 및 모양을 조절하여서 커패시터의 하부전극을 굴곡지게 형성할 수 있으므로 커패시터의 용량을 증대시키기에 용이하다.

단순히 포토 마스크 패턴을 이용해서 폴리실리콘층을 식각하여 하부전극을형성할 수 있으므로 공정을 단순화시켜서 생상비를 절감할 수 있다는 효과가 있다.

Claims (3)

1. 기판의 일영역에 소오스/드레인영역과 게이트전극을 구비한 트랜지스터,

   상기 소오스영역에 콘택홀을 갖고 상기 게이트전극을 포함한 상기 기판 전면에 형성된 층간절연막,

   상기 소오스영역과 콘택되도록 상기 콘택홀내에 형성된 콘택플러그,

   상기 콘택플러그와 그에 인접한 상기 층간절연막상에 기둥 형태로 형성되며 그 측면이 요철형상으로 굴곡진 커패시터 하부전극,

   상기 커패시터 하부전극의 표면을 따라 형성된 커패시터 유전체막과 커패시터 상부전극을 포함함을 특징으로 하는 반도체소자의 커패시터.
2. 기판의 일영역에 소오스/드레인영역과 게이트전극을 구비한 트랜지스터를 형성하는 단계,

   상기 소오스영역에 콘택홀을 갖고 상기 게이트전극을 포함한 상기 기판 전면에 층간절연막을 형성하는 단계,

   상기 층간절연막상에 커패시터 하부전극 형성물질을 형성하는 단계,

   상기 드레인 영역에 대응되는 부분은 일라인 방향으로 제거되고 상기 소오스 영역에 대응되는 부분에는 일정한 간격을 갖는 복수개의 홀을 구비한 마스크 패턴을 이용하여 상기 하부 전극 형성물질을 패터닝하여 상기 콘택플러그와 그에 인접한 상기 층간절연막상에 측면이 요철형상으로 굴곡진 기둥모양의 커패시터 하부전극을 형성하는 단계,

   상기 커패시터 하부전극의 표면을 따라 커패시터 유전체막과 커패시터 상부전극을 차례로 형성하는 단계를 포함함을 특징으로 하는 반도체소자의 커패시터 제조방법.
3. 삭제