KR20030002332A - 반도체소자의 커패시터 및 그 제조방법 - Google Patents

Abstract

커패시터의 용량을 증대시키기에 알맞은 반도체소자의 커패시터 및 그 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 커패시터는 기판의 일영역에 소오스/드레인영역과 게이트전극을 구비한 트랜지스터, 상기 소오스영역에 콘택홀을 갖고 상기 게이트전극을 포함한 상기 기판 전면에 형성된 제1층간절연막, 상기 소오스영역과 콘택되도록 상기 콘택홀내에 형성된 콘택플러그, 상기 콘택플러그와 그에 인접한 상기 제1층간절연막상에 인접측면이 서로 관통된 두 개의 콘택홀을 갖고 형성된 제2층간절연막, 상기 관통된 인접측면에서 서로 접하도록 상기 두개의 콘택홀을 따라 형성된 커패시터 하부전극, 상기 커패시터 하부전극의 표면을 따라 형성된 커패시터 유전체막과 커패시터 상부전극을 포함함을 특징으로 한다.

Description

반도체소자의 커패시터 및 그 제조방법 {capacitor in semiconductor deice and method for fabricating the same}

본 발명은 반도체소자에 대한 것으로, 특히 포토 마스크 패턴을 이용하여 커패시터의 용량을 증대시키기에 알맞은 반도체소자의 커패시터 및 그 제조방법에 관한 것이다.

첨부 도면을 참조하여 종래 반도체소자의 커패시터 및 그 제조방법에 대하여 설명하면 다음과 같다.

도 1a 내지 도 1c는 종래 반도체소자의 커패시터 제조방법을 나타낸 공정단면도이다.

종래 기술에 따른 반도체소자의 커패시터 제조방법은 도 1a에 도시한 바와 같이 실리콘기판(1)의 일영역에 소오스/드레인영역 및 게이트전극(2)을 구비한 복수개의 트랜지스터를 형성한다.

이후에 게이트전극(2)을 포함한 실리콘기판(1)의 전면에 제1층간절연막(3)을 형성하고, 소오스영역에 콘택되게 랜딩패드(4a)와 콘택플러그(4b)를 형성한다.

이어서 상기 콘택플러그(4b)를 포함한 제1층간절연막(3)상에 식각스톱층(5)과 제2층간절연막(6)을 형성하고, 콘택플러그(4b) 및 그에 인접한 제1층간절연막(4b)이 드러나도록 제2층간절연막(6)과 식각스톱층(5)을 차례로 식각해서 콘택홀을 형성한다.

상기에서 제2층간절연막(6)은 산화막으로 형성한다.

이때 콘택홀은 포토마스크패턴(7)이 사각으로 형성되었다고 해도 점선과 같이 원형을 이루도록 형성된다.

그리고 도 1b에 도시한 바와 같이 콘택홀을 포함한 제2층간절연막(6)상에 하부전극 형성물질을 증착한 후에 선택식각해서 콘택플러그(4b)와 콘택되게 콘택홀표면을 따라서 하부전극(9)을 형성한다. 이때 이웃하는 하부전극(9)은 서로 격리된다.

다음에 도 1c에 도시한 바와 같이 하부전극(9)상에 유전체막(10)과 커패시터의 상부전극(11)을 형성한다.

상기와 같은 종래 반도체소자의 커패시터 및 그 제조방법은 다음과 같은 문제가 있다.

소자가 고집적화되면서 커패시터를 형성할 면적이 줄어들고 종래기술로는 커패시터의 용량을 증대시키는데 한계가 있다.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 커패시터의 용량을 증대시키기에 알맞은 반도체소자의 커패시터 및 그 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래 반도체소자의 커패시터 제조방법을 나타낸 공정단면도

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도

도면의 주요 부분에 대한 부호의 설명

21 : 실리콘기판 22 : 게이트전극

23 : 제1층간절연막 24a : 랜딩패드

24b : 콘택플러그 25 : 식각스톱막

26 : 제2층간절연막 27 : 포토 마스크 패턴

28 : 실제 패턴 29 : 하부전극

30 : 유전체막 31 : 상부전극

상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 커패시터는 기판의 일영역에 소오스/드레인영역과 게이트전극을 구비한 트랜지스터, 상기 소오스영역에 콘택홀을 갖고 상기 게이트전극을 포함한 상기 기판 전면에 형성된 제1층간절연막, 상기 소오스영역과 콘택되도록 상기 콘택홀내에 형성된 콘택플러그, 상기 콘택플러그와 그에 인접한 상기 제1층간절연막상에 인접측면이 서로 관통된 두 개의 콘택홀을 갖고 형성된 제2층간절연막, 상기 관통된 인접측면에서 서로 접하도록 상기 두개의 콘택홀을 따라 형성된 커패시터 하부전극, 상기 커패시터 하부전극의 표면을 따라 형성된 커패시터 유전체막과 커패시터 상부전극을 포함함을 특징으로 한다.

상기와 같은 구성을 갖는 본 발명 반도체소자의 커패시터 제조방법은 기판의 일영역에 소오스/드레인영역과 게이트전극을 구비한 트랜지스터를 형성하는 단계, 상기 소오스영역에 콘택홀을 갖고 상기 게이트전극을 포함한 상기 기판 전면에 제1층간절연막과 식각스톱막과 제2층간절연막을 차례로 형성하는 단계, 상기 제2층간절연막을 식각해서 상기 콘택플러그와 그에 인접한 상기 제1층간절연막상에 인접측면이 서로 관통된 두 개의 타원형을 갖는 콘택홀을 형성하는 단계, 상기 관통된 인접측면에서 서로 접하도록 상기 두 개의 타원형의 콘택홀을 따라 커패시터 하부전극을 형성하는 단계, 상기 커패시터 하부전극의 표면을 따라 커패시터 유전체막과 커패시터 상부전극을 차례로 형성하는 단계를 포함함을 특징으로 한다.

첨부 도면을 참조하여 본 발명 반도체소자의 커패시터 및 그 제조방법에 대하여 설명하면 다음과 같다.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도이다.

본 발명 반도체소자의 커패시터는 도 2b와 도 2c에 도시한 바와 같이 실리콘기판(21)의 일영역에 소오스/드레인영역과 게이트전극(22)을 구비한 트랜지스터가 있고, 게이트전극(22)을 포함한 실리콘기판(21) 전면에 제1층간절연막(23)과 식각스톱층(25)이 형성되어 있고, 트랜지스터의 소오스영역에 콘택되도록 랜딩패드(24a)와 콘택플러그(24b)가 적층형성되어 있으며, 상기 콘택플러그(24b)와그에 인접한 제1층간절연막(23)상에 인접한 측면에서 서로 관통한 두 개의 타원형의 콘택홀을 갖는 제2층간절연막(26)이 있고, 상기 두 개의 타원형의 콘택홀 표면을 따라서 인접한 측면이 서로 접하는 두 개의 타원형을 이루는 실린더 구조의 커패시터의 하부전극(29)이 있으며, 상기 하부전극(29)의 표면을 따라 유전체막(30)과 상부전극(31)이 형성되어 있다.

상기에서 커패시터의 하부전극(29)는 폴리실리콘층으로 형성되었다.

상기와 같은 구성을 갖는 본 발명 반도체소자의 커패시터 제조방법은 도 2a에 도시한 바와 같이 실리콘기판(21)의 일영역상에 게이트산화막과 게이트전극(22)을 적층 형성하고, 도면에는 나타나 있지 않지만 게이트전극(22) 양측의 실리콘기판(21)내에 소오스/드레인영역을 형성한다.

이후에 게이트전극(22)을 포함한 실리콘기판(21)의 전면에 절연막을 증착한후에 이웃하는 게이트전극(22)의 공통 드레인 영역 및 소오스영역상에 콘택홀을 형성하여 콘택홀내에 랜딩패드(24a)를 형성하고, 다시 절연막을 증착한 후에 공통 드레인 영역상의 랜딩패드상에 콘택홀을 형성하고 이 콘택홀내에 비트라인과 콘택될 콘택플러그를 형성한다.

이후에 게이트전극(22)을 포함한 실리콘기판(21)의 전면에 제1층간절연막(23)을 형성하고, 소오스영역 상의 랜딩패드(24a)와 콘택되도록 콘택홀을 형성해서 이 콘택홀내에 커패시터의 하부전극과 콘택될 콘택플러그(24b)를 형성한다.

이어서 상기 콘택플러그(24b)를 포함한 제1층간절연막(23)상에식각스톱층(25)과 제2층간절연막(26)을 차례로 증착한다.

이때 제2층간절연막(26)의 높이에 따라서 커패시터의 높이가 결정된다.

다음에 도 2a와 같이 커패시터를 형성할 콘택홀을 형성하기 위해서 포토 마스크 패턴(27)을 형성한다.

이때 포토 마스크 패턴은 각 트랜지스터의 소오스영역의 상부와 대응되는 영역 즉, 차후에 하부전극을 형성할 영역 상부에서 일정간격을 갖도록 두 개의 사각모양의 홀을 갖도록 형성한다.

상기에서 두 개의 사각모양의 홀 사이의 간격은 포토/식각공정시 그 인접측면이 서로 붙어버리도록 작게 형성하고, 이와 같이 사각모양의 홀의 간격을 작게 형성함에 의해서 사각모양의 홀이 서로 관통된다.

그리고 하나의 사각모양의 홀은 실제로 타원형(원형)으로 패턴되는데, 이것은 도2a에서 점선으로 나타내었고, 이것은 상기의 포토마스크 패턴을 이용하여 제2층간절연막(26)에 콘택홀을 형성하는 포토/식각 공정시에 콘택홀이 형성되는 실제 패턴(28) 모양을 나타낸 것이다.

이후에 상기와 같은 포토 마스크 패턴(27)을 이용하여 제2층간절연막(26)을 식각하면 하나의 소오스영역에 대응되는 제2층간절연막(26) 상부에는 인접측면이 서로 관통된 두 개의 타원형의 콘택홀이 형성된다.

다음에 도 2b에 도시한 바와 같이 상기 콘택홀을 포함한 제2층간절연막(26)상에 커패시터 하부전극 형성용 폴리실리콘층을 증착한 후 제2층간절연막(26)이 드러나도록 식각하여서 인접측면이 서로 관통된 두개의 타원형을 이루는 콘택홀에 하부전극(29)을 형성한다. 상기와 같은 공정에 의해서 하부전극(29)의 표면적이 증가하게된다.

다음에 도 2c에 도시한 바와 같이 상기 하부전극(29)의 표면을 따라 유전체막(30)을 형성하고, 유전체막(30)을 포함한 하부전극(29)상에 커패시터의 상부전극(31)을 형성한다.

상기와 같은 본 발명 반도체소자의 커패시터 및 그 제조방법은 다음과 같은 효과가 있다.

포토 마스크 패턴의 홀 간격 및 모양을 조절하여서 커패시터의 하부전극의 표면적을 증가시켜서 커패시터의 용량을 증대시킬 수 있다는 효과가 있다.

Claims (3)

1. 기판의 일영역에 소오스/드레인영역과 게이트전극을 구비한 트랜지스터,

   상기 소오스영역에 콘택홀을 갖고 상기 게이트전극을 포함한 상기 기판 전면에 형성된 제1층간절연막,

   상기 소오스영역과 콘택되도록 상기 콘택홀내에 형성된 콘택플러그,

   상기 콘택플러그와 그에 인접한 상기 제1층간절연막상에 인접측면이 서로 관통된 두 개의 콘택홀을 갖고 형성된 제2층간절연막,

   상기 관통된 인접측면에서 서로 접하도록 상기 두개의 콘택홀을 따라 형성된 커패시터 하부전극,

   상기 커패시터 하부전극의 표면을 따라 형성된 커패시터 유전체막과 커패시터 상부전극을 포함함을 특징으로 하는 반도체소자의 커패시터.
2. 기판의 일영역에 소오스/드레인영역과 게이트전극을 구비한 트랜지스터를 형성하는 단계,

   상기 소오스영역에 콘택홀을 갖고 상기 게이트전극을 포함한 상기 기판 전면에 제1층간절연막과 식각스톱막과 제2층간절연막을 차례로 형성하는 단계,

   상기 제2층간절연막을 식각해서 상기 콘택플러그와 그에 인접한 상기 제1층간절연막상에 인접측면이 서로 관통된 두 개의 타원형을 갖는 콘택홀을 형성하는 단계,

   상기 관통된 인접측면에서 서로 접하도록 상기 두 개의 타원형의 콘택홀을 따라 커패시터 하부전극을 형성하는 단계,

   상기 커패시터 하부전극의 표면을 따라 커패시터 유전체막과 커패시터 상부전극을 차례로 형성하는 단계를 포함함을 특징으로 하는 반도체소자의 커패시터 제조방법.
3. 제2항에 있어서,

   상기 콘택홀의 형성은 상기 소오스영역의 상부와 대응되는 영역에서 일정간격을 갖는 두 개의 사각모양의 홀이 구비된 마스크 패턴을 이용한 것으로, 상기 마스크 패턴은 포토/식각공정을 진행함에 의해서 상기 사각모양의 홀 사이에서 서로 붙는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.