KR100397093B1

KR100397093B1 - Rds신호복조회로

Info

Publication number: KR100397093B1
Application number: KR10-1998-0010781A
Authority: KR
Inventors: 히로시 가네꼬
Original assignee: 산요덴키가부시키가이샤
Priority date: 1997-03-28
Filing date: 1998-03-27
Publication date: 2003-10-17
Also published as: EP0868019B1; DE69801784D1; EP0868019A2; JPH10276105A; US6081699A; DE69801784T2; KR19980080803A; EP0868019A3

Abstract

RDS와 DARC 양 방식의 FM 다중 방송을 수신 가능한 수신기에서, 양 방식의 복조 회로를 LSI화한 경우, 외부 부착 부품인 수정 진동자의 수를 삭감할 수 있다. RDS 신호 복조 회로(20)와, DARC 기준 클럭 DARCCL 생성용 수정 진동자(16)를 접속한 DARC 신호 복조 회로(30)를 구비하고, RDS와 DARC 양 방식의 FM 다중 방송을 수신 가능한 수신기에 있어서, RDS 신호 복조 회로(20)에 수정 발진기의 출력을 분주하는 제1 분주기(22)와, 제1 분주기의 출력을 입력하는 위상 비교기(23)와, 위상 비교기에 접속된 저역 필터(24)와, 저역 필터에 접속된 VCO(25)와, VCO의 출력을 분주하여 분주 신호를 위상 비교기에 출력하는 제2 분주기로 이루어진 PLL 회로(21)를 설치하여, VCO(25)의 출력을 RDS 신호 복조용 기준 클럭 RDSCL로서 송출한다.

Description

ＲＤＳ 신호 복조 회로{ＲＤＳ SIGNAL DEMODULATING CIRCUIT}

본 발명은 RDS와 DARC의 양 방식의 FM 다중 방송을 수신 가능한 수신기에서, RDS 신호 복조용 기준 클럭을 생성하는 구성에 관한 것이다.

현재, FM 다중 방송으로서는, 유럽에서 널리 행해지고 있는 RDS(Radio Data System) 방식과, 일본에서 행해지고 있는 DRAC(Data Radio Channel) 방식이 있다.

종래, RDS 신호의 복조 회로(1)는 도 2에서 나타낸 바와 같이, 수신한 RDS 변조 신호중 57KHz를 중심으로 하는 대역만을 통과시키는 대역 필터 BPF(2)와, 대역 필터 BPF(2)의 출력 신호를 BPSK 복조하는 BPSK 복조기(3)와, 복조 신호에 기초하여 동기 재생을 행하는 RDS 동기 재생 회로(4)와, 복조된 RDS 데이타의 오류를 검출하여 정정하고, 정정 후의 RDS 데이타를 출력하는 RDS 오류 정정 회로(5)와, 수정 진동자(6)가 접속됨으로써 기준 클럭 RDSCL를 발생하는 수정 발진기(7)로 구성되어 있다. 여기에서 RDS 신호의 비트 레이트는 1.1875Kbps이기 때문에, 수정 진동자(6)로서는, 비트 레이트의 3648배인 4.332MHz가 일반적으로 이용되고 있다.

한편, DARC 신호 복조 회로(10)는 도 3에서 나타낸 바와 같이, 수신한 DARC 변조 신호 중 76KHz를 중심으로 한 대역만을 통과시키는 대역 필터 BPF(12)와, 대역 필터 BPF(12)의 출력 신호를 MSK 복조하는 MSK 복조기(13)와, 복조 신호에 기초하여 동기 재생을 행하는 DARC 동기 재생 회로(14)와, 복조된 DARC 데이타의 오류를 검출하여 정정하고, 정정 후의 DARC 데이타를 출력하는 DARC 오류 정정 회로(15)와, 수정 진동자(16)가 접속되어 있어 기준 클럭 DARCCL를 발생하는 수정 발진기(17)로 구성되어 있다. 여기에서, DARC 신호의 비트 레이트는 16Kbps이기 때문에, 수정 진동자(16)로서는 비트 레이트의 450배인 7.2MHz가 일반적으로 이용되고 있다.

그래서, 수신기에서 RDS와 DARC 양 방식의 FM 다중 방송을 수신하기 위해서는, 도 2 및 도 3에서 나타낸 RDS 복조 회로(1) 및 DARC 복조 회로(10)와, 기준 클럭을 생성하기 위한 두 개의 수정 진동자(6) 및 (16)를 수신기 내에 설치할 필요가 있었다.

또, 금후 유럽에서는 RDS 방식과 DARC 방식의 FM 다중 방송이 동일 방송국으로부터 방송되도록 하고 있으며, 수신기에서 이와 같은 방송에 대응하는 경우에도 동일한 구성이 필요하게 된다.

상술한 바와 같이, 수신기에서 RDS와 DARC 양 방식의 FM 다중 방송을 수신하기 위해서는, 각 방식에 대응하는 복조 회로가 필요하게 될 뿐만 아니라, 각 방식에 대응하는 개별적인 수정 진동자가 필요하게 되고, 회로 구성 부품이 많아지게 된다. 게다가 RDS와 DARC의 기준 클럭 주파수는 각각 4.322MHz 및 7.2MHz로 다르기 때문에, 단순히 수정 진동자를 공통화할 수 없다.

또, 복조 회로를 LSI화한 경우, 수정 진동자는 외부에 부착해야 하기 때문에 외부 부착 부품이 많아지므로 바람직하지 않다.

본 발명은 RDS 신호 복조 회로와, 수정 진동자를 접속하여 DARC 신호 복조용의 기준 클럭을 발생하는 수정 발진기를 갖는 DARC 신호 복조 회로를 구비하고, RDS와 DARC의 양 방식의 FM 다중 방송을 수신 가능한 수신기에서의 RDS 신호 복조 회로에 있어서, 상기 수정 발진기의 출력을 분주하는 제1 분주기와, 상기 제1 분주기의 출력을 입력하는 위상 비교기와, 상기 위상 비교기에 접속된 저역 필터와, 상기 저역 필터에 접속된 VCO와, 상기 VCO의 출력을 분주하여 분주 신호를 상기 위상 비교기에 출력하는 제2 분주기를 구비하고, 상기 VCO의 출력을 RDS 신호 복조용 기준 클럭 신호로서 송출하는 PLL 회로를 구비한 것을 특징으로 한다.

또, 본 발명에서는, 상기 제1 및 제2 분주기의 분주수의 비는, 상기 DARC 신호 복조용 기준 클럭과 상기 RDS 복조용 기준 클럭의 주파수비로 설정되어 있는 것을 특징으로 한다.

도 1은 본 발명의 실시 형태를 나타내는 블럭도이다.

도 2는 종래의 RDS 신호 복조 회로의 구성을 나타내는 블럭도이다.

도 3은 종래의 DARC 신호 복조 회로의 구성을 나타내는 블럭도이다.

<도면의 주요 부분에 대한 부호의 설명>

1, 20 : RDS 신호 복조 회로

2 : 57KHz 대역 필터

3 : BPSK 복조기

4 : RDS 동기 재생 회로

5 : RDS 오류 정정 회로

6 : 4.332 MHz 수정 진동자

7, 17 : 수정 발진기

10, 30 : DARC 신호 복조 회로

12 : 76KHz 대역 필터

13 : MSK 복조기

14 : DARC 동기 재생 회로

15 : DARC 오류 정정 회로

16 : 7.2MHz 수정 진동자

21 : PLL 회로

22 : 제1 분주기

23 : 위상 비교기

24 : 저역 필터

25 : VCO

26 : 제2 분주기

도 1은 본 발명의 실시 형태를 나타내는 도면으로서, RDS와 DARC 양 방식의 FM 다중 방송을 수신 가능한 수신기의 요부를 나타낸다.

이 수신기는 LSI화된 RDS 복조 회로(20)와 LSI화된 DARC 복조 회로(30)를 갖고, DARC 복조 회로의 구성은 도 3에서 나타낸 종래예와 모두 동일한 구성이다. 즉, DARC 복조 회로(30)는 76KHz의 대역 필터(12), MSK 복조기(13), DARC 동기 재생 회로(14), DARC 오류 정정 회로(15), 및 수정 발진기(17)로 이루어지고, 외부 부착 부품으로서 기준 클럭 DARCCL을 생성하는 7.2MHz의 수정 진동자(16)가 접속되어 있다.

한편, RDS 복조 회로(20)는 종래와 동일하게 57KHz의 대역 필터(2), BPSK 복조기(3), RDS 동기 재생 회로(4), RDS 오류 정정 회로(5)를 갖지만, 종래와 달리 PLL 회로(21)를 더 갖는다. 또, 외부 부착 부품으로서 4.332MHz의 수정 진동자가 접속되어 있지 않고, 대신 DARC용 수정 진동자(16)로부터 7.2MHz의 기준 클럭 DARCCL을 입력하고 있다. 이 7.2MHz의 기준 클럭 DARCCL은 PLL 회로(21)의 제1 분주기(22)에 입력되고, 제1 분주기(22)의 분주 신호가 위상 비교기(23)의 한 쪽 입력 단자에 공급되고 있다. 위상 비교기(23)의 후단에는 저역 필터(24)가 접속되고, 그 출력이 VCO(25)에 입력되고, VCO(25)에는 제2 분주기(26)가 접속되고, 그 출력이 위상 비교기(23)의 다른 쪽 입력 단자에 공급되고 있다.

여기에서, 제1 분주기(22)와 제2 분주기(26)의 분주수는 「7200」, 「4332」로 각각 설정되어 있다. 이로 인해, 입력된 7.2MHz의 기준 클럭 DARCCL은 제1 분주기(22)에 의해 분주되어, 7.2MHz÷7200=1KHz의 분주 신호가 되고, PLL 회로(21)에서는 제2 분주기(26)의 분주 신호 주파수가 이 1KHz의 분주 신호 주파수와 일치하도록 제어된다. 제2 분주기(26)의 분주수는 상술한 바와 같이 「4332」이기 때문에, 제2 분주기(26)의 분주 신호 주파수가 1KHz가 된다고 하는 것은, 분주전의 VCO(25)의 출력 신호 주파수가 1KHz×4332=4.322MHz가 된다고 하는 것이다. 즉, PLL 회로(21)에 의해 DARC 신호 복조용 기준 클럭 DARCCL로부터 RDS 신호 복조용 4.322MHz의 기준 클럭 RDSCL이 생성되고, 이 기준 클럭이 VCO(25)로부터 RDS 복조 회로 내의 각 회로 구성에 공급된다.

따라서, 종래 필요했던 외부 부착 부품으로서 4.322MHz의 수정 진동자(6) 및 여기에 접속된 두 개의 콘덴서와, 수정 발진기(7)가 불필요하게 된다.

또, 상술한 실시 형태에서는, RDS 및 DARC의 복조 회로를 개별적인 LSI로 구성했지만, 물론 본 발명에서는 RDS와 DARC의 복조 회로를 1개의 LSI로 구성한 경우에도 적용 가능하다.

본 발명에 의하면, DARC 신호 복조용 기준 클럭으로부터 RDS 신호 복조용 기준 클럭이 생성되기 때문에, RDS용 수정 진동자 및 여기에 접속된 콘덴서가 불필요하게 되고, LSI화된 경우 외부 부착 부품을 삭감할 수 있다.

Claims

RDS 신호 복조 회로와, 수정 진동자를 접속하여 DARC 신호 복조용 기준 클럭을 발생하는 수정 발진기를 갖는 DARC 신호 복조 회로를 구비하며, RDS와 DARC의 양방식의 FM 다중 방송을 수신 가능한 수신기에서의 RDS 신호 복조 회로에 있어서,

상기 수정 발진기의 출력을 분주하는 제1 분주기와, 상기 제1 분주기의 출력을 입력하는 위상 비교기와, 상기 위상 비교기에 접속된 저역 필터와, 상기 저역 필터에 접속된 VCO와, 상기 VCO의 출력을 분주하여 분주 신호를 상기 위상 비교기에 출력하는 제2 분주기를 갖고, 상기 VCO의 출력을 RDS 신호 복조용 기준 클럭으로서 송출하는 PLL 회로를 구비한 것을 특징으로 하는 RDS 신호 복조 회로.
제1항에 있어서, 상기 제1 및 제2 분주기의 분주수의 비는, 상기 DARC 신호 복조용 기준 클럭과 상기 RDS 복조용 기준 클럭의 주파수 비로 설정되어 있는 것을 특징으로 하는 RDS 신호 복조 회로.