KR19990072574A - 디지털ｍｐｘ신호복조기용반송파발생장치 - Google Patents

디지털ｍｐｘ신호복조기용반송파발생장치 Download PDF

Info

Publication number
KR19990072574A
KR19990072574A KR1019990004776A KR19990004776A KR19990072574A KR 19990072574 A KR19990072574 A KR 19990072574A KR 1019990004776 A KR1019990004776 A KR 1019990004776A KR 19990004776 A KR19990004776 A KR 19990004776A KR 19990072574 A KR19990072574 A KR 19990072574A
Authority
KR
South Korea
Prior art keywords
signal
value
carrier
indicator
mpx
Prior art date
Application number
KR1019990004776A
Other languages
English (en)
Other versions
KR100710650B1 (ko
Inventor
윈테레르마르틴
노에스케카르스텐
Original Assignee
볼프강 자우어
미크로나스 인터메탈 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 볼프강 자우어, 미크로나스 인터메탈 게엠베하 filed Critical 볼프강 자우어
Publication of KR19990072574A publication Critical patent/KR19990072574A/ko
Application granted granted Critical
Publication of KR100710650B1 publication Critical patent/KR100710650B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/607—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for more than one sound signal, e.g. stereo, multilanguages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H2201/00—Aspects of broadcast communication
    • H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/13—Aspects of broadcast communication characterised by the type of broadcast system radio data system/radio broadcast data system [RDS/RBDS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

디지털 MPX 신호(mpx1)와 함께 임의 클록 신호(t1)에 로크되는 대응 지표 신호(pilot signal)(p1)를 전환시킬 수 있는 전환 가능한 디지털 복조기(D)용 반송파 발생 장치이다. 지표 신호 PLL(10)은 제1 값 분배기(15) 및 제2 값 분배기(20)에 의해 각각 제1 반송파 신호(x1.1, x2.1) 및 제2 반송파 신호(x1.2)를 발생한다. 복조되는 MPX 신호(mpx1)에 따라서, 제어 장치(60)는 초기값(i0) 및 적어도 하나의 위상 정정값(k1, k2)을 전달한다. 초기값(i0)은 각각의 표준에 따라서 지표 신호(p1)에 대한 지표 신호 PLL(10)의 포획 범위(capture range)를 설정한다. 제1 정정 장치(16) 및/또는 제2 정정 장치(23)에 있어서, 위상 정정값(k1, k2)은 제1 반송파 신호(x1.1, x2.1) 및/또는 제2 반송파 신호(x1.2)의 시스템 고유의 위상 편차를 정정한다.

Description

디지털 ＭＰＸ 신호 복조기용 반송파 발생 장치{CARRIER GENERATION FACILITY FOR A DIGITAL MPX-SIGNAL DEMODULATOR}
MPX 신호는 VHF 범위의 주파수 변조 스테레오 방송파 신호의 전송이나 BTSC 표준에 따른 텔레비전 사운드의 전송에 이용되고 있다. 사운드 정보를 제외한 MPX 신호는 부가의 정보, 예컨대 ARI(Automotive Radio Information) 식별 및/또는 RDS(Radio Data System) 정보를 구비할 수 있다. 다양한 MPX 표준의 주파수 구성은 미세한 차이점이 있다. 그 구성은 기저 대역에서 합산 신호(R+L), 합산 신호 상의 지표 신호 및 지표 신호의 2배로 억제된 반송파 진폭 변조된 차 신호(L-R)를 구비한다. 차 신호 상에는 특히 지표 주파수의 약 3배인 부가 신호가 있을 수 있다. 부가 정보의 개개 형태의 내용(contents)은 특히 디지털 정보의 경우에 신호 측대역 변조 또는 예컨대 직각 변조에 의해 MPX 신호 내에 삽입된다. 개개의 MPX 표준 사이의 판별은 각각의 지표 신호의 주파수를 통하여 가능한데, 각 지표 신호의 주파수는 BTSC 텔레비전 표준에 따른 텔레비전 신호의 경우에 15.734kHz이고 FM 라디오의 경우에는 19kHz이다. 혼합(mixing)에 의해 수행된 각 신호 성분의 복조에 있어서, 정정 주파수 및 위상의 반송파 신호는 기준 신호로서 역할을 하는 각각의 지표 신호와 함께 복조기에 제공되어야 한다. 디지털 복조에 있어서, 디지털 반송파 신호는 아날로그 반송파 신호의 값에 대응하는 표분화 순시값(sampling instants)이 이용된다. 디지털 변조의 예는 제목 "CAP 3540B, CAP 3541B-Car Audio Processor Hardware"(Edition May 22, 1997, Order No. 6251-434-1PD)로 명기된 ITT 반도체의 데이타 시트에서 찾아볼 수 있다. 그러한 복조기의 모놀리딕 집적 회로의 처리 클록 주파수는 지표 신호의 주파수에 로크된다.
발명의 목적은 가능한 한 최소한의 부가 회로를 사용하여 디지털 반송파 신호의 클록 속도로 상이한 MPX 표준을 처리함으로써 디지털 복조기의 클록 속도가 지표 신호의 주파수에 독립적이게 하여 임의 클록 시스템에서 이용될 수 있도록 한 디지털 복조기를 제공함에 있다.
이러한 목적은 단일 지표 신호 PLL의 포획 범위(capture range)를 수신되는 MPX 표준에 따라서 전기적으로 전환시켜 지표 신호 PLL에 결합된 반송파 발생 장치에서 시스템 관련 위상 정정을 행함으로써 달성된다.
도 1은 MPX 신호 수신기의 메인단.
도 2는 본 발명의 제1 실시예의 블록도.
도 3은 도 2의 실시예에서 이용되는 MPX 주파수 및 반송파의 구성.
도 4는 제2 실시예의 블록도.
도 5는 도 4의 실시예에서 이용되는 MPX 주파수 및 반송파의 구성.
도 6은 지표 신호 PLL에서 PI 제어기의 블록도.
도 7은 바람직한 지표 신호 검출기의 블록도.
〈발명의 주요 부분에 대한 부호의 설명〉
10 : 지표 신호 PLL
11 : 혼합기
12 : 저역 통과 필터
13 : 제어기
14 : 제어 발진기
15 : 제1 값 분배기
16 : 정정 장치
17 : 앵글 테이블
19 : 제1 추림기
20 : 제2 값 분배기
21 : 제2 혼합기
22 : 주파수 승산기
23 : 제2 정정 장치
24 : 앵글 테이블
31 : 제3 혼합기
32 : 주파수 승산기
33 : 위상 정정 장치
40 : 추림기
60 : 제어 장치
본 발명 및 본 발명의 바람직한 실시예를 도면을 참조하여 이하에 상세히 설명한다.
도 1은 디지털 MPX 신호 수신기의 일반적인 기능적 유닛을 도시하고 있다. 디지털 복조기(D)는 클록 속도(t1)에 대응하는 데이타 속도로 전단(front end)(V)으로부터 디지털화된 MPX 신호(mpx1)를 수신한다. 좌/우 신호 분리, 톤 제어 및 이득 제어를 행하기 위한 디지털 복조기(D)에 접속된 회로는 도시하지 않았다.
전단(V)은 라디오 또는 텔레비전 수신기의 부품일 수 있다. 라디오 또는 텔레비전 채널은 안테나(A)에 의해 수신되며, 동조기(T)에 공급되어 중간 주파수로 변환된다. 주파수 변조된 중간 주파수 신호는 FM 복조기(DF)에 의해 복조되어 MPX 신호(MPX)는 기저 대역이 된다. 디지털화된 클록(ts)에 의해 제어된 아날로그 디지털 변환기(AD)는 디지털 MPX 신호(mpx1)를 전달하는데, 이 신호는 도 2 및 도 4에서 참조한 상세한 설명과 같이 처리된다. 별법(別法)으로서, 이미 디지털화된 중간 주파수 신호로서 공급되어 디지털 FM 복조기에서 이용될 수 있다. 일반적으로, 디지털화된 MPX 신호(mpx1)의 클록 속도(t1)는 디지털 복조기(D) 내의 시스템 클록(c1)으로서의 역할을 하거나 그에 로크되는 디지털화 클록(ts)의 펄스 반복 속도에 일치한다. 클록 발생은 클록 발생기(TG)에 의해 구조적으로 도시하였다.
도 2의 실시예는 디지털화된 MPX 신호(mpx1)를 위한 본 발명에 따른 반송파 발생 장치를 도시하고 있다. 클록 속도(t1)에서 전단(V)에 의해 전달된 MPX 신호(mpx1)는 지표 신호(p1)를 구비하고 있으며, 이 지표 신호(p1)는 지표 신호 PLL(10)에 의해 필터된다. MPX 신호(mpx1)가 공급되는 혼합기(11)는 지표 신호 PLL의 입력을 형성한다. 혼합기의 출력은 저역 통과 필터(12)에 의해 필터되고 제어기(13)에 공급되어 선형성, 비선형성 또는 혼합된 제어 특성을 갖게 된다. 전송 함수 K(z)=kp+ki/(1+z-1)를 갖는 단순한 PI 제어기가 바람직하다. 계수 Kp는 비례 성분을 결정하고, 계수 ki는 정수 성분을 결정한다. 제어기(13)의 출력값은 넘침 누적기(overflowing accumulator)로서 설계된 디지털적으로 제어된 발진기(14)를 위한 증분(ik)으로서 작용한다. 각각의 출력값은 제1값 분배기(15) 내의 앵글 테이블(17)을 경유하여 혼합기(11)의 제2 입력에 공급되는 제1 반송파 신호(x1.1)의 사인이나 코사인 값을 형성하는 위상값 φ에 대응한다. 위상값 φ을 정정하기 위하여, 값 분배기(15)는 제어 장치(60)로부터 일정 정정값 k1이 모듈로 산술(modulo arithmetic)을 이용하여 각 위상값 φ에 가산되거나 감산되는 정정 장치(16)를 구비한다. 정정값 k1은 예컨대, 지표 신호(p1)에 대한 반송파 신호(x1.1)의 직교성, 추림 회로(decimation circuit) 또는 지연 소자에 의해 야기되는 지표 신호 PLL(10) 내의 시스템 고유의 위상 편차를 정정하는데 이용된다. 상이한 지표 신호의 주파수는 상이한 정정값 k1을 필요로 한다. 정정을 통해서 디지털적으로 제어된 발진기(14)의 출력값 φ은 오프셋 없이 각각의 지표 신호(p1)에 정확히 한정된 위상 관계를 갖는다.
잘 알려진 바와 같이 지표 신호(p1)의 기준 위상으로서, 차 신호(L-R)를 위한 제2 반송파 신호(x1.2) 및 적어도 하나의 부가 신호(z)를 위한 제3 반송파 신호(x1.3)가 형성될 수 있다. 합산 신호(L+R)는 대응 저역 통과 필터를 갖는 제1 추림기(19)에 의해 MPX 신호(mpx1)로 직접 필터되어 단자(19.1)에서 취해질 수 있다.
제2 혼합기(21) 내의 차 신호(L-R)를 변환하는 제2 반송파 신호(x1.2)는 위상값 φ이 공급되는 모듈로 단을 갖는 주파수 승산기(22), 선택적 제2 정정 장치(23) 및 앵글 테이블(24)을 구비하는 제2 값 분배기(20) 내에 형성된다. 주파수 승산기(22)는 모듈로 단이 2π에 대응하는 이전 범위의 값을 보유한 채 주파수 승산값 r=2로 위상값 φ을 승산한다. 만일, 정정이 이미 지표 신호 PLL(10)에서 발생하였고 정정되어야할 더 이상의 위상 에러가 없다면 제2 정정 장치(23)는 불필요하다. 주파수 승산 및 정정의 순서는 교체될 수 있지만, 이러한 경우 변형된 정정값이 요구된다. 왜냐하면, 이 값은 주파수 승산값 r로 승산될 것이기 때문이다. 제2 혼합기의 출력(21)은 대응 저역 통과 필터를 갖는 제2 추림기(40)에 의해 필터되는 기저 대역의 차 신호(L-R)를 구비한다. 이를 위해서, 출력 클록 주파수 tout는 추가로 감소될 수 있다. 출력(41)에 제공된 차 신호(L-R)는 가산 신호(L+R)로서 매트릭스(도시하지 않았음)에 결합되기 때문에, 추림기(19) 및 추림기(40)은 동일한 필터 특성을 가져야만 한다.
만일, MPX 신호(mpx1)가 하나 이상의 추가의 신호를 구비할 경우, 일반적으로 대응 반송파 주파수는 지표 신호(p1)에 로크된다. 추가의 신호(들)은 제3 혼합기(31)를 위한 제3 반송파 신호(x1.3)를 형성하는 제3 값 분배기(30)에 의해 복구된다. 제3 값 분배기의 입력 단은 모듈로 단을 갖는 주파수 승산기(32)이다. 만일, 예컨대, 추가의 정보가 지표 신호 주파수의 3배로 로크된다면, 주파수 승산값 r은 3이 된다. 만일 주파수 승산값 r이 제어 장치(60)에 의해 각각의 MPX 표준에 대하여 선설정 된다면, 임의 부가 정보(z)가 선택될 수 있다. 제어 장치(60)의 대응 프로그래밍은 예컨대, 버스(61)를 통해 달성된다. 제3 값 분배기(30)는 선택적 위상 정정 장치(33) 및 위상값 φ으로 분배되는 각각의 사인 또는 코사인 값을 갖는 값 테이블(34)을 추가로 구비한다. 제3 값 분배기(15, 20, 30)용 앵글 테이블(17, 24, 34)은 각각의 독출 전용 메모리(ROM)로서 구현된다. 제3 혼합기(31)의 출력은 기저 대역에서 부가 신호(z)로서 대응 저역 통과 필터를 갖는 제3 추림기(50)에 의해 필터되어 단자(51)에서 이용 가능하게 된다.
제3 지표 신호 주파수에서 부가 정보(z)는 직각 변조된 반송파 즉, ARI 식별 및/또는 디지털 RDS 신호의 위상에 대하여 상이한 정보를 구비한다. 제3 정정 장치(33) 또는 제3 앵글 테이블(34) 내에서 사인 값을 코사인 값으로 전환시킴으로써, 부가적 정보(z)는 대응 위상을 갖는 기저 대역으로 변환된다. 가장 단순한 경우에, 이러한 전환은 제어 장치(60)로부터 제3 정정 신호(k3)를 통해 달성된다.
도 2의 실시예의 설명은 텔레비전 사운드에서 라디오 사운드로의 소정의 전환은 제어 장치(60)로부터의 단순한 제어 신호에 의해 달성된다.
도 3은 100kHz 및 수 MHz 까지 사이의 광(廣) 주파수 범위에 있는 주파수를 갖는 클록 신호(t1)로 표본화된 MPX 신호(mpx1)의 주파수 구조이다. 선으로 도시된 지표 신호(p1)는 차 신호(L-R)의 반송파 및 부가 신호(들)(Z)의 반송파용 주파수 및 위상을 한정한다. 클록 속도(t1)에 지정되는 디지털 복조기(D) 내의 대응 반송파 구성(x)은 주파수 구성 아래에 도시되어 있으며, 지표 신호용 제1 반송파(x1.1), 차 신호(L-R)용 제2 반송파(x1.2) 및 부가 신호(Z)용 제3 반송파(x1.3)를 구비하고 있다.
도 2의 실시예는 클록 속도(t1)에서 반송파 신호(x)를 발생한다. 지표 신호 PLL(10)이 단지 15kHz 또는 19kHz 지표 신호(p1)로만 로크될 필요가 있기 때문에, 이러한 부분의 회로의 처리 클록 주파수의 감소는 적절하다. 하지만, 대응 필터를 갖는 추림기의 이용은 지표 신호 PLL 내의 처리되어야할 신호의 추가의 지연을 야기시킨다. 반송파 신호에 필요한 정확한 위상 관계를 볼 때, 이러한 지연은 무시될 수 없다. 미리 설정된 정정 값 k1, k2, k3에 의해, 시스템 고유의 그룹 지연은 클록 유도 지연과 더불어 피할 수 있게 된다.
도 4는 반송파 발생 장치의 대부분이 추림기를 이용하고 있는 본 발명의 실시예를 도시하고 있다. 도 2 및 도 4의 회로 사이에 가장 유사한 점이 쉽게 드러나 있다. 유사한 기능을 하는 유닛은 동일한 참조 부호를 병기하였으며 이에 대한 반복 설명은 생략한다.
도 4의 실시예는 클록 주파수(t1)에서 디지털 MPX 신호(mpx1)를 다시 제공하는 전단(V)을 도시하고 있다. 지표 신호 PLL(10)에서 처리되는 신호의 경우에 전술한 바와 같은 클록 속도는 상당히 감소될 수 있다. 제1 추림기(19.3)는 클록 속도(t2) 이하 까지 MPX 신호(mpx1)의 클록 속도(t1)를 감소시켜 추림된 MPX 신호(mpx2)를 형성한다. 낮은 클록 속도(t2)에서 실행하는 반송파 발생 장치의 일부는 점선으로 도 4에 도시하였다. 클록 속도의 감소는 디지털 제어된 발진기(14)의 주파수 및 거친 타임 패턴(coarse time pattern)을 제외한 위상값 φ에 영향을 미치지 못한다. 그럼에도 불구하고, 위상값 φ으로부터 제2 및 제3 반송파 신호(x1.2, x1.3)를 형성하는 것이 쉽지 않다. 왜냐하면, 위상값 φ은 제1 및 제2 반송파 신호(x1.2, x1.3)가 추림기(19.3)의 입력에 관련는 한편 추림기(19.3)의 출력에 관련하고 있기 때문이다. 추림기(19.3) 회로 내의 신호 지연 및 이러한 추림기의 필터의 그룹 지연은 추가적인 위상 편차를 야기시킨다. 하지만, 이러한 추가의 위상 편차 또한 제1 정정값 k1에 의해 보상될 수 있으므로, 위상값 φ은 다시 클록 속도(t1)와 MPX 신호(mpx1)에 관계한다.
출력(19.1)에서 합산 신호(L+R)의 클록 속도(tout)는 추림기(19.2) 내의 MPX 신호(mpx2)를 추림 및 필터링 함으로써 얻어진다. 2개의 추림기(19.3, 19.2)는 함께 도 2의 추림기(19)에 대응한다.
도 4의 제2 및 제3 값 분배기(20, 30)는 도 2의 대응값 분배기와 동일하다. 도 4에서와 같이 제2 및 제3 정정값 k2, k3을 제공하는데, 왜냐하면 위상값 φ은 추림기(19.3)의 선두에 MPX 신호(mpx1)에 대한 제1 정정값 k1에 의해 관계되기 때문이다. 출력 클록 tout에 지정된 출력(41)에서의 차 신호 L-R이 합산 신호 L+R로서 관계된 동일 위상을 갖도록 하기 위해서, 대응 추림 장치(40.1, 40.2)는 합산 신호에 대해서 2개의 추림기(19.3, 19.2)와 동일한 특성을 가져야만 한다. 따라서, 제2 혼합기(21)의 출력은 합산 신호(L+R)를 위한 대응 추림기(19.3, 19.2)와 동일한 2개의 직렬 접속된 추림기(40.2, 40.1)에 공급된다. 출력(51)에서 부가 신호 Z를 위한 추림기(50)는 다른 추림기에 독립적일 수 있는데, 왜냐하면 부가 신호 Z는 개별적으로 처리되기 때문이다. 후자의 신호 내용은 매우 작은 주파수 범위만을 커버하기 때문에 추림기(50)의 추림 요소는 다른 추림기의 것보다 높아질 수 있다.
클록 속도의 감소는 필터 장치의 회로 복잡성을 감소시킨다. 하지만, 이에 더하여 낮은 클록 속도는 개개의 기능 유닛이 다중 모드로서 동작하게 하거나 고속의 처리로 백그라운드에서 개별의 부분적 기능을 연속하여 계산하는 적절히 프로그램된 프로세서에 의해 적어도 일부의 기능이 수행되게 하는 것이 가능한데, 왜냐하면 낮은 클록 속도는 이러한 목적을 위해 이용 가능한 충분한 계산 시간을 만들어 주기 때문이다.
도 5는 제2 클록(t2)에 의해 결정된 클록 속도를 갖는 추림된 MPX 신호(mpx2)의 주파수 구성을 도시하고 있지만, 여기서 각 신호 범위의 주파수 위치는 MPX 신호(mpx1)의 것과 동일하다. 디지털 복조기(D)의 대응 반송파 구성(x)은 제1 반송파(x2.1)가 낮은 클록 속도(t2)로 지정된다는 점에서 도 3의 것과는 차이가 있다. 2개의 다른 반송파(x1.2, x1.3)는 제1의 고속의 클록 속도(t1)에 지정된다.
도 6은 보다 상세하게 PI 제어기로서의 제어기(13)를 도시하고 있다. 지표 신호 저역 통과 필터(12)의 출력값 tp는 입력 단자(13.1)에 공급된다. 그 다음 승산기(13.2)를 구비한 비례 분기와 승산기(13.3)를 구비한 정수 분기 및 누적기(13.4)로 분할된다. 2개의 분기는 가산기(13.7)를 통하여 결합되어 출력(13.9)에 디지털 제어된 발진기(14)를 제어하기 위한 증분값 ik를 형성한다. 계수 kp및 ki에 의해, PI 제어기(13) 내의 각각의 비례 및 정수 성분이 결정된다. 단자(13.10)에 공급된 초기값 i0는 누적기(13.4)의 초기 내용을 미리 정하거나 제2 가산기(13.8)에 의해 가산기(13.7)의 출력값 ik*에 초기값 i0.2로서 가산된다. 누적기(13.4)는 통상 가산기(13.5) 및 기억 장치(13.6)로 구성된다.
제어기(13)에 의해 초기값 i0의 선설정에 의해, 출력(13.9)에서 증분값 ik는 소정의 값에 가까워져 지표 신호 PLL(10)가 기존의 지표 신호(p1, p2)에 쉽게 로크되고 다른 신호에는 로크되지 않게 된다.
디지털 복조기(D) 또한 지표 신호 및 차 신호가 아닌 모노 신호를 구비하는 MPX 신호(mpx1)를 처리하는 것을 보정하기 위해서는 지표 신호 검출기가 제공되어야 한다. 이 검출기는 지표 신호가 존재하지 않을 때 디지털 복조기(D) 내의 스테레오 신호 처리를 턴오프시킨다. 이러한 방법으로, 지표 신호 PLL은 무작위 신호나 심지어 잡음에 로크되는 것이 방지된다.
도 7은 도 2 또는 도 4의 반송파 발생기 장치의 잇점과 결합될 수 있는 지표 신호 검출기(70)의 실시예를 도시하고 있다. 대응 신호(p1, p2)를 갖는 각각의 MPX 신호(mpx1)는 입력(71)에 공급되며, 정정값 k1q는 입력(72)에 공급되고, 위상값 φ은 입력(73)에 공급된다. 출력(74)은 소정의 지표 검출 신호(pd)를 제공한다. 지표 신호 검출기(70)는 지표 신호 PLL(10) 내의 제1 값 분배기(15)와 동일한 값 분배기(15.1)를 구비하고, 제1 값 분배기와 같이 정정 장치(16.1) 및 앵글 테이블(17.1)을 구비한다. 값 분배기(15.1)의 출력은 제1 반송파 신호(x1.1, x2.1)에 관하여 +/-90도만큼 위상 이동된 반송파 신호(xq)를 제공한다. 이러한 반송파 신호(xq)는 각각 MPX 신호(mpx1, mpx2)를 수신하는 다른 입력을 갖는 혼합기(75)의 한 입력에 공급된다. 반송파 신호(xq)의 정정 위상은 정정 장치(16.1)에 공급된 정정 신호(k1q)에 의해 설정된다. 정정값(k1q)은 모듈로 산술을 이용하는 각각의 위상값 φ에 가산되거나 감산된다.
따라서, 지표 신호(p1, p2)의 존재하에서 혼합기(75)는 동일한 주파수 및 위상의 신호 즉, 반송파 신호(xq)에 의해 지표 신호(p1, p2)를 승산한다. 지표 신호(p1, p2)가 존재할 때, 혼합기(75)의 출력은 저역 통과 필터(76)에 의해 필터된 양의 평균 값으로 제공된 다음 예컨대, 임계값 검출기를 구비한 평가 장치(77)에 공급된다. 평가 장치(77)의 출력 신호는 소정의 지표 검출 신호(pd)이다. 보다 복잡한 결정 기준이 지표 검출 신호(pd)의 형성에 이용될 경우 평가 회로(77)의 임계값의 결정은 웨이팅 동작(weighting operation)에 의해 대체될 수 있다.

Claims (7)

  1. 대응 지표 신호(p1)를 구비하며, 전단(V)에 의해 제공되고 임의 클록 신호(t 1)에 로크되며 상이한 표준으로 지정될 수 있는 디지털 MPX 신호(mpx1)를 처리하는 디지털 복조기(D)용 반송파 발생 장치에 있어서,
    상기 각 지표 신호(p1)와 로크되며, 이 지표 신호(p1)와 관계되는 제1 반송파 신호(x1.1)를 발생하는 제1 값 분배기(15)를 갖는 지표 신호 PLL(10)과;
    상기 지표 신호 PLL(10)에 결합되어 상기 제1 반송파 신호(x1.1)의 2배의 주파수를 갖는 제2 반송파 신호(x1.2)를 발생하는 제2 값 분배기(20)와;
    MPX 신호(mpx1)의 표준에 따라서, 상기 지표 신호(p1)용 지표 신호 PLL(10)의 포획 범위를 조정하는 초기값(i0) 및, 제1 정정 장치(16) 및/또는 제2 정정 장치(23) 내에서 상기 제1 반송파 신호(x1.1) 및/또는 제2 반송파 신호(x1.2)의 시스템 고유의 위상 편차를 정정하는 제1 정정값(k1) 및/또는 제2 정정값(k2)을 제공하는 제어 장치(60)를 포함하는 것을 특징으로 하는 디지털 MPX 신호 복조기용 반송파 발생 장치.
  2. 대응 지표 신호(p1)를 구비하며, 전단(V)에 의해 제공되고 임의 클록 신호(t 1)에 로크되며 상이한 표준으로 지정될 수 있는 디지털 MPX 신호(mpx1)를 처리하는 디지털 복조기(D)용 반송파 발생 장치에 있어서,
    제2 클록 신호(t2)와 동일한 클록 속도를 가지며, 추림된 지표 신호(p2)를 갖는 추림된 MPX 신호(mpx2)를 상기 디지털 MPX 신호(mpx1)로부터 발생시키는 추림기(19.3)와;
    상기 각 추림된 지표 신호(p2)와 로크되며, 이 추림된 지표 신호(p2)와 관계되는 추림된 제1 반송파 신호(x2.1)를 발생하는 제1 값 분배기(15)를 갖는 지표 신호 PLL(10)과;
    상기 지표 신호 PLL(10)에 결합되어 상기 추림된 제1 반송파 신호(x2.1)의 2배의 주파수를 갖는 제2 반송파 신호(x1.2)를 발생하는 제2 값 분배기(20)와;
    상기 디지털 MPX 신호(mpx1)의 표준에 따라서, 상기 추림된 지표 신호(p2)용 지표 신호 PLL(10)의 포획 범위를 조정하는 초기값(i0) 및, 제1 정정 장치(16) 및/또는 제2 정정 장치(23) 내에서 상기 추림된 제1 반송파 신호(x2.1) 및/또는 제2 반송파 신호(x1.2)의 시스템 고유의 위상 편차를 정정하는 제1 정정값(k1) 및/또는 제2 정정값(k2)을 제공하는 제어 장치(60)를 포함하는 것을 특징으로 하는 디지털 MPX 신호 복조기용 반송파 발생 장치.
  3. 제1항 또는 제2항에 있어서, 상기 지표 신호 PLL(10)에 결합되어 주파수 승산기(32)에 의해 상기 지표 신호(p1)의 주파수에 비례하는 미리 설정된 정수로 사전에 설정되거나 상기 제어 장치(60)로부터 주파수 승산값(r)에 의해 임의로 설정된 주파수를 갖는 제3 반송파 신호(x1.3)를 발생하는 제3 값 분배기(30)를 포함하는 것을 특징으로 하는 디지털 MPX 신호 복조기용 반송파 발생 장치.
  4. 제3항에 있어서, 상기 제3 반송파 신호(x1.3)의 시스템 고유의 위상 편차의 정정 및/또는 상기 제어 장치(60)로부터 제3 정정값(k3)을 공급받아 한정된 위상의 설정을 행하는 상기 제3 값 분배기(30) 내에 제3 정정 장치(33)를 포함하는 것을 특징으로 하는 디지털 MPX 신호 복조기용 반송파 발생 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 위상값(φ)의 각각의 정정을 위하여, 상기 제1, 제2 및/또는 제3 정정 장치(16, 23, 33)는 모듈로 산술을 이용하는 가산기 또는 감산기를 포함하는 것을 특징으로 하는 디지털 MPX 신호 복조기용 반송파 발생 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 디지털 제어된 발진기(14)용 증분값(ik)의 발생을 위하여, 초기값(i0)은 상기 지표 신호 PLL(10) 내에 통합된 제어기(13)에 공급되어, 누적기(13.4)용 초기 내용(i0.1)으로서의 역할을 하거나 또는 상기 증분값을 형성하도록 상기 제어기 출력값(ik*)에 영구값(i0.2)으로서 가산되거나 상기 제어기 출력값(ik*)에서 영구값(i0.2)으로서 감산되는 것을 특징으로 하는 디지털 MPX 신호 복조기용 반송파 발생 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 반송파 발생 장치는 지표 신호 검출기(70)를 포함하고, 이 지표 신호 검출기(70)는,
    MPX 신호(mpx1, mpx2)가 제공되는 제1 입력 및 제1 반송파 신호(x1.1, x2.1)에 관하여 +/-90도만큼 위상 이동된 반송파 신호(xq)가 제공되는 제2 입력을 갖는 승산기(75)를 포함하는데, 상기 반송파 신호(xq)는 상기 제1 값 분배기(15)와 동일한 추가의 제1 값 분배기(15.1) 및 변형된 제1 정정값(k1q)에 의해 형성되며;
    상기 승산기(75)의 출력에 접속된 저역 통과 필터(76)와;
    상기 저역 통과 필터(76)의 후단에 접속되어 출력에 지표 검출 신호(pd)를 제공하는 평가 장치(77)를 포함하는 것을 특징으로 하는 디지털 MPX 신호 복조기용 반송파 발생 장치.
KR1019990004776A 1998-02-12 1999-02-11 디지털 ｍｐｘ 신호 복조기용 반송파 발생 장치 KR100710650B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98102418A EP0936744B1 (de) 1998-02-12 1998-02-12 Trägererzeugungseinrichtung für einen digitalen Demodulator von MPX-Signalen
EP98102418.5 1998-02-12

Publications (2)

Publication Number Publication Date
KR19990072574A true KR19990072574A (ko) 1999-09-27
KR100710650B1 KR100710650B1 (ko) 2007-04-24

Family

ID=8231396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990004776A KR100710650B1 (ko) 1998-02-12 1999-02-11 디지털 ｍｐｘ 신호 복조기용 반송파 발생 장치

Country Status (5)

Country Link
US (1) US6351631B1 (ko)
EP (1) EP0936744B1 (ko)
JP (1) JPH11317716A (ko)
KR (1) KR100710650B1 (ko)
DE (1) DE59811994D1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397850B2 (en) * 1999-02-18 2008-07-08 Easley Mathew F Reciprocal index lookup for BTSC compatible coefficients
US6587012B1 (en) * 1999-10-01 2003-07-01 Arris International, Inc. Automatic slope and gain (ASG) detector technique including a pilot signal
EP1094627A1 (en) * 1999-10-20 2001-04-25 Sony International (Europe) GmbH Method and device to retrieve RDS information
EP1094613B1 (en) * 1999-10-20 2007-10-10 Sony Deutschland GmbH Digital stereo demultiplexer
DE10111590B4 (de) * 2001-03-10 2004-05-06 Harman Becker Automotive Systems (Becker Division) Gmbh Verfahren und Schaltungsanordnung zur Demodulation des RDS-Signals
US6868129B2 (en) * 2001-03-12 2005-03-15 Freescale Semiconductor, Inc. Demodulator for a radio receiver and method of operation
US20030087618A1 (en) * 2001-11-08 2003-05-08 Junsong Li Digital FM stereo decoder and method of operation
EP1618760A4 (en) * 2003-04-09 2013-03-20 That Corp REZIPROK INDEX REPORTS FOR BTSC COMPATIBLE COEFFICIENTS
DE10344089A1 (de) * 2003-09-23 2005-04-28 Infineon Technologies Ag Regelverfahren für die AGC-Einheit eines Funkempfängers
US8144878B2 (en) 2006-03-06 2012-03-27 Mediatek Inc. FM receiver and pilot detector thereof, and method for determining a type of a processed signal
US8280330B2 (en) * 2009-12-30 2012-10-02 Quintic Holdings Crystal-less clock generation for radio frequency receivers
US20150263848A1 (en) * 2014-03-13 2015-09-17 Lsi Corporation Cdr relock with corrective integral register seeding
TWI617141B (zh) * 2016-07-01 2018-03-01 晨星半導體股份有限公司 調頻接收器以及調頻接收方法
US10425617B2 (en) 2016-10-03 2019-09-24 Enseo, Inc. Distribution element for a self-calibrating RF network and system and method for use of the same
US10701569B2 (en) 2016-10-03 2020-06-30 Enseo, Inc. Self-calibrating RF network and system and method for use of the same
US11831934B2 (en) 2022-01-11 2023-11-28 Enseo, Llc Set-top box with self-monitoring and system and method for use of same
US10798374B2 (en) 2016-10-28 2020-10-06 Enseo, Inc. Set-top box with self-monitoring and system and method for use of same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4817150A (en) * 1987-08-31 1989-03-28 Rca Licensing Corporation Oscillator frequency control arrangement for a stereo decoder
DE3886740D1 (de) * 1988-06-07 1994-02-10 Itt Ind Gmbh Deutsche Digitale Deemphasisschaltung.
EP0523778B1 (en) * 1991-07-15 1996-10-02 Koninklijke Philips Electronics N.V. Direct conversion receiver
US5357544A (en) * 1992-07-21 1994-10-18 Texas Instruments, Incorporated Devices, systems, and methods for composite signal decoding
US5357574A (en) * 1992-12-14 1994-10-18 Ford Motor Company Coherent signal generation in digital radio receiver
KR960007407B1 (ko) * 1993-03-12 1996-05-31 삼성전자주식회사 스테레오와 듀얼 음성인식 시스템
PT642715E (pt) * 1993-03-24 2002-03-28 Blaupunkt Werke Gmbh Receptor radio com processamento digital do sinal
US5507024A (en) * 1994-05-16 1996-04-09 Allegro Microsystems, Inc. FM data-system radio receiver
US5966416A (en) * 1996-11-21 1999-10-12 Dsp Group, Inc. Verification of PN synchronization in a spread-spectrum communications receiver

Also Published As

Publication number Publication date
KR100710650B1 (ko) 2007-04-24
EP0936744B1 (de) 2004-09-22
US6351631B1 (en) 2002-02-26
EP0936744A1 (de) 1999-08-18
JPH11317716A (ja) 1999-11-16
DE59811994D1 (de) 2004-10-28

Similar Documents

Publication Publication Date Title
KR100710650B1 (ko) 디지털 ｍｐｘ 신호 복조기용 반송파 발생 장치
JP3647894B2 (ja) アナログオーバーサンプリングを用いて信号帯域幅を増大する中間周波数ｆｍ受信機
US7787630B2 (en) FM stereo decoder incorporating Costas loop pilot to stereo component phase correction
US5878089A (en) Coherent signal detector for AM-compatible digital audio broadcast waveform recovery
EP0673565B1 (en) Generation of a coherent signal using an adaptive filter for cancelling and synchronous detection in a digital radio receiver
GB2218871A (en) Frequency converters
JPH0628338B2 (ja) フエーズロツクドループ及びそれを用いる直接混合同期ａｍ受信機
US4408350A (en) Enhanced selectivity signal receiver
US4192968A (en) Receiver for compatible AM stereo signals
US20010016480A1 (en) Reception IC and receiving apparatus employing the same
EP0276507A1 (en) Arrangement for decoding a stereo multiplex signal
US5193103A (en) Digital phase locked loop circuit
US20030087618A1 (en) Digital FM stereo decoder and method of operation
US4232189A (en) AM Stereo receivers
US6813310B1 (en) Receiver and IC thereof capable of receiving analog broadcast and digital broadcast
US5355393A (en) Digital oscillator for carrier frequency synchronization
US6704554B1 (en) Frequency modulation receiver in particular for an RDS application
EP0471412B1 (en) Receivers for frequency modulated transmissions
JPS6259941B2 (ko)
CN102668387A (zh) Fm接收器噪声降低
US6459796B1 (en) AM stereo receiver with reduced distortion
JP2893496B2 (ja) データ伝送回路
CN1015854B (zh) 自动中频正切锁定控制电路
JPS6387052A (ja) Ｆｍ多重放送受信機におけるデ−タ復調回路
US5091943A (en) Fm stereo receiving device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130408

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee