TWI617141B - 調頻接收器以及調頻接收方法 - Google Patents
調頻接收器以及調頻接收方法 Download PDFInfo
- Publication number
- TWI617141B TWI617141B TW105120907A TW105120907A TWI617141B TW I617141 B TWI617141 B TW I617141B TW 105120907 A TW105120907 A TW 105120907A TW 105120907 A TW105120907 A TW 105120907A TW I617141 B TWI617141 B TW I617141B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- signal
- result
- coefficient
- differential
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000010354 integration Effects 0.000 claims description 23
- 238000001914 filtration Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 230000010355 oscillation Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 6
- 230000004069 differentiation Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/04—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/06—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一種調頻接收器，包含一調頻解調單元，用來產生一第一訊號；一鎖相迴路電路，耦接於該調頻解調單元以接收該第一訊號，該鎖相迴路電路包含：一壓控振盪器，用來根據一濾波輸出訊號，產生一振盪輸出訊號；一相位偵測器，耦接於該壓控振盪器，用來根據該振盪輸出訊號及該第一訊號，以產生一相位訊號；以及一正比–積分–微分濾波器，耦接於該壓控振盪器與該相位偵測器，用來接收該相位訊號，並產生該濾波輸出訊號至該壓控振盪器。
Description
本發明係指一種調頻接收器以及調頻接收方法，尤指一種可快速收斂以及達到較低均方誤差的調頻接收器以及調頻接收方法。
立體音調頻（Stereo-Phonic Frequency Modulation）系統已廣泛的應用於日常生活中。立體音調頻接收器利用一鎖相迴路電路來追蹤一導頻訊號（Pilot Signal）之一頻率或一相位，鎖相迴路電路可據此產生一振盪輸出訊號，立體音調頻接收器可根據振盪輸出訊號分離出一左聲道訊號及一右聲道訊號。
具體來說，習知鎖相迴路電路係利用一迴路濾波器（Loop Filter）產生一濾波輸出訊號，而習知鎖相迴路電路另利用一壓控振盪器，以根據迴路濾波器所產生的濾波輸出訊號產生振盪輸出訊號。需注意的是，習知利用迴路濾波器的鎖相迴路電路需要較長的時間才得以追蹤到導頻訊號之頻率或相位，即振盪輸出訊號無法快速且準確地追蹤到導頻訊號之頻率或相位，而使得立體音調頻接收器無法精準地分離出左聲道訊號及右聲道訊號。
因此，如何提供快速收斂並可達到低均方誤差的調頻接收器以及調頻接收方法，也就成為業界所努力的目標之一。
因此，本發明之主要目的即在於提供一種可快速收斂以及達到較低均方誤差的調頻接收器以及調頻接收方法，以改善習知技術的缺點。
本發明揭露一種調頻（Frequency Modulation，FM）接收器，包含一調頻解調單元，用來產生一第一訊號；一鎖相迴路（Phase Lock Loop，PLL）電路，耦接於該調頻解調單元以接收該第一訊號，該鎖相迴路電路包含一壓控振盪器（Voltage Control Oscillator，VCO），用來根據一濾波輸出訊號，產生一振盪輸出訊號；一相位偵測器（Phase Detector），耦接於該壓控振盪器，用來根據該振盪輸出訊號及該第一訊號，以產生一相位訊號；以及一正比–積分–微分濾波器（Proportional–Integral–Derivative Filer，PID Filter），耦接於該壓控振盪器與該相位偵測器，用來接收該相位訊號，並產生該濾波輸出訊號至該壓控振盪器，該PID濾波器包含一正比單元，用來將該相位訊號乘以一正比係數而產生一正比結果；一積分單元，用來對該相位訊號進行一積分運算，並將該積分運算的結果乘以一積分係數，以產生一積分結果；一微分單元，用來對該相位訊號進行一微分運算，並將該微分運算的結果乘以一微分係數，以產生一微分結果；以及一總和單元，用來根據該正比結果、該積分結果及該微分結果，產生該濾波輸出訊號。
本發明另揭露一種調頻接收方法，應用於一調頻接收器，用來追蹤一第一訊號之一單頻訊號（Single Tone Signal）之一頻率或一相位，該調頻接收器包含一調頻解調單元以及一鎖相迴路（Phase Lock Loop，PLL）電路，該鎖相迴路電路包含一壓控振盪器及一相位偵測器，該調頻接收方法包含該調頻解調單元產生該第一訊號；該相位偵測器根據該第一訊號及該壓控振盪器所產生之一振盪輸出訊號，產生一相位訊號；將該相位訊號乘以一正比係數而產生一正比結果；該相位訊號進行一積分運算，並將該積分運算的結果乘以一積分係數，以產生一積分結果；對該相位訊號進行一微分運算，並將該微分運算的結果乘以一微分係數，以產生一微分結果；將該正比結果、該積分結果與該微分結果相加，以產生一濾波輸出訊號；以及該壓控振盪器根據該濾波輸出訊號產生該振盪輸出訊號；其中，該鎖相迴路電路利用該振盪輸出訊號逼近該單頻訊號之該頻率或該相位。
請參考第1圖，第1圖為本發明實施例一鎖相迴路（Phase Lock Loop，PLL）電路10之示意圖。鎖相迴路電路10包含一壓控振盪器（Voltage Control Oscillator，VCO）120、一相位偵測器（Phase Detector）140以及一濾波電路100。相位偵測器140根據一訊號m（即第一訊號）以及壓控振盪器120所產生之一振盪輸出訊號e
o，產生一相位訊號e
θ；濾波電路100接收相位訊號e
θ並對相位訊號e
θ進行訊號處理，以產生一濾波輸出訊號e
v；據此，壓控振盪器120可根據濾波輸出訊號e
v，產生振盪輸出訊號e
o。其中，壓控振盪器120的結構為本領域具通常知識者所熟知，故於此不另贅述。
鎖相迴路電路10係用來鎖住訊號m中一單頻訊號（Single Tone Signal）之一頻率
f
p 或一相位
φ p，而相位訊號e
θ包含訊號m中該單頻訊號與振盪輸出訊號e
o之一頻率差及一相位差。當鎖相迴路電路10開始操作後，相位訊號e
θ會漸漸收斂至0（即當鎖相迴路電路10開始操作一段時間後，相位訊號e
θ的絕對值｜e
θ｜將會小於一特定值ε）。相位訊號e
θ越快收斂至0，代表鎖相迴路電路10具有較佳之收斂速度，也就是說，鎖相迴路電路10對訊號m的單頻訊號具有較佳之頻率追蹤能力或相位追蹤能力。
為了使鎖相迴路電路10具有較佳之頻率追蹤能力或相位追蹤能力，鎖相迴路電路10利用正比–積分–微分濾波器（Proportional–Integral–Derivative Filer，PID Filter）作為濾波電路100的濾波器結構，即濾波電路100為一正比–積分–微分濾波器。濾波電路100包含一正比單元102、一積分單元104、一微分單元106以及一總和單元108，正比單元102用來將相位訊號e
θ乘以一正比係數k
p，而產生一正比結果r
p；積分單元104用來對相位訊號e
θ進行一積分運算，並將積分運算的結果乘以一積分係數k
i，以產生一積分結果r
i；微分單元106用來對相位訊號e
θ進行一微分運算，並將微分運算的結果乘以一微分係數k
d，以產生一微分結果r
d。總和單元108將正比結果r
p、積分結果r
i以及微分係數k
d相加，以產生濾波輸出訊號e
v為正比結果r
p、積分結果r
i以及微分結果r
d之一總和。簡單來說，鎖相迴路電路10利用具有PID濾波器結構的濾波電路100，使得鎖相迴路電路10具有較佳之頻率追蹤能力或相位追蹤能力。
關於濾波電路100的具體細節，請進一步參考第2圖至第4圖，第2圖為本發明實施例一濾波電路200之示意圖，第3圖為本發明實施例一積分單元304之示意圖，第4圖為本發明實施例一微分單元406之示意圖。濾波電路200與濾波電路100的結構大致類似，其可用來實現濾波電路100。濾波電路200包含一正比單元202、一積分單元204、一微分單元206以及總和單元108。正比單元202包含一乘法器MP
p，用來將相位訊號e
θ乘以正比係數k
p，而產生正比結果r
p。積分單元204包含一積分器240以及一乘法器MP
i，積分器240用來對相位訊號e
θ進行積分運算，乘法器MP
i用來將積分器240的積分運算結果乘以積分係數k
i，以產生積分結果r
i。微分單元206包含一微分器260以及一乘法器MP
d，微分器260用來對相位訊號e
θ進行微分運算，乘法器MP
i用來將微分器260的微分運算結果乘以微分係數k
d，以產生微分結果r
d。
另外，積分器240/微分器260可利用數位電路來實現。如第3圖所示，積分單元304包含一數位積分器340，數位積分器340包含一暫存器RG_I及一加法器AD。加法器AD用來將暫存器RG_I所產生的一第一暫存輸出訊號與相位訊號e
θ相加，以產生一相加結果sum。暫存器RG_I於第k-1個時脈週期（Clock Cycle）將相加結果sum暫存於暫存器RG_I，並於第k個時脈週期將第k-1個時脈週期中暫存器RG_I所儲存的相加結果sum（即第一暫存輸出訊號）輸出至加法器AD。如此一來，相加結果sum即可代表數位積分器340對相位訊號e
θ進行積分運算的積分運算結果，積分單元304可將相加結果sum乘以積分係數k
i，以產生積分結果r
i。
同樣地，微分單元406包含一數位微分器460，數位微分器460包含一暫存器RG_D及一減法器SUB。暫存器RG_D可於第k－1個時脈週期將相位訊號e
θ暫存於暫存器RG_I，並於第k個時脈週期將第k－1個時脈週期中暫存器RG_D所儲存的相位訊號e
θ（即第二暫存輸出訊號）輸出至減法器SUB。減法器SUB可於第k個時脈週期將第k個時脈週期之相位訊號e
θ減去第k－1個時脈週期之相位訊號e
θ（即第二暫存輸出訊號），以產生一相減訊號diff。如此一來，相減訊號diff即可代表數位微分器460對相位訊號e
θ進行微分運算的微分運算結果，微分單元406可將相減訊號diff乘以微分係數k
d，以產生微分結果r
d。
需注意的是，積分器240/微分器260不限於利用數位電路來實現，積分器240/微分器260亦可利用類比電路（如電阻電容積分器(RC Integrator)/電阻電容微分器(RC Differentiator)）來實現，亦屬於本發明之範疇。
由上述可知，鎖相迴路電路10利用具有PID濾波器結構的濾波電路100，使得鎖相迴路電路10具有較佳之頻率追蹤能力。其中，當相位訊號e
θ較大時（尤其是當鎖相迴路電路10剛要開始操作時），濾波輸出訊號e
v中的正比結果r
p可增加下一個時間區間振盪輸出訊號e
o頻率的變化量，使得壓控振盪器120所產生之振盪輸出訊號e
o的頻率快速地逼近訊號m中單頻訊號之頻率
f
p ，進而加速鎖相迴路電路10的收斂速度。另一方面，於鎖相迴路電路10的追蹤過程中，濾波輸出訊號e
v中的微分結果r
d可視追蹤情況加速或減緩/抑制下一個時間區間振盪輸出訊號e
o頻率的變化量，其可加快收斂速度並同時避免振盪輸出訊號e
o的頻率因過度追蹤訊號m中單頻訊號之頻率
f
p 而導致更長的收斂時間。相較之下，習知鎖相迴路電路的濾波電路僅由單一迴路濾波器（Loop Filter）所構成，也就是說，習知鎖相迴路電路的濾波輸出訊號僅具有相位訊號的積分結果，而每一時間區間之間振盪輸出訊號的頻率變化量較無法敏銳地根據追蹤情況而有所調整，導致習知鎖相迴路電路的收斂速度較慢。簡而言之，本發明實施例之鎖相迴路電路10之濾波電路100所產生的濾波輸出訊號e
v因具有正比結果r
p及微分結果r
d，相較於習知技術，鎖相迴路電路10具有較佳之頻率追蹤能力。
另外，鎖相迴路電路10另包含一係數調整單元12，係數調整單元12可選擇性地於鎖相迴路電路10操作一特定時間後，調整正比係數k
p、積分係數k
i及微分係數k
d。於一實施例中，係數調整單元12可於一第一階段輸出具有較大值之正比係數k
p、積分係數k
i及微分係數k
d，並於一第二階段將正比係數k
p、積分係數k
i及微分係數k
d調降，即輸出具有較小值之正比係數k
p、積分係數k
i及微分係數k
d，使得鎖相迴路電路10具有更加的收斂結果，而其頻率追蹤效能詳述於後。於一實施例中，係數調整單元12可包含一計數器70與一記憶體72，如第7圖所示，記憶體72中存有第一階段與第二階段所需之正比係數k
p、積分係數k
i及微分係數k
d，當計數器70之計數值大於一臨界值時，係數調整單元12便將原本提供的第一階段的正比係數k
p、積分係數k
i及微分係數k
d換成第二階段的正比係數k
p、積分係數k
i及微分係數k
d，再提供給PID濾波器。
另外，鎖相迴路電路10可應用於一調頻（Frequency Modulation，FM）接收器中。請參考第5圖，第5圖為本發明實施例一調頻接收器5之示意圖。調頻接收器5可為一立體音調頻（Stereo-Phonic FM）接收器，調頻接收器5包含一調頻解調單元52、一鎖相迴路電路50以及一雙聲道分離器54，調頻解調單元52自調頻接收器50之一天線接收一接收訊號x，並根據接收訊號x產生調頻解調後之訊號m。訊號m包含單頻之一導頻訊號（Pilot Signal），鎖相迴路電路50可鎖定/追蹤該導頻訊號之頻率
f
p 或相位
φ p，並產生振盪輸出訊號e
o。雙聲道分離器54可利用振盪輸出訊號e
o，自訊號m中分離出一左聲道訊號L及一右聲道訊號R。
具體來說，調頻解調單元52可包含一超外差接收機（Superheterodyne Receiver），超外差接收機的操作原理為本領域具通常知識者所熟知，於此不再贅述。對一立體音調頻來說，（在忽略通道響應及雜訊的情況下）訊號m之時間函數可表示為
m(
t)＝[
L(
t)+
R(
t)] +
x
p (
t) + [
L(
t)－
R(
t)]cos(2
π2f
pt
+2
φ p)，其中
L(
t)及
R(
t)分別代表左聲道訊號L及右聲道訊號R之時間函數，
x
p (
t)為（單頻之）一導頻訊號之時間函數，導頻訊號
x
p (
t)可表示為
x
p (
t)＝
A
p cos(2
πf
pt
+
φ p)，
A
p 、
f
p 及
φ p分別代表導頻訊號
x
p (
t)的振幅、頻率及相位。另外，訊號
m(
t)的頻譜可如第6圖所示，一般來說，
L(
t)+
R(
t)的頻譜大致位於0～15KHz，導頻訊號
x
p (
t)的頻譜大致位於19KHz，[
L(
t)－
R(
t)]cos(2
π2f
pt
+2
φ p)的頻譜大致位於23 KHz～53KHz。
另外，鎖相迴路電路50用來追蹤/鎖定導頻訊號
x
p (
t)之頻率
f
p 及相位
φ p，鎖相迴路電路50包含一相位偵測器540。相位偵測器540包含一混波器502、一低通濾波器504以及一相位萃取器（Phase Extractor）506。混波器502用來將訊號m與振盪輸出訊號e
o進行相乘，以產生一混波結果e
m，混波結果e
m之時間函數可表示為
e
m (
t)=
m(
t)
e
o (
t)，其中
e
o (
t)代表振盪輸出訊號e
o之時間函數，振盪輸出訊號
e
o (
t)可表示為
e
o (
t)＝
A
o cos(2
πf
ot
+
φ o)，
A
o 、
f
o 及
φ o分別代表振盪輸出訊號
e
o (
t)的振幅、頻率及相位。訊號m經混波後，訊號m中的導頻訊號
x
p (
t)的頻譜會移至基頻附近，低通濾波器504即可將混波結果e
m中基頻以外之訊號濾除，以產生一低頻訊號e
d，低頻訊號e
d之時間函數可表示為
e
m (
t)=
A
pA
o cos[2
π(f
p － f
o )
t+(
φ p － φ o)]。相位萃取器506用來萃取低頻訊號e
d之相位，以產生相位訊號e
θ，而相位訊號e
θ之時間函數可表示為
e
θ (
t)= 2
π(f
p － f
o )
t+(
φ p － φ o)。其餘鎖相迴路電路50的細節與鎖相迴路電路10相同，於此不再贅述。鎖相迴路電路50可產生振盪輸出訊號e
o，以迅速的追蹤/鎖定導頻訊號
x
p (
t)之頻率
f
p 及相位
φ p。
另外，雙聲道分離器54可利用振盪輸出訊號e
o，自訊號m中分離出左聲道訊號L及右聲道訊號R。請參考第10圖，第10圖為雙聲道分離器54之示意圖。雙聲道分離器54利用一低通濾波器548將0KHz～15KHz之訊號
L(
t)+
R(
t)自訊號
m(
t)中濾出，以取得一和訊號L+R，另外，雙聲道分離器54利用一帶通濾波器540將23KHz～53KHz之訊號[
L(
t)－
R(
t)]cos(2
π2f
pt
+2
φ p)自訊號
m(
t)中濾出。除此之外，雙聲道分離器54利用一倍頻器544產生振盪輸出訊號e
o之一倍頻訊號，並利用一混波器542及一低通濾波器546將[
L(
t)－
R(
t)]cos(2
π2f
pt
+2
φ p)移至基頻，而取得一差訊號L－R。如此一來，雙聲道分離器即可根據和訊號L+R及差訊號L－R取得左聲道訊號L及右聲道訊號R。需注意的是，當振盪輸出訊號
e
o (
t)越接近導頻訊號
x
p (
t)時，雙聲道分離器所產生之左聲道訊號L與右聲道訊號R之間的分離效果越好，即左右聲道之間的隔離度更佳。關於調頻接收器5之效能（即左右聲道隔離度）將敘述於後。
簡而言之，本發明利用具有PID濾波器結構的濾波電路100，以增進鎖相迴路電路10之頻率追蹤能力，並進一步改善調頻接收器5的左右聲道隔離度。
需注意的是，前述實施例係用以說明本發明之概念，本領域具通常知識者當可據以做不同之修飾，而不限於此。舉例來說，係數調整單元12在鎖相迴路電路10的操作過程中係分為二階段調整正比係數k
p、積分係數k
i及微分係數k
d，而不限於此，係數調整單元12亦可於鎖相迴路電路的收斂過程中視情況分成多階段調整正比係數k
p、積分係數k
i及微分係數k
d，只要於鎖相迴路電路10的收斂過程中調整正比係數k
p、積分係數k
i及微分係數k
d，皆屬於本發明之範疇。
關於本發明之鎖相迴路電路的效能，請進一步參考表I以及第8圖，表I列舉情境A～D中正比係數k
p、積分係數k
i及微分係數k
d的值、鎖相迴路電路的收斂時間以及鎖相迴路電路開始操作1500T之後鎖相迴路電路的均方誤差（Mean Square Error，MSE），其中T代表一時間區間，時間區間T大致為3.89微秒（Microsecond，
μs）。第8圖為本發明實施例之壓控振盪器120於情境A～D所產生的振盪頻率
f
o 之示意圖（導頻頻率
f
p 為19KHz）。 表I
<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 情境 </td><td> A </td><td> B </td><td> C </td><td> D </td></tr><tr><td><img wi="20" he="23" file="02_image001.jpg" img-format="jpg"></img>t＜2500T </td><td><img wi="20" he="23" file="02_image003.jpg" img-format="jpg"></img>t＜2500T </td><td> t＜200T </td><td> t＞200T </td><td> t＜200T </td><td> t＞200T </td></tr><tr><td> k<sub>p</sub></td><td> 0 </td><td> 1/128 </td><td> 1/32 </td><td> 1/128 </td><td> 1/32 </td><td> 1/128 </td></tr><tr><td> k<sub>i</sub></td><td><img wi="100" he="27" file="02_image004.jpg" img-format="jpg"></img></td><td><img wi="100" he="27" file="02_image006.jpg" img-format="jpg"></img></td><td><img wi="100" he="27" file="02_image008.jpg" img-format="jpg"></img></td><td><img wi="108" he="27" file="02_image009.jpg" img-format="jpg"></img></td><td><img wi="100" he="27" file="02_image011.jpg" img-format="jpg"></img></td><td><img wi="108" he="27" file="02_image012.jpg" img-format="jpg"></img></td></tr><tr><td> k<sub>d</sub></td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 1/64 </td><td> 1/256 </td></tr><tr><td> 收斂時間 </td><td> 2500T </td><td> 1500T </td><td> 600T </td><td> 200T </td></tr><tr><td> 1500T後的均方誤差 </td><td> 7.37e-05 </td><td> 3.38e-05 </td><td> 2.68e-05 </td><td> 2.5e-05 </td></tr></TBODY></TABLE>
於情境A中，積分係數k
i於時間0至時間2500T之間始終為1/(1024*4)，正比係數k
p及微分係數k
d於時間0至時間2500T之間始終為0，在此情形下，濾波輸出訊號e
v僅具有積分結果r
i，此時情境A之濾波電路之作用等同於應用於習知鎖相迴路電路的迴路濾波器，而第8圖中對應於情境A之振盪頻率
f
o 曲線可代表習知鎖相迴路電路的頻率追蹤效能。
於情境B中，積分係數k
i於時間0至時間2500T之間始終為1/(1024*8)，正比係數k
p於時間0至時間2500T之間始終為1/128，微分係數k
d於時間0至時間2500T之間始終為0，在此情形下，濾波輸出訊號e
v僅具有正比結果r
p及積分結果r
i（而未具有微分結果r
d），此時情境B之濾波電路等同於濾波電路700，而第8圖中對應於情境B之振盪頻率
f
o 曲線可代表鎖相迴路電路70在不調整正比係數k
p及積分係數k
i的情況下之頻率追蹤效能。由表I以及第8圖可知，習知鎖相迴路電路（情境A）需2500T才能使振盪頻率
f
o 收斂至導頻頻率
f
p ，即使濾波電路700在僅包含正比單元及積分單元而未包含微分單元的情況下（情境B），鎖相迴路電路70之收斂速度較快（相較於習知鎖相迴路電路，僅需1500T即可收斂），且於一穩態（時間1500T之後）中，鎖相迴路電路70較習知鎖相迴路電路具有較低的均方誤差。
於情境C中，在時間0至時間200T之間，正比係數k
p為1/32，積分係數k
i為1/(1024*4)；而在時間200T至時間2500T之間，正比係數k
p調降為為1/128，積分係數k
i調降為1/(1024*32)；而微分係數k
d於時間0至時間2500T之間始終為0。同樣地，情境C之鎖相迴路電路等同於鎖相迴路電路700，而第8圖中對應於情境C之振盪頻率
f
o 曲線可代表鎖相迴路電路70在有調整正比係數k
p及積分係數k
i的情況下之頻率追蹤效能。換句話說，於一第一階段（時間0至時間200T之間）中，係數調整單元72提供濾波電路700較高的正比係數k
p及積分係數k
i，以加速鎖相迴路電路70之收斂速度；於一第二階段（時間200T至時間2500T之間）中，係數調整單元72調降正比係數k
p及積分係數k
i，使得鎖相迴路電路70於時間1500T之後具有更低的均方誤差。相較於情境B，鎖相迴路電路70於情境C確實具有較快的收斂速度以及較低的均方誤差。
另外，情境D與情境C類似，與情境C不同之處在於，在時間0至時間200T之間，微分係數k
d為1/64；而在時間200T至時間2500T之間，微分係數k
d調降為1/256。此時情境D之鎖相迴路電路等同於鎖相迴路電路10，而第8圖中對應於情境D之振盪頻率
f
o 曲線可代表鎖相迴路電路10在有調整正比係數k
p、積分係數k
i及微分係數k
d的情況下之頻率追蹤效能。其中，因濾波輸出訊號e
v中的微分結果r
d可視追蹤情況加速或減緩/抑制下一個時間區間振盪輸出訊號e
o頻率的變化量，而避免振盪輸出訊號e
o的頻率因過度追蹤而導致更長的收斂時間，因此，相較於情境C/鎖相迴路電路70，情境D/鎖相迴路電路10確實具有較快的收斂速度以及較低的均方誤差。
除此之外，相較於習知技術，利用（具有PID結構的）濾波電路100之調頻接收器5具有較佳之左右聲道隔離度。利用習知鎖相迴路電路（包含迴路濾波器）之調頻接收器僅可達到20dB之左右聲道隔離度，而調頻接收器5（包含具有PID濾波結構的濾波電路100）可達到至少40dB之左右聲道隔離度。
本領域技術人員當知第1圖至第5圖以及第7圖內的功能單元/電路可由數位電路（如RTL電路）或一數位訊號處理器（Digital Signal Processor，DSP）來實現或進行實作，於此不再贅述。
關於調頻接收器5的操作細節，可進一步歸納為一調頻接收流程。請參考第9圖，第9圖為本發明實施例一調頻接收流程90之示意圖。調頻接收流程90可由調頻接收器5來執行，調頻接收流程90包含以下步驟：
步驟900：調頻解調單元52根據接收訊號x產生調頻解調後之訊號m。
步驟902：相位偵測器140根據訊號m及壓控振盪器120所產生之振盪輸出訊號e
o，產生相位訊號e
θ。
步驟904：將相位訊號e
θ乘以正比係數k
p，而產生正比結果r
p。
步驟906：對相位訊號e
θ進行積分運算，並將積分運算的結果乘以積分係數k
i，以產生積分結果r
i。
步驟908：對相位訊號e
θ進行微分運算，並將微分運算的結果乘以微分係數k
d，以產生微分結果r
d。
步驟910：將正比結果r
p、積分結果r
i及微分結果r
d相加，以產生濾波輸出訊號e
v。
步驟912：壓控振盪器120根據濾波輸出訊號e
v產生振盪輸出訊號e
o。
步驟914：於一特定時間後，調整正比係數k
p、積分係數k
i及微分係數k
d。
步驟916：雙聲道分離器54利用振盪輸出訊號e
o，自訊號m中分離出左聲道訊號L及右聲道訊號R。
關於調頻接收流程90的操作細節，請參考前述相關段落，於此不另贅述。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 10、50 </td><td> 鎖相迴路電路 </td></tr><tr><td> 12 </td><td> 係數調整單元 </td></tr><tr><td> 100、200 </td><td> 濾波電路 </td></tr><tr><td> 102、202 </td><td> 正比單元 </td></tr><tr><td> 104、204、304 </td><td> 積分單元 </td></tr><tr><td> 106、206、406 </td><td> 微分單元 </td></tr><tr><td> 108 </td><td> 總和單元 </td></tr><tr><td> 120 </td><td> 壓控振盪器 </td></tr><tr><td> 140 </td><td> 相位偵測器 </td></tr><tr><td> 240、340 </td><td> 積分器 </td></tr><tr><td> 260、460 </td><td> 微分器 </td></tr><tr><td> 5 </td><td> 調頻接收器 </td></tr><tr><td> 50 </td><td> 鎖相迴路電路 </td></tr><tr><td> 52 </td><td> 調頻解調單元 </td></tr><tr><td> 54 </td><td> 雙聲道分離器 </td></tr><tr><td> 502、542 </td><td> 混波器 </td></tr><tr><td> 504、546、548 </td><td> 低通濾波器 </td></tr><tr><td> 506 </td><td> 相位萃取器 </td></tr><tr><td> 540 </td><td> 帶通濾波器 </td></tr><tr><td> 544 </td><td> 倍頻器 </td></tr><tr><td> 70 </td><td> 計數器 </td></tr><tr><td> 72 </td><td> 記憶體 </td></tr><tr><td> 90 </td><td> 調頻接收流程 </td></tr><tr><td> 900～914 </td><td> 步驟 </td></tr><tr><td> AD </td><td> 加法器 </td></tr><tr><td> diff </td><td> 相減訊號 </td></tr><tr><td> e<sub>d</sub></td><td> 低頻訊號 </td></tr><tr><td> e<sub>m</sub></td><td> 混波結果 </td></tr><tr><td> e<sub>o</sub></td><td> 振盪輸出訊號 </td></tr><tr><td> e<sub>v</sub></td><td> 濾波輸出訊號 </td></tr><tr><td> e<sub>θ</sub></td><td> 相位訊號 </td></tr><tr><td> k<sub>d</sub></td><td> 微分係數 </td></tr><tr><td> k<sub>i</sub></td><td> 積分係數 </td></tr><tr><td> k<sub>p</sub></td><td> 正比係數 </td></tr><tr><td> L </td><td> 左聲道訊號 </td></tr><tr><td> L+R </td><td> 和訊號 </td></tr><tr><td> L－R </td><td> 差訊號 </td></tr><tr><td> M、x </td><td> 訊號 </td></tr><tr><td> MP<sub>d</sub>、MP<sub>i</sub>、MP<sub>p</sub></td><td> 微分結果 </td></tr><tr><td> r<sub>d</sub></td><td> 微分結果 </td></tr><tr><td> r<sub>i</sub></td><td> 積分結果 </td></tr><tr><td> r<sub>p</sub></td><td> 正比結果 </td></tr><tr><td> R </td><td> 右聲道訊號 </td></tr><tr><td> RG_I、RG_D </td><td> 暫存器 </td></tr><tr><td> sum </td><td> 相加結果 </td></tr><tr><td> SUB </td><td> 減法器 </td></tr><tr><td><i>x<sub>p</sub></i>(<i>t</i>) </td><td> 導頻訊號 </td></tr></TBODY></TABLE>
第1圖為本發明實施例一鎖相迴路電路之示意圖。 第2圖為本發明實施例一濾波電路之示意圖。 第3圖為本發明實施例一積分單元之示意圖。 第4圖為本發明實施例一微分單元之示意圖。 第5圖為本發明實施例一調頻接收器之示意圖。 第6圖為一訊號頻譜之示意圖。 第7圖為本發明實施例一係數調整單元之示意圖。 第8圖為本發明實施例一震盪頻率示意圖。 第9圖為本發明實施例一追蹤流程之示意圖。 第10圖為一雙聲道分離器之示意圖。
Claims (7)
- 一種調頻（Frequency Modulation，FM）接收器，包含： 一調頻解調單元，用來產生一第一訊號； 一鎖相迴路（Phase Lock Loop，PLL）電路，耦接於該調頻解調單元以接收該第一訊號，該鎖相迴路電路包含： 一壓控振盪器（Voltage Control Oscillator，VCO），用來根據一濾波輸出訊號，產生一振盪輸出訊號； 一相位偵測器（Phase Detector），耦接於該壓控振盪器，用來根據該振盪輸出訊號及該第一訊號，以產生一相位訊號；以及 一正比–積分–微分濾波器（Proportional–Integral–Derivative Filer，PID Filter），耦接於該壓控振盪器與該相位偵測器，用來接收該相位訊號，並產生該濾波輸出訊號至該壓控振盪器，該PID濾波器包含： 一正比單元，用來將該相位訊號乘以一正比係數而產生一正比結果； 一積分單元，用來對該相位訊號進行一積分運算，並將該積分運算的結果乘以一積分係數，以產生一積分結果； 一微分單元，用來對該相位訊號進行一微分運算，並將該微分運算的結果乘以一微分係數，以產生一微分結果；以及 一總和單元，用來根據該正比結果、該積分結果及該微分結果，產生該濾波輸出訊號。
- 如請求項1所述之調頻接收器，其中該積分單元包含： 一第一暫存器，用來產生一第一暫存輸出訊號；以及 一加法器，用來將該第一暫存輸出訊號與該相位訊號相加，產生一相加結果； 其中，該第一暫存器根據該相加結果產生該第一暫存輸出訊號； 其中，該積分單元將該相加結果乘以該積分係數，以產生該積分結果。
- 如請求項1所述之調頻接收器，其中該微分單元包含： 一第二暫存器，用來根據該相位訊號產生一第二暫存輸出訊號；以及 一減法器，用來將該相位訊號減去該第二暫存輸出訊號，以產生一相減訊號； 其中，該微分單元將該相減結果乘以該微分係數，以產生該微分結果。
- 如請求項1所述之調頻接收器，另包含一係數調整單元，其中該係數調整單元於該鎖相迴路電路操作一特定時間後，調整該正比係數、該積分係數及微分係數。
- 如請求項1所述之調頻接收器，其中該相位偵測器包含： 一混波器，用來將該第一訊號與該振盪輸出訊號進行混波，以產生一混波結果； 一低通濾波器，用來將該混波結果進行一低通濾波，以產生一低頻訊號；以及 一相位萃取器（Phase Extractor），用來萃取該低頻訊號之一相位，以產生該相位訊號。
- 一種調頻接收方法，應用於一調頻接收器，用來追蹤一第一訊號之一單頻訊號（Single Tone Signal）之一頻率或一相位，該調頻接收器包含一調頻解調單元以及一鎖相迴路（Phase Lock Loop，PLL）電路，該鎖相迴路電路包含一壓控振盪器及一相位偵測器，該調頻接收方法包含： 該調頻解調單元產生該第一訊號； 該相位偵測器根據該第一訊號及該壓控振盪器所產生之一振盪輸出訊號，產生一相位訊號； 將該相位訊號乘以一正比係數而產生一正比結果； 該相位訊號進行一積分運算，並將該積分運算的結果乘以一積分係數，以產生一積分結果； 對該相位訊號進行一微分運算，並將該微分運算的結果乘以一微分係數，以產生一微分結果； 將該正比結果、該積分結果與該微分結果相加，以產生一濾波輸出訊號；以及 該壓控振盪器根據該濾波輸出訊號產生該振盪輸出訊號； 其中，該鎖相迴路電路利用該振盪輸出訊號逼近該單頻訊號之該頻率或該相位。
- 如請求項6所述之方法，另包含： 於一特定時間後，調整該正比係數、該積分係數及該微分係數。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105120907A TWI617141B (zh) | 2016-07-01 | 2016-07-01 | 調頻接收器以及調頻接收方法 |
| US15/397,861 US9967086B2 (en) | 2016-07-01 | 2017-01-04 | Frequency modulation receiver and frequency modulation receiving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105120907A TWI617141B (zh) | 2016-07-01 | 2016-07-01 | 調頻接收器以及調頻接收方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201803285A TW201803285A (zh) | 2018-01-16 |
| TWI617141B true TWI617141B (zh) | 2018-03-01 |
Family
ID=60807317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105120907A TWI617141B (zh) | 2016-07-01 | 2016-07-01 | 調頻接收器以及調頻接收方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9967086B2 (zh) |
| TW (1) | TWI617141B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3070796B1 (fr) * | 2017-09-05 | 2019-08-30 | Continental Automotive France | Procede de mise a jour d'une liste de stations recevables par un systeme de reception radio |
| CN111478743B (zh) * | 2020-04-20 | 2021-06-22 | 吉林省广播电视研究所(吉林省广播电视局科技信息中心) | 调频立体声测频解码系统 |
| CN114205065A (zh) * | 2020-09-02 | 2022-03-18 | 深圳市朗强科技有限公司 | 时钟频率同步方法、装置、设备及计算机存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100459415C (zh) * | 2002-10-30 | 2009-02-04 | Dsp集团瑞士股份公司 | 具有增益控制的锁相环解调器 |
| US20110298507A1 (en) * | 2010-05-13 | 2011-12-08 | Anders Jakobsson | System and method for calibrating output frequency in phase locked loop |
| CN101776861B (zh) * | 2009-01-08 | 2012-02-08 | 财团法人工业技术研究院 | 运动控制伺服回路装置 |
| CN101986569B (zh) * | 2010-10-25 | 2013-04-03 | 北京科技大学 | 数字costas环 |
| CN103427866A (zh) * | 2012-05-18 | 2013-12-04 | 晨星软件研发(深圳)有限公司 | 振荡信号提供器、同相与正交振荡信号提供器以及信号处理方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8603249A (nl) * | 1986-12-22 | 1988-07-18 | Philips Nv | Inrichting voor het decoderen van een stereomultiplexsignaal. |
| US5517686A (en) * | 1994-09-29 | 1996-05-14 | Delco Electronics Corporation | Diversity receiver for FM stereo utilizing a pilot tone multiple for phase alignment of received signals |
| US5572558A (en) * | 1994-11-17 | 1996-11-05 | Cirrus Logic, Inc. | PID loop filter for timing recovery in a sampled amplitude read channel |
| EP0936744B1 (de) * | 1998-02-12 | 2004-09-22 | Micronas GmbH | Trägererzeugungseinrichtung für einen digitalen Demodulator von MPX-Signalen |
| US7787630B2 (en) * | 2005-08-29 | 2010-08-31 | Texas Instruments Incorporated | FM stereo decoder incorporating Costas loop pilot to stereo component phase correction |
| US7893775B2 (en) * | 2008-03-28 | 2011-02-22 | Agilent Technologies, Inc. | Frequency diverse discrete-time phase-lock device and apparatus |
| US8248168B2 (en) * | 2011-01-11 | 2012-08-21 | Nxp B.V. | PID control for transmitter-receiver synchronization |
| US9020089B2 (en) * | 2013-07-12 | 2015-04-28 | Infineon Technologies Ag | Phase-locked loop (PLL)-based frequency synthesizer |
-
2016
- 2016-07-01 TW TW105120907A patent/TWI617141B/zh not_active IP Right Cessation
-
2017
- 2017-01-04 US US15/397,861 patent/US9967086B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100459415C (zh) * | 2002-10-30 | 2009-02-04 | Dsp集团瑞士股份公司 | 具有增益控制的锁相环解调器 |
| CN101776861B (zh) * | 2009-01-08 | 2012-02-08 | 财团法人工业技术研究院 | 运动控制伺服回路装置 |
| US20110298507A1 (en) * | 2010-05-13 | 2011-12-08 | Anders Jakobsson | System and method for calibrating output frequency in phase locked loop |
| CN101986569B (zh) * | 2010-10-25 | 2013-04-03 | 北京科技大学 | 数字costas环 |
| CN103427866A (zh) * | 2012-05-18 | 2013-12-04 | 晨星软件研发(深圳)有限公司 | 振荡信号提供器、同相与正交振荡信号提供器以及信号处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9967086B2 (en) | 2018-05-08 |
| US20180006800A1 (en) | 2018-01-04 |
| TW201803285A (zh) | 2018-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI617141B (zh) | 調頻接收器以及調頻接收方法 | |
| US8040158B2 (en) | Frequency difference detection apparatus and method, frequency discrimination apparatus and method, and frequency synthesis apparatus and method | |
| JPS5564477A (en) | Television receiver | |
| JPH0628338B2 (ja) | フエーズロツクドループ及びそれを用いる直接混合同期ａｍ受信機 | |
| US4933767A (en) | Video intermediate frequency signal processing circuit | |
| JPH02157667A (ja) | 位相検出装置及びそれを含む周波数復調器 | |
| JPS61273005A (ja) | 振幅変調方式受信機 | |
| US4362906A (en) | FM Receiver | |
| US5648823A (en) | Circuit configuration for intermediate frequency demodulation and device for video signal processing including the circuit | |
| US20050058296A1 (en) | Radio receiver | |
| GB2197554A (en) | FM multiplex broadcast receiver | |
| JPH0846433A (ja) | ビデオ信号復調回路 | |
| JPH01170148A (ja) | 干渉波抽出回路 | |
| JPS6351406B2 (zh) | ||
| JPS6139645A (ja) | Ｆｍ復調装置 | |
| KR0141122B1 (ko) | 영상과 음성신호의 분리복조용 장치 | |
| JPH11274858A (ja) | Ｆｍ復調回路 | |
| JP3032268B2 (ja) | 復調回路 | |
| JPS5924208Y2 (ja) | Ｆｍステレオ受信機における妨害信号検出回路 | |
| JPS5816652B2 (ja) | ジユシンキ | |
| JP2767887B2 (ja) | Ｒｄｓ信号抽出回路 | |
| Schlereth | Digital algorithms for suppression of adjacent channel interference in FM receivers | |
| JPS6236409B2 (zh) | ||
| JPS5945303B2 (ja) | Ｆｍ受信機の雑音除去装置 | |
| JPS628977B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |