DE102005030623A1

DE102005030623A1 - Datenkommunikationssystem

Info

Publication number: DE102005030623A1
Application number: DE200510030623
Authority: DE
Inventors: Yo Susono Yanagida; Naoyuki Susono Shiraishi; Atsushi Susono Kawamura; Terumitsu Susono Sugimoto
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2005-06-30
Filing date: 2005-06-30
Publication date: 2007-01-04

Abstract

Es wird ein Datenkommunikationssystem angegeben, das einen ersten Sendeempfänger und einen zweiten Sendeempfänger umfasst. Der erste Sendeempfänger umfasst einen ersten Haupttakterzeuger, der einen ersten Haupttakt erzeugt, einen ersten Empfänger, der ein von dem zweiten Sendeempfänger gesendetes Signal empfängt, einen Regelsignalerzeuger, der ein Regelsignal auf der Basis des empfangenen Signals erzeugt, und einen ersten Sender, der das Regelsignal zu dem zweiten Sendeempfänger sendet. Der zweite Sendeempfänger umfasst einen zweiten Haupttakterzeuger, der einen zweiten Haupttakt erzeugt, einen zweiten Sender, der das Signal zu dem ersten Sendeempfänger sendet, einen zweiten Empfänger, der das Regelsignal von dem ersten Sendeempfänger empfängt, und einen Regler, der die Haupttaktfrequenz des zweiten Haupttakterzeugers auf der Basis des Regelsignals derart regelt, dass diese mit der Haupttaktfrequenz des ersten Haupttakterzeugers übereinstimmt.

Description

Die vorliegende Erfindung betrifft ein Datenkommunikationssystem, das die Haupttaktfrequenz eines anderen Sendeempfängers auf der Basis eines in einem Sendeempfänger erzeugten Übertragungssignals korrigieren kann.

In einem Datenkommunikationssystem, in dem ein Master-Sendeempfänger und eine Vielzahl von Slave-Sendeempfängern eine bidirektionale Kommunikation durchführen, umfasst wie in 8 gezeigt jeder der Sendeempfänger 6-1 bis 6-4 einen Quarzoszillator oder einen Keramikoszillator 7, um das Oszillationssignal des entsprechenden Oszillators als Haupttakt für die Durchführung der Signalverarbeitung und der Datenkommunikation zu verwenden. Der Quarzoszillator und der Keramikoszillator weisen eine sehr genaue Oszillationsfrequenz und eine niedrige Temperaturabhängigkeit auf. Durch die Verwendung von einem der Oszillatoren als Haupttakt in jedem Sendeempfänger und die Montage von Oszillatoren mit einander entsprechenden Oszillationsfrequenzen in den Sendeempfängern 6-1 bis 6-8 kann eine Kommunikation mit hoher Übertragungsqualität vorgesehen werden, deren Codierfehlerrate auch dann klein ist, wenn die Softwareverarbeitung in dem Kommunikationsabschnitt in allen Sendeempfängern gleich einfach vorgesehen wird.

Allgemein umfasst in einem Halbduplex-Datenkommunikationssystem, das ein einzelnes Trägersignal verwendet, wie in 8 gezeigt jeder der Sendeempfänger 6-1 bis 6-4 einen Quarzoszillator oder einen Keramikoszillator 7, um das Oszillationssignal des entsprechenden Oszillators als Trägersignal für die Durchführung der Datenkommunikation zu verwenden. Der Quarzoszillator und der Keramikoszillator weisen eine sehr genaue Oszillationsfrequenz und eine niedrige Temperaturabhängigkeit auf. Durch die Verwendung von einem dieser Oszillatoren zum Erzeugen eines Trägersignals und durch das Montieren von Oszillatoren mit einander entsprechenden Oszillationsfrequenzen in den Sendeempfängern 6-1 bis 6-8 kann eine Kommunikation mit hoher Übertragungsqualität vorgesehen werden, deren Codierfehlerrate klein ist (siehe JP-A-10-276105 und JP-A-10-285027).

Der Quarzoszillator und der Keramikoszillator sind im Vergleich zu einer LC-Oszillatorschaltung und einer RC-Oszillatorschaltung sehr kostspielig. Das Problem besteht darin, dass die Gesamtkosten eines Datenkommunikationssystems höher werden, wenn eine derartig kostspielige Komponente in jedem Sendeempfänger montiert wird.

Die Erfindung nimmt auf die oben geschilderten Umstände Bezug, wobei es eine Aufgabe der Erfindung ist, ein Datenkommunikationssystem mit einer hohen Übertragungsqualität anzugeben, bei dem die erforderliche Anzahl der Quarzoszillatoren oder Keramikoszillatoren minimiert ist.

Um diese Aufgabe zu lösen, gibt die Erfindung ein Datenkommunikationssystem an, das umfasst:
einen ersten Sendeempfänger, und
einen zweiten Sendeempfänger, der mit dem ersten Sendeempfänger kommuniziert,
wobei der erste Sendeempfänger umfasst:
einen ersten Haupttakterzeuger, der einen ersten Haupttakt erzeugt,
einen ersten Empfänger, der ein von dem zweiten Sendempfänger gesendetes Signal empfängt,
einen Regelsignalerzeuger, der ein Regelsignal auf der Basis des empfangenen Signals erzeugt, um eine Haupttaktfrequenz des zweiten Haupttakterzeugers des zweiten Sendeempfängers zu regeln, und
einen ersten Sender, der das Regelsignal zu dem zweiten Sendeempfänger sendet, und
wobei der zweite Sendeempfänger umfasst:
einen zweiten Haupttakterzeuger, der einen zweiten Haupttakt erzeugt,
einen zweiten Sender, der das Signal zu dem ersten Sendeempfänger sendet, wobei das Signal Informationen zu dem zweiten Haupttakt enthält,
einen zweiten Empfänger, der das Regelsignal von dem ersten Sendeempfänger empfängt, und
einen Regler, der die Haupttaktfrequenz des zweiten Haupttakterzeugers auf der Basis des empfangenen Regelsignals regelt, damit diese mit der Haupttaktfrequenz des ersten Haupttakterzeugers übereinstimmt.

Vorzugsweise weist der erste Haupttakt eine höhere Frequenzgenauigkeit und Frequenzstabilität auf als der zweite Haupttakt auf.

Vorzugsweise ist der erste Sendeempfänger eine Master-Einrichtung und ist der zweite Sendeempfänger eine Slave-Einrichtung.

Vorzugsweise verwendet die Kommunikation zwischen dem ersten Sendeempfänger und dem zweiten Sendeempfänger ein einzelnes Trägersignal als Signal für die Durchführung der Modulation/Demodulation.

Vorzugsweise verwendet die Kommunikation zwischen dem ersten Sendeempfänger und dem zweiten Sendeempfänger ein einzelnes Trägersignal als Signal zum Durchführen einer Halbduplex-Interkommunikation.

Vorzugsweise ist der erste Haupttakterzeuger ein Quarzoszillator oder ein Keramikoszillator.

Vorzugsweise sendet der zweite Sendeempfänger ein Trägersignal als Signal, das auf der Basis des zweiten Haupttakts erzeugt wird. Der erste Sendeempfänger umfasst einen Trägerfrequenz-Berechner, der eine Trägerfrequenz des Trägersignals auf der Basis des durch den ersten Empfänger empfangenen Trägersignals berechnet. Der Regelsignalerzeuger erzeugt das Regelsignal auf der Basis der berechneten Trägerfrequenz.

Vorzugsweise erzeugt der zweite Haupttakterzeuger den zweiten Haupttakt auf der Basis einer Eingangssignalspannung. Der Regler berechnet die Eingangssignalspannung auf der Basis des Regelsignals derart, dass die Haupttaktfrequenz des zweiten Haupttakterzeugers der Haupttaktfrequenz des ersten Haupttakterzeugers entspricht.

In dem derart aufgebauten Datenkommunikationssystem berechnet die Master-Einrichtung auf der Basis eines von einer Slave-Einrichtung empfangenen Empfangssignals die Frequenz des Trägersignals, das durch die das Empfangssignal sendende Slave-Einrichtung erzeugt wird. Die Master-Einrichtung erzeugt ein Regelsignal auf der Basis der Frequenz und sendet das Regelsignal zu der Slave-Einrichtung. Die Slave-Einrichtung regelt die Eingangssignalspannung des zweiten Haupttakterzeugers in der Einrichtung auf der Basis des von der Master-Einrichtung empfangenen Regelsignals, damit die Oszillationsfrequenz des Haupttakterzeugers der Slave-Einrichtung der Oszillationsfrequenz des Haupttakterzeugers der Master-Einrichtung entspricht.

Das Datenkommunikationssystem kann eine kostengünstige Oszillatorschaltung wie etwa eine RC-Oszillatorschaltung oder eine LC-Oszillatorschaltung für die Montage in jeder Slave-Einrichtung verwenden, wenn die Master-Einrichtung einen Quarzoszillator oder Keramikoszillator für die Erzeugung eines Bezugsträgersignals enthält. Dadurch wird die Anzahl der in dem System erforderlichen Quarzoszillatoren oder Keramikoszillatoren minimiert, sodass das System kostengünstig implementiert werden kann.

Die Erfindung wurde vorstehend zusammengefasst. Anhand von bevorzugten Ausführungsformen und mit Bezug auf die beigefügten Zeichnungen wird die Erfindung im Folgenden näher beschrieben.

Die oben genannten Aufgaben und Vorteile der vorliegenden Erfindung werden durch die folgende Beschreibung von beispielhaften Ausführungsformen mit Bezug auf die beigefügten Zeichnungen verdeutlicht.

1 ist ein schematisches Diagramm, das eine beispielhafte Konfiguration eines Datenkommunikationssystems gemäß der Erfindung zeigt.

2 zeigt eine Rahmenstruktur in einer Kommunikation unter Verwendung des LIN-Protokolls.

3 ist ein Blockdiagramm, das eine beispielhafte Konfiguration einer Master-Einrichtung und einer Slave-Einrichtung in einem Datenkommunikationssystem gemäß der Erfindung zeigt.

4 ist ein Blockdiagramm, das eine weitere beispielhafte Konfiguration einer Master-Einrichtung und einer Slave-Einrichtung in einem Datenkommunikationssystem gemäß der Erfindung zeigt.

5 ist ein Blockdiagramm, das eine weitere beispielhafte Konfiguration einer Master-Einrichtung und einer Slave-Einrichtung in einem Datenkommunikationssystem gemäß der Erfindung zeigt.

6 zeigt eine Modulationsverarbeitung in einer Master-Einrichtung.

7 zeigt eine Demodulationsverarbeitung in einer Slave-Einrichtung.

8 ist eine schematische Darstellung eines Datenkommunikationssystems aus dem Stand der Technik.

Im Folgenden werden bevorzugte Ausführungsformen der Erfindung mit Bezug auf die Zeichnungen erläutert.

1 ist ein schematisches Diagramm, das eine beispielhafte Konfiguration eines Datenkommunikationssystems gemäß der Erfindung zeigt. In diesem Beispiel funktioniert ein Sendeempfänger 1-1 aus einer Vielzahl (vier in diesem Beispiel) von kommunikativ miteinander verbundenen Sendeempfänger 1-1, 1-2, 1-3 und 1-4 als Master-Einrichtung 100, während die anderen Einrichtungen als Slave-Einrichtungen 200 funktionieren. Das Datenkommunikationssystem ist Teil eines Fahrzeug-Kommunikationssystems, das eine Kommunikation über eine Stromversorgungsleitung (PLC: Power Line Communication) nutzt und das LIN (Local Interconnect Network)-Protokoll verwendet. Das System verwendet eine Stromversorgungsleitung 2 zu einer Fahrzeugeinrichtung als Signalübertragungspfad, um eine Datenkommunikation für die Steuerung der Fahrzeugeinrichtungen durchzuführen. In der auf dem LIN-Protokoll beruhenden Kommunikation werden Synch-Field und Synch-Break vor einem Rahmen-Header (ID-Field) übertragen (siehe 2).
3 ist ein Blockdiagramm, das eine beispielhafte Konfiguration einer Master-Einrichtung und einer Slave- Einrichtung in dem oben genannten Datenkommunikationssystem zeigt.
Eine Master-Einrichtung 100 umfasst einen Haupttakterzeuger 102 einschließlich eines Quarzoszillators 101. Der Haupttakterzeuger 102 gibt das Oszillationssignal des Quarzoszillators 101 als Haupttaktsignal CLK_M (Frequenz: fm) aus. Das Haupttaktsignal CLK_M wird in einen Datenraten-Setzabschnitt 104 eingegeben. Der Datenraten-Setzabschnitt 104 setzt die Übertragungsrate der übertragenen Daten, indem er das Haupttaktsignal CLK_M in Übereinstimmung mit einer Konstante C teilt. Der gesetzte Wert wird in einen Übertragungsdatenerzeuger 105 eingegeben.
Ein SMC-Frequenzinformationsdetektor 120 liest die in einem Empfangssignal enthaltenen Haupttakt-Frequenzinformationen der Slave-Einrichtung 100 und gibt die Informationen an einen SMC-Regelsignalerzeuger 121. „SMC" steht hier für einen in einer Slave-Einrichtung vorhandenen Takt.
Der SMC-Regelsignalerzeuger 121 erzeugt auf der Basis der Haupttakt-Frequenzinformationen aus dem SMC-Frequenzinformationsdetektor 120 ein Regelsignal zum Regeln der Haupttaktfrequenz fs einer entsprechenden Slave-Einrichtung 200, damit diese der Haupttaktfrequenz der Maser-Einrichtung 100 entspricht, und gibt das erzeugte Signal zu einem Übertragungsdatenerzeuger 105.
Der Übertragungsdatenerzeuger 105 erzeugt Übertragungsdaten TX_M auf der Basis des Setzwerts, der durch den Datenraten-Setzabschnitt 104 spezifiziert wird, und auf der Basis des in dem SMC-Regelsignalerzeugers erzeugten Regelsignals. Die Übertragungsdaten TX_M werden zu der Stromversorgungsleitung 2 gesendet.
Das von der Slave-Einrichtung 200 über die Stromversorgungsleitung gesendete Signal wird in einen Signalprozessor 109 eingegeben und wird einer Signalverarbeitung unterzogen.
Die Slave-Einrichtung 200 umfasst als Haupttakterzeuger 209 einen spannungsgesteuerten Oszillator (VCO), der aus einer RC-Oszillatorschaltung oder einer LC-Oszillatorschaltung besteht, die eine Diode mit variabler Kapazität verwendet. In der Slave-Einrichtung 200 wird ein über die Stromversorgungsleitung 2 übertragenes Signal Rx_S in einen Signalprozessor 203 und einen SMC-Regelsignaldetektor 250 eingegeben. Der Signalprozessor 203 verarbeitet das Empfangssignal Rx_S.
Der SMC-Regelsignaldetektor 250 erfasst das SMC-Regelsignal in einem von der Master-Einrichtung 100 empfangenen Empfangssignal und gibt das Signal zu dem Haupttaktregler 205.
Der Haupttaktregler 205 erzeugt ein Regelsignal zum Regeln der Haupttaktfrequenz fs der Slave-Einrichtung 200, damit diese der Haupttaktfrequenz fm der Master-Einrichtung 100 entspricht, und gibt das Regelsignal zu einem Haupttakterzeuger 209.
Der Haupttakterzeuger 209 überträgt das erzeugte Haupttaktsignal CLK_S zu einem Datenraten-Setzabschnitt 207 und regelt die Haupttaktfrequenz zu dem Regelsignal aus dem Haupttaktregler 205.
Der Datenraten-Setzabschnitt 207 setzt die Übertragungsrate der Übertragungsdaten, indem er das Haupttaktsignal CLK_S aus dem Haupttakterzeuger 209 in Übereinstimmung mit einer Konstante C teilt und den Setzwert zu einem Übertragungsdatenerzeuger 212 sendet.
Der Übertragungsdatenerzeuger 212 erzeugt Übertragungsdaten TX_S mit der durch den Datenraten-Setzabschnitt 207 gesetzten Übertragungsrate.
4 ist ein Blockdiagramm, das eine andere beispielhafte Konfiguration einer Master-Einrichtung und einer Slave-Einrichtung in dem erfinderischen Datenkommunikationssystem zeigt.
Eine Master-Einrichtung 100 umfasst einen Haupttakterzeuger 102 einschließlich eines Quarzoszillators 101. Der Haupttakterzeuger 102 gibt das Oszillationssignal des Quarzoszillators 101 als ein Haupttaktsignal CLK_M (Frequenz: fm) aus. Das Haupttaktsignal CLK_M wird in einen Datenraten-Setzabschnitt 104 und einen Trägersignalerzeuger 103 eingegeben. Der Datenraten-Setzabschnitt 104 setzt die Übertragungsrate der Übertragungsdaten, indem er das Haupttaktsignal CLK_M in Übereinstimmung mit einer Konstante C teilt. Der Setzwert wird in einen Übertragungsdatenerzeuger 105 eingegeben.
Der Trägersignalerzeuger 103 verarbeitet das Haupttaktsignal CLK_M aus dem Haupttakterzeuger 102, um ein Trägersignal C_M zu erzeugen.
Ein von der Slave-Einrichtung 200 über eine Stromversorgungsleitung 2 übertragenes Signal wird über ein Bandpassfilter 107 in einen Demodulator 108 eingegeben. Ein durch den Demodulator 108 demoduliertes Empfangssignal wird in einen Signalprozessor 109 und einen SMC-Frequenzinformationsdetektor 120 eingegeben. Der Signalprozessor 109 verarbeitet das Empfangssignal.
Der SMC-Frequenzinformationsdetektor 120 liest die in dem Empfangssignal enthaltene Haupttakt-Frequenzinformation der Slave-Einrichtung und gibt die Information an einen SMC-Regelsignalerzeuger 121 aus.
Der SMC-Regelsignalerzeuger 121 erzeugt ein Regelsignal zum Regeln der Haupttaktfrequenz fs einer entsprechenden Slave-Einrichtung 200 auf der Basis der Haupttakt-Frequenzinformation aus dem SMC-Frequenzinformationsdetektor 120, damit diese der Haupttaktfrequenz der Master-Einrichtung 100 entspricht, und gibt das resultierende Signal an einen Übertragungsdatenerzeuger 105 aus.
Der Übertragungsdatenerzeuger 105 erzeugt Übertragungsdaten TX_M auf der Basis des durch den Datenraten-Setzabschnitt 104 spezifizierten Setzwerts und auf der Basis des in dem SMC-Regelsignalerzeuger 121 erzeugten Regelsignals.
Die Übertragungsdaten TX_M werden zu einem Modulator 106 gesendet.
Der Modulator 106 moduliert das Trägersignal C_M in Übereinstimmung mit den Übertragungsdaten Tx_M. Das Eingangssignal des Modulators 106 wird über das Bandpassfilter 107 zu der Stromversorgungsleitung 2 gesendet.
Die Slave-Einrichtung 200 umfasst als Haupttakterzeuger 209 einen spannungsgesteuerten Oszillator (VCO), der aus einer RC-Oszillatorschaltung oder einer LC-Oszillatorschaltung besteht, die eine Diode mit variabler Kapazität verwendet. In der Slave-Einrichtung 200 wird ein über die Stromversorgungsleitung 2 übertragenes Signal in einen Demodulator 202 eingegeben. Der Demodulator 202 demoduliert ein Empfangssignal Rx (siehe 7). Das demodulierte Empfangssignal Rx_S wird in einen Signalprozessor 203 und einen SMC-Regelsignaldetektor 250 eingegeben. Der Signalprozessor 203 verarbeitet das Empfangssignal Rx_S.
Der SMC-Regelsignaldetektor 250 erfasst das SMC-Regelsignal in dem Empfangssignal Rx_S.
Ein Haupttaktregler 251 erzeugt ein Regelsignal zum Regeln der Haupttaktfrequenz fs der Slave-Einrichtung 200, damit diese der Haupttaktfrequenz fm der Master-Einrichtung 100 entspricht. Das erzeugte Regelsignal wird zu einem Haupttakterzeuger 209 gesendet.
Der Haupttakterzeuger 209 überträgt das erzeugte Haupttaktsignal CLK_S (fs) zu einem Datenraten-Setzabschnitt 210 und regelt die Haupttaktfrequenz der Slave-Einrichtung 200 zu dem Regelsignal aus dem Haupttaktregler 251.
Der Datenraten-Setzabschnitt 210 setzt die Übertragungsrate der Übertragungsdaten, indem er das Haupttaktsignal CLK_S (fs) aus dem Haupttakterzeuger 209 in Übereinstimmung mit einer Konstante C teilt. Der Setzwert wird zu einem Übertragungsdatenerzeuger 212 gesendet.
Der Übertragungsdatenerzeuger 212 erzeugt Übertragungsdaten TX_S mit der durch den Datenraten-Setzabschnitt 210 gesetzten Übertragungsrate. Der Trägersignalerzeuger 211 verarbeitet das Haupttaktsignal CLK_S, das durch den Haupttakterzeuger 209 erzeugt wird, um ein Trägersignal C_S zu erzeugen. Die Übertragungsdaten TX_S und das Trägersignal C S werden zu einem Modulator 213 gesendet.
Der Modulator 213 moduliert das Trägersignal C S in Übereinstimmung mit den Übertragungsdaten Tx_S. Das Eingangssignal des Modulators 213 wird über das Bandpassfilter 107 zu der Stromversorgungsleitung 2 gesendet.
5 ist ein Blockdiagramm, das eine andere beispielhafte Konfiguration einer Master-Einrichtung und einer Slave-Einrichtung in dem erfinderischen Datenkommunikationssystem zeigt.
Eine Master-Einrichtung 100 umfasst einen Haupttakterzeuger 102 einschließlich eines Quarzoszillators 101. Der Haupttakterzeuger 102 gibt das Oszillationssignal des Quarzoszillators 101 als Hauttaktsignal CLK_M (Frequenz: fm) aus. Das Haupttaktsignal CLK_M wird in einen Trägersignalerzeuger 102 und einen Datenraten-Setzabschnitt 104 eingegeben. Der Trägersignalerzeuger erzeugt ein Trägersignal C_M mit einer vorbestimmten Frequenz fcm, indem er das Haupttaktsignal CLK_M teilt.
Der Datenraten-Setzabschnitt 104 teilt das Haupttaktsignal CLK_M durch eine Konstante C. Der Setzwert wird in einen Übertragungsdatenerzeuger 105 eingegeben.
Der Modulator 106 moduliert das Trägersignal C_M in Übereinstimmung mit den Übertragungsdaten Tx_M. Das Eingangssignal des Modulators 106 wird über ein Bandpassfilter 107 zu einer Stromversorgungsleitung 2 gesendet.
Das von der Slave-Einrichtung 200 übertragene Signal Rx wird über das Bandpassfilter 107 in einen Demodulator 108 eingegeben. Der Demodulator 108 demoduliert das Empfangssignal Rx (siehe 7). Das durch den Demodulator 108 demodulierte Empfangssignal Rx_M wird in einen Signalprozessor 109 und einen Datenraten-Messabschnitt 110 eingegeben. Der Signalprozessor 109 führt eine Laststeuerverarbeitung in Übereinstimmung mit dem Empfangssignal durch.
Ein Trägerfrequenz-Berechner 111 berechnet die Frequenz fcs des Trägersignals C_S einer Quellen-Slave-Einrichtung 200 auf der Basis einer Datenrate ys, die durch den Datenraten-Messabschnitt 110 erhalten wird. Die Ausgabe aus dem Trägerfrequenz-Berechner 111 wird in einen Trägerregelsignalerzeuger 112 eingegeben.
Der Trägerregelsignalerzeuger 112 erzeugt ein Trägerregelsignal Creg auf der Basis eines berechneten Werts, der durch den Trägerfrequenz-Berechner 111 erhalten wird. Die Ausgabe aus dem Trägerregelsignalerzeuger 112 wird in den Übertragungsdatenerzeuger 105 eingegeben. Der Übertragungsdatenerzeuger 105 erzeugt Übertragungsdaten Tx_M einschließlich des Trägerregelsignals Creg für die Quellen-Slave-Einrichtung 200. Die Übertragungsdaten Tx_M einschließlich des Trägerregelsignals Creg werden über das Bandpassfilter 107 und die Stromversorgungsleitung 2 zu der Quellen-Slave-Einrichtung 200 gesendet.
Die Slave-Einrichtung 200 umfasst als Haupttakterzeuger 206 einen spannungsgesteuerten Oszillator (VCO), der aus einer RC-Oszillatorschaltung oder einer LC-Oszillatorschaltung besteht, die eine Diode mit variabler Kapazität verwendet. In der Slave-Einrichtung 200 wird ein über die Stromversorgungsleitung 2 übertragenes Signal Rx_S über das Bandpassfilter 201 in einen Demodulator 202 eingegeben. Der Demodulator 202 demoduliert das Empfangssignal Rx. Das demodulierte Empfangssignal Rx_S wird in einen Signalprozessor 203 und einen Haupttaktzustandsdetektor 204 eingegeben. Der Signalprozessor 203 führt eine Laststeuerverarbeitung in Übereinstimmung mit dem Empfangssignal Rx_S durch.
Der Haupttaktzustandsdetektor 204 analysiert das Trägerregelsignal Creg in dem Empfangssignal Rx_S und erzeugt und gibt dann ein Steuersignal in Entsprechung zu dem Analyseergebnis aus. Das Steuersignal wird auf der Basis des Trägerregelsignals Creg erzeugt, um die Oszillationsfrequenz fs des Haupttakterzeugers zu regeln, damit diese der Oszillationsfrequenz des Haupttakterzeugers 102 der Master-Einrichtung 100 entspricht. Die Ausgabe aus dem Haupttaktzustandsdetektor 204 wird in einen Haupttaktfrequenzregler 205 eingegeben.
Der Haupttaktfrequenzregler 205 gibt ein Signal mit einer Spannung in Entsprechung zu dem Steuersignal aus dem Haupttaktzustandsregler 204 aus. Die Ausgabe aus dem Haupttaktfrequenzregler 205 wird in den Haupttakterzeuger 209 eingegeben.
Der Haupttakterzeuger 209 gibt ein Taktsignal CLK_S mit einer Frequenz fs in Entsprechung zu der Eingangssignalspannung aus dem Haupttaktfrequenzregler 205 aus. Weil die Eingangssignalspannung des Haupttakterzeugers 209 in Übereinstimmung mit dem Trägerregelsignal Creg aus der Master-Einrichtung 100 geregelt wird, wird die Frequenz fs des Taktsignals CLK_S aus dem Takterzeuger 209 angepasst, sodass sie der Frequenz fm des Taktsignals CLK_M aus dem Haupttakterzeuger 102 der Master-Einrichtung 100 entspricht. Das Taktsignal CLK_S aus dem Haupttakterzeuger 209 wird in einen Datenraten-Setzabschnitt 207 und einen Trägersignalerzeuger 208 eingegeben.
Der Datenraten-Setzabschnitt 207 setzt eine Übertragungsdatenrate, indem er das Taktsignal CLK_S aus dem Haupttakterzeuger 209 in Übereinstimmung mit einer Konstante C teilt. Der Setzwert wird in den Übertragungsdatenerzeuger 212 eingegeben. Der Übertragungsdatenerzeuger 212 erzeugt Übertragungsdaten Tx_S. Der Trägersignalerzeuger 208 erzeugt ein Trägersignal C_S mit einer vorbestimmten Frequenz fcs (=fcm), indem er das Taktsignal CLK_S teilt. Das Trägersignal C S und die Übertragungsdaten Tx_S werden zu einem Modulator 213 gesendet. Der Modulator 213 moduliert das Trägersignal C S in Übereinstimmung mit den Übertragungsdaten Tx_S. Das Ausgabesignal aus dem Modulator 213 wird über das Bandpassfilter 201 zu der Stromversorgungsleitung gesendet.
Wie oben genannt, berechnet in einem Datenkommunikationssystem gemäß diesem Beispiel die Master-Einrichtung 100 eine durch die Quellen-Slave-Einrichtung 200, die das Empfangssignal Rx_M sendet, erzeugte Haupttaktfrequenz in Übereinstimung mit dem von der Slave-Einrichtung 200 empfangenen Signal RX_M und erzeugt das Trägerregelsignal Creg auf der Basis der Haupttaktfrequenz fcs. Jede Slave-Einrichtung 200 regelt die Eingangssignalspannung des Haupttakterzeugers in der Slave-Einrichtung auf der Basis des Trägerregelsignals Creg von der Maste-Einrichtung 100, damit die Oszillationsfrequenz fs des Haupttakterzeugers 206 der Slave-Einrichtung 200 mit der Oszillationsfrequenz fm des Haupttakterzeugers 102 der Master-Einrichtung 100 übereinstimmt.
Gemäß dem Datenkommunikationssystem kann also dafür gesorgt werden, dass das Taktsignal CLK_S jeder Slave-Einrichtung 200 dem Haupttaktsignal CLK_M der Master-Einrichtung 100 mit dem kostspieligen Quarzoszillator 101 entspricht, wobei eine kostengünstige Komponente wie etwa eine RC-Oszillatorschaltung oder eine LC-Oszillatorschaltung in dem Haupttakterzeuger 206 jeder Slave-Einrichtung 200 verwendet wird. Auf diese Weise wird ein kostengünstiges Datenkommunikationssystem mit einer hohen Übertragungsqualität vorgesehen, die der Übertragungsqualität eines Systems mit jeweils einem Quarzoszillator in jedem Sendeempfänger entspricht.
Die Haupttaktsignal-Regelverarbeitung in jeder Slave-Einrichtung 200 kann sequentiell während der Datenkommunikationen und der Lastkontrolle durchgeführt werden.
Die Erfindung ist nicht auf die zuvor genannten Ausführungsformen beschränkt, wobei verschiedene Änderungen oder Verbesserungen vorgenommen werden können. Die Form, die Größe und die Position der Komponenten in den vorstehenden Ausführungsformen können beliebig verändert werden, sofern der Zweck der Erfindung erreicht wird.
In den vorstehenden Ausführungsformen wurde ein Datenkommunikationssystem mit einer Kommunikation über eine Stromversorgungsleitung (PLC: Power Line Communication) beschrieben, wobei die Erfindung jedoch auch auf ein Datenkommunikationssystem angewendet werden kann, das eine eigene Übertragungsleitung verwendet. Das Kommunikationsprotokoll ist nicht auf LIN beschränkt.

Claims

Datenkommunikationssystem, das umfasst: einen ersten Sendeempfänger, und einen zweiten Sendeempfänger, der mit dem ersten Sendeempfänger kommuniziert, wobei der erste Sendeempfänger umfasst: einen ersten Haupttakterzeuger, der einen ersten Haupttakt erzeugt, einen ersten Empfänger, der ein von dem zweiten Sendempfänger gesendetes Signal empfängt, einen Regelsignalerzeuger, der ein Regelsignal auf der Basis des empfangenen Signals erzeugt, und einen ersten Sender, der das Regelsignal zu dem zweiten Sendeempfänger sendet, und wobei der zweite Sendeempfänger umfasst: einen zweiten Haupttakterzeuger, der einen zweiten Haupttakt erzeugt, einen zweiten Sender, der das Signal zu dem ersten Sendeempfänger sendet, wobei das Signal Informationen zu dem zweiten Haupttakt enthält, einen zweiten Empfänger, der das Regelsignal von dem ersten Sendeempfänger empfängt, und einen Regler, der die Haupttaktfrequenz des zweiten Haupttakterzeugers auf der Basis des empfangenen Regelsignals regelt, damit diese mit der Haupttaktfrequenz des ersten Haupttakterzeugers übereinstimmt.
Datenkommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, dass der erste Haupttakt eine höhere Frequenzgenauigkeit und Frequenzstabilität aufweist als der zweite Haupttakt.
Datenkommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, dass der erste Sendeempfänger eine Master-Einrichtung ist und der zweite Sendeempfänger eine Slave-Einrichtung ist.
Datenkommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, dass die Kommunikation zwischen dem ersten Sendeempfänger und dem zweiten Sendeempfänger ein einzelnes Trägersignal als Signal zum Durchführen einer Modulation/Demodulation verwendet.
Datenkommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, dass die Kommunikation zwischen dem ersten Sendeempfänger und dem zweiten Sendeempfänger ein einzelnes Trägersignal als Signal zum Durchführen einer Halbduplex-Interkommunikation verwendet.
Datenkommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, dass der erste Haupttakterzeuger entweder ein Quarzoszillator oder ein Keramikoszillator ist.
Datenkommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, dass der zweite Sender ein Trägersignal als das Signal sendet, das auf der Basis des zweiten Haupttakts erzeugt wird, wobei der erste Sendeempfänger einen Trägerfrequenz-Berechner umfasst, der eine Trägerfrequenz des Trägersignals auf der Basis des durch den ersten Empfänger empfangenen Trägersignals berechnet, und wobei der Regelsignalerzeuger das Regelsignal auf der Basis der berechneten Trägerfrequenz erzeugt.
Datenkommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, dass der zweite Haupttakterzeuger den zweiten Haupttakt auf der Basis einer Eingangssignalspannung erzeugt, und der Regler die Eingangssignalspannung auf der Basis des empfangenen Regelsignals derart regelt, dass die Haupttaktfrequenz des zweiten Haupttakterzeugers mit der Haupttaktfrequenz des ersten Haupttakterzeugers übereinstimmt.