JPH10209988A - Rds復調回路 - Google Patents

Rds復調回路

Info

Publication number
JPH10209988A
JPH10209988A JP710097A JP710097A JPH10209988A JP H10209988 A JPH10209988 A JP H10209988A JP 710097 A JP710097 A JP 710097A JP 710097 A JP710097 A JP 710097A JP H10209988 A JPH10209988 A JP H10209988A
Authority
JP
Japan
Prior art keywords
rds
circuit
frequency
signal
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP710097A
Other languages
English (en)
Inventor
Tamotsu Suzuki
保 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP710097A priority Critical patent/JPH10209988A/ja
Publication of JPH10209988A publication Critical patent/JPH10209988A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

(57)【要約】 【課題】 RDS放送受信機の発振器の数を最小限とし
得るRDS復調回路を提供する。 【解決手段】 RDS復調回路に、電圧制御発振回路、
第1の分周回路、第2の分周回路、位相検波器およびチ
ャージポンプから成る固定PLL回路を備えて、1チッ
プの集積回路とする。電圧制御発振回路の発振周波を第
1の分周回路に与え、選局用発振周波を制御するPLL
周波数シンセサイザに基準周波を供給する発振器の発振
周波を第2の分周回路に与えて、これらの分周出力を位
相検波器によって比較する。位相検波器の出力によって
チャージポンプの出力電圧を調節し、この電圧によって
電圧制御発振回路の発振周波を制御してロックし、この
発振周波をRDS復調用のクロックとして用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はRDS放送を受信す
るラジオに用いられるRDS復調回路に関するものであ
る。
【0002】
【従来の技術】FM音声信号に音声以外の信号を多重さ
せて放送し、番組に関する情報等を提供するラジオデー
タシステム(RDS:Radio Data System)が、欧州や
米国で実用化されている。FM音声信号に多重されるR
DS信号については欧州放送連盟が規格をまとめてお
り、RDSデータには、例えば、国名コードや番組コー
ドから成るプログラム識別コード、放送局名、同一番組
を送信中の放送局の周波数リスト、音楽番組であるか会
話番組であるかの識別コード、交通情報が含まれる。
【0003】RDSデータは、文字として表示すること
もできるが、受信機の設定の制御に直接利用することも
可能である。例えば、受信中の周波数の受信強度が低下
したときに、上記周波数リストに記されている周波数の
電界強度を調べて、同一番組を放送している放送局の中
から最も電波の強い局を自動選局することができる。こ
の機能を、例えばカーラジオに備えると、長距離を移動
するときでも良好な受信状態を継続して維持することが
できる。
【0004】図3に、多重されたFM音声信号とRDS
信号のスペクトルを模式的に示す。音声信号には左音声
と右音声の和(L+R)信号、左音声と右音声の差(L
−R)信号、および差信号の搬送波周波数(38kH
z)の1/2の周波数(19kHz)であるパイロット
信号が含まれている。RDS信号用の副搬送波はこのパ
イロット信号の第3高調波に対して、等しい周波数(5
7kHz)で同位相または直交位相に設定される。RD
S信号による音声信号用主搬送波の変調度は標準で約
2.7%(±2kHz)であり、音声信号はRDS信号
による影響を受けない。
【0005】放送局におけるRDS信号の送信手順を図
4に示す。RDSデータの伝送速度は1.1875kビ
ット/秒に定められており、まず、1.1875kHz
の基本クロック(A)を、デジタル信号であるRDSデ
ータ(B)によって差動エンコードする。次いで、エン
コード後のデータ(C)を基本クロック(A)を用いて
2相PSK(Phase Shift Keying)変調し、変調後の信
号(D)をハイパスフィルタに通す。さらに、フィルタ
通過後の変調信号(E)によって副搬送波を搬送波抑圧
型振幅変調して両側波帯(DSB)変調信号(F)とす
る。このDSB変調信号の両側波帯をFM音声信号に多
重して送信する。
【0006】RDS放送を受信する従来の受信機の概略
構成を図5に示す。受信機は、選局用の周波を発振する
局部発振回路54、外付けされた発振器60の基準周波
を用いて局部発振回路54の発振周波数を制御するPL
L周波数シンセサイザ55、受信した高周波を増幅し、
これと局部発振回路54の発振周波とを混合して所望の
周波数帯域を選び中間周波として出力する高周波増幅回
路51、中間周波を増幅し検波する中間周波増幅検波回
路52、検波された信号から音声信号を抽出してFM復
調し左右の音声信号を生成するステレオ復調回路53を
備えている。このFM受信用の一般的な構成に加えて、
RDS復調回路56およびマイクロコンピュータ(MP
U)57を設けることによりRDSデータを得ることを
可能にしている。
【0007】RDS復調回路56は、バンドパスフィル
タにより中間周波増幅検波回路52の出力からRDS信
号を抽出し、このRDS信号に対して上述の送信時の手
順と逆の手順の処理を施す。RDS復調回路56は、P
LL回路より成るデコーダを有しており、これによって
RDS信号を復調しデコードして、得られたRDSデー
タと同期クロックとをMPU57に出力する。デコーダ
には、RDS復調回路56に対して外付けされた発振器
61から基準周波が与えられる。
【0008】MPU57は、同期クロックによってRD
Sデータの値を判別して含まれている情報を取得し、こ
の情報を文字に変換して表示部58に表示する。MPU
57はまた、PLL周波数シンセサイザ55にクロック
や分周比等のデータを出力してその動作を制御し、これ
により局部発振回路54の発振周波数を変化させて選局
する周波数帯域を変化させる。通常の場合、MPU57
は操作部59から伝達される使用者の操作に応じて選局
のための制御を行うが、受信中の電界強度が所定レベル
よりも低下したときには、前述のように、RDSデータ
から取得した周波数リストのうち最も強度の強い周波数
を受信するようにPLL周波数シンセサイザ55を制御
する。
【0009】
【発明が解決しようとする課題】上記のように、従来の
RDS受信機では、PLL周波数シンセサイザ用の発振
器とRDS復調回路用の発振器を個別に備えて、基準周
波を供給するようにしている。ところが、基準周波は正
確であることが要求されるから、基準周波を発振するた
めの発振器としては、例えば水晶発振子のように、高精
度である反面高価なものが必要となる。上記構成では、
このような発振器を2つ必要としているため、必然的に
受信機のコストが上昇する。
【0010】また、部品点数が多い分、構成が複雑にな
って限られたスペース内に部品を配置することが困難に
なる。しかも、PLL周波数シンセサイザの基準周波と
RDS復調回路の基準周波は異なる周波数に設定されて
おり、このため2種類の発振器を用意する必要が生じ
て、部品点数のみならず部品の種類も多くなっている。
【0011】本発明は、RDS放送受信機の発振器の数
を最小限とし得るRDS復調回路を提供することを目的
とする。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、FM放送波に多重されたRDS信号を
復調するRDS復調回路において、選局されたFM放送
波を与えられ、このFM放送波に多重されているRDS
信号を抽出して所定のクロック周波を用いてデジタル信
号に復調するRDS復調部と、RDS復調部に与えるク
ロック周波を発振する電圧制御発振回路と、電圧制御発
振回路のクロック周波を分周する第1の分周回路と、F
M放送波選局用の基準周波を与えられてこの基準周波を
分周する第2の分周回路と、第1の分周回路の出力と第
2の分周回路の出力とを比較する位相比較器と、位相比
較器の出力に基づいて発振周波制御のための電圧を電圧
制御発振回路に与えるチャージポンプ回路から成るPL
L回路とを備える。
【0013】RDS復調部は抽出したRDS信号をPL
L回路の電圧制御発振回路が発振するクロック周波を用
いてデジタル信号に復調する。電圧制御発振回路の発振
周波は、第1の分周回路によって分周された後、第2の
分周回路により基準周波を分周して得た一定周波と位相
比較器によって比較され、その比較結果に基づく制御電
圧によって制御されて、RDS信号復調に適するクロッ
ク周波に保たれる。比較のための基準周波としては、F
M放送波選局のためのものを兼用する。したがって、こ
のRDS復調回路には、専用の基準周波発振器を備える
必要がない。
【0014】上記RDS復調回路は、RDS復調部とP
LL回路を含む1チップの集積回路として形成する。
【0015】
【発明の実施の形態】以下、本発明の一実施形態のRD
S受信機について図面を参照して説明する。図1にRD
S受信機の概略構成を示す。RDS受信機1は、高周波
増幅回路11、中間周波増幅検波回路12、ステレオ復
調回路13、局部発振回路14、PLL周波数シンセサ
イザ15、MPU17、表示部18および操作部19を
備えている。これらは、図5に示した従来のRDS受信
機の対応する構成要素と同様の機能を有するものであ
る。ただし、受信機1はAM放送も受信し得るように構
成されており、ステレオ復調回路13はAM復調も行
う。
【0016】本実施形態のRDS受信機1は、水晶発振
子から成りPLL周波数シンセサイザ15に基準周波を
供給する発振器20の発振周波を与えられ、この基準周
波を用いてRDS信号を復調するRDS復調回路16を
備えている。RDS復調回路16は、発振機20から与
えられる基準周波を利用する固定PLL回路33を内蔵
している。発振器20の発振周波数は7.2MHzまた
は4.5MHzに設定されている。
【0017】PLL周波数シンセサイザ15は、局部発
振回路14の発振出力を入力され、これに基づいて制御
信号を局部発振器14に出力してその発振周波数を所定
値にロックする。RDS復調回路16は、中間周波増幅
検波回路12の出力信号からRDS信号を抽出して復調
し、得られたRDSデータと同期クロックとをMPU1
7に出力する。
【0018】MPU17は、同期クロックによってRD
Sデータの値を判別して含まれている情報を取得し、こ
の情報を文字に変換して表示部18に表示する。MPU
17はまた、PLL周波数シンセサイザ15にクロック
や分周比等の制御データを出力してその動作を制御し、
これにより局部発振回路14の発振周波数を変化させて
選局する周波数帯域を変化させる。通常の場合、MPU
17は操作部19から伝達される使用者の操作に応じ
て、FMとAMのバンド切り換えを含めた選局の制御を
行う。
【0019】受信中のFM信号の電界強度が所定レベル
よりも低下したときには、MPU17はRDSデータか
ら取得した周波数リストに含まれる各周波数に対応する
制御データを順次PLL周波数シンセサイザ15に出力
して、同一番組を放送している周波数を順次選局させ、
電界強度の最も高い周波数を見い出してその周波数を選
局させる。この選局制御は1秒以下の短時間に行われ
る。したがって、使用者に受信周波数帯域が変化したこ
とを意識させることなく、同一番組を良好なレベルで継
続して受信することができる。
【0020】PLL周波数シンセサイザ15およびRD
S復調回路16の構成を図2に示す。PLL周波数シン
セサイザ15は1チップ集積回路として形成されてお
り、発振器20が外付けされている。PLL周波数シン
セサイザ15は、発振器20から与えられる基準周波を
分周する基準周波分周回路21、局部発振回路14が発
振するFM受信用発振出力(FMIN)またはAM受信用
発振出力(AMIN)を所定の率で分周する分周器22、
分周器22の出力を可変分周する16ビットのプログラ
マブルカウンタ23、基準周波分周回路21の出力とプ
ログラマブルカウンタ23の出力を比較する位相検波器
24を備えている。
【0021】位相検波器24の出力によってチャージポ
ンプ25の出力電圧を制御し、その出力電圧をローパス
フィルタ26を介して局部発振回路14に与えて所望の
発振周波数にロックする。これにより高周波増幅回路1
1において受信波と混合される周波が定まって、周波数
帯域の選択すなわち選局がなされる。
【0022】RDS復調回路16は1チップの集積回路
として形成されており、バンドパスフィルタとコンパレ
ータから成る回路31、PLL回路から成るRDSデコ
ーダ32、および固定PLL回路33を備えている。バ
ンドパスフィルタ/コンパレータ回路31は、中間周波
増幅検波回路12の出力(MUX)を与えられて、バン
ドパスフィルタによってFM副搬送波の57kHzを中
心とするRDS信号のみを通過させ、フィルタ通過後の
RDS信号をコンパレータにより所定値と比較してデジ
タル化する。このバンドパスフィルタ/コンパレータ回
路31により、図4の2相PSK変調信号(D)が再生
される。
【0023】RDSデコーダ32は、バンドパスフィル
タ/コンパレータ回路31から出力される2相PSK変
調信号を固定PPL回路33から与えられるクロックを
用いて図4の差動エンコードデータ(C)とし、これを
デコードしてRDSデータ(B)と同期クロック(A)
を再生する。得られたRDSデータおよび同期クロック
は端子DAおよびCKからMPU17に出力される。
【0024】固定PLL回路33は、4.332MHz
を発振する電圧制御発振回路34、その発振周波を1/
361に分周して12kHzとする分周器35、フィル
ター回路を介して発振器20の基準周波(7.2MHz
または4.5MHz)を与えられ1/600または1/
375に分周して12kHzとする基準周波分周回路3
8、分周器35の出力と基準周波分周回路38の出力を
比較する位相検波器36、位相検波器36によって制御
されるチャージポンプ37から成る。チャージポンプ3
7の出力にフィルタ回路39を接続し、これによる電圧
変化で電圧制御発振回路34を制御する。
【0025】電圧制御発振回路34の発振周波は分周器
35によって分周され、基準周波分周回路38によって
発振器20の基準周波から生成された12kHzの周波
と比較される。電圧制御発振回路34の発振周波数が
4.332MHzよりも高いときすなわち分周器35の
出力周波が12kHzよりも高いときには、位相検波器
36はチャージポンプ37によりフィルタ回路39の出
力電圧を低下させる。逆に、分周器35の出力周波が1
2kHzよりも低いときには、位相検波器36はフィル
タ回路39の出力電圧を上昇させる。これにより、電圧
制御発振回路34の発振周波数がロックされる。
【0026】こうして正しく所定値にロックされ副搬送
波周波数の整数倍となった電圧制御発振回路34の発振
周波が、クロックとしてRDSデコーダ32に与えられ
ることになる。したがって、RDSデコーダ32はRD
S信号を正しく復調することができる。
【0027】前述のように、RDS復調回路16は1チ
ップとして形成されているため、このチップを基板に搭
載して他の回路と接続するか否かによって、受信機1は
RDS放送受信用ともなり単なるFM/AM受信用とも
なる。我国においては未だRDS放送は実施されていな
いため国内で使用するラジオにRDS復調回路を組み込
むことは無意味であるが、RDS放送が実施されている
欧州や米国向けに設計したRDS受信機1からRDS復
調回路16のチップを除くだけで、設計変更することな
く無駄のない国内向けラジオとすることが可能である。
【0028】
【発明の効果】請求項1のRDS復調回路によるとき
は、FM放送波の選局用の基準周波をRDS復調に必要
なクロックの固定に兼用するため、RDS復調専用に高
価な基準発振器を備える必要がなく、製造コストが抑え
られる。また、外付けする回路素子がなくなるため、基
板上の実装面積を低減することができる。
【0029】請求項2のようにRDS復調回路を1チッ
プの集積回路とすると、実装面積をさらに低減すること
が可能になる。また、この1つのチップを実装するか否
かのみによって、FM受信機をRDS受信用とRDS非
受信用とに分けることができる。すなわち、他の回路を
全く同一にして、RDS放送が行われている地域用のF
M受信機とRDS放送が行われていない地域用のFM受
信機とを製造することが可能になり、仕向地に応じて異
なる回路を用意する必要がなくなる。したがって、FM
受信機の製造効率が向上し、製造コストを大きく低減す
ることができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態のRDS受信機の概略構
成を示す図。
【図2】 PLL周波数シンセサイザとRDS復調回路
の構成を示す図。
【図3】 多重されたFM音声信号とRDS信号のスペ
クトルを模式的に示す図。
【図4】 RDS信号の送信手順を示す図。
【図5】 従来のRDS受信機の概略構成を示す図。
【符号の説明】
1 RDS受信機 11 高周波増幅回路 12 中間周波増幅検波回路 13 ステレオ復調回路 14 局部発振回路 15 PLL周波数シンセサイザ 16 RDS復調回路 17 マイクロコンピュータ 18 表示部 19 操作部 20 基準発振器 21 基準周波分周回路 23 プログラマブルカウンタ 24 位相検波器 31 バンドパスフィルタ/コンパレータ回路 32 RDSデコーダ 33 固定PLL回路 34 電圧制御発振回路 35 分周器 36 位相検波器 37 チャージポンプ 38 基準周波分周回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 FM放送波に多重されたRDS信号を復
    調するRDS復調回路において、 選局されたFM放送波を与えられ、該FM放送波に多重
    されているRDS信号を抽出して所定のクロック周波を
    用いてデジタル信号に復調するRDS復調部と、 前記RDS復調部に与えるクロック周波を発振する電圧
    制御発振回路と、該電圧制御発振回路のクロック周波を
    分周する第1の分周回路と、FM放送波選局用の基準周
    波を与えられて該基準周波を分周する第2の分周回路
    と、前記第1の分周回路の出力と前記第2の分周回路の
    出力とを比較する位相比較器と、該位相比較器の出力に
    基づいて発振周波制御のための電圧を前記電圧制御発振
    回路に与えるチャージポンプ回路から成るPLL回路と
    を備えることを特徴とするRDS復調回路。
  2. 【請求項2】 前記RDS復調部と前記PLL回路を1
    チップの集積回路に形成したことを特徴とする請求項1
    に記載のRDS復調回路。
JP710097A 1997-01-20 1997-01-20 Rds復調回路 Pending JPH10209988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP710097A JPH10209988A (ja) 1997-01-20 1997-01-20 Rds復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP710097A JPH10209988A (ja) 1997-01-20 1997-01-20 Rds復調回路

Publications (1)

Publication Number Publication Date
JPH10209988A true JPH10209988A (ja) 1998-08-07

Family

ID=11656672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP710097A Pending JPH10209988A (ja) 1997-01-20 1997-01-20 Rds復調回路

Country Status (1)

Country Link
JP (1) JPH10209988A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG98428A1 (en) * 1999-10-06 2003-09-19 Conseils Et Manufactures Vlg S Frequency modulation receiver in particular for an rds application
WO2010004676A1 (ja) * 2008-07-07 2010-01-14 三菱電機株式会社 受信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG98428A1 (en) * 1999-10-06 2003-09-19 Conseils Et Manufactures Vlg S Frequency modulation receiver in particular for an rds application
WO2010004676A1 (ja) * 2008-07-07 2010-01-14 三菱電機株式会社 受信装置
CN102047569A (zh) * 2008-07-07 2011-05-04 三菱电机株式会社 接收装置
US8107559B2 (en) 2008-07-07 2012-01-31 Mitsubishi Electric Corporation Receiving apparatus

Similar Documents

Publication Publication Date Title
US7881692B2 (en) Integrated low-IF terrestrial audio broadcast receiver and associated method
JP2546331B2 (ja) Fm・am受信機
KR940000703B1 (ko) 위성방송 수신기
US20060003722A1 (en) Dynamic selection of local oscillator signal injection for image rejection in integrated receivers
JPH10511834A (ja) 受信機回路
JPH09512408A (ja) 組み合わされたtv/fm受信機
US6052569A (en) Radio receiver having a first tuner circuit for receiving signals in a first and a second frequency range, and a second tuner circuit for receiving signals in the first and a third frequency range
JP2713001B2 (ja) Am・fm一体型ステレオ受信機
US6661292B2 (en) Apparatus and method for demodulating a radio data system (RDS) signal
JPH10209988A (ja) Rds復調回路
JPH06152250A (ja) Am・fm一体型ステレオ受信機
JPH0389720A (ja) ラジオ受信機
JP3827381B2 (ja) Pll周波数シンセサイザ
EP0868019B1 (en) FM multiplex broadcasting receiver
US6704554B1 (en) Frequency modulation receiver in particular for an RDS application
WO1999007091A1 (fr) Recepteur radio
JP4049444B2 (ja) 多重放送用受信装置
EP0141565A2 (en) Am stereo signal decoder
JPS6367031A (ja) 受信装置
JP2001320290A (ja) 放送方式判別装置及び放送方式判別方法
EP0420584B1 (en) PLL demodulating circuit in traffic information receiver
JP2002135668A (ja) ディジタル放送受信装置
JP2001024721A (ja) 共用化受信装置
JPH05206737A (ja) Am・fm一体型ステレオ受信機
JPS61156906A (ja) 受信装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212