KR100394807B1 - 비가역 회로 소자 및 그것을 이용한 통신 장치 - Google Patents
비가역 회로 소자 및 그것을 이용한 통신 장치 Download PDFInfo
- Publication number
- KR100394807B1 KR100394807B1 KR10-2001-0003143A KR20010003143A KR100394807B1 KR 100394807 B1 KR100394807 B1 KR 100394807B1 KR 20010003143 A KR20010003143 A KR 20010003143A KR 100394807 B1 KR100394807 B1 KR 100394807B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductors
- center
- yoke
- conductor
- port
- Prior art date
Links
- 238000004891 communication Methods 0.000 title claims description 12
- 239000004020 conductor Substances 0.000 claims abstract description 232
- 230000002427 irreversible effect Effects 0.000 claims abstract description 20
- 238000003780 insertion Methods 0.000 description 9
- 230000037431 insertion Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000696 magnetic material Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
요크의 측면 벽에 수직 방향으로 배치되는 중심 도체의 포트의 반사 특성이 향상된 비가역 회로 소자가 제공된다. 이러한 비가역 회로 소자에서, 요크의 측면 벽에 수직 방향으로 배치된 하나의 중심 도체의 도체 폭은 다른 두 개의 중심 도체의 각각의 도체 폭보다 넓게 만들어 진다.
Description
본 발명은 마이크로파 대역과 같은 고주파수 대역에 이용되는 아이솔레이터 또는 서큘레이터와 같은 비가역 회로 소자 및 그것을 이용한 통신 장치에 관한 발명이다.
일반적으로, 신호의 송신 방향에서 매우 낮은 감쇠를 보이는 반면, 그 반대 방향에서는 매우 높은 감쇠를 보이는 특성을 이용한 집중-상수형 아이솔레이터 또는 서큘레이터와 같은 비가역 회로 소자가 통신 장치 등으로 이용된다.
도 9는 종래 아이솔레이터를 도시하는 분해 사시도이고, 도 10은 그것의 내부 구조를 도시한다. 이러한 아이솔레이터에서, 수지로 만들어진 케이스(7)가 좌우측면 벽(8b) 및 바닥벽(8a)를 갖는 U-자 형상의 하부 요크(yoke)(8) 상에 배치되고, 중심 도체(51, 52 및 53)와 자성체(55)를 포함하는 자성 조립부(5), 정합용 커패시터(C1, C2 및 C3), 및 종단 저항(R)이 단자 케이스(7) 내부에 제공되고, 영구 자석(3)이 그 위에 배치되며, 상자 형상의 상부 요크(2)가 하부 케이스(8) 위에 실장되어, 전체적으로 하부 요크의 윗부분을 덮게 된다. 상부 요크(2) 및 하부요크(8)는 상부 요크(2)의 서로 대향하는 두 측면 벽과 하부 요크(8)의 두 측면 벽 (8b)에서 서로 접속되어서, 상부 벽, 바닥 벽 및 상부 벽 및 바닥 벽에서 이어진 두 개의 측면 벽을 갖는 거의 정방형인 관 형상의 요크를 형성한다. 이러한 상부 및 하부 요크(2 및 8), 및 영구 자석은 자성 폐회로를 구성한다.
모든 중심 도체(51 내지 53)은 그 공통 접지 부분이 자성체(55)의 바닥면에 접하고, 이 중심 도체들은 자성체(55)의 측면을 통과하여, 자성체(55)의 윗면 상에서 서로 거의 120°의 각도로 서로 교차하도록 배열된다. 각각의 중심 도체(51, 52)의 포트(P1 및 P2)는 단자 케이스(7) 내부에 각각 형성된 입/출력 단자(71 및 72) 및 커패시터(C1 및 C2)에 접속된다. 중심 도체(53)의 포트(P3)는 커패시터(C3)와 종단 저항(R)에 접속되고, 모든 커패시터(C1 내지 C3) 및 종단 저항(R)의 일 측단(side end)은 접지 단자(73)에 접속된다. 모든 중심 도체(51 내지 53)의 공통 접지부는 하부 요크(8)의 바닥 벽(8a)에 접속된다.
하나의 중심 도체(53)은 상부 및 하부 요크(2 및 8)의 대향하는 측면 벽(8b)에 수직 방향으로 배치되고, 다른 중심 도체(51 및 52)는 거의 120도의 각도로 중심 도체(53)와 교차하도록 배치된다.
이러한 비가역 회로 소자에서는, 도 11에서 보듯이, 각각의 중심 도체(도 11에서는 하나의 중심 도체(53) 만이 도시된다)를 통하여 흐르는 전류 i가 접지부에서 상부 요크 및 하부 요크로 분할된다. 이 때, 동일한 도체 폭 및 도체 사이의 간격을 갖는 중심 도체(51 내지 53)가 이용된다면, 하부 요크(8)의 측면 벽(8b)에 수직 방향으로 배치되는 중심 도체(53)로부터 하부 요크(2)로 흐르는 전류는 다른 중심 도체(51 및 52)에서 상부 요크(2)로 흐르는 전류보다 더 크게되는 반면, 중심 도체(53)에서 하부 요크(8)로 흐르는 전류는 다른 중심 도체(51 및 52)에서 하부 요크(8)로 흐르는 전류보다 작게 된다. 이것은 중심 도체(53)가 다른 두 개의 중심 도체(51 및 52)보다 하부 요크의 측면 벽(8b)에 더 가깝게 배치되어, 상부 요크(2) 상에서 그 전류 경로가 더 짧아지게 되기 때문이다. 그 결과, 요크(8)의 측면 벽 (8b)에 직교하는 중심 도체(53)의 전류(i3)로 인하여 자성체(55)를 통과하는 자속 (magnetic flux)은 각각의 다른 중심 도체(51 및 52)의 각각의 전류(i1 및 i2)로 인하여 자성체(55)를 통과하는 자속보다 더 작아지게 된다. 따라서, 요크의 측면 벽(8b)에 직교하는 중심 도체(53)의 결합은 다른 중심 도체(51 및 52)에 비하여 약해지게 되고, 따라서, 중심 도체(53)의 포트에서의 임피던스(impedence)(이하에서 "포트 임피던스"라 한다)는 다른 두개의 중심 도체(51 및 52)의 임피던스보다 크게 된다.
전형적으로, 이러한 비가역 회로 소자가 이용되는 회로에서 입/출력부의 임피던스는 소정의 값(일반적으로 50Ω)을 갖고, 또한 비가역 회로 소자에서 각각의 포트에서의 임피던스는 소정의 균일한 값으로 설정된다.
하지만, 종래의 중심 도체에서는, 위에서 설명하였듯이, 요크의 측면 벽에 수직 방향으로 배치된 중심 도체가 다른 두개의 중심 도체보다 높은 포트 임피던스를 갖기 때문데, 이 중심 도체의 포트의 반사 특성이 악화되는 문제점이 발생한다.
일본국 특허공개공보 평성7-307603호는 세개의 도체의 도체 폭과 도체 사이의 간격이 각각의 포트에 대하여 설정되는 비가역 회로 소자를 개시하고 있지만,이러한 중심 도체들과 요크의 측면 벽 사이의 배치 관계는 이러한 비가역 회로 소자에 대하여 다루어 지고 있지 않다. 본 발명은 상술한 문제점을 해결하기 위하여 중심 도체와 요크의 측면 벽 사이의 배치 관계를 연구하였다.
따라서, 본 발명의 목적은 요크의 측면 벽에 수직 방향으로 배치된 중심 도체의 포트의 반사 특성이 향상된 비가역 회로 소자 및 그것을 이용한 통신 장치를 제공하는 것이다.
도 1은 본 발명의 제 1 실시예에 따른 아이솔레이의 전체적인 구성을 도시하는 분해 사시도;
도 2는 제 1 실시예에 따른 아이솔레이터에서 영구 자석 및 상부 요크가 제거된 상태를 도시하는 평면도;
도 3은 제 1 실시예 및 종래 기술의 구조에서의 반사 손실을 도시하는 다이어그램;
도 4는 제 2 실시예에 따른 아이솔레이터에서 영구 자석 및 상부 요크가 제거된 상태를 도시하는 평면도;
도 5는 제 2 실시예 및 종래 기술의 구조에서의 반사 손실을 도시하는 다이어그램;
도 6은 제 3 실시예에 따른 아이솔레이터에서 영구 자석 및 상부 요크가 제거된 상태를 도시하는 평면도;
도 7는 제 3 실시예 및 종래 기술의 구조에서의 반사 손실을 도시하는 다이어그램;
도 8은 본 발명의 제 4 실시예에 따른 통신 장치를 도시하는 블럭 선도;
도 9는 종래의 아이솔레이터의 전체적인 구조를 도시하는 분해 사시도;
도 10은 종래의 아이솔레이터에서 영구 자석 및 상부 요크가 제거된 상태를 도시하는 평면도; 및
도 11은 도 10에 도시된 아이솔레이터의 개략적인 단면도이다.
상기 목적을 달성하기 위하여, 본 발명은 상부 벽, 바닥 벽 및 상기 상부 벽 및 상기 바닥 벽과 접속된 두 개의 대향하는 측면벽을 갖고, 영구 자석 및 자성체를 수용하는 요크를 포함하고, 상기 자성체는 소정의 각도로 서로 교차하도록 배열되고, 서로 전기적으로 절연된 상태에서 제공되며, 그 중 하나가 상기 요크의 측면 벽에 거의 수직 방향으로 배치된 세 개의 중심 도체를 포함하는 비가역 회로 소자를 제공한다.
이러한 비가역 회로 소자에서, 요크의 측면 벽에 거의 수직 방향으로 배치된 중심도체의 도체 폭은 다른 두 개의 중심 도체의 각각의 도체 폭보다 넓게 설정된다. 또한, 각각의 중심 도체가 복수의 도체로 구성되면, 요크의 측면 벽과 거의 수직 방향으로 배치된 중심 도체의 도체 사이의 간격은 다른 각각의 두 개의 중심 도체의 도체 사이의 간격보다 넓게 설정된다.
이 구조에 따르면, 요크의 측면 벽에 거의 수직 방향으로 배치된 중심 도체의 포트 임피던스는 감소하고, 따라서, 중심 도체의 반사 특성이 향상될 수 있다. 특히, 본 발명에 있어서, 요크의 측면 벽에 거의 수직 방향으로 배치된 중심 전극의 포트 임피던스를 다른 두 개의 중심 도체의 임피던스에 근접하게 하기 위하여, 요크의 측면 벽에 거의 수직 방향으로 배치된 중심 도체의 도체 폭 또는 도체 사이의 간격은 다른 두 개의 중심 도체의 각각의 도체 폭 또는 도체 사이의 간격 보다 넓게 설정된다. 이러한 구조에 의하여 각각의 포트가 적절한 임피던스 정합을 얻게 되고, 그 결과, 각각의 중심 도체의 포트에서 반사 특성이 향상된다.
각각의 중심 도체는 두 개의 도체로 구성되는 것이 바람직하다. 이 것은 삽입 손실이 간단한 구조에 의하여 줄어들 수 있게 한다.
또한, 종단 저항은 아이솔레이터를 형성하기 위한 중심 도체 중의 하나에 접속되는 것이 바람직하다. 이 경우, 요크의 측면 벽에 거의 수직 방향으로 배치된 중심 도체의 포트는 다른 중심 도체의 포트의 임피던스보다 벗어나는 경향이 많은 임피던스를 갖기 때문에, 중심 도체의 포트는 임의의 저항 값을 갖는 저항기에 의하여 종단될 수 있는 절연 포트에 적합하다. 따라서, 종단 포트를 이 포트에 접속하는 것이 바람직하다.
또한, 본 발명에 따른 통신 장치는 상술한 특징을 갖는 비가역 회로 소자를 포함하도록 제공된다. 그에 따라 우수한 특성을 갖는 통신 장치를 얻을 수 있다.
본 발명의 위에서 설명하였거나, 설명하지 않은 목적, 특징 및 잇점들이 첨부한 도면을 참고로 본 발명의 바람직한 실시예를 아래에서 상세하게 설명함으로써 명백해질 것이다.
실시예
본 발명의 제 1 실시예에 따른 비가역 회로 소자의 구조가 도 1 및 2를 참고로 설명된다. 도 1은 아이솔레이터의 전체적인 구조를 도시하는 분해 사시도이고, 도 2는 상기 아이솔레이터에서 상부 요크와 영구 자석이 제거된 상태를 도시하는 평면도이다.
이 실시예에 따른 아이솔레이터에서, 단자 케이스(7)는 거의 U자 형상의 하부 요크(8) 상에 배치된다. 자성 조립부(5)는 중심 도체(51, 52 및 53)와 자성체(55)를 포함한다. 자성 조립부(5), 정합용 커패시터(C1 내지 C3), 및 종단 저항(R)이 단자 케이스(7) 내부에 제공되고, 영구 자석(3)이 그 위에 배치되고, 상자 형상의 상부 요크(2)가 하부 요크(8)의 위에 실장되어, 하부요크의 윗부분을 전체적으로 덮는다. DC 자기장이 영구 자석(3)에 의하여 자성 조립부(5)에 인가된다.
상부 요크(2)와 하부 요크(8)는 연철(mild iron)과 같은 자성 금속 판을 납작하게 누르고, 눌러진 판을 구부림으로써 형성된다. 상부 요크(2)는 상부 벽 및 네개의 측면 벽을 갖고, 하부 요크(8)는 바닥벽(8a) 및 대향하는 좌우 측면 벽(8b)을 갖는다. 상부 요크(2) 및 하부 요크(8)는 상부 요크(2)의 두개의 대향하는 측면 벽과 하부 요크(8)의 두개의 측면벽(8b)에서 납땜, 전도성 접착제 등을 이용하여 서로 접속된다. 이렇게 구성된 상부 및 하부 요크(2 및 8)에서, 상부 및 하부 벽은 하부 요크의 측면 벽을 통하여 서로 이어지고, 상부 벽 및 하부 벽은 관상 구조로 구성되어, 측면 벽 측에 직교하는 측 상에서 서로 단절된다. 따라서, 요크는 자성 폐회로를 형성하고 모든 부품을 수납하기 위한 외부 케이스의 기능을 수행한다.
중심 도체(51, 52 및 53)는 구리와 같은 금속 도체 판을 납작하게 누름으로써 형성되고, 공통 접지단을 구성하는 접지부와 일체로 접속되고, 외부로 돌출된다. 자성 조립부(5)는 자성체(55)를 공통 접지부(54) 상에 위치시키고, 모든 중심 도체(51 내지 53)를 자성체(55)의 윗면에 배치키고, 중심 도체들의 사이에 절연 시트(도시되지 않음)를 부가하여, 서로 거의 120도의 각을 이루도록 중심 도체들을 접음으로써 자성체를 둘러싸게 하는 구성을 갖는다. 각각의 중심도체(51 내지 53)의 끝 부분을 구성하는 각각의 포트(P1 내지 P3)는 다른 부재와 접속되기에 적합한 형상을 갖고, 자성체(55)의 외표면에서 외부로 돌출되도록 형성된다. 각각의 중심 도체(51 내지 53)는 두 개의 도체로 구성되고, 중심 도체(53)는 하부 요크(8)의 대향하는 측면 벽(8b)에 수직 방향으로 배치되고, 다른 두 개의 중심 도체(51 및 52)는 중심 도체(53)와 거의 120도의 각도로 교차하도록 배치된다.
상기 실시예에서, 하부 요크의 측면 벽에 수직 방향으로 배치되는 중심 도체(53)의 각각의 도체의 폭(A3)은 다른 중심 도체(51 및 52)의 각각의 도체 폭(A1 및 A2)보다 넓게 만들어진다. 즉, 이 실시예에서, 요크의 측면 벽에 수직 방향으로 배치되는 중심 도체(53)를 구성하는 두 개의 중심 도체의 도체 폭(A3)은 각각 다른 두개의 중심 도체(51 및 52)의 도체 폭(A1 및 A2)보다 크게 설정된다. 여기서, 각각의 중심 도체(51 내지 53)의 도체 사이의 간격(B1, B2 및 B3)은 동일한 크기를 갖는다.
단자 케이스(7)은 전기 절연 재료로 만들어지고, 바닥 벽(7b)을 직사각 프레임 형상의 측면 벽(7a)과 일체로 형성함으로써 구성된다. 입/출력 단자(71 및 72),및 접지 단자(73)는 수자 내부에 부분적으로 심어지고, 삽입홀(7c)는 바닥 벽(7b)의 거의 중앙부에 형성되고, 복수의 오목부(recess)가 삽입홀(7c)의 주변 가장자리 상의 소정의 위치에 제공된다.
삽입홀(7c)의 주변 가장자리에 형성된 오목부에는 정합용 커패시터(C1 내지 C3)와 종단 저항(R)이 제공된다. 자성 조립부(5)는 삽입홀(7c) 안으로 삽입되고, 영구 자석이 자성 조립부(5) 상에 배치된다. 자성 조립부(5)의 바닥 벽(8a) 상의 공통 접지부(54)는 하부 요크(8)의 바닥 벽(8a)에 접속된다. 정합용 커패시터(C1 내지 C3)의 하부 표면 전극, 및 종단 저항(R)의 일 단측(end side)의 전극은 접지 단자(73)에 각각 접속된다. 중심 도체(51 내지 53)의 포트(P1 내지 P3)는 가각 정합용 커페시터(C1 내지 C3)의 상부 면 전극에 각각 접속되고, 종단 저항(R)의 다른 단측은 포트(P3)에 접속딘다.
다음으로, 제 1 실시예에의 구성의 효과가 도 3을 참조로 설명된다. 도 3은 요크의 측면 벽에 수직 방향으로 배치되는 중심 도체(53)의 포트에서, 제 1 실시예와 종래 실시예(모든 중심 도체가 동일한 도체 폭과 동일한 도체 사이의 간격을 갖도록 형성되 구성)의 구성의 반사 특징을 도시한다. 본 발명의 종래 비교예와 제 1 실시예의 각각의 자성체의 크기는 지름이 3.0mm, 두께가 0.5mm이다. 제 1 실시예에 이용된 중심 도체(53)는 도체폭이 0.3mm, 도체 사이의 간격이 0.2mm이고, 종래 실시예에 이용된 모든 중심 도체(51 내지 53), 및 제 1 실시예에서 이용된 중심 도체(51 및 52)는 도체폭이 0.15mm, 도체 사이의 간격이 0.2mm이다. 포화 자기장은 0.1T로 설정되고, 측정 장치의 임피던스는 50Ω으로 설정된다. 종래 실시예에서,포트(P3)에 따른 포트 임피던스는 중심 주파수에서 약 60Ω인 반면, 제 1 실시예의 포트(P3)의 포트 임피던스는 중심 주파수에서 약 50Ω이다. 다른 포트들의 임피던스는 중심 주파수에서 각각 대략 50Ω이다.
도 3에서 보듯이, 제 1 실시예에서 반사 특성은 요구되는 주파수 대역에서 종래의 실시예보다 탁월하게 우수하다. 예를 들면, 중심 주파수(900MHz)에서, 제 1 실시예의 반사 손실은 46.6dB임에 반하여, 종래의 실시예는 19.1dB이다. 즉, 제 1 실시예는 종래의 실시예에 비하여 반사 특성에 있어서 탁월하게 향상됨을 보여준다.
앞서 설명하였듯이, 제 1 실시예에서, 종래 실시예에서와 같이 모든 중심 도체가 동일한 도체 폭을 갖도록 형성되는 경우 가장 높은 포트 임피던스를 갖는 중심 도체, 즉, 중심 도체(53)가 요크의 측면 벽(8b)에 직교하도록 배치되는 중심 도체는 다른 각각의 중심도체(51 및 52)의 도체 폭(A1 및 A2)보다 더 넓은 도체 폭(A3)이 제공된다. 따라서, 중심 도체(53)의 포트 임피던스가 감소하고, 그에 따라, 중심 도체의 포트의 반사 특성이 향상된다. 더욱 중요하 것은, 중심 도체(53)의 포트 임피던스가 도체 폭(A3)를 넓게 설정함으로써 줄어들므로, 중심 도체(53)의 포트 임피던스는 회로 시스템의 임피던스에 가까워 지게 된다. 즉, 다른 중심 도체(51 및 52)의 임피던스 값과 거의 동일한 임피던스 값을 갖게 된다. 이는 모든 중심 도체의 포트 임피던스가 회로 시스템의 임피던스에 정합되도록 설정되는 것을 가능하게 한다. 따라서, 제 1 실시예의 구조가 이용되면, 요크의 측면 벽에 수직 방향으로 배치된 중심 도체의 포트를 입/출력 포트로 사용할 때, 삽입 손실이 줄어들 수 있고, 하부 요크의 측면 벽에 수직 방향으로 배치된 중심 도체의 포트가 절연 포트(isolation port)로 사용할 때, 절연 특성이 향상될 수 있다.
상술한 실시예에서, 아이솔레이터는 종단 저항(R)을 요크의 측면 벽에 수직 방향으로 배치된 중심 도체(53)에 접속시킴으로써 형성될 수 있으나, 아이솔레이터를 형성하는 방법은 이것으로 제한되는 것은 아니다. 종단 저항(R)을 다른 중심 도체(51 및 52)에 대신 접속함으로써도 아이솔레이터를 형성할 수 있다. 하지만, 위에서 설명하였듯이, 종단 저항(R)은, 중심 도체(53)의 포트 임피던스가 중심 도체(51 및 52)의 포트 임피던스보다 벗어나려는 경향이 더 많은, 중심 도체(53)에 접속되는 것이 바람직하다. 종단 저항(R)의 저항값을 중심 도체(53)의 포트 임피던스의 저항값에 정확하게 정합시킴으로써 아이솔레이션 특성을 더욱 향상시킬 수 있다.
다음으로, 제 2 실시예에 따른 아이솔레이터의 구조가 도 4를 참고로 설명된다. 도 4에 도시된 아이솔레이터에서, 각각의 중심 도체(51 내지 53)는 두 개의 도체들로 구성되고, 요크의 측면 벽(8b)에 수직 방향으로 배치되는 중심 도체(53)의 도체 사이의 간격(B3)은 각각의 다른 중심 도체(51 및 52)의 도체 사이의 간격(B1 및 B2)보다 넓게 만들어진다. 즉, 제 2 실시예에서, 요크의 측면 벽(8b)에 수직 방향으로 배치되는 중심 도체(53)를 구성하는 두개의 도체 사이의 도체 사이의 간격(B3)은 각각의 다른 중심 도체(51 및 52)의 도체 사이의 간격(B1 및 B2)보다 넓게 만들어진다. 여기서, 각각의 중심 도체(51, 52 및 53)의 도체 폭(A1, A2 및 A3)은 동일한 크기를 갖는다.
도 5는 요크의 측면 벽에 수직 방향으로 배치된 중심 도체(53)의 포트에서, 제 2 실시예와 종래의 실시예의 구조의 반사 특성을 도시하는 도면이다. 제 2 실시예에서 이용되는 중심 도체(53)는 도체 폭이 0.15mm이고, 도체 사이의 간격이 0.5mm이다. 다른 치수 및 측정 상태는 제 1 실시예의 것과 동일하다. 이 실시예에서, 포트(P3)의 포트 임피던스는 중심 주파수에서 약 55Ω이다. 다른 포트의 임피던스는 중심 주파수에서 각각 50Ω이다. 도 5에서 보듯이, 제 2 실시예의 포트(P3)에서의 반사 특성은 중심 주파수 대역에서 종래의 실시예보다 특월하게 우수하다. 예를 들면, 중심 주파수에서, 제 2 실시예의 반사 손실은 26.3dB인 반면, 종래 실시예는 19.1dB이다. 즉, 제 2 실시예는 종래 실시예에 비하여 반사 특성이 형상되었음을 보여준다.
위에서 설명하였듯이, 제 2 실시예에서, 종래 실시예의 경우와 같이 모든 중심 도체가 동일한 도체 사이의 간격을 갖도록 형성된 경우 가장 높은 포트 임피던스를 갖는 중심 도체는, 즉, 요크의 측면 벽에 수직 방향으로 배치된 중심 도체(53)는 각각의 다른 중심 도체(51 및 52)의 도체 사이의 간격(B1 및 B2)보다 더 넓은 도체 사이의 간격(B3)가 제공된다. 따라서, 중심 도체(53)의 포트 임피던스가 도체 사이의 간격(B3)을 더 넓게 설정함으로써 줄어들고, 그에 따라, 포트 임피던스는 회로 시스템의 임피던스에 근접하게 된다. 따라서, 제 2 실시예의 구조가 이용되면, 요크의 측면 벽에 수직 방향으로 배치되는 중심 도체의 포트가 입/출력 포트로 사용되는 경우, 삽입 손실이 줄어들 수 있고, 요크의 측면 벽에 수직 방향으로 배치되는 중심 도체의 포트가 아이솔레이터로 사용되는 경우, 절연 특성이 향상될 수 있다.
다음으로, 제 3 실시예에 따른 아이솔레이터의 구조가 도 6을 참고로 설명된다. 도 6에 도시된 아이솔레이터에서, 각각의 중심 도체(51 내지 53)은 두개의 도체로 구성되고, 요크의 측면 벽(8b)에 수직 방향으로 배치된 각각의 중심 도체(53)의 도체 폭(A3)은 각각의 다른 중심 도체(51 및 52)의 도체 폭(A1 및 A2)보다 크게 만들어지고, 요크의 측면 벽(8b)에 수직 방향으로 배치되는 중심 도체(53)의 도체 사이의 간격(B3)은 각각의 다른 중심 도체(51 및 52)의 도체 사이의 간격(B1 및 B2)보다 크게 만들어진다. 즉, 제 3 실시예에서, 요크의 측면 벽(8b)에 수직 방향으로 배치되는 중심 도체(53)를 구성하는 두 개의 도체의 도체 폭(A3) 및 도체 사이의 간격(B3) 모두가 각각의 다른 중심 도체(51 및 52)의 도체 폭(A1 및 A2) 및 도체 사이의 간격(B1 및 B2)보다 크게 설정된다.
도 7은 요크의 측면 벽(8b)에 수직 방향으로 배치되는 중심 도체(53)의 포트에서, 제 3 실시예와 종래 실시예의 구성에 따른 반사 특성을 도시하는 도면이다. 제 3 실시예에 이용되는 중심 도체(53)는 도체 폭이 0.25mm, 도체 사이의 간격이 0.3mm이다. 다른 치수 및 측정 조건은 상기 제 1 실시예의 것과 동일하다. 제 3 실시예에서, 포트(P3)의 포트 임피던스는 중심 주파수에서 약 50Ω이다. 다른 포트의 임피던스는 중심 주파수에서 각각 약 50Ω이다.
도 7에서 도시되듯이, 제 3 실시예의 포트(P3)의 반사 특성은 요구되는 주파수 대역에서 종래 실시예보다 탁월하게 우수하다. 예를 들면, 중심 주파수에서, 제 3 실시예의 반사 손실은 38.7dB인 반면, 종래 실시예는 19.1dB이다. 즉, 제 3 실시예는 종래 실시예에 비하여 반사 특성이 향상되었음을 보여준다.
위에서 설명하였듯이, 제 3 실시예에서, 종래 실시예의 경우와 같이 모든 중심 도체가 동일한 도체 폭과 동일한 도체 사이의 간격을 갖도록 형성된 경우 가장 높은 포트 임피던스를 갖는 중심 도체는, 즉, 요크의 측면 벽에 수직 방향으로 배치된 중심 도체(53)는 각각의 다른 중심 도체(51 및 52)의 도체 폭(A1 및 A2) 및 도체 사이의 간격(B1 및 B2)보다 더 큰 도체 폭(A3) 및 더 넓은 도체 사이의 간격(B3)가 제공된다. 따라서, 중심 도체(53)의 포트 임피던스가 줄어들고, 그에 따라, 중심 도체의 포트의 반사 특성이 향성된다. 더욱 중요한 것은, 중심 도체(53)의 포트 임피던스가 도체 폭(A3) 및 도체 사이의 간격(B3)을 넓게 설정함으로써 줄어들고, 그에 따라, 포트 임피던스는 회로 시스템의 임피던스에 근접하게 된다. 따라서, 제 3 실시예의 구조가 이용되면, 요크의 측면 벽에 수직 방향으로 배치된 중심 도체의 포트가 입/츨력 포트로 사용되는 경우, 삽입 손실이 줄어들 수 있고, 요크의 측면 벽에 수직 방향으로 배치된 중심 도체의 포트가 절연 포트로 사용되는 경우, 절연 특성이 향상될 수 있다.
상기 설명한 실시예 들에서, 각각의 중심 도체(51, 52 및 53)는 두 개의 도체로 형성된 중심도체인 것으로 설명되었으나, 중심 도체의 형성 방법은 이것으로 제한되지 않는다. 각각의 중심 도체(51, 52 및 53)은 하나의 도체로 대신 형성될 수 있고, 또는 세개 이상의 도체로도 형성될 수 있다.
또한, 상술한 실시예 들에서, 각각의 중심 도체는 금속판으로 형성된 각각의 중심 도체가 접혀서, 자성체 상에 배치되는 것으로 설명되었으나, 중심 도체의 구조는 이것으로 제한되지 않는다. 각각의 중심 도체의 구조는 중심 도체가 유전체 또는 자성체의 내부 또는 표면에 전극막을 형성하는 구조로 대체될 수 있다. 또한, 영구 자석(3)의 형상은 원형으로 제한되지 않고, 위에서 보았을 때, 사각형과 같은 다각형 형상이 이용될 수 있다.
또한, 상술한 실시예에서, 종단 저항이 하나의 단자(P3)에 접속되는 아이솔레이터가 실시예를 통하여 설명되었다. 하지만, 본발명은 종단 저항을 포트(P3)에 접속하지 않고, 포트(P3)를 제 3 입/출력 포트로 이용하는 서큘레이터로 이용될 수도 있다.
또한, 상술한 실시예에서, 요크는 상부 요크와 하부 요크를 접속함으로써 형성되지만, 요크를 형성하는 방법은 이것으로 제한되지 않는다. 하나의 재료를 이용하여 일체로 형성된 거의 사각 튜브 형상의 요크가 대신 이용될 수 있다.
다음으로, 제 4 실시에에 따른 통신 장치의 구성이 도 8에 도시된다. 이 통신 장치에서, 안테나(ANT)는 송신 필터(TX)와 수신 필터(RX)를 포함하는 듀플렉서(DPX)의 안테나 단에 접속되고, 아이솔레이터(ISO)는 송신 필터(TX)의 입력단과 송신 회로 사이에 접속되고, 수신 회로는 수신 필터(RX)의 출력단에 접속된다. 송신 회로에서 송신된 송신 신호는 안테나(ANT)로부터 아이솔레이터(ISO) 및 송신 필터(TX)를 통하여 방출된다. 안테나(ANT)에서 수신된 수신 신호는 수신 필터(RX)를 통하여 수신 회로로 입력된다.
여기서, 아이솔레이터(ISO)로써, 상기 설명한 각각의 실시예에 따른 아이솔레이터가 이용될 수 있다. 반사 특성이 향상된 본 발명에 따른 비가역 회로 소자를이용함으로써, 우수한 특성을 갖는 통신 장치를 얻을 수 있다.
상기 설명에서 명백하듯이, 본 발명의 비가역 회로 소자에 있어서, 요크의 측면 벽에 수직 방향으로 배치된 중심 도체의 도체폭 및/또는 도체 사이의 간격이 다른 중심 도체의 각각의 도체 폭 및/또는 도체 사이의 간격보다 넓게 설정되기 때문에, 요크의 측면 벽에 수직 방향으로 배치된 중심 도체의 포트 임피던스는 감소할 수 있고, 그에 따라, 이 중심 도체의 포트에서의 반사 특성도 향상된다. 따라서, 본 발명은 낮은 삽입 손실 및 우수한 절연 특성을 갖는 비가역 회로 소자를 얻을 수 있다.
또한, 본 발명에 따른 비가역 회로 소자를 실장함으로써, 우수한 특성을 갖는 통신 장치를 구현할 수 있다.
본 발명이 바람직한 실시예에서 고려된 것을 참고로 설명되었지만, 다양한 변형 및 수정이 본 발명의 다양한 양상을 벗어나지 않는 범위내에서 행하여 질 수 있고, 따라서, 첨부된 특허청구범위는 본 발명의 사상 및 범위 내에서 모든 변형과 수정을 포함하는 것으로 이해된다.
Claims (7)
- 상부 벽, 바닥 벽 및 상기 상부 벽과 상기 바닥 벽에 접속된 두개의 대향하는 측면 벽을 갖고, 영구 자석 및 자성체를 수용하는 요크(yoke);상기 자성체는 소정의 각도로 서로 교차하도록 배열되고, 서로 전기적으로 절연되도록 제공되며, 그 중 하나가 상기 요크의 상기 측면 벽에 실질적으로 수직 방향으로 배치되는 세 개의 중심 도체를 포함하고;상기 요크의 상기 측면 벽에 실질적으로 수직 방향으로 배치되는 상기 중심 도체의 도체 폭은 다른 각각의 두 개의 중심 도체의 폭보다 더 넓게 설정되는 것을 특징으로 하는 비가역 회로 소자.
- 상부 벽, 바닥 벽 및 상기 상부 벽과 상기 바닥 벽에 접속된 두개의 대향하는 측면 벽을 갖고, 영구 자석 및 자성체를 수용하는 요크;상기 자성체는 소정의 각도로 서로 교차하도록 배열되고, 서로 전기적으로 절연되도록 제공되며, 그 중 하나가 상기 요크의 상기 측면 벽에 실질적으로 수직 방향으로 배치되는 세 개의 중심 도체를 포함하고;상기 세 개의 중심 전극 각각은 복수의 도체들을 포함하고;상기 요크의 상기 측면 벽에 실질적으로 수직 방향으로 배치되는 상기 중심 도체의 도체 사이의 간격은 다른 각각의 두 개의 중심 도체의 도체 사이의 간격 보다 더 넓게 설정되는 것을 특징으로 하는 비가역 회로 소자.
- 상부 벽, 바닥 벽 및 상기 상부 벽과 상기 바닥 벽에 접속된 두개의 대향하는 측면 벽을 갖고, 영구 자석 및 자성체를 수용하는 요크(yoke);상기 자성체는 소정의 각도로 서로 교차하도록 배열되고, 서로 전기적으로 절연되도록 제공되며, 그 중 하나가 상기 요크의 상기 측면 벽에 실질적으로 수직 방향으로 배치되는 세 개의 중심 도체를 포함하고;상기 세 개의 중심 전극 각각은 복수의 도체들을 포함하고;상기 요크의 상기 측면 벽에 실질적으로 수직 방향으로 배치되는 상기 중심 도체의 도체 폭 및 도체 사이의 간격은 다른 각각의 두 개의 중심 도체의 도체 폭 및 도체 사이의 간격 보다 더 넓게 설정되는 것을 특징으로 하는 비가역 회로 소자.
- 제 1항 내지 3항 중의 어느 한 항에 있어서, 상기 세 개의 중심 도체 각각은 두개의 도체를 포함하는 것을 특징으로 하는 비가역 회로 소자.
- 제 1항 내지 3항 중의 어느 한 항에 있어서, 종단 저항이 상기 세 개의 중심 도체 중의 한 개의 포트에 접속되는 것을 특징으로 하는 비가역 회로 소자.
- 제 5항에 있어서, 상기 종단 저항은 상기 요크의 상기 축면 벽에 실질적으로 직교하도록 배치되는 상기 중심 전극의 상기 포트에 접속되는 것을 특징으로 하는비가역 회로 소자.
- 제 1항 내지 3항 중의 어느 한 항에 따른 비가역 회로 소자를 포함하는 것을 특징으로 하는 통신 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-9838 | 2000-01-19 | ||
| JP2000009838A JP3395748B2 (ja) | 2000-01-19 | 2000-01-19 | 非可逆回路素子及び通信機装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010076383A KR20010076383A (ko) | 2001-08-11 |
| KR100394807B1 true KR100394807B1 (ko) | 2003-08-14 |
Family
ID=18537938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0003143A KR100394807B1 (ko) | 2000-01-19 | 2001-01-19 | 비가역 회로 소자 및 그것을 이용한 통신 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6590467B2 (ko) |
| JP (1) | JP3395748B2 (ko) |
| KR (1) | KR100394807B1 (ko) |
| CN (1) | CN1150658C (ko) |
| FR (1) | FR2805086B1 (ko) |
| GB (1) | GB2359935B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3458806B2 (ja) * | 2000-01-19 | 2003-10-20 | 株式会社村田製作所 | 非可逆回路素子及び通信機装置 |
| JP2003087014A (ja) * | 2001-06-27 | 2003-03-20 | Murata Mfg Co Ltd | 非可逆回路素子および通信装置 |
| KR20090111436A (ko) * | 2008-04-22 | 2009-10-27 | 주식회사 이엠따블유안테나 | 페라이트 구조체 및 페라이트의 투자율 조정 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2917124A1 (de) | 1979-04-27 | 1980-11-06 | Licentia Gmbh | Breitbandiger mikrowellenzirkulator |
| JP3196491B2 (ja) | 1994-05-12 | 2001-08-06 | 株式会社村田製作所 | 非可逆回路素子 |
| JP2721306B2 (ja) | 1994-06-15 | 1998-03-04 | 日立金属株式会社 | 集中定数型非可逆回路素子 |
| JPH0955607A (ja) | 1995-08-11 | 1997-02-25 | Taiyo Yuden Co Ltd | 非可逆回路素子 |
| JP3702595B2 (ja) * | 1997-08-08 | 2005-10-05 | 株式会社村田製作所 | 非可逆回路素子 |
| JPH11168412A (ja) | 1997-12-05 | 1999-06-22 | Hitachi Ltd | 通信制御装置 |
| US6396361B1 (en) * | 1998-09-25 | 2002-05-28 | Matsushita Electric Industrial Co., Ltd. | Non-reciprocal circuit element with ground terminals on one side free of input/output terminals |
| JP3458806B2 (ja) | 2000-01-19 | 2003-10-20 | 株式会社村田製作所 | 非可逆回路素子及び通信機装置 |
-
2000
- 2000-01-19 JP JP2000009838A patent/JP3395748B2/ja not_active Ceased
-
2001
- 2001-01-18 US US09/764,755 patent/US6590467B2/en not_active Expired - Lifetime
- 2001-01-19 FR FR0100770A patent/FR2805086B1/fr not_active Expired - Fee Related
- 2001-01-19 CN CNB011047097A patent/CN1150658C/zh not_active Expired - Lifetime
- 2001-01-19 GB GB0101449A patent/GB2359935B/en not_active Expired - Fee Related
- 2001-01-19 KR KR10-2001-0003143A patent/KR100394807B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010076383A (ko) | 2001-08-11 |
| US20010019296A1 (en) | 2001-09-06 |
| GB2359935A (en) | 2001-09-05 |
| US6590467B2 (en) | 2003-07-08 |
| CN1150658C (zh) | 2004-05-19 |
| CN1307408A (zh) | 2001-08-08 |
| JP2001203508A (ja) | 2001-07-27 |
| GB0101449D0 (en) | 2001-03-07 |
| FR2805086B1 (fr) | 2006-07-14 |
| GB2359935B (en) | 2002-01-30 |
| JP3395748B2 (ja) | 2003-04-14 |
| FR2805086A1 (fr) | 2001-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100394806B1 (ko) | 비가역 회로 소자 및 이를 사용하는 통신기 장치 | |
| KR100394807B1 (ko) | 비가역 회로 소자 및 그것을 이용한 통신 장치 | |
| JP3539351B2 (ja) | 非可逆回路素子の製造方法 | |
| KR100337163B1 (ko) | 비가역 회로 소자 | |
| JP4345254B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP2001094311A (ja) | 非可逆回路素子及び通信機装置 | |
| JP4110688B2 (ja) | 非可逆回路素子及び通信機装置 | |
| US6982608B2 (en) | Isolator suitable for miniaturization | |
| US6580148B2 (en) | Nonreciprocal circuit device and communication device using same | |
| US6724276B2 (en) | Non-reciprocal circuit device and communication apparatus | |
| EP1107347A2 (en) | Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device | |
| JP3651137B2 (ja) | 非可逆回路素子 | |
| US6614324B2 (en) | Center electrode assembly, nonreciprocal circuit device, and communication apparatus | |
| JP3417380B2 (ja) | 非可逆回路素子および通信装置 | |
| JP3705275B2 (ja) | 非可逆回路素子の製造方法及び通信機装置 | |
| JP2001024405A (ja) | アイソレータ及び通信機装置 | |
| JP2001007607A (ja) | 非可逆回路素子及び通信機装置 | |
| JP2001251104A (ja) | 非可逆回路素子及び通信機装置 | |
| JP2001127505A (ja) | 非可逆回路素子及び通信機装置 | |
| JPH07115308A (ja) | 非可逆回路素子 | |
| JP2003273608A (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120719 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130722 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140722 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150724 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160722 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170721 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180719 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190725 Year of fee payment: 17 |