KR100393926B1 - 전자부품용실장구조체 - Google Patents

전자부품용실장구조체 Download PDF

Info

Publication number
KR100393926B1
KR100393926B1 KR10-1998-0025572A KR19980025572A KR100393926B1 KR 100393926 B1 KR100393926 B1 KR 100393926B1 KR 19980025572 A KR19980025572 A KR 19980025572A KR 100393926 B1 KR100393926 B1 KR 100393926B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor package
electronic component
connector
lead
Prior art date
Application number
KR10-1998-0025572A
Other languages
English (en)
Other versions
KR19990007482A (ko
Inventor
아끼라 사까모또
가즈히꼬 세라
가즈나리 오야마
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR19990007482A publication Critical patent/KR19990007482A/ko
Application granted granted Critical
Publication of KR100393926B1 publication Critical patent/KR100393926B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

기판 (120) 의 표면에 전기적으로 접속된 전자 부품 (100) 의 전자 부품 접속기 (110) 에 제공된 리드 (106) 는 전자 부품 (100) 에 인가되는 압력 또는 접착력을 통해 기판 (120) 의 표면에 형성된 기판 접속기에 직접 접속되는 방식으로 구성된다. 이들 리드 구조체는 접촉핀과 같은 부가적인 부재를 포함하는 접속기의 이용을 배재시키는 것을 가능하게 하여 전기적인 신호의 전달 경로의 길이가 단축되며, 또한, 전기적인 접속이 하나의 위치, 즉, 기판 (120) 에 있는 기판 접속기와 리드 사이에서 이루어지기 때문에 접촉 저항이 감소된다.

Description

전자 부품용 실장 구조체
본 발명은 전자 부품용 실장 구조체에 관한 것으로, 특히, 기판 표면상에 형성된 배선과 같은 전기적인 접속기에 반도체 패키지와 같은 전자 부품을 실장하는 구조체에 관한 것이다.
전자 장치에서, 전기 회로는 전자 장치의 소형화 및 장자 장치의 고밀도화를 성취하도록 각종 배선이 형성된 기판의 표면상에 다수의 상이한 형태의 전자 부품을 실장함으로서 구성된다. 본 명세서에서, "전자 부품" 이라는 용어는 각종 형태의 트랜지스터 및 메모리와 같은 집적된 반도체 소자와, 저항 및 커패시터와 같은 회로 소자, 및 광변조기와 레이저 다이오드와 광증폭기와 같은 광학 소자를 포함하여, 전기적으로 동작될 수 있는 각종 형태의 전자 소자를 수지와 같은 실런트로 이들을 실링함으로서 패키징하여 이루어진 부품을 말하며, 통상적으로 이용시 기판 상에 실장된다.
이러한 전자 부품이 내부 전자 소자가 전기적으로 구동되는 방식으로 기판의 각종 기판에 실장될 수도 있다. 도 28 및 도 29 에 관련하여, 전자 부품은 전기적인 접속기 (이하 전자 부품 접속기라함) 에 접속되어 기판의 표면에 형성된 배선과 같은 전기적인 접속기에 대한 전자 소자의 전기적인 접속 (이하 기판 접속기라함) 을 성취하는, 전자 부품의 표면에 형성된 복수의 리드를 전기적으로 접속시킴으로서 기판에 실장된다.
다음으로 종래 전자 부품을 실장한 구조체의 예, 즉, 기판에 SVP (surface vertical package) 를 갖는 반도체 패키지를 설명한다.
우선, 도 28 을 참조하면, SVP 구조체를 갖는 전자 부품의 개략적인 구조체를 설명한다. 도 28(a) 는 SVP (10) 의 정면도이고, 도 28 (b) 는 SVP(10) 의 횡단면도를 나타낸다.
SVP (10) 의 정면 및 배면을 구성하는 2 개의 대면적부 및 SVP (10) 의 두께를 구성하는 4 개의 측부를 갖는 직사각 육면체로서 형성된다. 집적 반도체 소자 (12) 는 SVP (10) 에 세라믹 또는 글라스 에폭시 수지로 이루어진 실런트 (14) 에 의해서 실드되어, 반도체 소자는 외력으로부터 보호된다. 도 28 에 나타낸 바와 같이, 복수의 리드는 거의 플레이트 형태로된 육면체로서 형성된, SVP (10) 의 두께 방향으로 일측으로부터 외부를 향해 돌출된다. 각각 2 개의 리드는 쌍을 이루고 각 쌍에서 리드 (16) 는 좌측 및 우측으로 교호하여 굽어진다. 내부 반도체 소자 (12) 및 개별 리드 (16) 는 배선 (도면에 도시되지 않음) 을 통해 서로 접속되는 것을 알 수 있다.
도 29 는 복수의 SVP (10) 장치가 기판 (20) 의 표면에 실장된 상태를 나타낸 도면이다. 복수의 접속기 (22) 는 기판 (20) 의 표면에 제공되며, 각 접속기 (22) 는 전자 부품 (10) 을 실장하는 그루브 (groove) (24) 를 갖는다. 각 그루브 (24) 에서, 기판에 형성된 기판 접속기 (도면에 도시되지 않음) 에 전기적으로 접속된 접촉핀 (26) 이 제공된다. 전자 부품 (10) 이 실장된 경우, 개별 전자 부품 (10) 은 대응하는 접속기 (22) 의 그루브에 삽입되어, 서로 전기적으로 접촉시켜 리드 (16) 와 접촉핀 (26) 을 위치시킴으로서 전기적인 접속이 성취된다.
따라서, 기판 (20) 의 접속기 (22) 에 SVP (10) 의 거의 프레이트 형태로된 패키지의 두께 방향으로 일측면에 형성된 리드 (16) 를 삽입시킴으로서, SVP (10) 는 수직 방향으로 지향된 전자 부품 (10) 의 대면적부를 가지고 실장될 수 있다.
그러나, 종래의 전자 부품은 접촉핀을 통해 배선과 접속하여 기판의 표면에 실장되기 때문에, 전기적인 신호가 전달되는 경로가 통상적으로 길어지는 문제가발생하고, 또한, 전기적인 접속이 2 개의 위치, 즉, 리드와 접촉핀 사이 및 접촉핀과 기판의 표면에 형성된 기판 접속기 사이에서 성취되기 때문에, 접촉면의 오염이 결과적으로 접촉 저항을 증가시킬 수도 있는 문제가 있다. 따라서, 전기적인 신호의 지연 및 잡음의 증가와 같은 문제는 종래의 전자 부품의 실장 구조체에서 언급되지 않았다.
종래 전자 부품용 실장 구조체의 상술한 문제를 제기함으로서 완료된 본 발명의 목적은 기판에 전자 부품을 실장하는 경우 기판과 전자 부품사이로 연장하는 전기적인 신호의 전달 경로의 길이가 최소화될 수 있는 신규하며 진보된 전자 부품용 실장 구조체를 제공하는데 있다.
본 발명의 다른 목적은 전자 부품이 기판에 실장되는 경우 접속부의 접촉 저항이 최소화될 수 있는 신규하고 진보된 전자 부품용 실장 구조체를 제공하는데 있다.
본 발명의 또다른 목적은 반도체 패키지와 같은 전자 부품이 기판에 실장되는 실장 방법이 용이해질 수 있는 신규하고 진보된 전자 부품용 실장 구조체를 제공하는데 있다.
본 발명의 또다른 목적은 기판에 전자 부품을 실장하는 경우 오염물에 대향하는 내성이 강하며 외력에 대향하는 내구성이 뛰어난 신규하고 진보된 실장 구조체를 제공하는데 있다.
도 1 은 본 발명의 제 1 실시예의 전자 부품의 예를 나타낸 도면으로, 도 1(a) 는 전자 부품의 정면을 나타낸 도면이고, 도 1(b) 는 전자 부품의 횡단면을 나타낸 도면.
도 2 는 제 1 실시예의 복수의 전자 부품이 기판 표면에 실장된 상태를 나타낸 도면.
도 3 은 본 발명의 제 2 실시예의 전자 부품을 나타낸 횡단면도.
도 4 는 본 발명의 제 3 실시예의 부품의 예를 나타낸 도면으로, 도 4(a) 는 전자 부품의 정면을 나타낸 도면이고, 도 4(b) 는 전자 부품의 횡단면을 나타낸 도면.
도 5 는 제 3 실시예의 복수의 전자 부품이 기판 표면에 실장된 상태를 나타낸 도면.
도 6 은 제 3 실시예에서 리드가 거의 L 형태로 형성된 전자 부품을 나타낸 횡단면도.
도 7 은 본 발명의 제 4 실시예의 전자 부품의 예를 나타낸 도면으로, 도 7(a) 는 전자 부품의 정면을 나타낸 도면이고, 도 7(b) 는 전자 부품의 횡단면을 나타낸 도면.
도 8 은 제 4 실시예의 복수의 전자 부품이 기판의 표면에 실장된 상태를 나타낸 도면.
도 9 는 본 발명의 제 5 실시예의 전자 부품의 예를 나타낸 도면으로, 도 9(a) 는 전자 부품의 정면을 나타낸 도면이고, 도 9(b) 는 전자 부품의 횡단면을 나타낸 도면이고, 도 9(c) 는 전자 부품의 저면을 나타낸 도면.
도 10 은 제 5 실시예의 복수의 전자 부품이 기판 표면에 실장된 상태를 나타낸 도면.
도 11 은 본 발명의 제 6 실시예의 전자 부품의 예를 나타낸 도면으로, 도 11(a) 는 전자 부품의 정면을 나타낸 도면이고, 도 11(b) 는 전자 부품의 횡단면을 나타낸 도면이고, 도 11(c) 는 전자 부품의 전면을 나타낸 도면.
도 12 는 제 6 실시예의 복수의 전자 부품이 기판의 표면에 실장된 상태를 나타낸 도면.
도 13 은 본 발명의 제 7 실시예의 전자 부품의 예를 나타낸 도면으로, 도 13(a) 는 전자 부품의 정면을 나타낸 도면이고, 도 13(b) 는 전자 부품의 횡단면을 나타낸 도면이고, 도 13(c) 는 전자 부품의 저면을 나타낸 도면.
도 14 는 제 7 실시예의 전자 부품에 채용된 리드 구조체를 나타낸 확대도.
도 15 는 제 7 실시예의 복수의 전자 부품이 기판 표면에 실장된 상태를 나타낸 도면.
도 16 은 본 발명의 제 8 실시예의 전자 부품의 예를 나타낸 도면으로, 도 16(a) 는 전자 부품의 정면을 나타낸 도면이고, 도 16(b) 는 전자 부품의 횡단면을나타낸 도면이고, 도 16(c) 는 전자 부품의 저면을 나타낸 도면.
도 17 은 제 8 실시예의 전자 부품의 리드 구조체를 나타낸 확대도.
도 18 은 전자 부품에 대한 제 8 실시예의 리드 구조체의 접속 상태를 나타낸 확대도.
도 19 는 제 8 실시예의 복수의 전자 부품이 기판 표면에 실장된 상태를 나타낸 도면.
도 20 은 본 발명의 제 9 실시예의 전자 부품의 예를 나타낸 도면으로, 도 20(a) 는 전자 부품의 정면을 나타내고, 도 20(b) 는 전자 부품의 횡단면의 나타내고, 도 20(c) 는 전자 부품의 저면을 나타낸 도면.
도 21 은 제 9 실시예의 복수의 전자 부품이 기판 표면에 실장된 상태를 나타낸 도면.
도 22 는 본 발명의 제 10 실시예의 전자 부품의 예를 나타낸 도면이고, 도 22(a) 는 전자 부품의 정면을 나타낸 도면이고, 도 22(b) 는 전자 부품의 횡단면을 나타낸 도면이고, 도 22(c) 는 전자 부품의 저면을 나타낸 도면.
도 23 은 제 10 실시예의 전자 부품의 리드 구조체를 나타낸 확대도.
도 24 는 제 10 실시예의 복수의 전자 부품이 기판 표면에 실장된 상태를 나타낸 도면.
도 25 는 본 발명의 제 11 실시예의 전자 부품의 예를 나타낸 도면으로, 도 25(a) 는 전자 부품의 정면을 나타낸 도면이고, 도 25(b) 는 전자 부품의 횡단면을 나타낸 도면이고, 도 25(c) 는 전자 부품의 저면을 나타낸 도면.
도 26 은 제 11 실시예의 전자 부품의 리드 구조체를 나타낸 확대도.
도 27 은 제 11 실시예의 복수의 전자 부품이 기판 표면에 실장된 상태를 나타낸 도면.
도 28 은 종래 전자 부품을 나타낸 도면으로, 도 28(a) 는 전자 부품의 정면을 나타낸 도면이고, 도 28(b) 는 전자 부품의 횡단면을 나타낸 도면.
도 29 는 종래 복수의 전자 부품이 기판 표면에 실장된 상태를 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명*
100 : 반도체 패키지
100a , 100b : 대면적부
100c, 100d, 100e, 및 100f : 측면부
102 : 반도체칩
104 : 실링 재료
106 : 리드
108 : 개별 단자
상술한 목적을 성취하기 위해서, 본 발명에 따른 전자 부품용 실장 구조체는, 기판, 기판의 표면에 형성된 배선과 같은 기판 접속기, 전자 부품의 표면에 형성된 전자 부품 접속기, 전자 부품 접속기에 전기적으로 접속되는 복수의 리드, 및 압착력, 접착력, 혹은 압착력 및 접착력을 통해 상기 리드를 상기 기판 접속기에 고정시키는 고정 장치를 구비한다.
상기 실장 구조체에서, 예를 들면, 반도체 패키지와 같은 전자 부품은 적절한 지그 (jig) 로 전자 부품을 가압하거나 적절한 부하를 전자 부품으로 인가함으로서 외력의 인가를 통해서 기판의 표면에 실장된다. 선택적으로, 전자 부품은 기판 접속기와 리드를 함께 도전성 접착제로 접착함으로서 기판의 표면에 실장될 수도 있다.
따라서, 본 발명에 따르면, 적절한 고정 장치를 이용함으로서, 전자 부품의 전자 부품 접속기에 전기적으로 접속된 리드가 기판 표면에 있는 기판 접속기에 직접 접속된다. 결과적으로, 종래 기술의 실장 구조체와는 상이하게, 본 실장 구조체는 접촉핀과 같은 부가적인 부품을 제공할 필요성과 기판에 특정한 접속기 부품을 형성할 필요성이 없기 때문에, 전기적인 신호의 전달 경로의 길이를 단축시키는 것이 가능하고 전기적인 접속이 하나의 위치에서만, 즉, 리드와 기판 접속기 사이에서 성취될 수 있기 때문에, 접촉 저항이 또한 최소화될 수 있다.
리드의 구조체를 성취하기 위해서 각종 상이한 구조체가 적용될 수도 있는 것을 알 수 있다.
예를들면, 각 리드가 거의 U 형태의 도체로 각각 구성될 수도 있고 상기 U형태의 리드의 2 개의 단부는 상기 전자 부품 접속기에 전기적으로 각각 접속된다.
선택적으로, 각 리드는 거의 L 형태의 도체로 구성될 수도 있으며, 상기 L 형태의 리드의 하나의 단부가 전자 부품 접속기에 전기적으로 접속된다.
다른 선택에서, 각 리드는 거의 구형의 도체로 구성될 수도 있으며, 구형의 리드중 일부는 전자 부품 접속기와 전기적으로 접속된다.
더욱이, 각 리드는 거의 핀 형태로 형성된 도체로 구성될 수도 있으며, 상기 핀 형태의 리드의 하나의 단부가 전자 부품 접속기에 전기적으로 접속된다. 또한, 핀 형태의 리드는 자유롭게 신축 또는 수축 시킬 수 있는 스프링과 같은 탄성 부재를 통해 전자 부품과 전기적으로 접속될 수도 있다.
더욱이, 각 리드는 리드와 패키지 표면사이에 제공된 절연 특성을 갖는 하나 이상의 버퍼 부재의 표면에 형성된 도전성 슬리브로서 구성될 수도 있고, 상기 슬리브 형태의 일부는 전자 부품 접속기에 전기적으로 접속된다.
또한, 복수의 버퍼 부재는 리드와 쌍을 형성하도록 개별 리드의 내부 표면과 전자 부품 접속기 사이에 제공될 수도 있다. 본 구조체에서, 각 리드는 각 버퍼 부재의 표면에 형성된 도전성 슬리브로서 구성될 수도 있고, 상기 슬리브 형태의 리드의 일부가 전자 부품 접속기와 전기적으로 접속된다. 게다가, 이 구조체가 적용되는 경우, 보강 부재를 이용하여 버퍼 부재 조립체 및 슬리브 형태 리드 조립체를 서로 연결시키는 것이 바람직하다.
선택적으로, 복수의 도전층 및 복수의 절연층을 선택적으로 제공함으로서 구성되는 하나의 버퍼 부재가 전자 부품 접속기와 리드의 내부 표면사이에 제공될 수도 있다. 본 구조체에서, 개별 도전층은 개별 리드에 대응한다.
구조적으로 가능한 경우, 돌출한 전극이 상술한 각종 구조체의 기판 접속기 와 접속된 각 리드의 표면에 제공될 수도 있거나 또는 리드와 기판 접속기가 상술한 각종 구조체의 도전성 접착 부재로 접착될 수도 있기 때문에 전자 부품 및 기판에 인가된 외력을 감쇠시키고, 절연 특성을 갖는 하나 이상의 버퍼 부재는 상술한 각종 구조체의 패키지 표면과 리드 사이에 제공될 수도 있다.
본 발명의 상술한 형태와 다른 형태 및 이에 수반되는 이점은 바람직한 실시예를 설명한 첨부한 도면을 참조하여 주어지는 이하 상세한 설명으로, 본 발명이 속하는 분야에서 숙련된 자에게 더 잘 이해되어지고 인식되어질 것이다.
다음으로 본 발명에 따른 전자 부품의 실장 구조체의 일부 바람직한 실시예를 상세하게 설명한다.
(제 1 실시예)
도 1 은 본 발명의 제 1 실시예의 전자 부품의 예로서 SVP 구조체를 갖는 반도체 패키지를 나타낸 도면으로, 도 1(a) 는 반도체 패키지 (100) 의 정면을 나타낸 도면이고, 도 1(b) 는 반도체 패키지 (100) 의 횡단면을 나타낸 도면이다.
반도체 패키지 (100) 는 특정 전기 회로를 집적함으로서 성취된 반도체칩 (102), 및 외력 등으로부터 보호될 수 있도록 세라믹 및 에폭시 수지 등과 같은 실링 재료 (104) 로 실드된 반도체칩 (102) 이 적절하게 내부적으로 제공된다. 반도체 패키지 (100) 는 정면과 배면을 구성하는 2 개의 대면적부 (100a , 100b), 및 패키지의 두께를 구성하는 4 개의 측면부 (100c, 100d, 100e, 및 100f) 갖는 거의직사각 육면체로서 형성된다. 도면에 나타낸 예에서, 내부 반도체칩 (102) 과 전기적으로 접속된 복수의 전자 부품 접속기 (이하 단자라고도 함) (110) 는 (반도체 패키지 (100) 가 기판에 실장된 측부에) 2 개의 대면적부 (100a 및 100b) 의 하부 영역부에 배치된다.
또한, 반도체 패키지 (100) 의 하부에, 리드 (106) 가 개별 단자 (108) 에 대응하여 실장 된다. 제 1 실시예의 반도체 패키지 (100) 에서, 리드 (106) 는 금속과 같은 도전 재료를 이용함으로서 전체로서 거의 U 형태를 성취하도록 각각 형성된다.
도 1(b) 에 나타낸 바와 같이, 각 리드 (106) 의 2 개의 단부 (106a) 는 땜납, 도전성 수지 등과 같은 도전 물질 (108) 을 통해 반도체 패키지 (100) 의 정면측 표면과 배면측 표면에 제공된 단자에 전기적으로 접속된다. 또한, 반도체 패키지 (100) 의 저면 (100d) 으로부터 이격되어 제공된 각 U 형태로 된 리드 (106) 의 2 개의 각 단부 (106a) 사이의 영역은, 도전부(106b) 로서 구성되어서, 후술될 기판 (120) 의 표면에 형성된 배선과 같은 기판 접속기 (도면에 도시되지 않음) 에 전기적으로 접속된다.
도 2 는 반도체 기판 (120) 의 표면에 실장된 제 1 실시예의 복수의 반도체 패키지 (100) 를 나타낸 도면이다. 기판 (120) 은 예를들면, 세라믹 및 글라스 에폭시 수지 등과 같은 절연 재료로 이루어진 플레이트 부재의 표면상에 인가된 도전 재료의 소망의 배선부와 기판 접속기 (도면에 도시되지 않음) 를 형성함으로서 구성될 수도 있다.
기판 (120) 에 반도체 패키지 (100) 를 실장하는 경우, 도 2 에 나타낸 바와 같이, 기판 (120) 에서 기판 접속기에 대향하여 각 U 형태로 된 리드 (106) 의 도전부 (106) 에 압력을 가하도록 외력을 발생시키는 부하 생성 장치 (130) 가 이용된다. 부하 생성 장치 (130) 의 구조체는 적절한 지그 (jig) 가 기판에 나사로 조여지는 구조체, 및 웨이트가 상부에 위치되는 구조체와 같은 각종 상이한 구조체로부터 선택될 수 있다. 선택적으로, 실장 공정 동안 반도체 패키지 (100) 에 인가될 외력을 생성하는 기판은 부하 생성 장치 (130) 로서 그리고 기판으로서 양자의 역할을 수행하는데 이용될 수도 있다.
따라서, 도면에 화살표에 의해서 지시된 바와 같이, 부하 생성 장치 (130) 는 하부 방향 외력을 반도체 패키지 (100) 로 인가하여 반도체 기판 (120) 의 표면에 대향하여 이들에 압력을 가함으로서 기판 (120) 의 표면에 형성된 배선과 같은 기판 접속기에 직접 접속된 개별 리드 (106) 의 도전부 (106b) 를 가지고 기판 (120) 의 표면에 반도체 패키지 (100) 를 실장한다. 실장 공정 동안, 기판 도체 및 개별 리드 (106) 가 도전성 접착제와 접착될 수도 있기 때문에 안정성이 향상될 수 있다.
상술한 바와 같이, 제 1 실시예에 반도체 패키지 (100) 의 리드 (106) 가 기판 (120) 의 표면에 기판 접속기에 직접 접속될 수 있기 때문에, 기판 상에 종래 기술에서 요구되는 접촉핀과 같은 릴레이 부재를 형성할 필요가 없다. 또한, 접촉핀과 같은 릴레이 부재가 필요 없기 때문에, 전자 신호의 전달 경로가 단축될 수 있다. 더욱이, 전기 적인 접속이 하나의 위치, 즉, 기판 (120) 의 표면에 형성된배선과 같은 기판 접속기와 각 리드 (106) 의 도전부 (106b) 사이에서 성취될 수 있다. 결과적으로, 전기적인 신호의 지연 및 잡음의 증가와 같은 문제가 회피될 수 있다.
또한, 리드 (106) 를 거의 U 형태로 형성함으로서, 기판 (120) 의 표면에서의 배선과 도전부 (106b) 사이의 전기적인 접속은, 부하 생성 소자(112)를 사용하여, 반도체 패키지 (100) 를 기판 (120) 의 표면으로 압력을 가하도록 하부방향의 외력을 인가함으로써, 간단하고 용이하게 성취될 수 있다. 따라서, 반도체 패키지 (100) 는 대용량을 성취하도록 기판의 표면에 고밀도로 실장될 수 있다. 기판 (120) 의 표면에 형성된 배선과 같은 기판 접속기와 도전부 (106b) 를 예를 들면, 땜납 및 도전성 수지 등과 같은 도전 재료를 이용하여 전기적으로 접속시킬 수도 있는 것을 알 수 있다.
(제 2 실시예)
도 3 은 본 발명의 제 2 실시예의 반도체 패키지 (200) 를 나타낸 횡단면도이다.
또한, 이 반도체 패키지 (200) 는 상술한 반도체 패키지 (100) 의 경우와 마찬가지로 전자 소자 (202) 를 실런트 (204) 로 실링함으로서 성취되는 직사각 육면체 구조체 (200a 내지 200d) 를 갖는다. 그러나, 반도체 패키지 (200) 에서는, 제 1 실시예와는 상이하게, 전자 소자 (202) 에 대해 전기적인 신호를 입력 및 출력하는 단자 (210) 가 대면적부들 중 하나의 하부, 즉, 반도체 패키지 (200) 의 대면적부 200a 의 하부에 제공된다.
게다가, 제 2 실시예의 반도체 패키지 (200) 에서, 리드 (206) 는 금속과 같은 도전 재료를 이용하여 전체적으로 거의 J 형태 또는 거의 L 형태를 성취하도록 각각 형성된다. 그후, 거의 L 형태로 형성된 각 리드 (206) 의 세로측 (206a) 은, 도전 재료 (208) 를 통해 반도체 패키지 (200) 의 측면에 있는 단자 (210) 에 전기 접속되고, 도전부 (206b) 로서 구성된 다른 측면은, 기판 표면에 있는 배선과 전기적인 접속을 성취한다. 또한, L 형태의 리드 (206) 의 정면 단부 (206c) 가 도면에 나타낸 예에서 상부 방향으로 휘어져 있으나, 이 휨이 생략될 수 있는 것은 당연하다. 다른 구조적인 형태가 도 1 및 도 2 를 참조하여 상술한 제 1 실시예에서 반도체 패키지 (100) 의 구조적인 형태와 유사하기 때문에, 그에 대한 상세한 설명은 생략한다.
또한, 제 2 실시예의 반도체 패키지 (200) 도 상술한 제 1 실시예의 반도체 패키지 (100) 의 경우와 마찬가지로, 하부 방향의 외력을 반도체 패키지 (200) 에 인가하여 부하 생성 장치를 가지고 기판의 표면에 대향하여, 기판 표면의 기판 접속기에 직접 접속된 리드 (206) 의 도전부 (206b) 와 함께 압력을 가함으로서 기판 표면에 실장될 수 있다. 실장 공정 동안, 안정성을 향상시키기 위해서, 기판 접속기 및 개별 리드 (206) 가 도전성 접착제를 이용하여 접착될 수도 있다.
종래에서와 마찬가지로, 이 구조체는 접촉핀과 같은 부가적인 부품을 포함한 접촉 부품을 이용하지 않고 기판상에 반도체 패키지 (200) 를 실장시키는 것을 가능하게 하기 때문에, 전기적인 신호의 전달 경로의 길이는 단축될 수 있고, 또한 접촉 저항도 감소될 수 있다. 결과적으로, 전기적인 신호의 지연 및 잡음의 증가와같은 문제가 회피될 수 있다. 또한, 반도체 패키지 (200) 는 고밀도로 용이하게 실장될 수 있어 대용량을 구현할 수 있다.
(제 3 실시예)
도 4 는 본 발명의 제 3 실시예의 반도체 패키지 (300) 를 나타낸 도면이고, 도 4 (a) 는 반도체 패키지 (300) 의 정면도를 나타낸 도면이고, 도 4 (b) 는 반도체 패키지 (300) 의 횡단면을 나타낸 도면이다. 도 5 는 제 3 실시예의 복수의 반도체 패키지 (300) 가 기판 (320) 의 표면에 실장된 상태를 나타낸 도면이다.
이 반도체 패키지 (300) 도 전자 소자 (302) 를 실런트 (304) 로 실링함으로서 성취된 직사각 육면체 (300a 내지 300d) 이다. 또한, 반도체 패키지 (300) 에서, 리드 (306) 는 도 1 및 도 2 를 참조하여 설명한 제 1 실시예의 반도체 패키지 (100) 와 마찬가지로 금속과 같은 도전 재료를 이용함으로서 전체적으로 거의 U 형태로 각각 형성된다. 각 리드 (306) 의 2 개의 단부 (306a) 는 도전성 라인 재료 (308) 를 통해 반도체 패키지 (300) 의 정면측 및 배면측 표면에 각각 제공된 단자 (310) 에 부하 생성 장치 (330) 에 의해서 전기적으로 접속되고, 각 리드 (306) 의 두개의 단부 (306a) 사이의 영역은 도 5 에 나타낸 기판의 표면에 있는 배선에 전기적으로 접속된 도전부 (306b) 로서 구성된다.
그러나, 제 3 실시예의 반도체 패키지 (300) 에서, 각 리드 (306) 의 도전부 (306b) 의 외부 표면에서 돌출되도록 형성된 전극이 제공된다. 이 전극 (312) 은 리드 (306) 의 도전부 (306b) 를 펀치 등으로 외부를 향해 기계적으로 타격하는 방법, 도전 재료 (예를 들면, 금, 은, 동, 땜납등) 이 리드 (306) 의 도전부 (306b)의 외부 표면에 고착되도록 위치되어 전극 (312) 을 형성하는 방법, 및 도전성 재료등으로 리드 (306) 전체를 몰딩함으로서 도전부 (306b) 의 외부 표면에 전극 (312) 을 형성하는 방법을 채용함으로서 성취될 수도 있다. 다른 구조적인 형태는 도 1 및 도 2 를 참조하여 상술한 제 1 실시예의 반도체 패키지 (100) 의 구조적인 형태와 유사하므로, 그들에 대한 설명은 생략한다.
제 3 실시예의 반도체 패키지 (300) 는 하부로 향하는 외력을 반도체 패키지 (300) 에 인가하여 적절한 지그와 같은 부하 생성 장치 (330) 를 가지고 기판의 표면에 대향하여 압력을 가함으로서 기판 (320) 의 표면에 실장되고, 개별 리드 (306) 의 도전부 (306b) 에 제공된 전극 (312) 은 기판 (320) 의 표면에 있는 배선과 같은 기판 접속기에 직접 접속된다. 실장 공정 동안, 안정성을 향상시키도록 기판 접속기 및 개별 리드 (306) 가 도전성 접착제를 이용하여 접착될 수도 있다.
이 구조체는 종래 기술의 접촉핀과 같은 부가적인 부품을 포함한 접촉 부품을 이용하지 않고 기판상에 반도체 패키지 (300) 를 실장시키는 것이 가능하기 때문에, 전기적인 신호의 전달 경로가 단축될 수 있고, 또한 접촉 저항도 감소될 수 있다. 결과적으로, 전기적인 신호의 지연과 잡음의 증가와 같은 문제가 회피될 수 있다. 더욱이, 반도체 패키지 (300) 가 고밀도로 용이하게 실장될 수 있어 대용량을 실현할 수 있다.
더욱이, 제 3 실시예의 반도체 패키지 (300) 의 전극 (312) 가 기판 (320) 의 표면에 있는 기판 접속기에 집적 접속되기 때문에, 접촉 저항이 더욱 감소될 수 있다.
(제 4 실시예)
제 4 실시예의 반도체 패키지 (400) 의 구조체를 도 6 에 나타낸다. 제 4 실시예의 반도체 패키지 (400) 는 제 2 실시예의 반도체 패키지 (200) 에서 이루어진 변경과 유사한 변경을 제 3 실시예의 반도체 패키지 (300) 에 추가함으로서 성취된다. 즉, 제 4 실시예의 반도체 패키지(400)에서, 반도체칩 (402) 에 접속된 단자 (410) 는 반도체 패키지 (400) 의 일면의 하부 영역에만 접속되고, 전체적으로 거의 L 형태를 성취하도록 형성된 각 리드 (406) 의 일방의 세로측부 (406a) 는 도전 재료 (408) 를 통해 단자 (410) 에 접속되고, 타방의 세로측부 (406b) 는, 세로측부 (406a) 와 연결된 바닥을 향해 배치되어서, 기판의 표면에 있는 배선에 전기적으로 접속된다. 또한, 도전부 (406b) 의 외부 표면에 전극 (412) 을 형성함으로서, 도 4 및 도 5 를 참조하여 설명한 제 3 실시예의 반도체 패키지 (300) 에서 성취되는 이점과 동일한 이점이 성취될 수 있다.
(제 5 실시예)
도 7 은 본 발명의 제 5 실시예의 반도체 패키지 (500) 를 나타낸 도면이고, 도 7 (a) 는 반도체 패키지 (500) 의 정면도이고, 도 7 (b) 는 반도체 패키지 (500) 의 횡단면을 나타낸 도면이다. 도 8 은 제 5 실시예의 복수의 반도체 패키지 (500) 가 기판 (520) 의 표면에 실장된 상태를 나타낸 도면이다.
반도체 패키지 (500) 에서도, 리드 (506) 는 도 1 및 도 2 를 참조하여 상술한 제 1 실시예의 반도체 패키지 (100) 에서와 마찬가지로, 금속과 같은 도전 재료를 이용하여 전체적으로 거의 U 형태로 각각 형성된다. 각 리드 (506) 의 2 개의단부 (506a) 는 도전 재료 (520) 를 통해 2 개의 대면적부 (500a 및 500b) 의 하부 영역에 형성된 단자 (510) 에 전기적으로 접속되고, 각 리드 (506) 의 2 개의 단부 (506a) 사이의 영역은 도 8 에 나타낸 기판 (520) 의 표면에 있는 기판 접속기 (도면에 도시되지 않음) 에 전기적으로 접속된 도전부 (506b) 로서 구성된다.
그러나, 제 5 실시예의 반도체 패키지 (500) 에서, 버퍼 부재 (514) 는 개별 리드 (506) 의 도전부 (506b) 의 내부 표면과 반도체 패키지 (500) 의 바닥면 사이에 제공된다. 도면에 나타낸 예에서, 버퍼 부재 (514) 는 절연 고무 및 실리콘 고무 등으로 이루어진 버퍼 부재 (514) 는 리드 (506) 의 도전부 (506b) 의 내부 표면과 반도체 패키지 (500) 의 바닥 표면 (500d) 사이에 위치된다. 또한, 도 4 및 도 5 를 참조하여 상술한 제 3 실시예의 반도체 패키지 (300) 에서와 마찬가지로, 돌출 형태로 형성된 전극 (312) 이 각 리드 (306) 의 도전부 (306b) 의 외부 표면에 제공된다. 다른 구조적인 형태는 도 1 및 도 2 를 참조하여 상술한 제 1 실시예의 반도체 패키지 (100) 의 구조적인 형태와 유사하므로, 그들에 대한 설명은 생략한다.
제 5 실시예의 반도체 패키지 (500) 도 하부 방향으로 향하는 외력을 반도체 패키지 (500) 에 인가하여, 실장 공정 동안 부하 생성 장치 (530) 를 가지고 기판 (520) 의 표면에 대향하여 압력을 가함으로서 기판 (520) 의 표면에 실장되고, 개별 리드 (506) 의 도전부 (506b) 에 제공된 전극 (512) 은 반도체 기판 (520) 의 표면에 있는 배선과 같은 기판 접속기에 전기적으로 접속된다. 실장 공정 동안, 안전성을 향상시키도록 기판 접속기 및 개별 리드 (506) 가 도전성 접착제를 이용하여 접착될 수 있다.
이 구조체는 종래 기술에서 요구되는 접촉핀과 같은 부가적인 부품을 포함하는 접촉 부품을 이용하지 않고 기판상에 반도체 패키지 (50) 를 실장하는 것을 가능하게 하기 때문에, 전기적인 신호의 전달 경로의 길이가 단축될 수 있고, 또한 접촉 저항이 감소될 수 있다. 결과적으로, 전기적인 신호의 지연 및 잡음의 증가와 같은 문제가 회피될 수 있다. 더욱이, 반도체 패키지 (500) 가 고밀도로 용이하게 실장될 수 있기 때문에 대용량이 구현될 수 있다.
또한, 전극 (512) 이 기판 (520) 의 표면에 있는 기판 접속기에 접속되기 때문에, 접촉 저항이 더욱 감소될 수 있다. 더욱이, 기판 (520) 의 표면에 반도체 패키지 (500) 를 실장하는 경우 부하 생성 장치 (530) 에 의해서 반도체 패키지 (500) 에 인가되는 외력이 제 5 실시예의 반도체 패키지 (500) 의 버퍼 부재 (514) 에 의해서 흡수되기 때문에, 반도체 패키지 (500) 및 기판 (520) 은 손상으로부터 보호될 수 있다.
더욱이, 버퍼 부재 (514) 를 가지고 외력을 흡수하여 반도체 패키지 (500) 에 인가되는 외력을 감쇠시킴으로서, 개별 전극 (512) 을 고른 힘을 가지고 기판 (520) 의 표면에 형성된 배선과 같은 기판 접속기 (도면에 도시되지 않음) 에 전기적으로 접속시키는 것이 가능해진다.
(제 6 실시예)
도 9 는 본 발명의 제 6 실시예의 반도체 패키지 (600) 를 나타낸 도면이고, 도 9 (a) 는 반도체 패키지 (600) 의 정면도를 나타낸 도면이고, 도 9 (b) 는 반도체 패키지 (600) 의 횡단면을 나타낸 도면이고, 도 9 (c) 는 반도체 패키지 (600) 의 저면을 나타낸 도면이다.
도 10 은 제 6 실시예의 복수의 반도체 패키지 (600) 가 기판 (620) 의 표면에 실장된 상태를 나타낸 도면이다. 실런트 (604) 로 반도체 패키지 (600) 에 실드된 각종 전자 소자 (602) 에 대해 전기적인 신호를 입력 및 출력하는 복수의 단자 (610) 는 반도체 패키지 (600) 의 바닥 표면 (600d) 에 제공된다. 도면에 나타낸 예에서, 단자 (610) 는 반도체 패키지 (600) 의 하단부 (600d) 를 덮도록 U 형태로 각각 형성되고, 반도체 패키지 (600) 의 각각 대면적부 (600a 및 600b) 에 위치된 측면의 측부 (610a) 및 반도체 패키지 (600) 의 하단부 (600d) 를 덮는 바닥 측부 (610d) 로 각각 구성된다.
또한, 절연 고무 및 실리콘 고무 등으로 이루어진 원통형 버퍼 부재 (614) 가 반도체 패키지 (600) 의 바닥 표면 (600d) 에 고정물(616)을 고정함으로서 성취되는 접착을 통해 실장된다. 버퍼 부재 (614) 의 표면에서, 환형으로 형성되어 리드로서 역할을 하는 도전성 슬리브 (606) 가 개별 단자 (610) 에 대응하여 제공되고, 각 도전성 슬리브 (610) 의 일부는 반도체 패키지 (600) 의 바닥 표면 (600d) 에 제공된 단자 (610) 의 바닥 측부 (610d) 와 전기적으로 접속된다. 도전성 슬리브 (610) 는 동, 은, 금 등과 같은 도전 재료를 폴리이미드 테이프와 같은 가요성 절연 재료에 위치시키고 고정시킴으로서 각각 획득된다. 다른 구조적인 형태는 도 1 및 도 2 를 참조하여 상술한 제 1 실시예의 반도체 패키지 (100) 에서의 구조적인 형태와 유사하므로, 그들에 대한 설명은 생략한다.
제 6 실시예의 반도체 패키지 (600) 도 하부 방향으로 향하는 외력을 반도체 패키지 (600) 로 인가하여 부하 생성 장치 (630) 와 기판 (620) 의 표면에 대향하여 압력을 가함으로서 기판 (620) 의 표면에 실장되고, 도전성 슬리브 (606) 는 기판 (620) 의 표면에 있는 배선과 같은 기판 접촉기 (도면에 도시되지 않음) 에 직접 접속된다. 실장 공정 동안, 안정성을 향상시키도록 기판 접촉기 및 개별 리드가 도전성 접착제를 이용하여 접착될 수도 있다.
이 구조체는 종래 기술에서 요구되는 접촉핀과 같은 부가적인 부품을 포함하는 접촉 부품을 이용하지 않고 기판상에 반도체 패키지 (600) 를 실장시키는 것을 가능하게 하기 때문에, 전기적인 신호의 전달 경로의 길이는 단축될 수 있고, 또한, 접촉 저항도 감소될 수 있다. 결과적으로, 전기적인 신호의 지연 및 잡음의 증가와 같은 문제가 회피될 수 있다. 게다가, 반도체 패키지 (600) 가 고밀도로 용이하게 실장될 수 있기 때문에 대용량이 구현될 수 있다.
더욱이, 기판 (620) 의 표면에 반도체 패키지 (600) 룰 실장하는 경우 부하 생성 장치 (630) 에 의해서 제 6 실시예의 반도체 패키지 (600) 에 인가되는 외력이 버퍼 부재 (614) 에 의해서 흡수되기 때문에, 반도체 패키지 (600) 및 기판 (620) 은 손상으로부터 보호될 수 있다. 더욱이, 버퍼 부재 (614) 로 외력을 흡수하여 반도체 패키지 (600) 에 인가되는 외력을 감쇠시킴으로서, 기판 (620) 의 표면에 형성된 배선과 같은 기판 접속기 (도면에 도시되 않음) 에 고른 힘으로 개별 도전성 슬리브 (606) 를 전기적으로 접속시키는 것이 가능하다.
(제 7 실시예)
도 11 은 본 발명의 제 7 실시예의 반도체 패키지 (700) 를 나타낸 도면이고, 도 11 (a) 는 반도체 패키지 (700) 의 정면을 나타낸 도면이고, 도 11 (b) 는 반도체 패키지 (700) 의 횡단면을 나타낸 도면이고, 도 11 (c) 는 반도체 패키지 (700) 의 저면을 나타낸 도면이다. 도 12 는 제 7 실시예의 복수의 반도체 패키지 (700) 가 기판 (720) 의 표면에 실장된 상태를 나타낸 도면이다.
이 반도체 패키지 (700) 에서, 도 9 및 도 10 을 참조하여 상술한 제 6 실시예의 반도체 패키지 (600) 에서와 마찬가지로, 실런트 (704) 로 반도체 패키지 (700) 에 실드된 각종 전자 소자 (702) 에 대해 전기적인 시호를 입력 및 출력하는 복수의 단자 (710) 는 반도체 패키지 (700) 의 바닥 표면 (700d) 에 제공된다. 단자 (710) 는 반도체 패키지 (700) 의 하단부 (700d) 를 덮도록 U 형태로 각각 형성되고, 반도체 패키지 (700) 의 각각의 대면적부 (700a 및 700b) 에 위치된 측면의 측부 (710a) 및 반도체 패키지 (700) 의 하단부 (700d) 를 덮는 바닥 측부 (710d) 로 각각 구성된다.
또한, 절연 고무 및 실리콘 고무 등으로 이루어진 원통형 버퍼 부재 (714) 가 반도체 패키지 (700) 의 바닥 표면 (700d) 에 고정물(716)을 고정시킴으로서 성취되는 접착을 통해 실장된다. 버퍼 부재 (714) 의 표면에서, 환형으로 형성되어 리드로서 역할을 하는 도전성 슬리브 (706) 가 개별 단자 (710) 에 대응하여 제공되고, 각 도전성 슬리브 (710) 의 일부는 반도체 패키지 (700) 의 바닥 표면 (700d) 에 제공된 각 단자 (710) 의 바닥 측부 (710d) 와 전기적으로 접속된다. 도전성 슬리브 (710) 는 동, 은, 금 등과 같은 도전 재료를 폴리이미드 테이프와 같은 가요성 절연 재료에 위치시키고 고정시켜, 버퍼 부재 (714) 의 외주부상에서 조립체를 부착함으로서 각각 획득된다. 다른 구조적인 형태는 도 9 및 도 10 을 참조하여 상술한 제 6 실시예의 반도체 패키지 (600) 에서의 구조적인 형태와 유사하므로, 그들에 대한 설명은 생략한다.
그러나, 제 7 실시예의 반도체 패키지 (700) 에서, 전극 (712) 은 각 도전성 슬리브 (706) 의 측부 표면에서 돌출되도록 형성된다. 도전성 슬리브 (706) 의 일부를 펀치 등으로 회부를 향해 기계적으로 타격하는 방법, 도전 재료 (예를들면, 금, 은, 동, 땜납등) 가 도전성 슬리브 (706) 의 측부 표면에 부착되도록 위치되어 전극 (712) 등을 형성하는 방법을 채택함으로서 성취될 수도 있다. 다른 구조적인 형태는 도 1 및 도 2 를 참조하여 상술한 제 1 실시예의 반도체 패키지 및 도 9 및 도 10 을 참조하여 상술한 제 6 실시예의 반도체 패키지 (600) 의 구조적인 형태와 유사하므로, 그들에 대한 설명은 생략한다.
제 7 실시예의 반도체 패키지 (700) 가 하부 방향으로 향하는 외력을 반도체 패키지 (700) 로 인가하여, 적절한 지그와 같은 부하 생성 장치 (730) 와 기판 (720) 의 표면에 대향하여 압력을 가함으로서 기판 (720) 의 표면에 실장되고, 도전성 슬리브 (706) 는 기판 (720) 의 표면에 있는 배선에 직접 접속된다. 실장 공정 동안, 안정성을 향상시키도록 기판 접촉기 및 개별 리드 (706) 가 도전성 접착제를 이용하여 접착될 수도 있다.
이 구조체는 종래 기술에서 요구되는 접촉핀과 같은 부가적인 부품을 포함하는 접촉 부품을 이용하지 않고 기판상에 반도체 패키지 (700) 를 실장시키는 것을가능하게 하기 때문에, 전기적인 신호의 전달 경로의 길이는 단축될 수 있고, 또한, 접촉 저항도 감소될 수 있다. 결과적으로, 전기적인 신호의 지연 및 잡음의 증가와 같은 문제가 회피될 수 있다. 게다가, 반도체 패키지 (700) 가 고밀도로 용이하게 실장될 수 있기 때문에 대용량이 구현될 수 있다.
더욱이, 기판 (720) 의 표면에 반도체 패키지 (700) 를 실장하는 경우 제 7 실시예의 반도체 기판 (700) 에 인가되는 외력이 버퍼 부재 (714) 에 의해서 흡수되기 때문에, 반도체 패키지 (700) 및 기판 (720) 은 손상으로부터 보호될 수 있다. 더욱이, 버퍼 부재 (714) 로 외력을 흡수하여 반도체 패키지 (700) 에 인가되는 외력을 감쇠시킴으로서, 기판 (720) 의 표면에 형성된 배선과 같은 기판 접속기에 고른 힘으로 개별 도전성 슬리브 (706) 를 전기적으로 접속시키는 것이 가능하다. 또한, 제 7 실시예의 반도체 패키지 (700) 의 전극 (712) 이 기판 (720) 의 표면에 있는 배선에 접속되기 때문에, 접촉 저항이 더욱 감소된다.
(제 8 실시예)
도 13 은 본 발명의 제 8 실시예의 반도체 패키지 (800) 를 나타낸 도면이고, 도 13 (a) 는 반도체 패키지 (800) 의 정면을 나타낸 도면이고, 도 13 (b) 는 반도체 패키지 (800) 의 횡단면을 나타낸 도면이고, 도 13 (c) 는 반도체 패키지 (800) 의 저면을 나타낸 도면이다. 도 14 는 제 8 실시예의 반도체 패키지 (8) 에 적용된 리드 구조체를 나타낸 확대도이다. 도 15 는 제 8 실시예의 복수의 반도체 패키지가 기판 (820) 의 표면에 실장된 상태를 나타낸 도면이다.
도 11 및 도 12 를 참조하여 상술한 제 7 실시예의 반도체 패키지 (700) 에서와 마찬가지로, 본 반도체 패키지 (800) 에서도, 실런트 (804) 로 반도체 패키지 (800) 에 실드된 각종 전자 소자 (802) 에 대해 전자 신호를 입력 및 출력하는 복수의 단자 (810) 는 반도체 패키지 (800) 의 바닥 표면 (800d) 에 제공된다. 단자 (810) 는 반도체 패키지 (800) 의 하단부 (800d) 를 덮도록 U 형태로 각각 형성되고, 반도체 패키지 (800) 의 각각의 대면적부 (800a 및 800d) 에 위치된 측면의 측부 (810a 및 810b) 및 반도체 패키지 (800) 의 하단부 (800d) 를 덮는 바닥 측부 (810d) 로 각각 이루어진다.
또한, 절연 고무 및 실리콘 고무 등으로 이루어진 버퍼 부재 (814) 는 반도체 패키지 (800) 의 바닥 표면 (800d) 에 고정물 (816) 을 고정시킴으로서 인접 접촉하여 실장된다. 버퍼 부재 (814) 는 도 14 에 나타낸 바와 같이 반도체 패키지 (800) 의 바닥 표면 (800d) 에 병렬로 제공되어 보강 부재로서 역할을 하는 맨드럴 (818) 과 복수의 거의 원형인 부재 (814a, 814b 및 814c) 를 연결시킴으로서 구성된다.
각 버퍼 부재 (814 : 814a, 814b, 814c) 의 표면에, 리드로서 역할을 하는 환형 도전성 슬리브 (806 : 806a, 806b, 806c) 가 단자 (810) 에 대응하여 제공되며, 각 도전성 슬리브 (806) 의 일부는 반도체 패키지 (800) 의 바닥면 (800d) 에 제공된 각 단자 (810) 의 바닥 측부 (810d) 에 전기적으로 접속된다. 도전성 슬리브 (806) 는 예를들면 동, 은, 금 등과 같은 도전 재료를 폴리이미드 테이프와 같은 가요성 절연 재료를 위치시키고 고정시키고, 개별 버퍼 부재 (814 : 814a, 814b, 814c) 의 외주부에서 조립체를 부착함으로서 이루어질 수도 있다.
또한, 제 8 실시예의 반도체 패키지 (800) 에서, 전극 (812 : 812a, 81b, 81c) 은 상술한 제 7 실시예의 반도체 패키지 (700) 에서와 마찬가지로 각 도전성 슬리브 (806) 의 측표면에서 돌출하도록 형성된다. 이 전극 (812) 은 도전성 슬리브 (806) 의 일부를 펀치 등으로 기계적으로 외부 방향으로 타격하는 방법, 및 도전 재료 (예를 들면, 금, 은, 동, 땜납등) 가 도전성 슬리브 (806) 의 측부 표면에 고착하도록 위치되어 전극 (812) 등을 형성하는 방법을 채택함으로서 성취될 수도 있다. 다른 구조적인 형태는 제 1 실시예의 반도체 패키지 (100), 제 6 실시예의 반도체 패키지 (600), 및 제 7 실시예의 반도체 패키지 (700) 의 구조적인 형태와 유사하므로, 그들에 대한 설명은 생략한다.
또한, 제 8 실시예의 반도체 패키지 (800) 도 도 15 에 나타낸 바와 같이, 하부로 향하는 외력을 반도체 패키지 (800) 에 인가하여 부하 생성 장치 (830) 를 가지고 기판 (820) 의 표면에 대향하여 압력을 가함으로서 기판 (820) 의 표면에 실장되고, 도전성 슬리브 (806) 는 기판 (820) 의 표면에 있는 배선과 같은 기판 접속기 (도면에 도시되지 않음) 에 직접 접속된다. 실장 공정 동안, 안정성을 향상시키기 위해서 기판 접속기 및 개별 리드 (806) 는 도전성 접착제를 이용하여 접착될 수도 있다.
이 구조체는 종래 기술에 요구되는 접촉핀과 같은 부가적인 부품을 포함하는 접촉 부품을 이용하지 않고 기판상에 반도체 패키지 (800) 를 실장시키는 것을 가능하게 하기 때문에, 전기적인 신호의 전달 경로의 길이가 단축될 수 있고 또한 접촉 저항이 감소될 수 있다. 결과적으로, 전기적인 신호의 지연 및 잡음의 증가와같은 문제가 회피될 수 있다. 게다가, 반도체 패키지 (800) 가 고밀도로 용이하게 실장될 수 있기 때문에 대용량을 구현할 수 있다.
더욱이, 기판 (820) 의 표면에 반도체 패키지 (800) 를 실장하는 경우 부하 생성 장치 (830) 에 의해서 반도체 패키지 (800) 로 인가되는 외력이 제 8 실시예의 반도체 패키지 (800) 의 버퍼 부재 (814) 에 의해서 흡수되기 때문에, 반도체 패키지 (820) 및 기판 (820) 이 파손으로부터 보호될 수 있다.
또한, 제 8 실시예의 반도체 패키지 (800) 가 도전성 슬리브 (806) 에 형성된 전극 (812) 이 기판 (820) 의 표면에 있는 기판 접속기에 접속되는 구조체를 적용하기 때문에, 접촉 저항이 더욱 감소될 수 있다.
더욱이, 제 8 실시예의 반도체 패키지 (800) 는 개별 도전성 슬리브 (806 : 806a, 806b, 806c) 가 보강 부재 (818) 에 의해서 연결된 개별 버퍼 부재 (814 : 814a, 814b, 814c) 의 표면에 제공되어 대응하는 버퍼 부재 (814 : 814a, 814b, 814c) 와 쌍을 이루는 방식으로 구성되기 때문에, 인접하는 도전성 슬리브 (806 : 806a, 806b, 806c) 는 반도체 패키지 (800) 가 고도의 신뢰성으로 개별 도전성 슬리브 (806 : 806a, 806b, 806c) 사이를 절연하도록 기판 (820) 의 표면에 실장되는 경우 서로 접촉되지 않는다.
더욱이, 반도체 패키지 (800) 에 인가되는 외력이 버퍼 부재 (814) 에서의 흡수를 통해 감쇠되기 때문에, 고른 힘으로 기판 (820) 의 표면에 있는 기판 접속기에 도전성 슬리브 (806) 를 전기적으로 접속시키는 것이 가능해진다.
(제 9 실시예)
도 16 은 본 발명의 제 9 실시예의 반도체 패키지 (900) 를 나타낸 도면이고, 도 16 (a) 는 반도체 패키지 (900) 의 정면을 나타낸 도면이고, 도 16 (b) 는 반도체 패키지 (900) 의 횡단면을 나타낸 도면이고, 도 16 (c) 는 반도체 패키지 (900) 의 저면을 나타낸 도면이다. 도 17 은 제 9 실시예의 반도체 패키지 (900) 에 적용된 리드 구조체를 나타낸 확대도이다. 도 18 은 제 9 실시예에서와 마찬가지로 구성된 리드가 반도체 패키지 (900) 에 접속된 상태를 나타낸 확대도이다. 도 19 는 제 9 실시예의 복수의 반도체 패키지가 기판 (920) 의 표면에 실장된 상태를 나타낸 도면이다.
상술한 실시예의 반도체 패키지에서와 마찬가지로, 반도체 패키지 (900) 에서도, 실런트 (904) 로 반도체 패키지 (900) 에서 실드된 각종 전자 소자 (902) 에 대해 전기적인 신호를 입력 및 출력하는 복수의 단자 (910) 가 반도체 패키지 (900) 의 바닥 표면 (900d) 에 제공된다. 단자 (910) 는 반도체 패키지 (900) 의 하단부 (900d) 를 덮도록 U 형태로 각각 형성되며, 반도체 패키지 (900) 의 각각의 대면적부 (900a 및 900b) 에 위치된 측면 측부 (910a 및 910b) 및 반도체 패키지 (900) 의 하단부 (900d) 를 덮는 바닥 측부 (910d) 로 각각 구성된다.
게다가, 절연 고무 및 실리콘 고무 등과 같은 절연 재료로 이루어진 버퍼 부재 (914) 는 반도체 패키지 (900) 의 바닥면 (900d) 에 고정물 (916) 을 고정함으로서 인접 접촉하여 실장된다. 버퍼 부재 (914) 는 도 17 및 도 18 에 나타낸 바와 같이, 반도체 패키지 (900) 의 바닥면 (900d) 에 병렬로 제공된 맨드럴 (918) 과 복수의 거의 원통형 부재 (914a, 914b 및 914c) 와 연결시켜 구성되고, 보강 부재로서 기능을 한다.
각 버퍼 부재 (914 : 914a, 914b, 및 914c) 의 표면에서, 리드로서 기능을 하는 환형 도전성 슬리브 (906 : 906a, 906b, 906c) 가 단자 (910) 에 대응하여 제공된다.
본 실시예에서, 각 도전성 슬리브 (906) 의 일부는 거의 구형인 도전성 본딩 부재 (922) 를 통해 반도체 패키지 (900) 의 바닥면 (900d) 에 제공된 단자 (910) 의 바닥 측부 (910d) 에 전기적으로 접속된다. 도 18 에 나타낸 바와 같이 본딩 부재 (922) 의 접착 특성을 향상시키기 위해서 단자 (910) 의 바닥측 (910d) 에 리세스를 형성시켰지만, 이러한 리세스가 생략될 수도 있는 것을 알 수 있다.
도전성 슬리브 (906) 는 예를 들면, 동, 은, 금 등을 폴리이미드 테이프와 같은 가요성 절연 재료에 위치시켜 고정시키고 개별 버퍼 부재 (914 : 914a, 914b, 914c) 의 외주부에서 이 조립체를 부착함으로서 구성될 수도 있다.
또한, 제 9 실시예의 반도체 패키지 (900) 에서, 전극 (912 : 912a, 912b, 912c) 은 상술한 실시예의 반도체 패키지 (700 및 800) 에서와 마찬가지로 각 도전성 슬리브 (906) 의 측부 표면에서 돌출하도록 형성된다. 전극 (912 : 912a, 912b, 913c) 은 도전성 슬리브 (906) 의 일부를 펀치 등으로 외부를 향해 기계적으로 타격하는 방법, 및 도전성 기판 (예를 들면, 금, 은, 동, 땜납등) 이 도전성 슬리브 (906) 의 측부 표면에 고착되도록 위치되어 전극 (912) 등을 형성하는 방법을 적용함으로서 성취될 수도 있다. 다른 구조적인 형태는 상술한 실시예의 반도체 패키지의 구조적인 형태와 유사하므로, 그들에 대한 설명은 생략한다.
또한, 제 9 실시예의 반도체 패키지 (900) 도 하부로 향하는 외력을 반도체 패키지 (900) 로 인가하여 부하 생성 장치 (930) 를 가지고 기판의 표면에 대향하여 압력을 가함으로서 기판 (920) 의 표면에 실장되며, 도 19 에 나타낸 바와 같이, 도전성 슬리브는 기판 (920) 의 표면에 있는 배선과 같은 기판 접속기 (도면에 도시하지 않음) 에 직접 접속된다. 실장 공정 동안, 안정성을 향상시키기 위해서 기판 접속기 및 개별 리드 (906) 가 도전성 접착제를 이용하여 접착될 수도 있다.
이 구조체는 종래 기술에서 요구되는 접촉핀과 같은 부가적인 부품을 포함하는 접촉 부품을 이용하지 않고 기판 상에 반도체 패키지 (900) 를 실장시키는 것을 가능하게 하기 때문에, 전기적인 신호의 전달 경로의 길이가 단축될 수 있고, 또한, 접촉 저항이 감소될 수 있다. 결과적으로, 전기적인 신호의 지연 및 잡음의 증가와 같은 문제가 회피될 수 있다. 더욱이, 반도체 패키지 (900) 가 고밀도로 용이하게 실장될 수 있기 때문에 대용량을 구현할 수 있다.
또한, 기판 (920) 의 표면에 반도체 패키지 (900) 를 실장하는 경우 부하 생성 장치 (930) 에 의해서 제 9 실시예의 반도체 패키지 (900) 로 인가되는 외력이 버퍼 부재 (914) 에 의해서 흡수되기 때문에, 반도체 패키지 (900) 및 기판 (920) 이 파손으로부터 보호될 수 있다.
또한, 제 9 실시예의 반도체 패키지 (900) 가 도전성 슬리브 (906) 에 형성된 전극 (912) 이 기판 (920) 의 표면에 있는 기판 접속기에 접속되는 구조체를 적용하기 때문에, 접촉 저항이 더욱 감소될 수 있다.
더욱이, 제 9 실시예의 반도체 패키지 (900) 는 개별 도전성 슬리브 (906 :906a, 906b, 906c) 가 보강 부재 (918) 에 의해서 연결된 개별 버퍼 부재 (914 : 914a, 914b, 914c) 의 표면에 제공되어 대응하는 버퍼 부재 (914 : 914a, 914b, 914c) 와 쌍을 이루는 방식으로 구성되기 때문에, 인접하는 도전성 슬리브 (906 : 906a, 906b, 906c) 는 반도체 패키지 (900) 가 고도의 신뢰성으로 개별 도전성 슬리브 (906 : 906a, 906b, 906c) 사이를 절연하도록 기판 (920) 의 표면에 실장되는 경우 서로 접촉되지 않는다.
더욱이, 반도체 패키지 (900) 에 인가되는 외력이 버퍼 부재 (914) 에서의 흡수를 통해 감쇠되기 때문에, 고른 힘으로 기판 (920) 의 표면에 있는 기판 접속기에 도전성 슬리브 (906 : 906a, 906b, 906c) 를 전기적으로 접속시키는 것이 가능해진다.
또한, 제 9 실시예의 반도체 패키지 (900) 에 따르면, 도전성 슬리브 (906) 가 본딩 부재 (922) 를 통해 대응 단자 (910) (910d) 에 각각 접속되기 때문에, 접촉 저항이 더욱 감소될 수 있다. 예를 들면, 도전성 슬리브 (906) 및 단자 (910) (단자 바닥부 910d) 가 이러한 본딩 부재 (922) 를 이용하여 접속되는 구조체를 적용함으로서, 반도체 패키지 (900) 에 형성된 스루홀에 있는 단자 (910) 를 직접 접속시키는 것이 가능하게 된다.
(제 10 실시예)
도 20 은 본 발명의 제 10 실시예의 반도체 패키지 (1000) 를 나타내는데, 도 20(a) 는 반도체 패키지 (1000) 의 정면도를 나타내고, 도 20(b) 는 반도체 패키지 (1000) 의 횡단면도를 나타내며, 도 20(c) 는 반도체 패키지 (1000) 의 저면도를 나타낸다. 도 21 은 제 10 실시예의 복수의 반도체 패키지 (1000) 가 기판 (1020) 의 표면에 실장된 상태를 도시한다.
이전의 실시예의 반도체 패키지에서와 같이 이러한 반도체 패키지 (1000) 에 있어서, 실런트 (1004) 로 반도체 패키지 (1000) 에서 실드된 다양한 전자 소자 (1002) 용 전기신호를 입출력하기 위한 복수의 단자 (1010) 가 반도체 패키지 (1000) 의 바닥면 (1000d) 에 제공된다. 단자 (1010) 는 반도체 패키지 (1000) 의 하단 (1000d) 을 덮도록 U 자 형태로 형성되고, 반도체 패키지 (1000) 의 대면적부 (1000a, 1000b) 에 각각 위치한 측면부 (1010a, 1010b) 및 반도체 패키지 (1000) 의 하단 (1000d) 을 덮는 바닥 측부 (1010d) 로 구성된다.
게다가, 반도체 패키지 (1000) 의 바닥면 (1000d) 에서, 절연 고무, 실리콘 고무 등과 같은 절연물질로 구성된 절연버퍼부재 (1014) 에 복수의 도전층 (1006) 을 클램프함으로써 구성된 거의 원통형으로 적층된 패키지 (1022) 가 고정물 (1016) 을 고정함으로써 밀접 접촉하여 실장된다.
이러한 적층 구조 (1022) 는 알루미늄, 금, 은 등과 같은 도전 물질로 구성된 도전층막 (1006) 을 절연물질로 구성된 버퍼부재 (1014) 안쪽에 매립시킴으로써 구성된다. 개개의 도전층 (1006) 은 실장될 때 개개의 단자 (1010) 의 바닥면부 (1010d) 에 대응하는 위치에 제공된다. 따라서, 도전층 (1006) 은 그 일단이 반도체 패키지 (1000) 의 바닥면 (1000d) 에 제공된 단자 (1010) 중 하나에 전기적으로 접속되고 타단이 기판 (1020) 에서 반도체 접속기에 전기적으로 접속된 채 실장 공정 중에 버퍼 부재 (1014) 의 표면으로부터 노출되는 방식으로 각각 구성된다.
제 10 실시예의 반도체 패키지 (1000) 역시 도 21 에 도시된 바와 같이 도전층 (1016) 이 기판 (1020) 의 표면에서 기판 접속기에 직접 접속된 버퍼부재 (1014) 에 둘러싸인 채 부하 생성장치 (1030) 로 기판 (1020) 의 표면에 대하여 압력을 가하도록 반도체 패키지 (1000) 에 하부 방향의 외력을 가함으로써 기판 (1020) 의 표면에 실장된다. 실장 공정 중에 기판 접속기 및 개개의 리드 (1006) 가 안정성을 향상시키도록 도전성 접착제를 이용하여 본딩될 수도 있다는 것을 주의해야 한다.
이러한 구조로 인하여 종래 기술에서 필요한 접촉핀과 같은 추가적인 부품을 포함하는 접촉부를 이용할 필요 없이 기판상에 반도체 패키지를 실장할 수 있게 하기 때문에, 전기 신호의 통신 경로의 길이가 단축될 수 있고 접촉 저항 역시 감소될 수 있다. 결과적으로, 전기 신호의 지연 및 잡음의 증가와 같은 문제가 해결될 수 있다. 게다가, 반도체 패키지 (1000) 가 고밀도로 쉽게 실장되어 큰 용량을 실현할 수 있다.
또한, 실장 시에 부하 생성장치 (1030) 에 의해 제 10 실시예의 반도체 패키지 (1000) 에 외력이 인가될 때, 기판 (1020) 표면의 반도체 패키지 (1000) 는 반도체 패키지 (1000) 의 버퍼부재 (1014) 에 의해 차단되어 기판 (1020) 의 손상을 방지할 수 있다. 더욱이, 버퍼부재 (1014) 에서의 흡수를 통하여 약화된 반도체 패키지 (1000) 에 인가된 외력으로 인하여, 도전층 (1016) 을 고른 힘으로 기판의 표면에 형성된 배선과 같은 기판 접속기에 전기적으로 접속시킬 수 있게 된다.
(제 11 실시예)
도 22 는 본 발명의 제 11 실시예의 반도체 패키지 (1100) 를 도시하는데, 도 22(a) 는 반도체 패키지 (1100) 의 정면도를 나타내고, 도 22(b) 는 반도체 패키지 (1100) 의 횡단면을 나타내며, 도 22(c) 는 반도체 패키지 (1100) 의 저면도를 나타낸다. 도 23 은 제 11 실시예의 반도체 패키지 (1100) 에 채용된 리드 구조를 도시하는 확대도이다. 도 24 는 제 11 실시예의 복수의 반도체 패키지 (1100) 가 기판 (1120) 표면에 실장된 상태를 도시한다.
이전의 실시예의 반도체 패키지에서와 같이 이러한 반도체 패키지 (1100) 에서도 또한, 실런트 (1104) 로 반도체 패키지 (1100) 에서 실드된 다양한 전자 소자 (1102) 용 전기 신호를 입출력하기 위한 복수의 단자 (1110) 가 반도체 패키지 (1100) 의 바닥면 (1100d) 에 제공된다. 단자 (1110) 는 각각 반도체 패키지 (1100) 의 하단 (1100d) 을 덮도록 U 자 형태로 형성되고, 반도체 패키지 (1100) 의 하단 (1100d) 을 덮는 바닥 측부 (1110d) 및 반도체 패키지 (1100) 의 큰 영역부분 (1110a, 1110b) 에 각각 위치한 측면부 (1110a, 1110b) 로 각각 구성된다.
또한, 본 실시예에서, 리드로서의 기능을 하는 대략 구형의 전극 (1106) 이 단자 (1110) 의 바닥부 (1110d) 에 직접 제공된다. 단자의 바닥 측부 (1110d) 의 일부가 펀치 등으로 기계적으로 외부로 때려지는 방식을 이용함으로써, 그리고 도전성 물질 (예를 들어 은, 금, 구리, 땜납 등과 같은) 이 전극을 형성하기 위하여 단자 (1110) 의 바닥 측부 (1110d) 에 본딩되는 방법을 이용함으로써 리드 전극 (1106) 각각이 형성될 수도 있다. 다른 구조적 특징은 앞에서 설명한 반도체 패키지와 유사하므로 이러한 세부적인 설명은 생략된다는 것에 주의해야 한다.
제 11 실시예의 반도체 패키지 (1100) 도 또한 부하 생성장치 (1130) 로 기판의 표면에 대하여 압력을 가하도록 하부 방향의 외력을 반도체 패키지 (1100) 에 인가함으로써 기판 (1120) 의 표면에 실장되고, 리드로서 기능하는 전극 (1106) 이 도 24 에 도시된 바와 같이 기판 (1120) 의 표면의 배선과 같은 기판 접속기 (도시되지 않음) 에 직접 접속된다. 실장 공정 중에, 기판 접속기 및 개개의 리드 (1106) 가 안정성을 향상시키기 위하여 도전성 접착제를 이용하여 본딩될 수도 있다.
이러한 구조는 종래 기술에서 요구되는 접촉핀과 같은 추가적인 부품을 포함한 접촉부를 이용할 필요없이 기판상에 반도체 패키지 (1100) 를 실장할 수 있게 하기 때문에, 전기 신호의 통신 경로의 길이가 감소할 수 있고, 또한 접촉 저항 역시 감소될 수 있다. 결과적으로, 전기 신호의 지연 및 증가된 잡음과 같은 문제가 최대로 피해질 수 있다. 게다가, 반도체 패키지 (1100) 는 고밀도로 쉽게 실장될 수 있어서 큰 용량을 실현할 수 있다.
(제 12 실시예)
도 25 는 본 발명의 제 12 실시예의 반도체 패키지 (1200) 를 도시하는데, 도 25(a) 는 반도체 패키지 (1200) 의 정면도를 나타내고, 도 25(b) 는 반도체 패키지 (1200) 의 횡단면도를 나타내며, 도 25(c) 는 반도체 패키지 (1200) 의 바닥면을 나타낸다. 도 26 은 제 12 실시예의 반도체 패키지 (1200) 에 채용된 리드 구조를 도시하는 확대된 단면도이다. 도 27 은 제 12 실시예의 복수의 반도체 패키지 (1200) 가 기판 (1220) 의 표면에 실장되는 상태를 도시한다.
도 26 에 도시된 바와 같이, 반도체 패키지 (1200) 에서 다양한 전자 소자 (1202) 가 적절한 실런트 (1204) 로 실드된다. 도 26 에 도시된 바와 같이, 반도체 패키지 (1200) 는 다층 구조를 채용함으로써 구성되는데, 도전성 배선 패턴층 (1240a, 1240b, 1240c, 1240d) 이 절연 접착층 (1242a, 1242b, 1242c, 1242d) 을 통하여 적층된다. 게다가, 개개의 도전성 배선 패턴층 (1240a, 1240b, 1240c, 1240d) 을 서로 전기적으로 접속하도록 스루홀 (1244) 이 반도체 패키지 (1200) 에서 적절한 위치에 형성된다.
더욱이, 참조 번호 (1206) 는 리드로서 기능하는 도전성 전극을 나타내는데, 다층 구조를 달성한 반도체 패키지의 개별 층이 열 압축 본딩을 당하는 경우 도면에서 나타난 예의 배선 패턴층 (1240b) 및 배선 패턴층 (1240c) 사이의 특정한 층간에 적용된다. 전극 (1200) 은 그 일단이 스루홀 (1244) 에 도달하면서 타단의 일부가 반도체 패키지 (1200) 의 외부를 통하여 돌출하는 식으로 위치한다. 전극 (1206) 은 도전 특성 뿐만 아니라 일정한 정도의 탄성도를 가지는 것이 바람직하며, 예를 들어 프로브, 스프링 니들 (spring needle) 등으로 구성될 수도 있다.
제 12 실시예의 반도체 패키지 (1200) 도 또한 기판 (1220) 의 표면에 대하여 압력을 가하도록 하부 방향의 외력을 인가함으로써 기판 (1220) 의 표면에 실장될 수 있으며, 리드 (1206) 는 기판 (1220) 의 표면에 대하여 압력을 가하도록 하부 방향의 외력을 인가함으로써 기판 (1220) 의 표면에 실장되어 리드 (1206) 를 기판 (1220) 의 표면에서 배선에 직접 접속시킨다. 실장 공정 중에, 기판 접속기 및 개별 리드 (1206) 는 안정성을 향상시키기 위하여 도전성 접착제를 이용하여 서로 접착될 수도 있다.
이러한 구조는 종래 기술에서 요구되는 접촉핀과 같은 추가적인 부품을 포함한 접촉부를 이용할 필요 없이 기판 상에 반도체 패키지 (1200) 를 실장하게 할 수 있기 때문에, 전기 신호의 통신 경로의 길이가 줄어들고 접촉 저항 역시 감소될 수 있다. 결과적으로, 전기 신호 지연 및 잡음 증가와 같은 문제가 피해질 수 있다. 게다가, 반도체 패키지 (1200) 는 고밀도로 쉽게 실장되어 큰 용량을 실현할 수 있다.
더욱이, 기판 (1220) 의 표면에 반도체 패키지 (1200) 를 실장할 때 제 12 실시예의 반도체 패키지 (1200) 에 부하 생성장치 (1230) 에 의해 인가된 외력이 탄성 리드 (1206) 에 의해 흡수되므로, 반도체 패키지 (1200) 및 기판 (1220) 이 손상을 입는 것을 방지할 수 있다. 더욱이, 외력이 탄성 리드 (1206) 에서의 흡수를 통하여 약화되어 반도체 패키지 (1200) 에 인가되므로, 개개의 리드 (1206) 를 고른 힘으로 기판 (1220) 의 표면에서 기판 접속기에 전기적으로 접속될 수 있게 된다.
전술한 바와 같이, 본 발명에 따른 리드 구조를 채용함으로써, 전기 신호의 통신 경로의 길이가 줄어들고 접촉 저항이 최소화될 수 있다. 결과적으로, 전기 신호의 지연 및 잡음이 감소될 수 있다.
첨부한 도면을 참조하여 본 발명에 따라 전자 부품용 실장 구조에 대한 상세한 설명이 기재되었지만, 본 발명은 이러한 예에 제한되지는 않으며, 본 발명의 사상, 범위 및 개시 내용으로부터 벗어나지 않고도 형태 및 세부 사항에 있어서의 다양한 변화가 이루어질 수 있으며 이러한 것들도 또한 본 발명의 기술적인 범위 내에 속한다는 것을 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다.
예를 들어, 실시예를 참조하여 본 발명이 SVP (Surface Outline Package) 반도체 패키지에 채용되는 예에 관한 설명이 기재되었지만, 본 발명은 SOP (Small Outline Package) 및 T-SOP (Thin Small Outline Package) 장치를 포함하는 모든 종류의 반도체 장치에 적용될 수 있다.
게다가, 본 발명이 SVP 반도체 패키지에 채용되는 예가 상기한 실시예에 나타나 있지만, 본 발명은 이러한 반도체 패키지에의 응용에 제한되지는 않으며, 저항 및 커패시터와 같은 회로 소자 및 광 변조기, 레이저 다이오드 및 광증폭기와 같은 광학 소자를 포함하고 기판에서 수지로 실링하는 전기적으로 동작하는 다양한 형태의 전자 소자를 패키지함으로써 달성되는 다양한 형태의 전자 부품을 실장하는 경우에도 적용될 수 있다.
더욱이, 지그 (jig) 와 같은 부하 생성장치가 리드를 기판 접촉기에 고정하기 위한 고정 장치로서 이용되는 예에 관한 실시예를 참조한 설명이 기재되었지만, 본 발명에 따라 이용될 수도 있는 고정 장치는 예에서 이용된 부하 생성장치에 제한되지는 않으며, 리드 및 기판 접촉이 안정한 방식으로 전기적으로 접속되고 고정될 수 있는 어떠한 구조도 이용될 수 있다. 고정 장치로서, 리드 및 기판 접촉이 도전성 접착제를 이용하여 접속될 수도 있고, 부하 생성장치 및 도전성 접착제가 결합되어 이용될 수도 있다.
이상의 설명에 따르면, 본 발명은 기판에 전자 부품을 실장하는 경우 기판과 전자 부품사이로 연장하는 전기적인 신호의 전달 경로의 길이가 최소화될 수 있는 신규하며 진보된 전자 부품용 실장 구조체를 제공하고, 전자 부품이 기판에 실장되는 경우 접속부의 접촉 저항이 최소화될 수 있는 신규하고 진보된 전자 부품용 실장 구조체를 제공하고, 반도체 패키지와 같은 전자 부품이 기판에 실장되는 실장 방법이 용이해질 수 있는 신규하고 진보된 전자 부품용 실장 구조체를 제공하고, 기판에 전자 부품을 실장하는 경우 오염물에 대향하는 내성이 강하며 외력에 대향하는 내구성이 뛰어난 신규하고 진보된 실장 구조체를 제공한다.

Claims (8)

  1. 기판;
    전자부품;
    상기 기판의 표면에 형성된 기판 접속기;
    전자 부품의 표면에 형성된 전자 부품 접속기;
    상기 전자 부품 접속기에 전기적으로 접속되는 복수의 리드; 및
    가압력을 통해 상기 리드를 상기 기판 접속기에 고정시키는 고정 장치를 구비하며,
    상기 리드는, 전자 부품 접속기에 각각 전기적으로 접속된 두 개의 단부를 갖는 거의 U 형태의 도체이며,
    상기 U 형태의 리드 및 상기 기판 접속기는, 도전성 접착 부재에 의해서 서로 접착되는 것을 특징으로 하는 전자 부품용 실장 구조체.
  2. 제 1 항에 있어서,
    상기 U 형태의 리드는 상기 기판 접속기와 접촉되는 표면에서 돌출한 전극을 각각 구비하는 것을 특징으로 하는 전자 부품용 실장 구조체.
  3. 제 1 항에 있어서,
    하나 이상의 절연 버퍼 부재는 상기 U 형태의 리드와 상기 전자 부품의 상기표면 사이에 제공되는 것을 특징으로 하는 전자 부품용 실장 구조체.
  4. 기판;
    전자부품;
    상기 기판의 표면에 형성된 기판 접속기;
    전자 부품의 표면에 형성된 전자 부품 접속기;
    상기 전자 부품 접속기에 전기적으로 접속되는 복수의 리드; 및
    전자 부품측으로부터, 기판을 향하는 방향으로 압력을 가하여 상기 기판 접속기게 상기 리드를 고정하는 고정장치를 구비하며,
    상기 리드는, 전자 부품 접속기에 각각 전기적으로 접속되어 있는 두 개의 단부를 구비하는 거의 U 형태의 도체인 것을 특징으로 하는 전자 부품용 실장 구조체.
  5. 제 4 항에 있어서, 상기 U 형태의 리드 및 상기 기판 접속기는 도전성 접착부재에 의하여 서로 접착되는 것을 특징으로 하는 전자 부품용 실장 구조체.
  6. 제 5 항에 있어서, 상기 U 형태의 리드는 상기 기판 접속기와 접촉되는 표면에 돌출된 전극을 각각 구비하는 것을 특징으로 하는 전자 부품용 실장 구조체.
  7. 제 4 항에 있어서, 상기 U 형태의 리드는 상기 기판 접속기와 접촉되는 표면에 돌출된 전극을 각각 구비하는 것을 특징으로 하는 전자 부품용 실장 구조체.
  8. 제 4 항에 있어서, 상기 전자 부품은 반도체 패키지를 구비하며, 상기 반도체 패키지는 두 개의 주표면과 그 주표면을 분리하여 반도체 패키지의 에지를 이루는 복수의 인접한 부표면을 구비하며,
    상기 전자 부품 접속기는 두 개의 주표면 상에 각각 형성되어 있으며,
    상기 U 형태의 도체는 반도체 패키지의 에지에 인접한 베이스 부를 가지며, 상기 U 형태의 도체의 두 개의 단부는 각각의 두 개의 주표면에 있는 전자 부품 접속기에 접속되어 있고,
    상기 고정장치는, 상기 두 개의 주 표면에 본질적으로 평행한 방향으로, 반도체 패키지의 제 1 에지부에 대하여 압력을 가하여, 반도체 패키지의 반대의 제 2 에지부를 기판으로 가압함으로써, U 형태의 도체의 베이스부가 상기 기판 접속기에 접속하는 것을 특징으로 하는 전자 부품용 실장 구조체.
KR10-1998-0025572A 1997-06-30 1998-06-30 전자부품용실장구조체 KR100393926B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-189182 1997-06-30
JP9189182A JPH1126678A (ja) 1997-06-30 1997-06-30 電子部品のリード構造

Publications (2)

Publication Number Publication Date
KR19990007482A KR19990007482A (ko) 1999-01-25
KR100393926B1 true KR100393926B1 (ko) 2003-11-28

Family

ID=16236880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0025572A KR100393926B1 (ko) 1997-06-30 1998-06-30 전자부품용실장구조체

Country Status (4)

Country Link
US (1) US6151220A (ko)
JP (1) JPH1126678A (ko)
KR (1) KR100393926B1 (ko)
TW (1) TW434766B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625228C2 (de) * 1996-06-24 1998-05-14 Siemens Ag Systemträger für die Montage einer integrierten Schaltung in einem Spritzgußgehäuse
US6342731B1 (en) 1997-12-31 2002-01-29 Micron Technology, Inc. Vertically mountable semiconductor device, assembly, and methods
US6235551B1 (en) 1997-12-31 2001-05-22 Micron Technology, Inc. Semiconductor device including edge bond pads and methods
US6140696A (en) * 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6297542B1 (en) * 1998-06-25 2001-10-02 Micron Technology, Inc. Connecting a die in an integrated circuit module
US6262877B1 (en) * 1999-11-23 2001-07-17 Intel Corporation Low inductance high capacitance capacitor and method of making same
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6804120B2 (en) * 2001-12-18 2004-10-12 Siemens Vdo Automotive Corporation Method and apparatus for connecting circuit boards for a sensor assembly
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
FR2861895B1 (fr) * 2003-11-03 2006-02-24 Commissariat Energie Atomique Procede et dispositif de connexion de puces
FR2917233B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Integration 3d de composants verticaux dans des substrats reconstitues.
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
DE102018101792B4 (de) * 2018-01-26 2021-03-25 Harting Electric Gmbh & Co. Kg Leiterkartenverbinder und dazugehörige Leiterkartenanordnung zur Übertragung hoher Stromstärken
TWI756834B (zh) * 2020-09-18 2022-03-01 緯穎科技服務股份有限公司 緩衝元件與具有緩衝元件之電子裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187960A (ja) * 1988-01-22 1989-07-27 Mitsubishi Electric Corp 半導体装置
JPH01201946A (ja) * 1988-02-05 1989-08-14 Mitsubishi Electric Corp 半導体装置
JPH01230265A (ja) * 1988-03-09 1989-09-13 Rohm Co Ltd 電子部品
JPH0233958A (ja) * 1988-07-23 1990-02-05 Nec Corp 半導体装置
KR940006580B1 (ko) * 1991-10-15 1994-07-22 금성익렉트론 주식회사 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR970013273A (ko) * 1995-08-30 1997-03-29 김광호 탭 외부리드를 갖는 패킹구조

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873173A (en) * 1973-10-05 1975-03-25 Itt Electrical connector assembly
US4595794A (en) * 1984-03-19 1986-06-17 At&T Bell Laboratories Component mounting apparatus
GB2164213B (en) * 1984-09-06 1988-07-13 Nec Corp Structure for connecting leadless chip carrier
US4895523A (en) * 1988-11-07 1990-01-23 Raytheon Company Controlled impedance connector
US5210939A (en) * 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
US5386344A (en) * 1993-01-26 1995-01-31 International Business Machines Corporation Flex circuit card elastomeric cable connector assembly
US5395253A (en) * 1993-04-29 1995-03-07 Hughes Aircraft Company Membrane connector with stretch induced micro scrub
US5619067A (en) * 1994-05-02 1997-04-08 Texas Instruments Incorporated Semiconductor device package side-by-side stacking and mounting system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187960A (ja) * 1988-01-22 1989-07-27 Mitsubishi Electric Corp 半導体装置
JPH01201946A (ja) * 1988-02-05 1989-08-14 Mitsubishi Electric Corp 半導体装置
JPH01230265A (ja) * 1988-03-09 1989-09-13 Rohm Co Ltd 電子部品
JPH0233958A (ja) * 1988-07-23 1990-02-05 Nec Corp 半導体装置
KR940006580B1 (ko) * 1991-10-15 1994-07-22 금성익렉트론 주식회사 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR970013273A (ko) * 1995-08-30 1997-03-29 김광호 탭 외부리드를 갖는 패킹구조

Also Published As

Publication number Publication date
JPH1126678A (ja) 1999-01-29
KR19990007482A (ko) 1999-01-25
TW434766B (en) 2001-05-16
US6151220A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
KR100393926B1 (ko) 전자부품용실장구조체
JP2987101B2 (ja) 半導体装置の接続方法並びに半導体装置の接続器
KR100576657B1 (ko) 집적회로패키지및이를기판에접속하는방법
US20070096334A1 (en) Stacked semiconductor module
US20040089943A1 (en) Electronic control device and method for manufacturing the same
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
US8120164B2 (en) Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof
JP4218434B2 (ja) 電子装置
JP2000223645A (ja) 半導体装置
JP2000294720A (ja) 半導体集積回路パッケージ
JP2012235174A (ja) 回路配線を有する回路基板の製造方法、ならびに回路配線を有する半導体パッケージ
WO2007040193A1 (ja) ハイブリッド集積回路装置とその製造方法
KR101096330B1 (ko) 반도체 장치용 패키지
KR100980296B1 (ko) 회로 배선을 갖는 회로 기판, 이의 제조 방법 및 회로배선을 갖는 반도체 패키지
KR20160027253A (ko) 패키지
US7952186B2 (en) Semiconductor package land grid array substrate and plurality of first and second electrodes
CN212344146U (zh) 一种电路板组件及光模块
JP2002176069A (ja) 電気的接続端子の構造とその製造方法
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JP2004158700A (ja) 電子制御装置およびその製造方法
CN110931448A (zh) 引线框架、半导体器件以及电路装置
US20040104113A1 (en) External electrode connector
US20220293502A1 (en) Interconnection substrate, semiconductor package, and method of manufacturing interconnection substrate
KR20000056804A (ko) 적층형 볼 그리드 어레이 패키지
CN211182196U (zh) 引线框架、半导体器件以及电路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee