KR20160027253A - 패키지 - Google Patents

패키지 Download PDF

Info

Publication number
KR20160027253A
KR20160027253A KR1020167004923A KR20167004923A KR20160027253A KR 20160027253 A KR20160027253 A KR 20160027253A KR 1020167004923 A KR1020167004923 A KR 1020167004923A KR 20167004923 A KR20167004923 A KR 20167004923A KR 20160027253 A KR20160027253 A KR 20160027253A
Authority
KR
South Korea
Prior art keywords
main body
hole
package
connection terminal
electric circuit
Prior art date
Application number
KR1020167004923A
Other languages
English (en)
Inventor
요시유키 구사노
무츠미 시마자키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160027253A publication Critical patent/KR20160027253A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/10Sockets for co-operation with pins or blades
    • H01R13/11Resilient sockets
    • H01R13/113Resilient sockets co-operating with pins or blades having a rectangular transverse section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/40Securing contact members in or to a base or case; Insulating of contact members
    • H01R13/405Securing in non-demountable manner, e.g. moulding, riveting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/09Packages
    • B81B2207/091Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094Feed-through, via
    • B81B2207/095Feed-through, via through the lid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

패키지(1)는, 전기 회로를 내장한 본체(2)를 구비하어 구성된다. 본체(2)는, 예를 들면, 수지에 의해 몰드된 몰드부(9)를 갖고 구성된다. 본체(2)에는, 제 1 면(2a)으로부터 그 이면인 제 2 면(2b)에 관통하는 관통 구멍(3)이 형성되어 있다. 관통 구멍(3)의 내측에는, 본체(2)에 내장된 전기 회로와 전기적으로 접속되는 접속 단자(4)가 설치되어 있다. 접속 단자(4)는, 관통 구멍(3)에 삽입되는 삽입 대상(12)에 삽입 방향의 측방으로부터 접촉 가능하게 되어 있다.

Description

패키지{PACKAGE}
본 발명은, 반도체 소자나 MEMS(Micro Electro Mechanical Systems) 등의 전기 회로를 내장한 패키지에 관한 것이다.
전기 회로를 내장하는 일반적인 패키지는, 반도체 소자 등의 전기 회로를 봉지한 본체와, 봉지된 내부의 전기 회로와 접속하는 본체로부터 돌출한 전극(리드 단자·솔더 볼·리드 프레임 등)을 구비하여 구성되어 있다. 이러한 패키지에는, 본체의 측면이나 실장면으로부터 돌출한 전극에 의해 기판에 실장되는 것이 있다.
기판에 실장된 패키지를, 다른 기판이나 외부 기기와 전기적으로 접속시키는 경우가 있다. 예를 들면, 패키지와는 별도로 기판에 실장된 커넥터나 케이블을 거쳐서 외부 기기와 접속시킨다. 이러한 경우, 커넥터나 케이블과 패키지를 접속하기 위해서 기판에 배선 패턴이 형성된다. 그 때문에, 실장 면적을 억제하는 것이 어려웠다. 또한, 고주파인 신호 전송에 있어서는, 배선 패턴의 개재에 의해, 전기적 부정합에 의한 신호 열화가 발생하는 경우가 있었다.
종래, 이러한 과제를 해결하는 것으로서, 예를 들면, 특허 문헌 1에는, 본체에 커넥터가 일체로 형성되고, 외부 기기 등과의 직접 접속이 가능하게 된 커넥터 일체형의 패키지가 개시되어 있다.
(선행 기술 문헌)
(특허 문헌)
특허 문헌 1 : 일본 특개평 제6-13480호 공보
그러나, 커넥터 일체형 패키지는, 외부로부터 핀 컨택트 등의 접속 단자에 의해 커넥터 부분에 압력이 가해진 경우, 본체에도 그 압력이 가해지기 쉬웠다. 그 때문에, 본체에 가해지는 응력에 의해 본체가 파손되거나, 기판의 실장 부분에 걸리는 응력에 의해 피로 파괴가 생기거나, 접속 불량이 발생한다고 하는 문제가 있었다.
본 발명은, 상기를 감안하여 이루어진 것으로, 실장 면적을 억제하면서, 외부 회로와의 접속에 의한 본체로의 응력 부하를 저감할 수 있는 패키지를 얻는 것을 목적으로 한다.
상술한 과제를 해결하고, 목적을 달성하기 위해서, 본 발명은, 제 1 면으로부터 그 이면인 제 2 면에 관통하는 관통 구멍이 형성됨과 아울러 전기 회로를 내장한 본체와, 관통 구멍의 내측에 설치되고, 본체에 내장된 전기 회로와 전기적으로 접속됨과 아울러, 관통 구멍에 삽입되는 삽입 대상에 삽입 방향의 측방으로부터 접촉 가능하게 된 접속 단자를 구비하는 것을 특징으로 한다.
본 발명에 따른 패키지는, 실장 면적을 억제하면서, 외부 회로와의 접속에 의한 본체로의 응력 부하를 저감할 수 있다고 하는 효과를 얻는다.
도 1은, 본 발명의 실시 형태 1에 따른 패키지의 개략 구성을 나타내는 외관 사시도이다.
도 2는, 도 1에 나타내는 II-II선에 따른 시시 단면도이다.
도 3은, 기판에 실장된 패키지의 관통 포트에 핀 컨택트가 삽입된 상태를 나타내는 단면도이다.
도 4는, 본 발명의 실시 형태 2에 따른 패키지의 개략 구성을 나타내는 외관 사시도이다.
도 5는, 도 4에 나타내는 패키지의 평면도이다.
도 6은, 도 5에 나타내는 III 부분을 확대한 부분 확대도이다.
이하에, 본 발명에 따른 패키지의 실시 형태를 도면에 근거하여 상세하게 설명한다. 또한, 이 실시 형태에 의해 본 발명이 한정되는 것은 아니다.
(실시 형태 1)
도 1은, 본 발명의 실시 형태 1에 따른 패키지의 개략 구성을 나타내는 외관 사시도이다. 도 2는, 도 1에 나타내는 II-II선에 따른 화살표 방향으로 본 단면도이다. 도 3은, 기판에 실장된 패키지의 관통 포트에 핀 컨택트가 삽입된 상태를 나타내는 단면도이다. 전기 회로를 내장한 패키지(1)는 본체(2)를 구비한다. 본체(2)는, 수지에 의해 몰드된 몰드부(9)를 갖고 구성된다.
본체(2)의 측방에는, 본체(2)의 내부로부터 돌출하는 전극(5)이 설치되어 있다. 본체(2)의 내부에는, 리드 프레임(7)상에 부착된 다이(8)가 설치되어 있다. 전극(5)은 본체(2)의 내부에서, 다이(8)상에 형성된 전기 회로와 본딩 와이어(6)를 거쳐서 접속되어 있다.
패키지(1)는, 도 3에 나타낸 바와 같이, 기판(10)의 일면에 형성된 배선 패턴(11)에 대해서 전극(5)을 납땜함으로써, 기판(10)상에 실장된다. 이에 의해, 패키지(1)에 내장된 전기 회로(다이(8))는, 기판(10)상에 형성된 배선 패턴(11)과 전기적으로 접속된다.
본체(2)에는, 그 표면(제 1 면)(2a)으로부터 이면(제 2 면)(2b)에 관통하는 관통 포트(관통 구멍)(3)가 형성되어 있다. 관통 포트(3)의 내측에는, 접속 단자(4)가 설치되어 있다. 접속 단자(4)는, 본체(2)의 내부에서, 다이(8)상에 형성된 전기 회로와 본딩 와이어(6)를 거쳐서 접속되어 있다.
또한, 관통 포트(3)는, 본체(2)의 사이즈나 내부 회로의 배치에 맞추어 복수 마련할 수 있다. 본 실시 형태에서는, 2개의 관통 포트(3)를 마련하고 있지만, 1개만 설치해도 좋고, 3개 이상 설치해도 좋다.
관통 포트(3)에는, 도 3에 나타낸 바와 같이 핀 컨택트(삽입 대상)(12)가 삽입된다. 접속 단자(4)는, 관통 포트(3)의 내측에 설치되고, 핀 컨택트(12)의 삽입 방향(화살표 X로 나타내는 방향)의 측방으로부터, 핀 컨택트(12)에 접촉 가능하게 설치되어 있다.
또한, 접속 단자(4)는, 관통 포트(3)에 삽입된 핀 컨택트(12)에 대해서, 보다 확실하게 접촉할 수 있도록, 화살표 X로 나타내는 방향의 측방으로부터 핀 컨택트(12)에 대해서 바이어스 힘을 가하는 탄성 부재, 예를 들면, 판 스프링으로서 구성되어 있다. 접속 단자(4)는, 1개의 관통 포트(3)에 대해서 복수 설치되어도 좋고, 본 실시 형태 1에서는, 2개의 접속 단자(4)가 서로 대향하도록 설치되어 있다. 그 때문에, 관통 포트(3)에 삽입된 핀 컨택트(12)는, 접속 단자(4) 사이에 개재될 수 있게 된다.
여기서, 핀 컨택트(12)는, 패키지(1)와는 상이한 다른 기기나, 패키지(1)가 실장된 기판(10)과는 상이한 다른 기판에도 설치되어, 패키지(1)와의 전기적인 접속을 도모하기 위한 것이다. 그리고, 핀 컨택트(12)가 접속 단자(4)에 접촉함으로써, 접속 단자(4) 및 본딩 와이어(6)를 거쳐서, 핀 컨택트(12)와 패키지(1)에 내장된 전기 회로(다이(8))가 전기적으로 접속된다.
또한, 접속 단자(4)는, 관통 포트(3)의 내측에 수납 가능한 크기로 형성되어 있다. 그리고, 접속 단자(4)는, 관통 포트(3)로부터 본체(2)의 표면(2a)측에도 이면(2b)측에도 돌출하지 않도록 설치되어 있다.
이상 설명한 바와 같이, 패키지(1)를 기판(10)에 실장한 후, 핀 컨택트(12)를 거쳐서 외부 기기와의 접속을 도모할 수 있도록, 본체(2)에 형성된 관통 포트(3)에 핀 컨택트(12)를 삽입한 경우에도, 핀 컨택트(12)가 관통 포트(3)를 관통하므로, 본체(2)에 직접 응력이 걸리기 어렵다.
따라서, 접속 시의 응력에 의한 패키지(1) 그 자체의 파손이나, 전극(5)에 의한 기판 실장 부분에 걸리는 응력에 따른 피로 파괴에 의한 접속 불량의 발생을 억제할 수 있다. 또한, 직접 패키지(1)와 외부 기기를 접속할 수 있으므로, 부품 사이를 접속하기 위한 기판(10)상으로의 패턴 형성의 생략이나, 별도의 커넥터 실장의 생략이 가능해져, 실장 면적의 억제를 도모함과 아울러, 전기적 부정합에 의한 신호 열화를 억제할 수 있다.
또한, 접속 단자(4)는, 화살표 X로 도시하는 방향의 측방으로부터 핀 컨택트(12)에 대해서 바이어스 힘을 가하므로, 접속 단자(4)를 보다 확실하게 핀 컨택트(12)에 접촉시킬 수 있어, 접촉 불량의 발생을 억제할 수 있다.
또한, 접속 단자(4)는, 관통 포트(3)로부터 본체(2)의 표면(2a)측에도 이면(2b)측에도 돌출하지 않도록 설치되어 있으므로, 관통 포트(3)의 내측에 접속 단자(4)를 마련함으로써 패키지(1) 전체의 두께가 커져 버리는 것을 억제할 수 있다.
또한, 본 실시 형태 1에서는, 패키지(1)로서 SOP 타입의 표면 실장형 패키지를 예로 들어 설명하고 있지만 이에 한정되지 않는다. 예를 들면, QFP 타입이나 BGA 타입인 것에 본 실시 형태 1에서 설명한 구성을 적용해도 좋고, 그 외의 패키지에 대해서 본 실시 형태 1에서 설명한 구성을 적용해도 상관없다.
(실시 형태 2)
도 4는, 본 발명의 실시 형태 2에 따른 패키지의 개략 구성을 나타내는 외관 사시도이다. 도 5는, 도 4에 나타내는 패키지의 평면도이다. 또한, 상기 실시 형태와 마찬가지의 구성에 대해서는, 마찬가지의 부호를 부여하여 상세한 설명을 생략한다.
본 실시 형태 2에서는, 4개의 관통 포트(3)를 본체(2)에 형성하고, 그들 관통 포트(3)를 격자 형상으로 균등 배치하고 있다. 관통 포트(3)는, 관통 포트(3)의 중심끼리의 거리, 즉, 포트 배치 피치(13)가 2.54mm나 1.27mm라고 하는 소정의 규격에 준한 사이즈로 되도록 배치되어 있다.
이와 같이, 포트 배치 피치(13)를 규격에 준한 사이즈로 함으로써, 핀 헤더와 같은 범용적인 커넥터를 구비하는 외부 기기 등과의 직접적인 접속이 가능해진다. 또한, 관통 포트(3)의 수는, 본체(2)의 사이즈나 내부 회로의 배치에 맞추어 적절히 변경 가능하다.
도 6은, 도 5에 나타내는 III 부분을 확대한 부분 확대도이다. 본 실시 형태 2에서도 실시 형태 1과 마찬가지로 2개의 접속 단자(4)가 서로 대향하도록 설치되어 있다. 그리고, 접속 단자(4)끼리의 거리, 즉, 단자간 거리(14)가 일반적으로 이용되는 핀 헤더의 핀 지름(0.4mm~0.6mm) 미만으로 되도록 설정되어 있다.
이에 의해, 일반적인 핀 헤더를 갖는 핀 컨택트(12)이면, 접속 단자(4)로부터의 바이어스 힘을 확실하게 핀 컨택트(12)측에 가할 수 있어, 핀 컨택트(12)와 접속 단자(4)를 보다 확실하게 전기적으로 접속시킬 수 있다.
또한, 본 실시 형태 2에서는, 패키지(1)로서 SOP 타입의 표면 실장형 패키지를 예로 들어 설명하고 있지만 이에 한정되지 않는다. 예를 들면, QFP 타입이나 BGA 타입인 것에 본 실시 형태 2에서 설명한 구성을 적용해도 좋고, 그 외의 패키지에 대해서 본 실시 형태 2에서 설명한 구성을 적용해도 상관없다.
(산업상의 이용 가능성)
이상과 같이, 본 발명에 따른 패키지는, 전기 회로를 내장하는 패키지에 유용하고, 특히, 외부 기기 등과의 직접 접속이 도모되는 패키지에 적합하다.
1 : 패키지 2 : 본체
2a : 표면(제 1 면) 2b : 이면(제 2 면)
3 : 관통 포트(관통 구멍) 4 : 접속 단자
5 : 전극 6 : 본딩 와이어
7 : 리드 프레임 8 : 다이
9 : 몰드부 10 : 기판
11 : 배선 패턴 12 : 핀 컨택트(삽입 대상)
13 : 포트 배치 피치 14 : 단자간 거리
X : 화살표

Claims (4)

  1. 제 1 면으로부터 그 이면인 제 2 면에 관통하는 관통 구멍이 형성된 본체와,
    상기 본체의 내부에 마련된 리드 프레임과,
    상기 리드 프레임상에 마련된 전기 회로와,
    상기 관통 구멍의 내측에 설치되고, 상기 전기 회로와 전기적으로 접속됨과 아울러, 상기 관통 구멍에 삽입되는 삽입 대상에 삽입 방향의 측방으로부터 접촉 가능하게 되고, 삽입 방향의 측방으로부터 상기 삽입 대상을 향해 바이어스 힘을 가하는 탄성 부재인 접속 단자와,
    상기 전기 회로와 전기적으로 접속되고, 상기 관통 구멍의 관통 방향과 수직인 방향으로 상기 본체로부터 돌출하는 전극
    을 구비하는 것을 특징으로 하는 패키지.
  2. 제 1 항에 있어서,
    상기 접속 단자는, 상기 본체의 제 1 면측에도 제 2 면측에도 돌출하지 않도록 상기 관통 구멍의 내측에 수용되는 것을 특징으로 하는 패키지.
  3. 제 1 항에 있어서,
    상기 본체에는, 복수의 상기 관통 구멍이 형성되고,
    상기 관통 구멍끼리가 2.54㎜ 피치 또는 1.27㎜ 피치로 배치되는 것을 특징으로 하는 패키지.
  4. 제 1 항에 있어서,
    상기 관통 구멍의 내측에는 적어도 1 세트의 접속 단자가 대향하도록 설치되고,
    대향하는 상기 접속 단자끼리의 거리는, 0.4㎜ 이상이고 0.6㎜ 미만으로 설정되는 것을 특징으로 하는 패키지.
KR1020167004923A 2010-11-09 2010-11-09 패키지 KR20160027253A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/069925 WO2012063321A1 (ja) 2010-11-09 2010-11-09 パッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137010318A Division KR20130096280A (ko) 2010-11-09 2010-11-09 패키지

Publications (1)

Publication Number Publication Date
KR20160027253A true KR20160027253A (ko) 2016-03-09

Family

ID=46050503

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137010318A KR20130096280A (ko) 2010-11-09 2010-11-09 패키지
KR1020167004923A KR20160027253A (ko) 2010-11-09 2010-11-09 패키지

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137010318A KR20130096280A (ko) 2010-11-09 2010-11-09 패키지

Country Status (6)

Country Link
US (1) US9125321B2 (ko)
JP (1) JPWO2012063321A1 (ko)
KR (2) KR20130096280A (ko)
CN (1) CN103180940B (ko)
DE (1) DE112010005985T5 (ko)
WO (1) WO2012063321A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5652458B2 (ja) * 2012-10-23 2015-01-14 株式会社デンソー 電力供給モジュール
JP6016611B2 (ja) * 2012-12-20 2016-10-26 三菱電機株式会社 半導体モジュール、その製造方法およびその接続方法
DE102013206844A1 (de) * 2013-04-16 2014-10-16 Robert Bosch Gmbh Elektronisches Bauteil sowie Werkzeug zur Herstellung des Bauteils
US9754913B2 (en) 2013-10-18 2017-09-05 Sencio B.V. Integrated circuit package
NL2011638C2 (en) * 2013-10-18 2015-04-23 Sencio B V Integrated circuit package.
CN103811457A (zh) * 2014-02-18 2014-05-21 江阴苏阳电子股份有限公司 多芯片sop封装结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127996U (ja) * 1991-05-16 1992-11-20 ナイルス部品株式会社 モジユールにおける端子の接続構造
JPH0613480A (ja) 1992-06-25 1994-01-21 Kyocera Corp 半導体素子収納用パッケージ
US5347160A (en) * 1992-09-28 1994-09-13 Sundstrand Corporation Power semiconductor integrated circuit package
JP2593416Y2 (ja) 1993-04-16 1999-04-12 株式会社エンプラス チップ基板用icソケット
US6396711B1 (en) * 2000-06-06 2002-05-28 Agere Systems Guardian Corp. Interconnecting micromechanical devices
JP2002124602A (ja) * 2000-10-16 2002-04-26 Mitsubishi Electric Corp 半導体装置
CN200976347Y (zh) * 2006-11-09 2007-11-14 程宇 电力电子功率器件门极装置
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP5720485B2 (ja) * 2011-08-12 2015-05-20 オムロン株式会社 電子部品
EP2769956B1 (en) * 2013-02-20 2016-08-24 Harman Becker Automotive Systems GmbH Circuit board comprising spatial light modulator

Also Published As

Publication number Publication date
DE112010005985T5 (de) 2013-08-14
WO2012063321A1 (ja) 2012-05-18
US9125321B2 (en) 2015-09-01
CN103180940B (zh) 2016-06-15
US20130215585A1 (en) 2013-08-22
CN103180940A (zh) 2013-06-26
JPWO2012063321A1 (ja) 2014-05-12
KR20130096280A (ko) 2013-08-29

Similar Documents

Publication Publication Date Title
US8062070B2 (en) Connector assembly having a compensation circuit component
US7762819B2 (en) Substrate connecting member and connecting structure
EP2285195B1 (en) Socket, circuit board assembly, and apparatus having the same
US7090502B2 (en) Board connecting component and three-dimensional connecting structure using thereof
KR20160027253A (ko) 패키지
KR100775161B1 (ko) 전자 부품을 내장한 커넥터
KR100393926B1 (ko) 전자부품용실장구조체
WO2007040193A1 (ja) ハイブリッド集積回路装置とその製造方法
US8139377B2 (en) IC device and method of manufacturing the same
KR20100107183A (ko) 인쇄회로기판 조립체 및 그 연결방법
US5554036A (en) Circuit board electrical connector
US20070238324A1 (en) Electrical connector
WO2014061202A1 (ja) コネクタ
WO2014068848A1 (ja) コネクタ
US20060141667A1 (en) Bare die socket
KR20170125230A (ko) 릴레이 소켓, 릴레이 소켓 모듈, 및 반도체 패키지 테스트 보드 어셈블리
US10644423B2 (en) Semiconductor module
JP3379920B2 (ja) Ic用ソケット
JP7411882B2 (ja) コネクタ
JP2021026981A (ja) ヘッダ及びこれを用いたコネクタ
KR200231862Y1 (ko) 반도체 패키지
KR20080023893A (ko) 조립식 컨넥터 및 그 제작방법
KR200226638Y1 (ko) 테스트 소켓
KR200311472Y1 (ko) 반도체 패키지 테스트용 기판 커넥터
KR20140021890A (ko) 도전 검사용 프로브 모듈 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application