KR100375706B1 - 달링턴 결합 출력단의 증폭도를 줄여 안정화하는 장치 - Google Patents

Abstract

출력단의 아이들 전류와 대역폭을 안정화하기 위해서, 출력단은, 전류의 간격 내에서, 입력전류를 증가시켜, 제1 증폭도에서 제2 증폭도까지 전류증폭을 계속해서 증가시키도록 되어 있다.

Description

달링턴 결합 출력단의 증폭도를 줄여 안정화하는 장치{AN ARRANGEMENT FOR REDUCING AND STABILIZING THE AMPLIFICATION OF A DARLINGTON-COUPLED OUTPUT STAGE}

이러한 공지된 출력단은 저전류에 대해서 고전류 증폭을 수행한다. 그 결과, 상기 전류가 줄어들 때 출력단의 대역폭이 줄어들게 하는 원인이 된다. 상기 전류증폭은 트랜지스터마다 다르고, 더욱이, 상기 전류증폭은 온도에 의존한다. 이는 상기 출력단의 아이들 전류 안정화에 문제를 일으킨다.

본 발명은 출력단에 관한 것으로써, 특히, 바이폴라 트랜지스터를 포함하는 공지된 달링턴 결합 출력단의 아이들 전류(idle current)와 대역폭을 안정화하는 장치에 관한 것이다.

도 1은 본 발명에 따른 출력단의 실시예를 도시하는 도면.

본 발명의 목적은 공지된 출력단에서 이러한 문제점을 해결하고자 하는 것이다.

이것은, 본 발명에 의해 달성되는데, 출력단으로 입력되는 전류를 증가 및 감소함시킴으로써, 상기 출력단에서의 전류증폭도가 증가하고 감소한다.

그 결과, 고전류 증폭은, 구동단에서 내부전력 소비를 줄이고 구동전류를 감소시키게 하는 고입력전류에서 얻어진다. 저입력전류에서 상기 출력단의 전류증폭도는 감소되어, 상기 트랜지스터의 차단주파수에 거의 정합하고, 상기 증폭도의 감소는 공지된 방법으로 이루어지며, 그 결과, 상기 출력단의 대역폭은 거의 안정화된다. 저입력전류에서 낮고 안정된 증폭도에 의해서 상기 출력단의 아이들 전류 제어는 상당히 간단해진다.이하, 본 발명은 첨부도면을 참조하여 보다 상세하게 설명된다.

도 1은, 입력단자(IN), 출력단자(OUT) 및 공급전압 단자(VBB)를 구비하는 본 발명에 따른 출력단을 도시한다.

공지된 바와 같이, 여기에 도시된 출력단은, 베이스가 입력단자(IN)에 접속되고, 컬렉터가 상기 출력단자(OUT)에 접속되는 트랜지스터(Q1)를 포함한다. 상기 트랜지스터(Q1)의 컬렉터는 다른 공급전압 단자 또는 접지점에 접속될 수 있다. 상기 트랜지스터(Q1)의 에미터는 트랜지스터(Q2)의 베이스에 접속되어 있다. 상기 트랜지스터(Q2)의 컬렉터는 출력단자(OUT)에 접속되는 한편, 그 에미터는 공급전압 단자(VBB)에 접속된다.

공지된 바와 같이, 상기 트랜지스터(Q2)는, 당해 적용에 있어서, 기대된 최대의 컬렉터 전류를 감안하여 주어진 소정의 에미터 영역을 갖도록 선택된다.

전술된 본 발명에 따른 출력단부는, 통상 달링톤 회로라고 칭하며, 공지되어 있으며, 상기 도입부에서 언급한 단점을 가지고 있다.

상기 공지된 출력단의 증폭도는 트랜지스터(Q1)의 증폭도(β1)와 트랜지스터(Q2)의 증폭도(β2)의 적(積)과 같다.

본 발명에 따르면, 트랜지스터(Q3)는, 입력단자(IN)에 컬렉터가 접속되어 있고, 에미터가 저항(R1)을 경유하여 공급전압 단자(VBB)에 접속되어 있으며, 베이스가 트랜지스터(Q1)의 에미터와 트랜지스터(Q2)의 베이스 사이의 상호 접속점에 접속되어 있다.

본 발명에 따르면, 트랜지스터(Q3)의 에미터 영역은, 상기 트랜지스터(Q2 및 Q3)의 에미터 영역간 비가 β1 × β2보다 훨씬 작게 되는 방식으로 선택된다.

도면에 예시한 본 발명에 따른 출력단의 실시예는, 상기 입력단자(IN)상의 입력전류를 증폭시켜, 출력단자(OUT)상에 입력전류를 증폭한 것을 출력하도록 되어 있다.

상기 단자(IN)의 입력전류는, 트랜지스터(Q1)의 베이스 전류와, 트랜지스터(Q3)의 컬렉터 전류로 분할됨으로써, 트랜지스터(Q1)의 에미터 전류는 상기 트랜지스터(Q2 및 Q3)의 베이스 전류가 된다.

저입력전류에 따른 전압강하는, 저항(R1)에서는 작다. 이에 따라서, 상기 트랜지스터(Q2 및 Q3)의 베이스-에미터간 전압이 같게 된다. 그 결과, 트랜지스터(Q2 및 Q3)의 컬렉터 전압간 비는 트랜지스터(Q2 및 Q3)의 에미터 영역간 비와 같게 되는데, 그 이유는 상기 에미터 영역이 트랜지스터 크기의 척도이기 때문이다. 따라서, 트랜지스터(Q2 및 Q3)의 컬렉터 전류간 비와 같은 출력단의 증폭도는 트랜지스터(Q2 및 Q3)의 에미터 영역간 비와 같게 된다. 따라서, 상기 트랜지스터(Q2)의 바람직한 아이들 전류는 적절한 입력전류를 입력단자(IN)에 공급함으로써 간단히 얻어진다.

단자(IN)상의 고입력전류에 대해, 저항(R1)을 가로지르는 전압강하는 증가하여, 그 결과 트랜지스터(Q3)의 베이스-에미터간 전압이 트랜지스터(Q2)의 베이스-에미터간 전압에 비해 감소하게 함으로써, 트랜지스터(Q2)의 컬렉터 전류는 트랜지스터(Q3)의 컬렉터 전류보다 빠르게 증가한다. 그 결과, 상기 증폭도는 입력전류가 증가함에 따라 증가할 것이다. 이는, 상기 증폭도가 트랜지스터(Q2 및 Q3)의 컬렉터 전류간 비와 같기 때문이다.

고입력전류에 대해, 저항(R1)을 가로지르는 전압강하는 너무 커서, 상기 단자(IN)로의 입력전류는 트랜지스터(Q3)에서 컬렉터 전류를 더 이상 증가시키지 않게 한다. 따라서, 상기 입력전류의 증가는 트랜지스터(Q1)의 베이스 전류로 이어진다. 상기 트랜지스터(Q1)의 에미터 전류는 증폭도(β1) ×입력전류와 같다. 상기 에미터 전류는 상기 트랜지스터(Q2)의 베이스 전류가 된다. 상기 트랜지스터(Q2)의 컬렉터 전류는 증폭도(β2) ×트랜지스터(Q2)의 베이스 전류와 같게 되어, 결과적으로, 상기 트랜지스터(Q2)의 컬렉터 전류는 β1 X β2 ×입력전류와 같게 된다. 따라서, 이러한 경우에, 상기 출력단의 증폭도는 고입력전류에 대한 β1 X β2가 된다.

본 발명에 따른 출력단의 장점은, 증폭도가, 입력전류에 의존하게 되어, 임의적으로 낮아질 수 있게 되며, 저입력전류에 대한 에미터 영역 간의 비에 의존하여 안정화 될 수 있다. 그 결과, 원하는 대역폭은 지금까지 가능했던 것보다 훨씬 낮은 전류 이하로 출력단에서 유지될 수 있다.

상기 증폭도는, 입력전류에 의존하게 되어, 저입력전류에 대해 임의적으로 낮아질 수 있어, 상기 아이들 전류의 안정화 문제는 간단해 진다.

Claims (1)

1. 저입력전류에 대해 달링턴 결합 출력단의 증폭도를 줄여 안정화하는 장치로서, 상기 출력단은 제1 트랜지스터(Q1)을 갖으며, 상기 제1 트랜지스터의 베이스가, 상기 출력단의 입력단자(IN)에 접속되며, 그 에미터는 제2 트랜지스터(Q2)의 베이스에 접속되며, 상기 제2 트랜지스터(Q2)의 에미터는 상기 출력단의 공급전압 단자(VBB)에 접속되며, 그 콜렉터는 상기 출력단의 출력단자(OUT)에 접속되어 있는 달링턴 결합 출력단의 증폭도을 줄여 안정화하는 장치에 있어서,

   제3 트랜지스터(Q3)는, 그 컬렉터가 상기 입력단자(IN)에 접속되고, 그 에미터가 저항(R1)을 경유하여 상기 공급 전압단자(VBB)에 접속되며, 그 베이스가 상기 제1 트랜지스터(Q1)의 에미터와 상기 제2 트랜지스터(Q2)의 베이스간의 상호 접속점에 접속되며,

   상기 제2 및 제3 트랜지스터(Q2,Q3)의 에미터 영역간 비는 상기 제1 트랜지스터(Q1)의 증폭도와 상기 제2 트랜지스터(Q2)의 증폭도의 적(積)보다 작으며, 그 결과 저입력전류에 대한 상기 출력단의 증폭도는 상기 에미터 영역간 비에 상응하는 것을 특징으로 하는 달링턴 결합 출력단의 증폭도를 줄여 안정화하는 장치.