JP2001504303A - ダーリントン接続の出力段の増幅を減少しかつ安定化するための装置 - Google Patents

Abstract

(57)【要約】 出力段のアイドル電流と帯域幅を安定化するために、この出力段は、電流区間内において、第１の増幅値から第２の増幅値まで入力電流が増大するに従って、その電流増幅を連続的に増大する様に構成してある。

Description

【発明の詳細な説明】 ダーリントン接続の出力段の増幅を減少しかつ安定化するための装置 技術分野 本発明は、出力段に関し、特に、バイポーラトランジスタを有する公知のダー リントン接続出力段のアイドル電流と帯域幅を安定化するための装置に関する。 発明の背景 この様な公知の出力段は、低電流の場合にも高電流増幅を行う。この結果、出 力段の帯域幅は、電流が減少する時に減少される。電流増幅は、トランジスタ毎 に異なり、更に、この電流増幅は、温度に依存する。この結果、出力段のアイド ル電流の安定化の問題が生じる。 発明の簡単な記載 本発明の目的は、公知の出力段のこれらの問題を除去することである。 これは、本発明により達成されて出力段の電流増幅が、出力段への入力電流の 増減と共に増減される。 この結果、高電流増幅は、駆動段における低駆動電流及び低内部電力消費をも たらす高入力電流で達成される。低入力電流では、出力段の電流増幅は、トラン ジスタの遮断周波数にほぼ匹敵する様に減少される。このことは、それ自体公知 の方法で減少されるので、出力段の帯域幅は、ほぼ安定する。低入力電流での低 安定増幅により、出力段のアイドル電流の制御もかなり簡単化される。 図面の簡単な説明 本発明を、添付図面に関して以下に更に詳細に記載する。この添付図面では、 単一の図面が本発明による出力段の実施の態様を示す。 好適な実施の態様 図面は、入力端子ＩＮ，出力端子ＯＵＴ及び供給電圧端子ＶＢＢと備えた、本 発明による出力段を示す。 それ自体公知の方法で、ここに示した出力段は、トランジスタＱ１を有し、そ のベースは、入力端子ＩＮに接続され、そのコレクタは、ここに示した実施の態 様においては、出力端子ＯＵＴに接続されている。トランジスタＱ１のコレクタ は、他の供給電圧端子又は接地点に接続することもできる。トランジスタＱ１の エミッタは、トランジスタＱ２のベースに接続されている。トランジスタＱ２の コレクタは、出力端子ＯＵＴに接続され、そのエミッタは、供給電圧端子ＶＢＢ に接続されている。 それ自体公知の方法で、トランジスタＱ２は、問題の用途における期待された 最大のコレクタ電流に鑑みて、特定の与えられたエミッタ面積を有する様に選択 されている。 今まで記載した本発明による出力段の部分は、通常、ダーリントン回路と呼ば れ、それ自体公知であり、そして、本記載の導入部分で上に述べた欠点を示す。 この公知の出力段の増幅は、トランジスタＱ１の増幅β１及びトランジスタＱ ２の増幅β２の積に等しい。 本発明によれば、トランジスタＱ３では、そのコレクタは、入力端子ＩＮに接 続され、そのエミッタは、供給電圧端子ＶＢＢに抵抗Ｒ１を介して接続され、そ のベースは、トランジスタＱ１のエミッタとトランジスタＱ２のベースとの間の 接続点に接続されている。 本発明によれば、トランジスタＱ３のエミッタ面積は、トランジスタＱ２とト タランジスタＱ３のエミッタ面積との比が、β１×β２よりも一層小さくなる様 な仕方に選ばれる。 図面に示した、本発明による出力段の実施の態様は、入力端子ＩＮの入力電流 を増幅して、出力端子ＯＵＴに、この入力電流の増幅したものを出力しようとす るものである。 入力端子ＩＮの入力電流は、トランジスタＱ１へのベース電流と、トランジス タＱ３へのコレクタ電流に分かれる。従って、トランジスタＱ１のエミッタ電流 は、トランジスタＱ２とトランジスタＱ３へのベース電流となる。 低入力電流の場合、電圧降下は、抵抗Ｒ１では小さい。これにより、トランジ スタＱ２とトランジスタＱ３のベース‐エミッタ間電圧は、ほぼ等しくなる。こ の結果、トランジスタＱ２とトランジスタＱ３のコレクタ電圧同士の比は、エミ ッタ面積が、トランジスタの大きさの程度であるので、トランジスタＱ２とトラ ンジスタＱ３のエミッタ面積同士の比にほぼ等しくなる。従って、又、トランジ スタＱ２とトランジスタＱ３のコレクタ電流同士の比にほぼ等しい出力段の増幅 率は、トランジスタＱ２とトランジスタＱ３のエミッタ面積同士の比に等しくな る。従って、トランジスタＱ２における所望のアイドル電流は、入力端子ＩＮへ 適当な入力電流を供給することによって容易に得られる。 端子ＩＮにおける、入力電流がより大きい場合、抵抗Ｒ１両端の電圧降下は、 増大し、この結果、トランジスタＱ３のベース‐エミッタ間電圧は、トランジス タＱ２のベース‐エミッタ間電圧よりも低くなる。従って、トランジスタＱ２の コレクタ電流は、トランジスタＱ３のコレクタ電流よりも速く増大する。この結 果、上述の増幅は、トランジスタＱ２とトランジスタＱ３のコレクタ電流間の比 に等しいので、その増幅は、入力電流の増加と共に増大する。 高入力電流の場合、抵抗Ｒ１両端の電圧降下は、非常に大きいので、端子ＩＮ への入力電流は、トランジスタＱ３にけるコレクタ電流をもはや本質的には増大 させない。これ以上の入力電流のおのおのの増大は、従って、本質的にトランジ スタＱ１に対するベース電流のごとくになる。トランジスタＱ１のエミッタ電流 は、入力電流×増幅β１に等しい。このエミッタ電流は、ほぼ、トランジスタＱ ２に対するベース電流のごとくになる。そのコレクタ電流は、そのベース電流× 増幅β２に等しく、従って、トランジスタＱ２のコレクタ電流は、入力電流×β １×β２になる。従って、この場合にも、出力段の増幅は、高入力電流の場合、 β１×β２に向かう。 本発明による出力段の利点は、増幅が入力電流に依存し、そして、低入力電流 の場合、エミッタ面積同士の前記比にほぼ依存することによって、任意に低く安 定したものとすることができる。この結果、所望の帯域幅が、出力段において、 従来可能であったよりも一層低電流に下げて維持することができる。 増幅が、入力電流に依存し、そして、低入力電流の場合に任意に低くできると いうことにより、アイドル電流を安定化させることが簡単となる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (1)

1. 【特許請求の範囲】 低入力電流の場合のダーリントン結合の出力段の増幅を減少させ、かつ、安定 化させるための装置であって、前記出力段が、第１のトランジスタ（Ｑ１）を有 し、この第１のトランジスタのベースが、前記出力段の入力端子（ＩＮ）に接続 され、そのエミッタが、第２のトランジスタ（Ｑ２）のベースに接続され、この 第２のトランジスタのエミッタが、前記出力段の供給電圧端子（ＶＢＢ）に接続 され、そのコレクタが、前記出力段の出力端子（ＯＵＴ）に接続されている前記 装置において、 第３のトランジスタ（Ｑ３）が、そのコレクタを前記入力端子（ＩＮ）に接続 され、そのエミッタが、抵抗（Ｒ１）を介して前記電源電圧端子（ＶＢＢ）に接 続され、そのベースが、前記第１のトランジスタ（Ｑ１）のエミッタと前記第２ のトランジスタ（Ｑ２）のベースとの間の接続点に接続され、 前記第２のトランジスタ（Ｑ２）と前記第３のトランジスタ（Ｑ３）とのエミ ッタ面積同士の比が、前記第１のトランジスタ（Ｑ１）の増幅と前記第２のトラ ンジスタ（Ｑ２）の増幅との積よりも小さく、この結果、低入力電流の場合の前 記出力段の増幅が、前記エミッタ面積同士の比に相当することを特徴とする低入 力電流の場合のダーリントン結合の出力段の増幅を減少させ、かつ、安定化させ るための装置。