KR20000052984A - 달링턴 결합 출력단의 증폭도를 줄여 안정화하는 장치 - Google Patents

Abstract

출력단의 휴지전류와 밴드폭을 안정화하기 위해서, 상기 출력단은 전류의 간격내에서 제1증폭값에서 제2증폭값으로 증가하는 입력전류로써 그 전류증폭을 연속적으로 증가시키는데 적용된다.

Description

다알링톤 결합 출력단의 증폭을 줄이고 안정화하는 장치{AN ARRANGEMENT FOR REDUCING AND STABILIZING THE AMPLIFICATION OF A DARLINGTON-COUPLED OUTPUT STAGE}

상기 공지된 출력단은 저전류에 대하여 고전류 증폭을 한다. 이것은 상기 전류가 줄어들 때 출력단의 밴드폭이 줄어들게 된다. 상기 전류증폭은 트랜지스터에서 트랜지스터로 변하고, 더욱더, 상기 전류증폭은 온도 의존성이 있다. 이것은 상기 출력단의 휴지전류 안정화에 문제점을 일으킨다.

본 발명은 출력단에 관한 것으로써, 특히, 바이폴라 트랜지스터를 포함하는 공지된 다알링톤 결합 출력단의 밴드폭과 휴지전류를 안정화하는 배치에 관한 것이다.

도 1은 본 발명에 따른 출력단의 실체을 도시하는 도시도.

본 발명의 목적은 공지된 출력단에서 이러한 문제점을 제거하는 것이다.

이것은 상기 출력단의 전류증폭이 상기 출력단으로 입력전류를 증가하고 감소함으로써 증가되고 감소된다.

여기서, 고전류 증폭은 상기 구동단에서 내부전력 소비를 줄이고 구동전를 떨어지게 함으로써 고 입력전류에서 얻어진다. 저 입력전류에서, 상기 출력단의 전류증폭은 상기 트랜지스터의 차단주파수를 정합하기 위하여 필히 감소됨으로써, 셀레니움(se)당 공지된 방법으로 줄어들고, 그 결과, 상기 출력단의 밴드폭은 필히 안정될 것이다. 낮은 입력전류에서 낮고 안정한 증폭은 상기 출력단의 휴지전류의 제어를 상당히 간소화 한다.

도 1은 입력단자(IN), 출력단자(OUT) 및 공급전압 단자(VBB)를 구비하는 본 발명의 출력단을 도시한다.

본질적으로 공지된 방법에 있어서, 도시된 상기 출력단은 베이스가 입력단자(IN)에 접속되고, 컬렉터가 상기 출력단자(OUT)에 접속되는 트랜지스터 (Q1)를 포함한다. 상기 트랜지스터(Q1)의 컬렉터는 다른 공급전압 단자 또는 접지에 접속될 수 있다. 상기 트랜지스터(Q1)의 에미터는 트랜지스터(Q2)의 베이스에 접속된다. 상기 트랜지스터(Q2)의 컬렉터는 출력단자(OUT)에 접속되는 반면, 그 에미터는 공급전압 단자(VBB)에 접속된다.

공지된 방법으로, 상기 트랜지스터(Q2)는 의심스럽게 적용하면서 예상한 최대의 컬렉터 전류의 견해로 에미터 영역을 갖게 선택된다.

지금까지 기술한 본 발명에 따른 출력단부는 일반적으로 달링톤 회로라고 불려지며, 본질적으로 공지되어 있고, 상기 도입부에서 언급한 단점을 나타낸다.

상기 공지된 출력단의 증폭은 상기 트랜지스터(Q1)의 증폭(β1)과 상기 트랜지스터(Q2)의 증폭(β2)의 발생과 같게 될 것이다.

본 발명에 따르면, 트랜지스터(Q3)는 상기 입력단자(IN)로 컬렉터와 접속하고, 저항(R1)을 경유하여 공급 전압단자(VBB)로 에미터와 접속하며, 트랜지스터(Q1)의 에미터와 트랜지스터(Q2)의 베이스 사이에 상호 접속점으로 베이스와 접속된다.

본 발명에 따르면, 상기 트랜지스터(Q3)의 에미터 영역은 상기 트랜지스터(Q2 및 Q3)의 에미터 영역 사이의 비율이 β1 및 β2보다 훨씬 작은 그러한 방법으로 선택된다.

상기 본 발명에 따라 도면에 도시한 출력단의 실체는 상기 입력단자(IN)상의 입력전류 및 상기 입력전류의 증폭버젼, 즉, 출력단자(OUT)상의 출력전류를 증폭시킨다.

상기 단자(IN)의 입력전류는 상기 트랜지스터(Q1)에 베이스 전류와 상기 트랜지스터(Q3)에 컬렉터 전류로 분할된다. 따라서, 상기 트랜지스터(Q1)의 에미터 전류는 상기 트랜지스터(Q2 및 Q3)에 베이스 전류가 된다.

낮은 입력전류에 대하여, 상기 전압강하는 상기 트랜지스터(Q2 및 Q3)의 베이스 에미터 전압이 같게 되도록 저항(R1) 양단에 작아질 것이다. 여기서, 상기 트랜지스터(Q2 및 Q3)의 컬렉터 전압 사이의 비율은 트랜지스터(Q2)와 (Q3)의 에미터 영역 사이의 비율과 같은데, 그 이유는 상기 에미터 영역이 트랜지스터의 크기를 측정하기 때문이다. 따라서, 또한, 상기 출력단의 증폭은 상기 트랜지스터(Q2 및 Q3)의 컬렉터 전류 사이의 비율이 같은 출력단의 증폭은 상기 트랜지스터(Q2 및 Q3)의 에미터 영역 사이의 비율과 같게 된다. 따라서, 상기 트랜지스터(Q2)의 바람직한 휴지전류는 적합한 입력전류를 상기 입력단자(IN)에 입력함으로써 간단히 얻어진다.

상기 단자(IN)상에 높은 입력전류에 대하여, 상기 저항(R1) 양단의 전압강하는 증가하여, 상기 트랜지스터(Q3)의 베이스 에미터 전압이 상기 트랜지스터(Q2)의 베이스 에미터 전압에 비하여 감소한다. 따라서, 상기 트랜지스터(Q2)의 컬렉터 전류는 상기 트랜지스터(Q3)의 컬렉터 전류보다 빠르게 증가한다. 여기서, 상기 증폭은 입력전류가 증가함으로써 증가할 것이다. 왜냐하면, 상기 언급한 증폭은 상기 트랜지스터(Q2 및 Q3)의 컬렉터 전류 사이의 비율과 같다.

고 입력전류에 대하여, 상기 저항(R1) 양단의 전압강하는 너무 커서 상기 단자(IN)로의 입력전류는 상기 트랜지스터(Q3)에서 더이상 컬렉터 전류를 증가시키지 않는다. 따라서, 상기 입력전류의 증가는 베이스 전류와 같이 트랜지스터(Q1)로 간다. 상기 트랜지스터(Q1)의 에미터 전류는 상기 입력전류 X β1으로 증폭한 것과 같다. 이러한 에미터 전류는 베이스 전류로써 상기 트랜지스터(Q2)로 간다. 이것의 컬렉터 전류는 그것의 베이스 전류 X β2로 증폭한 것과 같고, 결과적으로, 상기 트랜지스터(Q2)의 컬렉터 전류는 그 입력전류 X β1 X β2 한 것과 같다. 따라서, 이러한 경우에, 상기 출력단의 증폭은 고 입력전류를 β1 X β2 한다.

본 발명에 따른 출력단의 장점은 그 증폭이 입력전류에 의존하여 임의적으로 낮아질 수 있고 낮은 입력전류에 대하여 에미터 영역 사이에 상기 비율에 의존하여 안정화 될 수 있다. 그 결과, 원하는 밴드폭은 지금까지 가능했던 것보다 훨씬 낮은 전류로 떨어져 출력단에 유지될 수 있다.

상기 증폭은 입력전류에 의존하고, 입력전류가 상기 휴지전류를 안정화하는 문제점을 간소화하기 때문에 임의적으로 떨어질 수 있다.

Claims (1)

1. 에미터가 상기 출력단의 공급전압 단자(VBB)에 접속되고, 컬렉터가 상기 출력단의 출력단자(OUT)에 접속되는 제2트랜지스터(Q2)의 베이스에 에미터가 접속되고, 출력단의 입력단자(IN)에 베이스가 접속되는 제1트랜지스터(Q1)를 구비하는 저 입력전류에 대하여 다알링톤 결합 출력단의 증폭을 줄이고 안정화하는 배치에 있어서,

   제3트랜지스터(Q3)는 컬렉터가 상기 입력단자(IN)에 접속되고, 에미터가 저항(R1)을 경유하여 공급 전압단자(VBB)에 접속되며, 상기 제1트랜지스터(Q1)의 에미터와 상기 제2트랜지스터(Q2)의 베이스 사이의 상호 접속점에 베이스가 접속되며,

   상기 제2 및 제3트랜지스터(Q2,Q3)의 에미터 영역 사이의 비율은 상기 제1트랜지스터의 증폭 X 상기 제2트랜지스터(Q2)의 증폭 보다 작은데, 저 입력전류에 대한 출력단의 증폭은 상기 에미터 영역 사이의 비율에 해당하는 것을 특징으로 하는 다알링톤 결합 출력단의 증폭 안정화 배치.