JP2006032993A - 増幅装置 - Google Patents

Abstract

【課題】 増幅用トランジスタのオン電圧における出力電力の制御感度のピークを抑えた高出力増幅装置を提供する。
【解決手段】 第２のバイアス回路５は、第１のバイアス回路４から増幅用トランジスタ６３のベースに供給されるベース電流の一部を引抜き、バイアス回路の出力インピーダンスを高くすることで、制御感度のピークを抑えることが可能となる。一方、高出力時は第２バイアス回路による増幅トランジスタ６３のベース電流の引き抜きを抑えることで、バイアス回路の出力インピーダンスは低くなるため、高出力動作が可能となる。
【選択図】 図１

Description

本発明は携帯電話装置などの無線通信装置に使用される増幅装置に関するものであり、特に出力電力利得制御の線形性の向上に関するものである。

一般に、携帯電話装置などの移動体通信機器においては、受信信号に応じて送信出力を制御する機能を要求されている。この要求を実現するため、送信出力段の増幅装置において所定の出力電力となるように出力電力利得を電圧制御する手段が用いられている。このため、送信出力段の増幅装置は高出力、低消費電力の他に、広い出力電力範囲において制御電圧に対して線形な出力電力利得を有することが要求される。

図８にトランジスタを用いたエミッタ接地型電力増幅装置の従来例１を示す。
この増幅装置は、入力端子ＲＦｉｎより入力される信号が入力整合回路６４を介して増幅用トランジスタ６３のベースに入力される。信号は増幅用トランジスタ６３にて増幅され、増幅用トランジスタ６３のコレクタより出力整合回路６５を介して端子ＲＦｏｕｔより出力される。駆動電圧は端子Ｖｃｃより印加される。

バイアス回路６６は、端子６２に印加された制御電圧Ｖｒｅｆを受けて増幅用トランジスタ６３にベース電圧とベース電流を供給する。
このバイアス回路６６は、トランジスタ６７、抵抗６８を備え、トランジスタ６７のベース・コレクタ間は短絡して抵抗６８に接続され、エミッタは接地され、抵抗Ｒ１のもう一方の端子に制御電圧Ｖｒｅｆが印加されたカレントミラー回路となっている。

温度変化による増幅用トランジスタの動作変動は増幅用トランジスタと同一のプロセスを用いて作成されたトランジスタ６７の動作変動により打ち消されるため、温度環境による影響を受けにくい構成となっている。

また、図９のバイアス回路を用いた従来例２がある。
図９のバイアス回路は、トランジスタ６７ａ，６７ｂ，６７ｃと、抵抗６８ａ，６８ｂを備え、トランジスタ６７ａ，６７ｂはそれぞれのベース−コレクタ間を短絡して、トランジスタ６７ａのエミッタはトランジスタ６７ｂのベース−コレクタに接続され、トランジスタ６７ａのベース−コレクタは、抵抗６８ａとトランジスタ６７ｃのベースに接続され、トランジスタ６７ｂのエミッタは接地され、抵抗６８ａのもう一方の端子６２には制御電圧Ｖｒｅｆが印加され、トランジスタ６７ｃのコレクタには端子６１の駆動電圧Ｖ_ＤＣが印加され、トランジスタ６７ｃのエミッタは、抵抗６８ｂを介して増幅用トランジスタ６３のベースに接続された、エミッタフォロアを介して増幅用トランジスタ６３にベース電流を供給するカレントミラー回路の構成である。

トランジスタ６７ｃの電流増幅により、従来例１よりも低い出力インピーダンスでベース電流を供給することができ、高い出力電力での動作が可能となる。
これらのバイアス回路を用いることで、利得が高く、効率が高く、温度環境の影響が少ない高出力増幅装置を得ることができる。

従来例３として（特許文献１）を挙げることができる。
これは、特性の異なる２系統のバイアス回路を並列に用いたもので、低出力時においてバイアス回路の出力インピーダンスが高く、高出力時においてバイアス回路の出力インピーダンスが低くなるように制御している。
特開２００２−１００９３８公報

しかし、従来の高出力増幅器では、低出力電力時（低制御電圧）に制御感度が非常に高くなり、特に増幅用トランジスタの立ち上がるベース電圧が増幅用トランジスタに供給される制御電圧において制御感度はピークを持つため、制御電圧に対して線形な出力電力特性を得ることができないという課題がある。単純にモデル化されたトランジスタの出力電力利得は、
Ｖ_ｂｅ＜Ｖ_ｏｎ Ｇ ＝ −∞ ［ｄＢ］ 式（１）
Ｖ_ｂｅ≧Ｖ_ｏｎ Ｇ ∝ ２０・ｌｏｇ（Ｉｃｃ） ［ｄＢ］ 式（２）
となる。ただし、Ｖ_ｂｅは増幅用トランジスタ６３のベース・エミッタ電圧、Ｖ_ｏｎは増幅用トランジスタ６３のオン電圧、Ｇは増幅用トランジスタ６３の出力電力利得、Ｉ_ｃｃは増幅用トランジスタ６３のコレクタ電流である。

図８のバイアス回路を用いてコレクタ電流を制御した場合、増幅用トランジスタ６３のコレクタ電流は制御電圧に対して、
Ｉｂ＝（Ｖｒｅｆ−Ｖ_ｏｎ）／Ｒ_１ 式（３）
の関係となる。Ｒ_１は抵抗６８ａの抵抗値である。上式から増幅用トランジスタ６３のオン電圧Ｖ_ｏｎで制御感度はピークを持つことがわかる。

また、式（２）（３）からバイアス回路の出力インピーダンス（抵抗値Ｒ１）を小さくすると、最大出力電力が大きくなるが、増幅用トランジスタ６３のオン電圧での制御感度のピークも大きくなることがわかる。つまり、増幅用トランジスタ６３の立ち上がり時の制御感度ピークの低減と、最大出力時の出力電力はトレードオフの関係となる。

特性の異なる２系統のバイアス回路を並列に用いた従来例３（特開２００１−１００９３８公報）のバイアス回路は、低出力時においてバイアス回路の出力インピーダンスが高く、高出力時においてバイアス回路の出力インピーダンスが低くなるように制御することが可能である。しかし、増幅用トランジスタの立ち上がり時のピークを抑えるためＲ１を大きくすると、第１のバイアス回路から第２のバイアス回路に切り替わる制御電圧で制御感度にピークを持ち、バイアス回路Ｅ２からＥ３に切り替を滑らかにすると、抵抗ＲＥ１を小さくすると立ち上がり時のピークが大きくなるため制御感度の抑制は十分でない。

本発明は、高出力で増幅用トランジスタ立ち上がり時の制御感度のピークを抑え、かつ従来のバイアス回路のもつ温度特性や効率の劣化の少ない増幅装置を提供することを目的とする。

本発明の請求項１記載の増幅装置は、入力信号を増幅して出力する増幅用トランジスタと、制御電圧条件に応じて前記増幅用トランジスタに対してベース電流を供給する第１のバイアス回路と、第１のバイアス回路が供給するベース電圧の一部を制御電圧条件に応じて引き抜く第２のバイアス回路とを備え、前記第１のバイアス回路と前記第２のバイアス回路に前記増幅用トランジスタの出力電力利得制御の制御電圧を印加するように構成したことを特徴とする。

本発明の請求項２記載の増幅装置は、請求項１において、第２のバイアス回路は、第１のバイアス回路に対してシャントに接続する第１のトランジスタとこの第１のトランジスタのベースにベース電流とベース電圧を供給する回路を備えることを特徴とする。

本発明の請求項３記載の増幅装置は、請求項２において、第２のバイアス回路は、第１のトランジスタのベースと第２のトランジスタのコレクタが抵抗を介して定電圧源に接続され、第１のトランジスタのコレクタは抵抗を介して第１のバイアス回路に接続され、第１のトランジスタのエミッタは抵抗を介して接地し、第２のトランジスタのベースに抵抗を介して制御電圧が印加され、第２のトランジスタエミッタは抵抗を介して接地したことを特徴とする。

本発明の請求項４記載の増幅装置は、請求項２において、第２のバイアス回路は、第１のトランジスタのベースと第２のトランジスタのコレクタと第３のトランジスタのエミッタが互いに接続され、第１のトランジスタのコレクタは抵抗を介して第１のバイアス回路に接続され、第１のトランジスタのエミッタは抵抗を介して接地し、第２のトランジスタのベースには抵抗を介して制御電圧が印加され、第２のトランジスタのエミッタは抵抗を介して接地し、第３のトランジスタのベースとコレクタは短絡して抵抗を介して駆動電圧が印加されることを特徴とする。

本発明の請求項５記載の増幅装置は、請求項１において、第１のバイアス回路は、制御電圧の増加に対して単調に増加するアイドリング電流を前記増幅用トランジスタに供給することを特徴とする。

本発明の請求項６記載の増幅装置は、請求項１〜請求項５の何れかにおいて、第１のバイアス回路と第２のバイアス回路が別の制御電源によって制御されることを特徴とする。

この構成によると、第２のバイアス回路によって増幅用トランジスタ立ち上がり時の増幅用トランジスタに供給するベース電流を抑制することで、バイアス回路の出力インピーダンスを調節し、増幅用トランジスタの立ち上がる制御電圧においてみられる制御感度のピークを抑えることが可能となる。また、増幅装置の高出力時は第２のバイアス回路による増幅用トランジスタに供給されるベース電流の引抜きをなくすことで、従来のバイアス回路による低インピーダンスでの増幅特性が得られる。

以下、本発明の各実施の形態を図１〜図７に基づいて説明する。
（第１の実施形態）
図１は本発明の第１の実施形態を示す。

この増幅装置は、入力端子ＲＦｉｎより入力される信号が入力整合回路６４を介して増幅用トランジスタ６３のベースに入力される。信号は増幅用トランジスタ６３にて増幅され、増幅用トランジスタ６３のコレクタより出力整合回路６５を介して端子ＲＦｏｕｔより出力される。駆動電圧は端子Ｖｃｃより印加される。

増幅用トランジスタ６３のバイアス回路は、第１のバイアス回路４と第２のバイアス回路５から構成される。
第１のバイアス回路４は、ゲート・コレクタを接続したトランジスタ６と抵抗９，１０からなる。第２のバイアス回路５は、第１のバイアス回路４に対してシャントに接続されたトランジスタ７と、トランジスタ７の動作電圧をきめるトランジスタ８と、抵抗１１，１２，１３，１４，１５から構成されている。

第１のバイアス回路４は、前述した図８に示すバイアス回路６６ａと同様であるから説明を省略する。
第２のバイアス回路５は、第１のバイアス回路４の備える抵抗９と抵抗１０の接点に接続する。抵抗１１の一端は抵抗９と抵抗１０との接点に接続され、抵抗１１の他端はトランジスタ７のコレクタに接続されている。トランジスタ７のエミッタは抵抗１２を介して接地されている。トランジスタ７のベースには抵抗１３を介して駆動電圧Ｖ_ＤＣが印加され、トランジスタ７のベースと抵抗１３の接点にはトランジスタ８のコレクタが接続され、トランジスタ８のエミッタは抵抗１４を介して接地され、トランジスタ８のベースは抵抗１５を介して制御電圧Ｖｒｅｆが印加される。トランジスタ６，７，８は同一ウェハ上に同一プロセスを用いて作成されたバイポーラトランジスタである。

増幅用トランジスタ６３のベース・エミッタ間にオン電圧が印加されると、ベース電流Ｉｂが増幅用トランジスタ６３に供給され始める。このとき第２のバイアス回路５の回路動作を考慮しなければ、第１のバイアス回路４から増幅用トランジスタ６３に供給されるベース電流は、
Ｉｂ＝（Ｖ_ｒｅｆ−Ｖ_ｏｎ）／（Ｒ_１＋Ｒ_２＋Ｒ_ｂｅ） 式（４）
で表すことができる。Ｖ_ｒｅｆは制御電圧、Ｖ_ｏｎは増幅用トランジスタのオン電圧、Ｒ_ｂｅは増幅用トランジスタ６３の入力インピーダンスである。Ｒ_１は抵抗９の抵抗値、Ｒ_２は抵抗１０の抵抗値である。

制御電圧Ｖ_ｒｅｆ＝Ｖ_ｏｎの電圧条件において、第２のバイアス回路５の備える抵抗１４，１５が十分大きい場合、トランジスタ８はオフとなり、トランジスタ７のベースには抵抗１３を介して駆動電圧Ｖ_ＤＣが印加される。

Ｖ_ＤＣをトランジスタ７のオン電圧以上に設定するとトランジスタ７はオンとなり、トランジスタ７のエミッタサイズを調節することでトランジスタ７のオン抵抗Ｒ_ｏｎ２は十分低くなるため、式（４）で示す増幅用トランジスタ６３のベース電流の一部がトランジスタ７のコレクタ電流として流れる。

増幅用トランジスタ６３に供給されるベース電流は、
Ｉｂ＝(（Ｖ_ｒｅｆ−Ｖ_ｏｎ）／（Ｒ_１＋Ｒ_２＋Ｒ_ｂｅ）)／
（(Ｒ_３＋Ｒ_４＋Ｒ_ｏｎ２)／（Ｒ_１＋Ｒ_２＋Ｒ_ｂｅ＋Ｒ_３＋Ｒ_４＋Ｒ_ｏｎ２）)式（５）
となり、バイアス回路の出力インピーダンスは
（Ｒ_１＋Ｒ_２＋Ｒ_ｂｅ＋Ｒ_３＋Ｒ_４＋Ｒ_ｏｎ２）／(Ｒ_３＋Ｒ_４＋Ｒ_ｏｎ２）
倍となる。Ｒ_３は抵抗１１の抵抗値、Ｒ_４は抵抗１２の抵抗値である。

これによって、増幅装置に供給されるベース電流の制御電圧に対する勾配は緩やかなものとなる。トランジスタ７のエミッタサイズと抵抗１１，１２を増幅用トランジスタ６３エミッタサイズ、第１のバイアス回路４のインピーダンスから決めることで出力インピーダンスの調整が可能である。

制御電圧Ｖ_ｒｅｆを大きくしてゆくと、トランジスタ８がオンするため、トランジスタ７のベースに印加される電圧は低下し、
Ｖ_ＤＣ・（Ｒ_６＋Ｒ_ｏｎ）／（Ｒ_５＋Ｒ_６＋Ｒ_ｏｎ３）
となる。Ｒ_ｏｎ３はトランジスタ８のオン抵抗である。トランジスタ７のベース電圧がオン電圧以下となるように抵抗１３，１４、トランジスタ８のエミッタサイズおよび駆動電圧Ｖ_ＤＣを設定することで、トランジスタ７はオフし、コレクタ電流が流れなくなる。

トランジスタ７のコレクタを介してバイアス回路から引き抜かれた電流がなくなるため、式（４）で表されるベース電流が増幅用トランジスタ６３に供給される。トランジスタ７の動作時に比べてバイアス回路の出力インピーダンスは低くなる。トランジスタ７をオフとする制御電圧Ｖ１は
Ｖ_ｏｎ＋（（Ｒ_６＋Ｒ_ｏｎ３）／（Ｒ_５＋Ｒ_６＋Ｒ_ｏｎ３）） 式（６）
から設定することが可能である。

次に第１の実施形態における制御電圧に対する出力電力特性と制御感度特性の変化と、増幅用トランジスタ６３に供給されるベース電流Ｉｂの制御電圧に対する変化を従来のバイアス回路と比較して説明する。

図２〜図４を用いて図１の特性と従来例の特性の違いについて詳しく説明する。
なお、後述の第２の実施形態，第３の実施形態，第４の実施形態についても、定性的にこの第１の実施形態の動作特性と同様である。

図１の第１，第２のバイアス回路４，５のトランジスタは、何れもＧａＡｓ ＨＢＴであり、測定周波数はいずれも０．９ＧＨｚである。
増幅用トランジスタ６３の制御電圧に対する出力電力の依存性を図２に示す。図３には出力制御感度と制御電圧の関係を示す。

実線は図１に示す本発明の第１の実施形態のバイアス回路を用いた制御電圧特性、波線は図８に示すバイアス回路を用いた従来の増幅装置の制御電圧特性である。
従来の増幅装置において制御電圧Ｖｒｅｆ＝１ボルトで出力電力が立ち上がるのに対して、図１に示した回路構成の場合、Ｖｒｅｆ＝１．３ボルトで出力電力が立ち上がる。これは、入力信号Ｐｉｎが０ｄＢｍと大きいため、従来の増幅装置では入力信号から供給されるベース電圧およびベース電流により動作していたものが、ベース電流の引抜きにより入力信号により供給されるベース電流がないために、増幅用トランジスタのオン電圧で立ち上がるからである。

従来の増幅装置では、図３に示すように出力電力の立ち上がりで出力制御感度のピークを持ち１００ｄＢ／Ｖ以上となるのに対して、図１に示した回路構成では、出力電力の立ち上がる制御電圧において、制御感度は６５ｄＢ／Ｖと従来の場合の約１／２となっている。また、制御電圧Ｖｒｅｆの広い出力レンジにおいて制御感度は３０〜６５ｄＢ／Ｖの間で平坦であり、線形な出力−制御電圧特性を得ることができた。また、制御電圧Ｖｒｅｆ＝２ボルト以上において従来の増幅装置と本発明の増幅装置の出力電力は一致し、高出力時において本発明による出力電力の低減がないことがわかる。

増幅用トランジスタのベース電流−制御電圧特性を図４に示す。
実線は図１に示す回路構成の制御電圧特性、破線は図８に示すバイアス回路を用いた従来の増幅装置の制御電圧特性である。Ｖｒｅｆ＝１ボルトからベース電流が流れ始めるが、本発明の増幅装置は、従来の増幅装置と比べて制御電圧に対するベース電流の傾きが小さく、バイアス回路の出力インピーダンスが高いことが分かる。Ｖｒｅｆ＝２．０ボルト付近でベース電流の傾きは大きくなっているが、図１のトランジスタ７のベースのベース電圧が下がるためコレクタ電流が減り、第２のバイアス回路５により引き抜かれるベース電流が減少するためである。Ｖｒｅｆ＝２．３ボルトで第２のバイアス回路５によるベース電流の引抜きは無くなり、増幅用トランジスタ６３のバイアス条件は第１のバイアス回路４のみによって決められる。

このように、本発明の増幅装置は、第２のバイアス回路５により第１バイアス回路４から引き抜く電流量を調節することで、増幅用トランジスタ６３に供給されるベース電流の制御電圧に対する勾配を調節することが可能であり、広い出力範囲において平坦な制御感度を得ることが可能である。

（第２の実施形態）
図５は本発明の第２の実施形態を示す。
図５におけるバイアス電流引抜き回路である第２のバイアス回路５は、図１における抵抗１３を、抵抗２５とベース・コレクタを接続したトランジスタ２４との直列回路に置き換えることにより構成されている。その他は図１と同様である。

図１の場合と同様に、低い制御電圧Ｖｒｅｆが印加された場合、トランジスタ８がオフするため、トランジスタ７はベースに抵抗２５とダイオード接続したトランジスタ２４を介して駆動電圧Ｖ_ＤＣが印加されてオンし、トランジスタ７を介してバイアス回路から増幅用トランジスタ６３のベースに供給されるベース電流の一部を基準電位ＧＮＤに引抜き、バイアス回路の出力インピーダンスは大きくなる。

高い制御電圧Ｖｒｅｆが印加されると、トランジスタ８がオンし、トランジスタ７のベース電圧は下がり、オフするため、バイアス回路から増幅用トランジスタ６３に供給されるベース電流は大きくなり、バイアス回路の出力インピーダンスは低くなる。

図１では抵抗１３に抵抗値の大きな抵抗が必要であったが、この第２の実施形態の図５ではトランジスタ７のベースに供給されるベース電流は抵抗２５とトランジスタ２４によって制御されるため、抵抗２５を大きなものにする必要がなく、高集積化が可能となる。

（第３の実施形態）
図６は本発明の第３の実施形態を示す。
図６におけるバイアス電流引抜き回路である第２のバイアス回路５は、図１におけるトランジスタ７，８を、電界効果トランジスタ３８，３９に置き換えることにより構成されている。その他は図１と同様である。

図１の場合と同様に、低い制御電圧Ｖｒｅｆが印加された場合、トランジスタ３９がオフするため、トランジスタ３８はベースに抵抗を介して駆動電圧Ｖ_ＤＣが印加されてオンし、トランジスタ３８を介してバイアス回路から増幅用トランジスタのベースに供給されるベース電流の一部を基準電位ＧＮＤに引抜き、バイアス回路の出力インピーダンスは大きくなる。

高い制御電圧Ｖｒｅｆが印加されると、トランジスタ３９がオンし、トランジスタ３８はベース電圧がさがるためオフし、バイアス回路から増幅用トランジスタに供給されるベース電流は大きくなり、バイアス回路の出力インピーダンスは低くなる。

（第４の実施形態）
図７は本発明の第４の実施形態を示す。
図７におけるバイアス電流引抜き回路である第２のバイアス回路５は、図５におけるトランジスタ７，８，２４を電界効果トランジスタ３８，３９，５５に置き換えることにより構成されている。その他は図１と同様である。

図１の場合と同様に、低い制御電圧Ｖｒｅｆが印加された場合、トランジスタ３９がオフするため、トランジスタ３８はベースに抵抗Ｒ_５とダイオード接続したトランジスタ５５を介して駆動電圧Ｖ_ＤＣが印加されてオンし、トランジスタ３８を介してバイアス回路から増幅用トランジスタ６３のベースに供給されるベース電流の一部を基準電位ＧＮＤに引抜き、バイアス回路の出力インピーダンスは大きくなる。

高い制御電圧Ｖｒｅｆが印加されると、トランジスタ３９がオンし、トランジスタ３８はベース電圧が下がるためオフし、バイアス回路から増幅用トランジスタ６３に供給されるベース電流は大きくなり、バイアス回路の出力インピーダンスは低くなる。

なお、第１の実施形態〜第４の実施形態において、第１のバイアス回路４にはカレントミラー回路を用いる場合について説明したが、必ずしもこれに限定されるものではない。エミッタフォロアを介して増幅用トランジスタにベース電流を供給するカレントミラー回路や、図９に示した従来例２のようなバイアス回路でも同様に用いることができる。

また、上記の各実施形態において、第１，第２のバイアス回路４，５には、単一の電源から同じ制御電圧Ｖｒｅｆを印加したが、これは第１のバイアス回路と第２のバイアス回路が別の制御電源によって制御されるように構成しても同様に実施できる。

また、上記の各実施形態において、第２のバイアス回路５のトランジスタには、それぞれＧａＡｓＨＢＴ、ＳｉＧｅ ＨＢＴ、Ｓｉトランジスタ、エンハンスメント型電界効果トランジスタのいずれかを使用して、これを集積回路で構成することができる。

また、上記の各実施形態において、増幅用トランジスタ６３と第１，第２のバイアス回路４，５とは、ＩＩＩ−Ｖ族化合物半導体基板もしくはシリコン基板上に作成することが可能であり、同一基板上に同一プロセスを用いて増幅回路を集積化することが可能である。

本発明は携帯電話装置などの移動体通信機器に使用して、各種の出力電力利得制御の線形性の向上を実現し、移動体通信機器の省電力に寄与できる。

本発明の第１の実施形態に係わる増幅装置の回路図 同実施形態における制御電圧Ｖｒｅｆに対する出力電力の依存性を示す図 同実施形態における制御電圧Ｖｒｅｆに対する出力制御感度スロープの依存性を示す図 同実施形態における制御電圧Ｖｒｅｆに対する増幅用トランジスタのベース電流Ｉｂの依存性を示す図 本発明の第２の実施形態に係わる増幅装置の回路図 本発明の第３の実施形態に係わる増幅装置の回路図 本発明の第４の実施形態に係わる増幅装置の回路図 従来例の増幅装置の回路図 別の従来例の増幅装置の回路図

符号の説明

ＲＦｉｎ 入力端子
６４ 入力整合回路
６３ 増幅用トランジスタ
６５ 出力整合回路
ＲＦｏｕｔ 端子
４ 第１のバイアス回路
５ 第２のバイアス回路
６，７，８，２４ トランジスタ
９，１０ 抵抗
１１，１２，１３，１４，１５，２５ 抵抗
３８，３９，５５ 電界効果トランジスタ
Ｖ_ＤＣ 駆動電圧
Ｖｒｅｆ 制御電圧
ＧＮＤ 基準電位

Claims (6)

1. 入力信号を増幅して出力する増幅用トランジスタと、
   制御電圧条件に応じて前記増幅用トランジスタに対してベース電流を供給する第１のバイアス回路と、
   第１のバイアス回路が供給するベース電圧の一部を制御電圧条件に応じて引き抜く第２のバイアス回路と
   を備え、前記第１のバイアス回路と前記第２のバイアス回路に前記増幅用トランジスタの出力電力利得制御の制御電圧を印加するように構成した
   増幅装置。
2. 第２のバイアス回路は、第１のバイアス回路に対してシャントに接続する第１のトランジスタとこの第１のトランジスタのベースにベース電流とベース電圧を供給する回路を備えることを特徴とする
   請求項１に記載の増幅装置。
3. 第２のバイアス回路は、
   第１のトランジスタのベースと第２のトランジスタのコレクタが抵抗を介して定電圧源に接続され、
   第１のトランジスタのコレクタは抵抗を介して第１のバイアス回路に接続され、
   第１のトランジスタのエミッタは抵抗を介して接地し、第２のトランジスタのベースに抵抗を介して制御電圧が印加され、
   第２のトランジスタのエミッタは抵抗を介して接地した
   請求項２に記載の増幅装置。
4. 第２のバイアス回路は、
   第１のトランジスタのベースと第２のトランジスタのコレクタと第３のトランジスタのエミッタが互いに接続され、
   第１のトランジスタのコレクタは抵抗を介して第１のバイアス回路に接続され、
   第１のトランジスタのエミッタは抵抗を介して接地し、
   第２のトランジスタのベースには抵抗を介して制御電圧が印加され、
   第２のトランジスタのエミッタは抵抗を介して接地し、
   第３のトランジスタのベースとコレクタは短絡して抵抗を介して駆動電圧が印加される
   請求項２に記載の増幅装置。
5. 第１のバイアス回路は、
   制御電圧の増加に対して単調に増加するアイドリング電流を前記増幅用トランジスタに供給する
   請求項１に記載の増幅装置。
6. 第１のバイアス回路と第２のバイアス回路が別の制御電源によって制御されることを特徴とした
   請求項１〜請求項５の何れかに記載の増幅装置。

Images