KR100597770B1 - 달링톤회로, 푸시풀전력증폭기 및 이것들을 집적화한집적회로소자 - Google Patents

Abstract

본 발명의 달링톤회로는 입력신호(IN1)를 바이어스전류로서 베이스로 받는 제1트랜지스터(Q1)와, 제1트랜지스터(Q1)의 에미터 전류 중 일부를 바이어스전류로서 베이스로 받아 에미터에 출력으로서 증폭전류를 출력하는 제2트랜지스터(Q2)와, 상기 제2트랜지스터(Q2)의 에미터에 연결되는 부하(LD)와, 상기 제1트랜지스터(Q1)의 에미터와 상기 부하(LD)와 상기 제2트랜지스터(Q2)의 에미터 사이에 접속되는 저항(R1)으로 이루어지고, 상기 저항(R1)과 상기 제2트랜지스터(Q2)의 에미터 사이에는 정전압원(C.V)을 연결한 것이다. 또한 본 발명은 이러한 달링톤회로를 이용한 푸시풀증폭회로를 제공한다. 이러한 구성에 따라 왜율이 적은 달링톤회로의 구성이 가능하게 된다.

왜율, 달링톤회로

Description

달링톤 회로, 푸시풀 전력 증폭기 및 이것들을 집적화한 집적 회로 소자 {DARLINGTON CIRCUITS, PUSH-PULL POWER AMPLIFIER, INTEGRATED CIRCUIT DEVICES USING THE SAME}

도 1은 본 발명에 따른 달링톤 회로를 나타내는 회로도.

도 2는 본 발명에 따른 푸시풀 전력증폭회로를 나타내는 회로도.

도 3은 종래 달링톤 회로의 구성을 보여주는 회로도.

도 4는 또 다른 종래 달링톤 회로의 구성을 보여주는 회로도.

본 발명은 출력파형의 왜율을 개선한 달링톤 회로, 이 달링톤 회로를 이용한 전력증폭회로, 그리고 달링톤회로 및 전력증폭회로를 집적화한 집적회로소자에 관한 것이다.

종래, 통상적으로 트랜지스터 회로(또는 진공관 회로)에서 충분한 출력을 얻기 위해서는 입력 임피던스를 높이고 출력 임피던스를 낮게 하는 방식을 취하고 있는데, 이러한 목적을 얻기 위한 회로의 예로는 공지의 달링톤 회로를 들 수 있다.

도 3은 종래 달링톤 회로의 전형적인 예를 나타내는 것으로서, 베이스가 입력측이 되는 NPN형 제1트랜지스터Q11와 에미터가 출력측이 되는 NPN형 제2트랜지스터Q12, 그리고, 제2트랜지스터Q12의 출력측, 즉 에미터측에 연결되는 부하LD11로 구성되며, 그리고 제1트랜지스터Q11의 콜렉터측과 제2트랜지스터Q12의 콜렉터측이 상호 접속되어 있고, 이 접속점의 VPP와, 부하 측의 VNN은 전원단자가 된다. 여기서 부하는 통상 정전류원(예를들면 단순 저항)을 사용하며, 그 밖에도 일반적으로 전기적인 모든 부하가 될 수 있다.

도면에서 알 수 있는 바와 같이 제1트랜지스터 Q11의 베이스측이 입력이 되고, 그 에미터측이 제2트랜지스터Q12의 베이스측에 접속되어 있다. 그리고, 제2트랜지스터Q12의 에미터는 상기한 바와 같이 출력측이 된다.

이러한 종래의 달링톤 회로의 경우 제1트랜지스터Q11의 베이스에 들어오는 입력신호(IN11)에 의해서 제1트랜지스터Q11의 베이스와 에미터간 전류ibe11이 흐르고 콜렉터와 에미터 사이에 hfe11 × ibe11의 값을 갖는 콜렉터-에미터간 전류ice11 전류가 흐르게 된다. 이때 제1트랜지스터Q11의 콜렉터-에미터 간 전류 ice11 가 그대로 제2트랜지스터Q12의 베이스로 흘러 들어가게 된다. 이 제1트랜지스터Q11의 콜렉터-에미터 간 전류ice11은 제2트랜지스터Q12를 제어함으로써 제2트랜지스터Q12에 필요한 양 만큼만 흐르게 된다.

그런데, 제1트랜지스터의 콜렉터-에미터간 전류 ice11의 전류 량이 적은 소형 달링톤회로에서는 제1트랜지스터Q11의 동작점이 턴온 부근의 비직선 특성 곡선 상에 있게 된다(정리1)

이 "정리1"과 같은 상태에서 입력신호전압의 변화에 의한 콜렉터-에미터간 전류ice11 는 비직선 특성으로 전류증폭이 되어 신호의 왜율이 증가하게 된다. 제1트래지스터Q11의 콜렉터-에미터간 전류 ice11 에 의하여 제2트랜지스터Q12의 베이스-에미터 간 전류ibe12 가 흐르고 hfe12 × ibe12로 계산되는 제2트랜지스터Q12의 콜렉터-에미터간 전류ice12 가 부하LD11에 의해서 전압으로 변환되어 출력OUT11으로 나오게 된다.

입력신호의 변화에 대한 동작은, 제1트랜지스터Q11의 베이스측 입력신호IN11 가 상승하면 제1트랜지스터Q11의 베이스-에미터간 전류ibe11 가 증가하고 제1트랜지스터의 콜렉터-에미터간 전류 ice11도 증가한 상태로 제2트랜지스터Q12의 베이스 측으로 입력된다. 제2트랜지스터Q12의 베이스-에미터간 전류ibe12 가 증가했으므로 그 콜렉터-에미터간 전류ice12 가 증가하여 제2트랜지스터Q12의 콜렉터와 에미터간 임피던스가 감소 하게 되고, 부하LD11에 의해서 출력OUT11 단자전압이 상승 하게 된다. 즉 입력신호의 증가로 제1트랜지스터Q11와 제2트랜지스터Q12의 전류가 모두 증가한 상태로 동작하게 된다.

반대로, 제1트랜지스터Q11의 입력신호IN11가 감소하는 경우에는 제1트랜지스터Q11와 제2트랜지스터Q12의 전류가 감소하게되어 출력단자 OUT11의 전압이 감소하게 된다.

이와 같이 도 3의 달링톤 회로는 전류신호의 증감으로 신호전달이 되는 것이다. 바로 이것이 트랜지스터의 기본 특성인 전류증폭 작용인 것이다. 제1트랜지스터Q11의 베이스-에미터간 전류ibe11 가 신호에 따라 변하므로 제1트랜지스터Q11의 내부 임피던스는 hie = vbe / ibe 가 되며 베이스-에미터간 전류ibe 가 존재하므로(변하기 때문에) 내부저항이 존재하게 된다(정리2).

이와 같이 종래의 달링톤 회로에서는 제2트랜지스터Q12의 입력 임피던스를 높이기 위하여 제1트랜지스터Q11를 추가한 것이지만 상기 "정리1"의 이유로 신호에 왜율이 증가하여 증폭 특성이 더 나빠지게 되고, 상기 "정리2"의 이유로 입력 임피던스는 설계치 만큼 높아지지가 않게 되는 것이다.

"정리1"의 특성곡선상의 비직선 영역에 동작점이 위치하는 것을 보완하기 위하여 도 4와 같이 에미터 저항R21을 접속하여 콜렉터 전류를 높이는 형태로, 동작점을 특성곡선의 직선 영역에 있게 하는 방법이 있다.

제1트랜지스터Q21의 베이스와 에미터 사이에 베이스-에미터간 전류ibe21가 흐르고 콜렉터와 에미터 사이에 hfe21 × ibe21 로 계산되는 콜렉터-에미터간 전류ice21 가 흐르게 된다. 이 제1트랜지스터의 콜렉터-에미터간 ice21의 전류 대부분을 저항R21으로 흐르게 하여 제1트랜지스터Q21의 특성곡선 상의 직선영역에 동작점을 위치시킨다. 그러나 저항R21 양단의 전압은 제2트랜지스터Q22의 베이스-에미터간 전압 Vbe22 으로 제한된다. 즉 트랜지스터 소자의 특성상 0.6 ~ 0.7V 로 낮은 전압을 유지하게 된다.

이렇게 낮은 베이스-에미터간 전압Vbe22 에 의해서 저항R21의 저항값은 작게 설계되고, 제1트랜지스터Q21의 입력 임피던스가 낮아지게 된다. 결국에는 저항R21을 높여 적당한 선에서 절충한 값으로 설정을 하게되며, 특성 곡선의 비직선 영역에 동작점이 위치하게되면 도 3의 회로의 경우와 같이 신호의 왜율이 높아지게 된 다.

이 도 4의 종래 달링톤 회로의 경우, 입력신호의 변화에 대한 동작은 도 3의 달링톤 회로의 경우와 같으며, 입력 임피던스도 도 3의 경우와 같다.

본 발명은 상기 종래 문제점을 해소하기 위한 것으로서, 종래의 달링톤회로의 장점을 가지면서도, 간단한 구조로 종래의 문제점을 해소하여 실질적으로 입력임피던스가 원하는 값만큼 높고, 출력임피던스도 원하는 값만큼 낮출 수 있으며, 또한 회로의 출력 왜율이 현저하게 개선된 달링톤회로와, 이 달링톤회로를 적용한 전력증폭기, 그리고, 이들 달링톤회로 및 전력증폭기를 집적화한 집적회로소자에 관한 것이다.

이러한 목적을 실현하기 위해 본 발명에 따른 제1구성특징은 달링톤회로에 관한 것으로서 입력신호(IN1)를 바이어스 전류로 하여 베이스로 받는 제1트랜지스터(Q1)와, 제1트랜지스터(Q1)의 에미터 전류 중 일부를 바이어스전류로서 베이스로 받아 에미터에 출력으로서 증폭전류를 출력하는 제2트랜지스터(Q2)와, 상기 제2트랜지스터(Q2)의 에미터에 연결되는 부하(LD)와, 상기 제1트랜지스터(Q1)의 에미터와 상기 정전류원(C.C)과 상기 제2트랜지스터(Q2)의 에미터 사이에 접속되는 저항(R1)으로 이루어지는 달링톤 회로에 있어서, 상기 저항(R1)과 상기 제2트랜지스터(Q2)의 에미터 사이에는 정전압원(C.V)을 연결한 것을 특징으로 한다.
이와 같이 구성함으로써, 본 발명에 따른 달링톤회로는 정전류기능을 아울러 하게 되므로 "정전류 달링톤 회로" 또는 "CCD"(Constant Current Darlington)라 명명하고, 이 회로가 내장된 소자를 "정전류 달링톤 트랜지스터" 또는 "CCDT"(Costant Current Darlington Transistor)라 명명한다.

상기 목적을 실현하기 위한 본 발명에 따른 제2구성특징은 푸시풀 전력증폭회로에 관한 것으로서 입력신호(IN1)를 바이어스전류로서 베이스로 받는 제1트랜지스터(Q31)와, 제1트랜지스터(Q31)의 에미터 전류 중 일부를 바이어스전류로서 베이스로 받아 에미터에 출력으로서 증폭전류를 출력하는 제2트랜지스터 (Q32)와, 상기 제2트랜지스터 (Q32)의 에미터에 연결되는 부하(LD31)와, 상기 제1트랜지스터 (Q31)의 에미터와 상기 부하(LD31)와 상기 제2트랜지스터 (Q32)의 에미터 사이에 접속되는 저항(R31)으로 이루어지는 달링톤 회로에 있어서, 상기 저항(R31)과 상기 제2트랜지스터(Q32)의 에미터 사이에는 정전압원(CV31)이 연결되어 이루어지는 달링톤회로와, 상기 달링톤회로에서 상기 제2트랜지스터(Q32)의 에미터와 상기 정전압원(CV31)를 연결하는 접속점 사이에 베이스가 연결되는 제3트랜지스터(Q33)와, 상기 달링톤회로에서 상기 저항(R31)과 상기 정전압원(CV31)의 접속점 사이에 베이스가 연결되는 동시에 상기 제3트랜지스터(Q33)와는 상보성의 관계를 갖는 제4트랜지스터(Q34)와, 상기 제3트랜지스터(Q33)의 에미터와 상기 제4트랜지스터(Q34)의 에미터의 접속점에 위치하는 출력단을 포함하는 것을 특징으로 한다.

본 발명의 제3구성특징은 상기 달링톤회로를 집적화한 반도체 IC회로소자를 구성한다.

본 발명의 제4구성특징은 푸시풀 전력증폭회로를 집적화한 반도체 IC회로소자.

이하 본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명 한다.

도 1은 본 발명의 제1실시예를 나타내는 달링톤회로에 관한 것으로서, 그 특징은 도 1에서와 같이 제2트랜지스터Q2의 에미터에 정전압회로(CV1)를 추가하여 제1트랜지스터Q1의 에미터 저항 R1의 양단 전압을 높게 함으로서 제1트랜지스터Q1의 동작점을 특성곡선상의 직선영역에 있도록 한 것이며, 또한 저항R1은 제1트랜지스터Q1의 정전류부하로 동작함으로서 증폭특성을 개선한 것이다.
이와 같이 구성함으로써, 본 발명에 따른 달링톤회로는 정전류기능을 아울러 하게 되므로 "정전류 달링톤 회로" 또는 "CCD"(Constant Current Darlington)라 명명하고, 이 회로가 내장된 소자를 "정전류 달링톤 트랜지스터" 또는 "CCDT"(Costant Current Darlington Transistor)라 명명한다.

제1트랜지스터Q1의 베이스와 에미터에 흐르는 베이스-에미터간 전류 ibe1 에 의하여 제1트랜지스터Q1의 콜렉터와 에미터 사이에 hfe1 × ibe1 로 계산되는 콜렉터-에미터간 전류ice1 가 흐른다.

이 콜렉터-에미터간 전류ice1 는 제2트랜지스터Q2의 베이스로 흐르는 베이스-에미터간 전류ibe2와 저항R1으로 흐르는 전류iR1 로 나누어 지며, 이것을 식으로 나타내면 다음과 같다.

(수학식1)

ice1 = iR1 + ibe2 ====> iR1 = ice1 - ibe2

또한, 저항R1의 양단에 걸리는 전압vR1은 다음과 같이 표현된다.

(수학식2)

vR1 = R1 × iR1 = R1 × (ice1 - ibe2)

또한, 저항R1 양단에 제2트랜지스터Q2와 정전압원 CV1이 접속 되어있으므로, 상기 저항R1의 양단전압vR1은 제2트랜지스터Q2의 베이스-에미터간 전압 vbe2 과 정전압회로(CV1)의 양단전압 vCV1 을 합한 값이며, 식으로는 다음과 같이 표현된다.

(수학식3)

vR1 = vbe2 + vCV1

입력신호 IN1 가 상승하면 제1트랜지스터Q1의 베이스-에미터간 전류ibe1 가 증가하여 제1트랜지스터Q1의 콜렉터-에미터간 전류ice1도 증가하게 된다. 이 콜렉터-에미터간 전류ice1는 대부분이 저항R1을 통과하며 저항전류iR1에 의해서 R1양단 전압이 상승하므로 A 점의 전압이 높아진다. 또한 A 점이 상승하게 되면 제2트랜지스터Q2의 베이스 에미터간 전류ibe2가 증가하여 제2트랜지스터Q2의 콜렉터 전류 즉 콜렉터-에미터간 전류ice2도 증가하게 되고 제2트랜지스터Q2의 콜렉터와 에미터 간의 임피던스가 낮아지게 된다. 제2트랜지스터Q2의 에미터에 있는 정전압원의 양단 전압은 일정하므로 부하 LD1(이 부하로는 통상 정전류원이 사용되며, 그 밖에도 전기적으로 일반부하가 사용될 수 있다)에 의하여 B점의 전위가 상승하고 C점도 같이 상승하게 된다. C점이 상승하면서 저항R1 양단의 전압이 다시 감소하여 저항전류iR1 전류가 감소하고 콜렉터-에미터간 전류ice1도 같이 감소하여 이 콜렉터-에미터간 전류ice1가 이전 상태를 유지하게 되며(R1의 정전류 동작), 이 때 베이스-에미터간 전류ibe1도 감소하여 이전상태를 유지하며, 콜렉터-에미터간 전류ice1 가 항상 일정하도록 제2트랜지스터Q2가 통제를 하게된다. 즉, 입력신호만이 상승했기 때문에 B 지점의 전압이 상승하는 변화만이 나타날 뿐이다.

여기서 입력단의 제1트랜지스터Q1의 베이스전류, 즉 베이스-에미터간 전류ibe1 는 변화하지 않는다는 것을 알 수 있다(ibe1 = 0). 제1트랜지스터Q1의 입력 임피던스는 다음과 같이 표현될 수 있다.

(수학식 4)

hie1 = vbe1 / ibe1

여기서 베이스-에미터간 전류가 ibe1 = 0 이 되므로, 제1트랜지스터Q1의 임력임피던스 hie1 은 무한대의 값이 나온다. 즉 입력임피던스가 무한대로 높은 것이다(정리3).

이와같이, 본 발명에 따른 제1실시예의 달링톤 회로에 따르면, 입력단측 제1트랜지터Q1의 신호전류, 즉 베이스-에미터간 전류가 ibe1 = 0 이 된다는 의미는 전류가 흐르지 않는다는 것이므로, 입력된 전류에 대한 전류증폭값이 없다는 것이된다. 즉, 본 발명의 제1실시예에 따른 달링톤회로는 전류증폭기로는 동작을 하지 않으며, 전압증폭기로 동작하게 되는 것이다(정리4).

그러므로, 제1트랜지스터Q1의 에미터저항 R1의 값을 조정하여 콜렉터-에미터간 전류ice1를 제1트랜지스터Q1의 특성곡선 상의 직선영역에 동작점이 위치하도록 저항R1을 정하면 Q1의 증폭특성은 왜곡이 없이 양호한 신호를 얻게 된다(정리5).

그리고, 저항R1 양단의 전압은 항상 일정하여 제1트랜지스터Q1의 에미터 부하가 정전류 특성을 갖게 된다(정리6).

정전압원CV1의 양단전압은 항상 일정하므로 B점 출력OUT1의 출력신호와 C점의 신호전압이 동일하게되어 저항R1에 의해서 제1트랜지스터Q1에 부스트업 효과로 작용을 한다(정리7).

그러므로 본발명의 제1실시예에 따른 달링톤회로는 "정리3"의 고 입력임피던스와 "정리4"의 전압증폭소자로서 동작하게 되어 고 입력임피던스의 전압증폭소자 가 되는 효과를 얻게된다.

또한, "정리7"의 부스트업 효과에 의해서 고충실도의 버퍼회로를 구성할 수도 있고, "정리5"와 같이 저항R1의 값을 변경하여 동작점 조정을 매우 용이하게 할 수 있다.

도 2는 본 발명의 제2실시예에 따른 푸시풀 전력증폭회로를 나타낸 것으로서, 정전압회로를 푸시풀 전력증폭회로의 바이어스회로로 대치하여 구성한 것이다.

제2실시예는 제1트랜지스터가 Q31이고, 제2트랜지스터가 Q32이며, 실질적인 달링톤회로 부분은 제1실시예와 동일하며, 푸시풀증폭기의 출력트랜지스터를 달링톤회로측에 결합한 것에서만 제1실시예와 다른점이다.

즉, 푸시풀 출력트랜지스터인 NPN형 제3트랜지스터Q33의 베이스가 제2트랜지스터Q32와 정전압원CV31의 접속점 사이에 접속되고, 이 제3트랜지스터Q33와는 상보적 관계를 갖는 PNP형 제4트랜지스터Q34의 베이스가 제1트랜지스터Q31의 에미터저항R31과 정전압원CV31의 접속점 사이에 접속된다.

푸시풀증폭기는 신호파형의 플러스와 마이너스파형을 나누어 상보성 트랜지스터로 증폭하는 "B급 증폭기"이다. B급 증폭기에서는 0전압 부근에서 두 개의 상보성 트랜지스터가 모두 OFF 되어 출력파형 간의 크로스오버 찌그러짐이 발생한다. 이것을 방지하기 위해서 두 개의 상보성 트랜지스터의 콜렉터와 에미터에 약간의 전류를 흘려주게되는데, 이 전류를 "아이들링 전류(idling current)"라 하며, 이와같이 아이들링 전류가 흐르는 경우의 증폭기를 "AB급 증폭기"라 칭한다.

앞에서 설명한 바와 같이, 제3트랜지스터Q33의 베이스와 제4트랜지스터Q34의 베이스에 정전압원 CV31이 접속되어 있다. 이 정전압원CV31의 전압을 조절하여 제3트랜지스터Q33의 콜렉터와 에미터간 또는 제4트랜지스터Q34의 콜렉터와 에미터간에 아이들링 전류가 흐르도록 설정해 주면 푸시풀 버퍼증폭기가 되는 것이다.

제2실시예에서는 제1트랜지스터 Q31 (제1실시예의 경우는 Q1), 제2트랜지스터 Q32 (제1실시예의 경우는 Q2), 에미터 저항R31(제1실시예의 경우는 R1), 정전압원CV31(제1실시예의 경우는 CV1)에 의해서 본 발명에 따른 정전류기능이 내장된 달링톤회로가 구성되며, 여기에 푸시풀 증폭기를 결합하여 달링톤회로가 푸시풀 증폭기를 드라이브 하게되는 전력증폭기를 구성할 수 있는 것이다.

이상과 같은 구성을 통해 본 발명은 다음과 같은 효과를 얻게된다.

첫째, 왜곡율이 낮은 달링톤회로를 얻을 수 있다.

둘째, 달링톤회로의 제1트랜지스터를 정전류부하로 구동하는 효과가 있어, 별도의 정전류회로를 구성하지 않아도 되므로 원가절감효과를 얻을 수 있다.

셋째, 전류증폭소자인 트랜지스터를 사용하여 전압증폭소자와 같은 효과를 얻을 수 있다.

넷째, 고 임피던스의 버퍼회로를 구성할 수 있다.

다섯째, 이상과 같은 효과에 의해 전체적으로 정리하면 본 발명에 따른 달링톤회로를 푸시풀 전력증폭기. 에미터폴로워 증폭기. 전류부스터 증폭기. 임피던스 변환기. 고 입력임피던스 OP AMP 등에 적용할 수 있다.

Claims (4)

1. 입력신호(IN1)를 바이어스전류로서 베이스로 받는 제1트랜지스터(Q1)와,

   제1트랜지스터(Q1)의 에미터 전류 중 일부를 바이어스전류로서 베이스로 받아 에미터에 출력으로서 증폭전류를 출력하는 제2트랜지스터(Q2)와,

   상기 제2트랜지스터(Q2)의 에미터에 연결되는 부하(LD)와,

   상기 제1트랜지스터(Q1)의 에미터와 상기 부하(LD)와 상기 제2트랜지스터(Q2)의 에미터 사이에 접속되는 저항(R1)으로 이루어지는 달링톤 회로에 있어서,

   상기 저항(R1)과 상기 제2트랜지스터(Q2)의 에미터 사이에는 정전압원(C.V)을 연결한 것을 특징으로 하는 달링톤회로.
2. 입력신호(IN31)를 바이어스전류로서 베이스로 받는 제1트랜지스터(Q31)와, 제1트랜지스터(Q31)의 에미터 전류 중 일부를 바이어스전류로서 베이스로 받아 에미터에 출력으로서 증폭전류를 출력하는 제2트랜지스터(Q32)와, 상기 제2트랜지스터(Q32)의 에미터에 연결되는 부하(LD)와, 상기 제1트랜지스터(Q31)의 에미터와 상기 부하(LD31)와 상기 제2트랜지스터(Q32)의 에미터 사이에 접속되는 저항(R31)으로 이루어지는 달링톤 회로에 있어서, 상기 저항(R31)과 상기 제2트랜지스터(Q32)의 에미터 사이에는 정전압원(CV31)이 연결되어 이루어지는 달링톤회로와,

   상기 달링톤회로에서 상기 제2트랜지스터(Q32)의 에미터와 상기 정전압원(CV31)을 연결하는 접속점 사이에 베이스가 연결되는 제3트랜지스터(Q33)와,

   상기 달링톤회로에서 상기 저항과 상기 정전압원(C.V)의 접속점 사이에 베이스가 연결되는 동시에 상기 제3트랜지스터(Q33)와는 상보성의 관계를 갖는 제4트랜지스터(Q34)와,

   상기 제3트랜지스터(Q33)의 에미터와 상기 제4트랜지스터(Q34)의 에미터의 접속점에 위치하는 출력단을 포함하는 푸시풀 전력증폭회로.
3. 제1항에 따른 달링톤회로를 집적화한 반도체 집적회로소자.
4. 제2항에 따른 푸시풀 전력증폭회로를 집적화한 반도체 집적회로소자.

Images