KR0170055B1 - 자동이득조절회로 - Google Patents
자동이득조절회로 Download PDFInfo
- Publication number
- KR0170055B1 KR0170055B1 KR1019950047965A KR19950047965A KR0170055B1 KR 0170055 B1 KR0170055 B1 KR 0170055B1 KR 1019950047965 A KR1019950047965 A KR 1019950047965A KR 19950047965 A KR19950047965 A KR 19950047965A KR 0170055 B1 KR0170055 B1 KR 0170055B1
- Authority
- KR
- South Korea
- Prior art keywords
- gain control
- automatic gain
- control circuit
- voltage
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
- H03G1/0058—PIN-diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
본 발명은 자동이득조절 회로에 관한 것으로서, 본 발명의 목적은 핀다이오드를 이용한 감쇠회로와 트랜지스터를 이용한 AGC회로를 조합하여 이루어진 이득제어 범위가 넓어진 자동이득 조절회로를 제공함에 있다. 상기와 같은 목적을 실현하기 위한 본 발명에 따른 자동이득조절 회로는. 핀다이오드를 이용한 감쇠회로와 트랜지스터를 이용한 AGC회로를 조합하여 이루어진 자동이득조절 회로에 있어서, 상기 핀다이오드에 인가 되는 AGC 전압차에 의해 상기 핀다이오드의 내부 저항이 변화되어 이득이 조절 출력되는 상기 감쇠회로와, 베이스단에 공급되는 상기 AGC전압의 변화에 의해 컬렉터와 에미터간의 전압이 변화하여 이득조절이 이루어지며, 상기 AGC전압이 최저일 때 상기 트랜지스터가 최대 이득을 얻도록 전원전압으로부터 제1 저항과 제2 저항을 통해 구동전압을 인가받는 상기 AGC회로가 조합되어 구성된 것을 요지로 한다.
Description
본 발명은 자동이득조절 회로에 관한 것으로, 특히 자동이득조절(AGC) 전압이 최저(0V)일 때 전체 이득이 최대가 되며 자동이득조절 전압이 상승할수록 이득이 감소하는 자동이득조절 회로에서 핀 다이오드(PIN DIODE)를 이용한 감쇄 회로와 트랜지스터를 이용한 자동이득조절 회로를 조합하여 이득 제어 범위를 넓힌 자동이득조절 회로에 관한 것이다.
이하, 첨부도면을 참조하여 종래의 감쇄회로와 자동이득조절 회로에 대해 설명하기로 한다.
제1도는 종래의 핀 다이오드를 이용한 감쇠 회로도이고, 제2도는 종래의 핀 다이오드의 특성곡선을 나타낸 그래프이고, 제3도는 종래의 자동이득조절 회로도이다.
제1도를 참조하면, 입력단자(INPUT)와 노드(N1) 사이에 접속된 결합용 콘덴서(C1)와, 상기 노드(N1)와 접지전압(Vss) 사이에 직렬접속도니 코일(L1) 및 저항(R1)과, 상기 노드(N1)와 전원전압(B+)사이에 접속된 핀 다이오드(D1)와, 상기 전원 전압(B+)과 접지전압(Vss) 사이에 바이패스 콘덴서(C3)와, 상기 노드(N2)와 노드(N3)사이에 접속된 코일(L2)과, 상기 노드(N3)와 접지전압(Vss) 사이에 접속된 바이패스 콘덴서(C4)와, 상기 노드(N3)와 자동이득조절 전압(VAGC)입력단자 사이에 접속된 저항(R2)과, 상기 노드(N2)와 출력단자(OUTPUT)사이에 접속된 결합 콘덴서(C2)로 구성된다.
상기 구성에 의한 종래의 감쇄회로는, 핀 다이오드(D1,D2)의 순방향으로 흐르는 전류를 자동이득조절(AGC)전압의 변동으로 제어하므로서 핀 다이오드(D1,D2)가 가지는 내부의 저항값의 변화에 의해 이득조절이 이루어진다.(제2도에 나타낸 핀 다이오드의 특성곡선 그래프 참조)
제3도는 종래의 자동이득조절 회로를 나타낸 회로도로서, 궤환증폭 회로부(110)와 자동이득 제어 회로부(120)로 구성되어 있다.
상기 궤환증폭 회로부(110)는, 고주파(RF) 입력단이 결합용 콘덴서(C5)와 코일(L3)에 의해 트랜지스터(Q1)의 베이스단에 연결 접속 되고, 상기 트랜지스터(Q1)의 에미터단에는 접지된 저항(R4)이 접속되고 상기 트랜지스터(Q1)의 에미터단에는 접지된 저항(R4)이 접속되고 상기 트랜지스터(Q1)의 컬렉터단에는 코일(L4)과 저항(R3)이 직렬 접속 되되 상기 저항(R3)의 일단이 상기 트랜지스터(Q1)의 베이스단과 연결되어 접속 되며, 상기 트랜지스터(Q1)의 컬렉터단에 결합 콘덴서(C6)가 접속되어 있다.
또한, 상기 자동 이득 제어 회로부(120)는, 상기 콘덴서(C6)의 일측단자가 접속된 노드(N5)와 노드(N8) 사이에 콘덴서(C7) 및 저항(R5)이 직렬 접속 되고, 상기 노드(N5)와 트랜지스터(Q2)의 컬렉터단 사이에 코일(L5)이 접속되며, 상기 트랜지스터(Q2)의 에미터단과 접지전압(Vss) 사이에 바이패스 콘덴서(C10)가 접속되고 상기 트랜지스터(Q2)의 베이스단에는 자동이득조절(AGC) 전압(VAGC)이 인가된다.
그리고, 상기 트랜지스터(Q2)의 에미터단과 상기 노드(N8) 사이에 핀 다이오드(D4)가 접속되며, 상기 노드(N8)와 노드(N7) 사이에 저항(R6)이 접속되고, 상기 노드(N7)와 접지전압(Vss) 사이에 저항(R7)이 접속된다.
또한, 전원 전압(B+)과 상기 노드(N5) 사이에 저항(R8)이 접속되며, 상기 전원전압(B+)과 노드(N6) 사이에 저항(R9)이 접속되고 상기 노드(N5)와 노드(N6) 사이에 핀 다이오드(D3)가 접속된다.
그리고, 상기 노드(N6)와 노드(N7) 사이에 결합 콘덴서(C8)와 저항(R10)이 각각 병렬 접속되며, 상기 노드(N7)와 출력단자(RFOUT) 사이에 결합 콘덴서(C9)가 접속 되어 있다.
상기와 같은 구성으로 이루어진 종래의 자동이득조절 회로는, 궤환 증폭 회로부(110)의 트랜지스터(Q1)에 의해 궤환 증폭된 신호가 자동이득조절(AGC) 전압(VAGC)으로 제어되는 트랜지스터(Q2)의 컬렉터 및 에미터의 전류 변환에 의해 저항값이 변화되는 핀 다이오드(D3,D4)에 의해 출력된다.
그런데, 이와 같이 구성된 종래의 자동이득조절 회로에 있어서, 제1도의 핀 다이오드를 이용한 감쇄회로는 입력과 출력이 임피던스 정합된 상태에서 25~30(dB)정도의 입력 세력의 감쇄효과를 나타내며, 제3도의 자동이득조절 회로는 자동이득조절(AGC) 전압이 최저(0V)일 때 이득이 최소가 되며 자동이득조절(AGC) 전압이 올라 갈수록 이득이 증가하여 결국은 핀 다이오드를 이용한 회로와는 직접 연결이 불가능한 문제점이 있었다.
즉, 핀 다이오드를 이용한 감쇄회로는 자동이득조절(AGC) 전압이 최소일 때 감쇄량이 최소이며, 자동이득조절(AGC) 전압이 증가할수록 감쇄량이 증가하기 때문에 종래의 자동이득조절 회로는 핀 다이오드를 이용한 감쇄회로와 트랜지스터를 이용한 자동이득조절(AGC) 회로간의 직접 연결이 불가능해지는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로써, 본 발명의 목적은 핀 다이오드를 이용한 감쇄회로와 트랜지스터를 이용한 자동이득조절(AGC) 회로를 조합시켜 이득 제어 범위를 넓힌 자동이득조절 회로를 제공하는데 있다.
제1도는 종래의 핀 다이오드를 이용한 감쇄 회로도.
제2도는 종래 핀 다이오드의 특성곡선을 나타낸 그래프.
제3도는 종래의 자동이득조절 회로도.
제4도는 본 발명에 의한 자동이득조절 회로도.
* 도면의 주요부분에 대한 부호의 설명
D1~D7 : 핀 다이오드 C1,C2,C5~C9,C11~13 : 결합 콘덴서
C3,C4,C10,C14 : 바이패스 콘덴서 Q1~Q3 : NPN형 트랜지스터
110 : 궤환 증폭 회로부 100 : 자동 이득 제어 회로부
210 : 감쇄 회로부 220 : 자동 이득 제어 회로부
상기 목적을 달성하기 위하여, 본 발명에 의한 자동이득조절 회로는,
입력단과 출력단 사이에 각각 접속된 제1 및 제2 결합 콘덴서와, 상기 제1 및 제2 결합 콘덴서 사이에 접속되며, 고정된 전원전압에 연결된 제1 다이오드와 자동이득조절(AGC) 전압을 전달하는 제2 다이오드의 전압차에 의해 자기자신의 저항이 변화되는 자동이득조절용 다이오드를 포함하는 감쇄 수단과,
상기 감쇄 수단의 출력 단자가 베이스 단자에 연결되고 컬렉터로 인가되는 전원 전압을 제1 저항을 통해 상기 베이스 단자로 인가하고 또한 상기 베이스 단자에 접속된 제2 저항을 통해 상기 자동이득조절 전압을 인가시킨 트랜지스터를 포함하는 자동 이득 제어 수단을 구비하여 이루어진 것을 특징으로 한다.
여기서, 상기 트랜지스터는 NPN형 바이폴라 접합 트랜지스터인 것이 바람직하다.
이하, 본 발명의 일실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
제4도는 본 발명에 의한 자동 이득 제어 회로도로서, 핀 다이오드를 사용한 감쇄 회로부(210)와 트랜지스터를 사용한 자동 이득 제어 회로부(220)로 구성된다.
상기 감쇄 회로부(210)는, 입력단자(INPUT)와 노드(N9) 사이에 접속된 결합 콘덴서(C11)와, 상기 노드(N9)와 노드(N10) 사이에 접속된 다이오드(D6)와, 상기 노드(N10)와 출력 단자 사이에 접속된 결합 콘덴서(C12)로 구성된다. 또한, 전원전압(B+)과 상기 노드(N9) 사이에 접속된 다이오드(D5)와, 상기 노드(N10)와 자동이득조절(AGC) 전압 입력 단자 사이에 접속된 다이오드(D7)와, 상기 자동이득조절(AGC)전압 입력 단자와 접지전압(Vss) 사이에 접속된 바이패스 콘덴서(C14)와, 상기 노드(N10)와 접지전압 사이에 접속된 저항(R11)으로 구성된다.
그리고, 상기 자동 이득 제어 회로부(220)는, 상기 감쇄 회로부(210)의 출력단자에 베이스 단자가 접속되고 에미터 단자가 접지된 NPN형 트랜지스터(Q3)와, 상기 트랜지스터(Q3)의 컬렉터 단자와 출력단자(OUTPUT) 사이에 접속된 결합 콘덴서(C13)와, 전원전압(B+)과 상기 트랜지스터(Q3)의 컬렉터 단자 사이에 접속된 저항(R14)와, 상기 트랜지스터(Q3)의 컬렉터 단자와 베이스 단자 사이에 접속된 저항(R12)으로 구성된다.
상기 핀 다이오드(D5~D7)를 이용한 감쇄 회로부(210)는 제1도에 도시된 종래의 핀 다이오드를 이용한 감쇄회로와 그 동작원리가 같다.
그러나, 상기 감쇄 회로부(210)와 결합되는 트랜지스터(Q3)를 이용한 자동이득제어 회로부(220)는 상기 핀 다이오드(D5~D7)와의 조합을 위하여 자동이득조절(AGC) 전압(VAGC)이 최저(0V)일 때 최대 이득이 얻어지고 상기 자동이득조절(AGC) 전압(VAGC)이 증가함에 따라서 이득이 줄어들도록 하였다.
즉, 상기 트랜지스터(Q3)의 베이스단에 공급되는 자동 이득 제어(AGC) 전압(VAGC)이 증가함에 따라 상기 트랜지스터(Q3)의 컬렉터와 에미터 사이의 전압은 감소하게 되고, 상기 트랜지스터(Q3)에 흐르는 컬렉터 전류는 증가하여 자동이득조절이 이루어 진다.
특히, 본 발명에서는 자동이득조절(AGC) 전압(VAGC)이 최저일 때 상기 트랜지스터(Q3)의 이득을 최대로 유지하기 위하여 전원전압(B+)에서 저항(R14,R12)을 통하여 상기 트랜지스터(Q3)에 트랜지스터 구동전압을 공급받고 있으며, 자동이득조절(AGC) 전압이 0V에서 5V까지 변화될 때 60~70dB의 이득 조절 범위를 얻을 수 있다.
이상에서와 같이, 본 발명에 의한 자동이득조절 회로에 의하면, 핀다이오드를 이용한 감쇠회로와 트랜지스터를 이용한 자동 이득 제어(AGC) 회로를 조합하여 이루어짐으로서 자동이득조절(AGC) 전압이 0(V)에서 5(V)까지 변화할 때 60~70(dB)의 이득 조절 범위를 얻을 수 있는 유용한 효과를 가져 왔다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (3)
- 자동이득조절 회로에 있어서, 입력단과 출력단 사이에 각각 접속된 제1 및 제2 결합 콘덴서와, 상기 제1 및 제2 결합 콘덴서 사이에 접속되며, 고정된 전원 전압에 연결된 제1 다이오드와 자동이득조절(AGC) 전압을 전달하는 제2 다이오드의 전압차에 의해 자기 자신의 저항이 변화되는 자동이득조절용 다이오드를 포함하는 감쇄 수단과, 상기 감쇄 수단의 출력 단자가 베이스 단자에 연결되고 컬렉터로 인가되는 전원 전압을 제1 저항을 통해 상기 베이스 단자로 인가하고 또한 상기 베이스 단자에 접속된 제2 저항을 통해 상기 자동이득조절 전압을 인가시킨 트랜지스터를 포함하는 자동 이득 제어 수단을 구비하여 이루어진 것을 특징으로 하는 자동이득조절 회로.
- 제1항에 있어서, 상기 트랜지스터는 바이폴라 접합 트랜지스터인 것을 특징으로 하는 자동이득조절 회로.
- 제2항에 있어서, 상기 바이폴라 접합 트랜지스터는 NPN형 바이폴라 접합 트랜지스터인 것을 특징으로 하는 자동이득조절 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950047965A KR0170055B1 (ko) | 1995-12-08 | 1995-12-08 | 자동이득조절회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950047965A KR0170055B1 (ko) | 1995-12-08 | 1995-12-08 | 자동이득조절회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970055287A KR970055287A (ko) | 1997-07-31 |
KR0170055B1 true KR0170055B1 (ko) | 1999-03-30 |
Family
ID=19438727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950047965A KR0170055B1 (ko) | 1995-12-08 | 1995-12-08 | 자동이득조절회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0170055B1 (ko) |
-
1995
- 1995-12-08 KR KR1019950047965A patent/KR0170055B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970055287A (ko) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6313705B1 (en) | Bias network for high efficiency RF linear power amplifier | |
US6414553B1 (en) | Power amplifier having a cascode current-mirror self-bias boosting circuit | |
JP3631426B2 (ja) | 高出力増幅器 | |
US6946913B2 (en) | High frequency amplifier circuit | |
JP2005512376A (ja) | 電流ミラー回路を使用するバイアス補償を有する増幅器 | |
US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
US7057462B2 (en) | Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers | |
US6177837B1 (en) | Active low-pass filter | |
US7332968B2 (en) | Amplifier circuit having an impedance-controllable bias-boosting circuit | |
US5432477A (en) | Wide frequency range amplifier apparatus | |
EP1573901B1 (en) | Amplifier circuit having an extended wilson current-mirror self-bias boosting circuit | |
US5038114A (en) | Current amplifier | |
US4956615A (en) | Input circuit for high-frequency amplifiers | |
US5382919A (en) | Wideband constant impedance amplifiers | |
KR0170055B1 (ko) | 자동이득조절회로 | |
KR960005376B1 (ko) | 출력회로 | |
US7671682B2 (en) | Variable gain power amplifier | |
US4706039A (en) | Amplifier arrangement | |
US8115552B2 (en) | Amplifier circuit with step gain | |
EP0373853A2 (en) | Amplifier output stage | |
EP0645883A2 (en) | Wideband amplifier circuit | |
JPH04369907A (ja) | 高周波増幅回路 | |
JP3180820B2 (ja) | コンプリメンタリ多段増幅回路 | |
JPH0210666Y2 (ko) | ||
JPS6110340Y2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020926 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |