KR100373362B1 - 반도체 소자의 콘택 형성방법 - Google Patents

반도체 소자의 콘택 형성방법 Download PDF

Info

Publication number
KR100373362B1
KR100373362B1 KR10-2000-0036759A KR20000036759A KR100373362B1 KR 100373362 B1 KR100373362 B1 KR 100373362B1 KR 20000036759 A KR20000036759 A KR 20000036759A KR 100373362 B1 KR100373362 B1 KR 100373362B1
Authority
KR
South Korea
Prior art keywords
impurity
forming
bonding layer
contact
ion implantation
Prior art date
Application number
KR10-2000-0036759A
Other languages
English (en)
Other versions
KR20020002552A (ko
Inventor
윤경렬
진성곤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0036759A priority Critical patent/KR100373362B1/ko
Publication of KR20020002552A publication Critical patent/KR20020002552A/ko
Application granted granted Critical
Publication of KR100373362B1 publication Critical patent/KR100373362B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선 형성시 금속배선과 실리콘기판 간의 콘택저항이 증가하는 것을 방지하는데 적합한 반도체 소자의 콘택 형성 방법에 관한 것으로, 불순물접합층이 형성된 반도체 기판 상에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 불순물접합층을 노출시키는 콘택홀을 형성하는 단계, 상기 층간절연막 상에 상기 불순물접합층을 노출시키는 마스크를 형성하는 단계, 상기 마스크를 이용하여 상기 불순물접합층 표면에 콘택저항을 낮추기 위한 불순물을 이온주입하되, 상기 불순물접합층에 도핑된 이온과 동일한 불순물을 이온주입하는 단계, 상기 불순물 이온주입에 따른 상기 층간절연막의 어택을 회복시켜주기 위해 급속열처리하는 단계, 상기 불순물접합층 상에 형성된 자연산화막을 제거하기 위한 세정 공정을 실시하는 단계, 및 상기 콘택홀을 통해 상기 불순불접합층과 전기적으로 연결되는 금속배선을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 콘택 형성방법{METHOD FOR FORMING CONTACT IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 금속배선과 반도체 기판간의 콘택 형성 방법에 관한 것이다.
반도체 소자 제조시 금속배선과 실리콘기판간의 콘택(Contact)은 금속층과 실리콘기판간의 정방향 및 역방향으로의 원활한 전류 흐름을 가능하게 할 수 있는 오믹접합(Ohmic contact)으로, 신호의 전달 및 정보의 입출력을 가능하게 한다.
이 때, 금속배선과 실리콘간의 콘택으로 인한 콘택저항은 금속배선이 갖는 고유의 일함수(Workfuntion)와 실리콘기판내 함유되어 있는 활성화된 불순물간의 함수 관계로써 고속의 반도체 소자 제작을 위해서는 낮은 접합 저항 특성을 갖기 위해 위 두 변수의 적절한 조절이 필수적이다.
일반적으로 금속/실리콘 간의 콘택시에 사용하는 금속물질은 실리콘의 에너지밴드갭(Energy band gap)의 중앙으로 숏키배리어장벽(Schottky barrier height)을 형성하는 물질을 사용하여 N+와 P+의 양방향으로의 정방향/역방향 전류 흐름을 가능하게 할 수 있도록 하는데 가장 널리 사용되는 물질로서는 티타늄실리사이드막 (TiSi2)이 있다. 이러한 티타늄실리사이드막(TiSi2)을 금속/실리콘간의 콘택형태로 사용할 경우, 금속/실리콘간의 콘택저항을 낮추기 위해서 실리콘 내부로의 불순물함유량을 높여야 한다. 그러나, 소자의 집적도 증가시 단순한 소스/드레인의 불순물 함유 농도를 증가시킬 경우, 트랜지스터의 특성을 열화시키는 문제점을 나타내기 때문에 최근에는 금속/실리콘의 콘택에만 고농도의 불순물을 후속에 추가적으로 주입하는 P형 불순물 추가 이온주입 공정(P+ add implantation)이 일반적이다. 그러나, 텅스텐 비트라인 공정을 적용하는 반도체 소자의 경우, 텅스텐 비트라인 형성 이후에 진행하는 캐패시터의 열공정 진행중 실리콘 기판 내부의 불순물들이 티타늄실리사이드막(TiSi2) 내부로 확산되면서 실질적으로 티타늄실리사이드막(TiSi2)과 실리콘기판간의 콘택영역에서는 급격히 불순물 농도가 감소하여 콘택저항값이 급격히 증가하는 문제점을 나타내기도 한다.
이와 같이 금속/실리콘간의 콘택 저항을 낮추기 위한 P형 불순물 추가 이온주입공정(P+ add implantation)은 이전 공정을 완료한 이후 층간절연막(Inter Level Dielectric; 이하 ILD)으로 금속/실리콘간의 콘택을 형성시키기 위한 금속배선용 콘택 마스크를 적용하여 노광 및 식각 공정으로 금속/실리콘간의 금속배선용 콘택을 형성한 이후에 진행하는 것이 일반적이다. 이 때, 목적하는 영역에 대하여서만 P형 불순물 추가 이온주입 공정을 진행하기 위해 노광 공정을 적용하는데 보통은 워드라인 형성 이후에 진행한 P+ S/D 마스크를 그대로 적용한다. 그러나, 안정적인 금속배선/실리콘 콘택의 콘택저항값을 얻기 위해서 P형 불순물 추가이온주입에 적용하는 불순물의 주입량과 주입시 적용하는 에너지를 높게 하기 때문에, P형 불순물 추가 이온주입공정에서 오픈되어지는 ILD(예를 들면, BPSG층)에 심한 손실을 주게 되며, 상기 손실을 입은 BPSG층은 후속 금속배선 물질 증착 이전에 자연산화막을 제거하는 공정단계에서 비정상적으로 급격히 습식각되어 목적하지 않은 단차를 형성하게 된다(도 1 참조).
이와 같이 목적하지 않은 비정상적인 단차에 의해 후속 금속배선층의 증착 및 금속배선 패턴 제작시 제대로 식각되어지지 않고 금속배선 물질이 그대로 남아 금속배선간 브릿지(Bridge)를 유발하는 문제점이 있다(도 2 참조).
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로, 금속/실리콘간의 낮은 콘택 저항을 유지함과 동시에 금속배선의 패턴 형성시 브릿지나 단락을 방지하는데 적합한 반도체 소자의 콘택 형성 방법에 관한 것이다.
도 1은 종래기술에 따른 P형 불순물 추가 이온주입에 의해 손실을 입은 BPSG막이 후속 습식각에서 비정상적으로 식각된 도면,
도 2는 종래기술에 따른 P형 불순물 추가 이온주입 지역에서 금속배선층의 잔류 및 브릿지가 발생한 도면,
도 3a 내지 도 3d는 본 발명의 실시예에 따른 콘택 형성 방법을 나타낸 도면.
도 4 내지 도 6은 본 발명의 실시예에 따른 P+ 불순물 추가 이온주입 및 급속열처리를 실시한 상태를 나타낸 단면도.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 워드라인
23a,23b : N+ 소오스/드레인 24a,24b : P+ 소오스/드레인
25 : BPSG막 26 : P+ 이온주입 마스크
27 : BF2이온주입 28 : 급속열처리
29 : 금속배선
상기의 목적을 달성하기 위한 본 발명의 콘택 형성 방법은 불순물접합층이 형성된 반도체 기판 상에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 불순물접합층을 노출시키는 콘택홀을 형성하는 단계, 상기 층간절연막 상에 상기 불순물접합층을 노출시키는 마스크를 형성하는 단계, 상기 마스크를 이용하여 상기 불순물접합층 표면에 콘택저항을 낮추기 위한 불순물을 이온주입하되, 상기 불순물접합층에 도핑된 이온과 동일한 불순물을 이온주입하는 단계, 상기 불순물 이온주입에 따른 상기 층간절연막의 어택을 회복시켜주기 위해 급속열처리하는 단계, 상기 불순물접합층 상에 형성된 자연산화막을 제거하기 위한 세정 공정을 실시하는 단계, 및 상기 콘택홀을 통해 상기 불순불접합층과 전기적으로 연결되는 금속배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 콘택 형성 방법을 나타낸 공정단면도이다.
도 3a에 도시된 바와 같이, CMOS공정에 의해 워드라인(22), N+ 소오스/드레인 영역(23a, 23b)과 P+ 소오스/드레인(24a, 24b)이 형성된 반도체 기판(21) 상에 BPSG막(25)을 전면 증착한다. 이 때, 상기 BPSG막(25)은 금속비트라인 콘택의 경우 워드라인간의 절연을 목적으로 하는 제 1 층간절연막(ILD1)에 해당하며, 제 1 금속배선이 실리콘기판으로 연결되는 금속배선 콘택의 경우 BPSG막(25)은 제 3 층간절연막에 해당한다.
이러한 BPSG막(25)의 증착 이전에 워드라인(22)이 형성되어 있고, 워드라인 (22) 형성 이후 N+/P+ 소스/드레인(23a, 23b, 24a, 24b)이 형성되는 액티브영역만 노출된 상태에서 N+ 소스/드레인(23a,23b)의 경우 비소(As)로, P+ 소스/드레인 (24a, 24b)의 경우 BF2로써 이온주입을 진행하되, 펀치스루현상(Punchthrough)을 방지하기 위해 두 경우 모두 이온주입 에너지를 30KeV이하로 하고, 2×1015∼4×1015ions/cm2의 도즈량으로 진행한다.
이어 상기 BPSG막(25)을 선택적으로 식각하여 금속배선용 콘택홀을 형성하는데, 여기서, 상기 금속배선용 콘택홀은 상기 BPSG막(25) 상에 감광막(도시 생략)을 도포하고 노광 및 현상 공정으로 패터닝한 다음, 상기 패터닝된 감광막을 마스크로 하여 상기 BPSG막(25)을 식각하여 형성된다.
이 때, 금속 비트라인의 경우 반도체 기판(21)으로 연결되는 비트라인 콘택마스크를 이용한 노광 및 식각 공정이며, 제 1 금속배선용 콘택의 경우 제 1 금속배선용 마스크를 이용한 노광 및 식각 공정으로서 금속배선용 콘택형성은 실리콘 기판으로 연결되는 콘택홀을 형성하는 공정이다. 일반적으로 콘택식각시의 실리콘 기판 손실의 범위는 100∼300Å정도이며, 이로 인해 표면의 주입된 불순물의 손실로 콘택 저항 증가를 초래한다.
도 3b에 도시된 바와 같이, 상기 불순물의 손실로 콘택저항 증가를 방지하기 위해 P형 불순물 추가 이온주입용 마스크(26)를 형성하는데, P+ 소스/드레인 (24a,24b) 형성시 이용된 마스크나, 실제로 금속배선 콘택이 반도체 기판(21)으로 연결되는 영역으로만 이온주입이 가능하도록 새로운 마스크를 적용할 수 있다.
이 때, P형 불순물 추가 이온주입 공정은 N+ 소오스/드레인(23a,23b)에 대해 카운터도핑(Counter doping)이 되지 않도록 오직 P+ 소오스/드레인(24a,24b)만 오픈되는 마스크를 사용하여야 한다.
이어 상기 이온주입용 마스크(26)를 이용하여 P+ 소오스/드레인(24a,24b)과동일하게 BF2를 이온주입하며(27), 공정적용시의 이온주입에너지 범위는 티타늄실리사이드막(TiSi2) 생성 두께를 고려하여 적정 에너지를 사용하되, 10KeV∼25KeV의 범위에서 진행하며 주입하는 불순물의 농도는 1×1015∼4×1015ions/cm2범위에서 적용한다. 이어 상기 P형 불순물 이온주입후 이온주입용 마스크(26)를 애싱(Ashing) 공정으로 제거한다.
도 3c에 도시된 바와 같이, P형 불순물 추가 이온주입 공정 후, 금속배선층, 배리어 메탈층을 증착 이전에 노출된 실리콘 표면의 자연산화막을 제거하기 위한 전세정(Precleaning)에서의 BPSG막(25)의 비정상적인 과도한 습식각 현상을 억제하기 위하여, 상기 BPSG막(25)의 회복(Recovery) 공정을 위한 급속열처리(Rapid Thermal Process; RTP) 공정을 실시한다.
여기서, 튜브(Tube)나 노(Furnace) 공정의 경우 상기 BPSG막(25)의 높은 유동성을 고려할 때 지나친 열공정 적용시 BPSG막(25)의 리플로우에 의해 금속배선용 콘택의 변형이 가능하여 원하지 않는 콘택의 변형이 가능하므로, 노 또는 튜브 공정대신 급속열처리 공정을 통해 콘택 모양의 변형을 방지한 상태에서 P형 불순물 추가 이온주입공정에서 어택받은 BPSG막(25)의 추가적인 치밀화공정을 진행하므로써, 습식각 속도를 P형 불순물 추가 이온주입 진행 이전의 수준으로 회복시켜준다.
이 때 상기 급속열처리는 상기 BPSG막(25)의 충분한 치밀화가 가능하면서도 BPSG막(25)의 리플로우(Reflow)에 의한 금속배선용 콘택홀의 변형이 일어나지 않는 범위에서 진행한다.
그리고, 비활성(Inert) 분위기에서 진행하기 위해 오직 질소(N2)로만 플로우시키고, 600℃∼800℃에서 10초∼25초동안 실시되며, 상기 질소의 유량은 2slpm∼6slpm을 유지한다.
이어 상기 BPSG막(25)의 리플로우 공정을 완료하여 BPSG막(25)을 안정화시킨 다음, 전세정(Precleaning) 공정을 실시하는데, 전세정 공정시 완충산화막식각용액이나 불화수소가 희석된 용액을 이용하여 상기 P+ 소오스/드레인(24a,24b)에 형성된 자연산화막을 제거한다.
이 때, BPSG막(25)이 P형 불순물 이온주입 이전의 상태로 회복되어 있기 때문에, BPSG막(25)의 Si-O결합이 HF에 의해 쉽게 반응하지 않아 BPSG막(25)의 비정상적인 습식각을 감소시켜 단차 발생을 방지한다.
도 3d에 도시된 바와 같이, 상기 금속배선용 콘택홀을 포함한 전면에 금속배선층(29)을 증착한다.
이 때, 금속과 실리콘간의 오믹형태의 접합층을 형성시켜주기 위해 티타늄막 (Ti), 티타늄나이트라이드막(TiN), 그리고 급속열처리 공정을 통한 티타늄실리사이드막을 형성하는 등 순차적인 공정 진행에 의해 원하는 금속배선(27)의 증착을 완료한다.
도 4, 도 5 및 도 6은 P형 불순물 추가 이온주입 공정을 적용한 후 전세정 이전, P형 불순물 추가 이온주입 후 전세정을 실시한 후, P형 불순물 추가 이온주입 후 급속열처리를 진행함에 따른 전세정 공정 후를 각각 나타내는 도면이다.
도 6에 도시된 바와 같이, P형 불순물 추가 이온주입 후 급속열처리를 진행하여 BPSG막(25)의 치밀화를 진행하므로써, 콘택홀의 변형없이 P형 불순물 추가 이온주입 적용 이전의 수준으로 안정화된 BPSG막(25)이 형성됨을 알 수 있다.
도면에 도시되지 않았지만, 비트라인 물질로 텅스텐을 이용한 경우에도 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 급속열처리를 실시하여 BPSG막의 비정상적인 토폴로지 생성을 억제하므로써 금속배선과 실리콘간의 콘택저항을 낮게 확보할 수 있으며, P형 불순물 추가 이온주입의 적용이 필수적으로 요구되는 텅스텐 비트라인 공정의 안정화를 이룰 수 있으며, 이로 인해 고속의 소자를 제조할 수 있는 효과가 있다.
또한, 일반적인 노(튜브) 공정대신 급속열처리를 적용하여 BPSG막의 변형을 최소화함과 동시에 트랜지스터에 대한 열이력을 최소화하므로써 초기 설계단계에서의 시뮬레이션에 대한 차이를 감소시킬 수 있는 효과가 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체소자의 제조 방법에 있어서,
    불순물접합층이 형성된 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 선택적으로 식각하여 상기 불순물접합층을 노출시키는 콘택홀을 형성하는 단계;
    상기 층간절연막 상에 상기 불순물접합층을 노출시키는 마스크를 형성하는 단계;
    상기 마스크를 이용하여 상기 불순물접합층 표면에 콘택저항을 낮추기 위한 불순물을 이온주입하되, 상기 불순물접합층에 도핑된 이온과 동일한 불순물을 이온주입하는 단계;
    상기 불순물 이온주입에 따른 상기 층간절연막의 어택을 회복시켜주기 위해 급속열처리하는 단계;
    상기 불순물접합층 상에 형성된 자연산화막을 제거하기 위한 세정 공정을 실시하는 단계; 및
    상기 콘택홀을 통해 상기 불순불접합층과 전기적으로 연결되는 금속배선을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 콘택 형성 방법.
  6. 제 5 항에 있어서,
    상기 급속열처리는 600∼800℃에서 10초∼25초 동안 실시되는 것을 특징으로 하는 콘택 형성 방법.
  7. 제 5 항에 있어서,
    상기 급속열처리는 질소 분위기에서 진행하되, 상기 질소의 유량을 2slpm∼6slpm으로 유지하는 것을 특징으로 하는 콘택 형성 방법.
  8. 제 5 항에 있어서,
    상기 세정 공정은,
    완충산화막식각용액 또는 불화수소 희석용액 중 어느 하나를 이용하는 것을 특징으로 하는 콘택 형성 방법.
  9. 제 5 항에 있어서,
    상기 이온주입되는 불순물의 이온주입에너지는 10keV∼30keV이고, 그 도즈량은 1×1015∼4×1015ions/cm2범위인 것을 특징으로 하는 콘택 형성 방법.
  10. P, N형 소오스/드레인 및 워드라인이 형성된 반도체 소자의 제조 방법에 있어서,
    상기 워드라인을 포함한 전면에 BPSG막을 형성하는 단계;
    상기 BPSG막을 선택적으로 식각하여 상기 P,N형 소오스/드레인이 노출되는 콘택홀을 형성하는 단계;
    상기 BPSG막 상에 상기 P형 소오스/드레인만 노출시키는 P형 불순물 이온주입용 마스크를 형성하는 단계;
    상기 마스크를 이용하여 상기 P형 소오스/드레인에 P형 불순물을 이온주입하는 단계;
    상기 P형 불순물 이온주입에 따른 상기 BPSG막의 손상을 회복시키기 위한 급속열처리를 실시하는 단계;
    상기 콘택홀을 통해 상기 P,N형 소오스/드레인과 전기적으로 연결되는 금속배선을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 콘택 형성 방법.
  11. 제 10 항에 있어서,
    상기 P형 불순물은 BF2이온이며, 10keV∼30keV의 이온주입에너지로 1×1015∼4×1015ions/cm2의 도즈량으로 이온주입되는 것을 특징으로 하는 콘택 형성 방법.
  12. 제 10 항에 있어서,
    상기 마스크는 상기 P,N형 소오스/드레인 형성시 이용된 마스크를 이용하거나, 또는 상기 P형 소오스/드레인만 노출시키는 감광막패턴을 이용하는 것을 특징으로 하는 콘택 형성 방법.
  13. 제 10 항에 있어서,
    상기 급속 열처리는 600℃∼800℃에서 10초∼25초 동안 질소분위기에서 진행하되, 상기 질소의 유량은 2slpm∼6slpm을 유지하는 것을 특징으로 하는 콘택 형성 방법.
KR10-2000-0036759A 2000-06-30 2000-06-30 반도체 소자의 콘택 형성방법 KR100373362B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0036759A KR100373362B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0036759A KR100373362B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20020002552A KR20020002552A (ko) 2002-01-10
KR100373362B1 true KR100373362B1 (ko) 2003-02-25

Family

ID=19675071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0036759A KR100373362B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100373362B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323021B1 (ko) * 2012-05-31 2013-10-29 김상익 원코드 타입 블라인드 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199444A (ja) * 1996-01-22 1997-07-31 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH10223555A (ja) * 1997-02-12 1998-08-21 Nec Corp 半導体装置の製造方法
KR19990008499A (ko) * 1997-07-01 1999-02-05 윤종용 저 콘택저항을 가지는 반도체 장치의 제조 방법
KR100287543B1 (ko) * 1998-09-23 2001-04-16 윤종용 반도체장치의콘택저항개선방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199444A (ja) * 1996-01-22 1997-07-31 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH10223555A (ja) * 1997-02-12 1998-08-21 Nec Corp 半導体装置の製造方法
KR19990008499A (ko) * 1997-07-01 1999-02-05 윤종용 저 콘택저항을 가지는 반도체 장치의 제조 방법
KR100287543B1 (ko) * 1998-09-23 2001-04-16 윤종용 반도체장치의콘택저항개선방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323021B1 (ko) * 2012-05-31 2013-10-29 김상익 원코드 타입 블라인드 장치

Also Published As

Publication number Publication date
KR20020002552A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
KR0126906B1 (ko) 모스(mos) 집적 회로상에 자기 얼라인 코발트 규화물을 형성하는 방법
KR100268923B1 (ko) 반도체소자의이중게이트형성방법
KR100373362B1 (ko) 반도체 소자의 콘택 형성방법
KR100511043B1 (ko) 반도체 장치의 금속 실리사이드 층의 형성 방법
KR100223736B1 (ko) 반도체 소자 제조 방법
KR100728958B1 (ko) 반도체 소자의 제조방법
KR0170436B1 (ko) 모스트랜지스터 제조방법
KR100256528B1 (ko) 반도체 장치 제조방법
KR20020002644A (ko) 비트라인 콘택 안정화를 위한 추가이온주입에 따른층간절연막의 손상 발생을 방지할 수 있는 반도체 소자제조 방법
KR100393964B1 (ko) 에스램 소자의 게이트 형성 방법
KR100341588B1 (ko) 실리사이드층의 저항 및 누설전류 감소를 위한 반도체소자 제조 방법
KR101004808B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR20000004231A (ko) 반도체 소자의 콘택 홀 형성 방법
KR100628224B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100390901B1 (ko) 에스램 소자의 트랜지스터 제조방법
KR0172260B1 (ko) 반도체 소자의 코발트 실리사이드 형성방법
KR100244273B1 (ko) 반도체소자 제조방법
KR100950424B1 (ko) 반도체 소자의 실리사이드층 형성 방법
KR100469915B1 (ko) 듀얼게이트전극제조방법
KR20000004531A (ko) 반도체소자의 게이트 절연막 제조방법
KR100427719B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100642386B1 (ko) 실리사이드층 형성 방법 및 이를 이용한 반도체 소자의제조 방법
KR100927787B1 (ko) 반도체 소자 제조 방법
KR100282422B1 (ko) 반도체소자의 제조방법
KR100313088B1 (ko) 트랜지스터의게이트형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee