KR0172260B1 - 반도체 소자의 코발트 실리사이드 형성방법 - Google Patents
반도체 소자의 코발트 실리사이드 형성방법 Download PDFInfo
- Publication number
- KR0172260B1 KR0172260B1 KR1019950052575A KR19950052575A KR0172260B1 KR 0172260 B1 KR0172260 B1 KR 0172260B1 KR 1019950052575 A KR1019950052575 A KR 1019950052575A KR 19950052575 A KR19950052575 A KR 19950052575A KR 0172260 B1 KR0172260 B1 KR 0172260B1
- Authority
- KR
- South Korea
- Prior art keywords
- cobalt
- film
- oxide film
- heat treatment
- gate
- Prior art date
Links
- 229910017052 cobalt Inorganic materials 0.000 title claims abstract description 43
- 239000010941 cobalt Substances 0.000 title claims abstract description 43
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 title claims abstract description 43
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 6
- 238000002513 implantation Methods 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 3
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 238000000926 separation method Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 P웰 및 N웰에 형성된 확산층에서의 코발트 폴리사이드의 형성방법을 제공하기 위한 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 코발트 실리사이드 형성방법은 N웰과 P웰이 형성된 반도체 기판위에 셀간의 분리를 위한 필드산화막과, 게이트 산화막, 게이트 전극, 게이트 측벽 산화막, 소오스 드레인 확산영역을 순차적으로 형성시키는 단계; N웰 영역을 감광막으로 마스킹한 상태에서 소정의 주입 에너지로서, P웰 영역에 P형의 불순물을 이온주입하는 단계; 감광막을 제거하고 전면에 코발트 금속막을 소정 두께로 증착하는 단계; 소정 온도 및 시간동안 급속열처리 하는 단계; 급속 열처리 단계에서 반응하지 않은 코발트막을 식각하는 단계를 포함하는 것을 특징으로 한다.
Description
제1도는 종래의 실시 예에 따른 반도체 소자의 코발트 실리사이드 형성방법을 설명하기 위한 공정 흐름도.
제2도는 본 발명의 실시 예에 따른 반도체 소자의 코발트 실리사이드 형성 방법을 설명하기 위한 공정 흐름도
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : P웰
3 : N웰 4 : 필드 산화막
5 : 게이트 산호막 6, 7 : 게이트 플리실리콘
8 : N+확산층 9, 13 : P+확산층
10 : 게이트 측벽 산화막 11 : 코발트막
12 : 코발트 실리사이드
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 N+실리콘 확산층 위에서의 코발트 폴리사이드의 형성방법에 관한 것이다.
현재, 반도체 소자는 급속한 속도로 고집적화가 이루어지고 있다. 이러한 고집적화를 이룩하기 위해서는 종래 소자에서 대단히 많은 부분들의 축소화가 이루어져야 한다. 이러한 부분들 중 3가지나 5가지의 불순물 이온을 반도체 기판상에 주입하여 소오스(Source), 드레인(Drain) 영역을 형성시키는 이온주입에 의한 접합 형성공정에서 확산접합층 깊이를 낮추기 위한 공정은 매우 중요하다. 아울러, 상기 이온주입 공정중, 게이트 전극으로 사용되는 폴리실리콘에 불순물 이온이 주입하여 폴리실리콘의 비정항이 낮아지게 된다.
이와 같은 활성영역에서의 전도성의 향상은 금속층과의 오믹 접촉을 위하여 소자의 집적도 증가에 따라 필수적으로 수반되어야 한다.
그러나, 상기와 같은 불순물 이온주입만으로는 비저항값의 감소에 그 한계가 있으므로, 소오스와 드레인 영역 및 폴리실리콘 게이트의 위에 Ta, Mo, W, Ti, Co등과 같은 고융점 금속을 증착하여 상기 금속과 실리콘의 화합물인 실리사이드(silicide)를 형성해 주는 방법이 제시되었다.
상기한 실리사이드를 소오스, 게이트 및 드레인 영역에 형성할 때, 소오스, 게이트 및 드레인 영역을 포함한 전면에 금속막을 증착한 다음, 소정 온도로 열처리하여 실리사이드를 형성하고, 상기 소오스, 게이트 및 드레인 영역 이외으 산화막 상에서 반응하지 않고 남은 금속막을 선택적으로 식각하여 소오스, 게이트 및 드레인 영역에만 실리사이드가 남을 수 있도록 하는 자기 정렬 실리사이드(샐리사이드(salicide)) 형성방법이 마스크 작업을 줄일 수 있다는 장점으로 인하여 널리 사용되고 있다.
첨부한 도면 제1도는 종래의 실시 예에 따른 코발트 샐리사이드의 형성방법을 보여주는 공정 흐름도로서, 코발트 샐리사이드의 형성방법을 도면을 참조하여 설명하면 다음과 같다.
먼저, (a)와 같이 P웰(well)(2)과 N웰(3)이 형성된 반도체 기판(1)위에 셀과 셀영역을 분리시키기 위한 필드 산화막(4)을 형성한 다음, 게이트 산화막(5)을 성장시키고, 성장된 게이트 산화막(5) 위에 폴리실리콘 층을 소정의 두께만큼 증착시킨 다음, 감광막 마스크 패턴을 형성하여 게이트 전극 패턴(6, 7)을 형성한다.
게이트 전극(6, 7)의 형성 후, 기판의 전면에 산화막을 소정 두께만큼 증착하여 전면 식각(Blanket etch)하므로써, 게이트 전극의 측벽 산화막(10)을 형성한 다음, 불순물을 소정 농도로 이온주입 및 확산시켜 소오스 드레인의 확산층(8, 9)을 형성한다.
이 후, 전면에 코발트 금속막(11)을 소정 두께만큼 증착한 다음, 코발트 금속막이 증착된 기판을 600 내지 700℃의 온도범위에서 10 내지 100초 동안 급속열처리를 행한다.
상기 급속열처리로 인하여 소오스 드레인의 N+확산층(8), P+확산층(9)의 실리콘 영역과 N+폴리실리콘(6), P+폴로실리콘(7)의 실리콘 영역과 접하는 코발트 금속막은 실리콘과 반응하여 코발트 실리사이드를 형성하고, 산화막 상부의 코발트막은 실리사이트를 형성하지 못하므로, 증착상태의 코발트막이 그대로 남게 된다.
이 후, 반응하지 않고 남은 코발트막은 30% 염산(HCl)과 과산화수소(H2O2)가 3 : 1의 비율로 혼합된 식각용액에서 식각한 후, 800 내지 900℃의 온도범위에서 10 내지 60초 동안 열처리 하여 소오스, 게이트 및 드레인 영역에 코발트 실리사이드를 형성한다.
이 때, 인(P)이나 비소(As)와 같은 N형의 불순물이 주입된 N+확산층(8) 및 N+폴리실리콘(6)에 형성되는 코발트 실리사이드(12)의 두께는 붕소(B)와 같은 P형의 불순물이 주입된 P+확산층(9) 및 P+폴리실리콘(7)에 형성되는 코발트 실리사이드의 두께보다 훨씬 얇게 형성된다. 상기와 같이 두께 차이를 가진 실리사이드를 포함한 전면에 도핑된 산화막(예:BPSG)을 소정 두께로 증착한 다음 플로우 시키는 후속공정을 실시하게 되는데, 이 후속공정으로 인하여 코발트 실리사이드가 얇게 형성된 N+지역에서의 열적 안정성은 급격히 열화되어 접합 누설 전류 및 콘택 저항 등이 급격히 증가하는 문제점이 존재한다.
따라서, 본 발명의 목적은 코발트 실리사이드가 얇게 형성되는 N+확산 영역에 P형 불순물을 이온 주입하여 N+확산층 상부에 P+영역을 만들어 주므로써, N+확산층 영역에서의 코발트 실리사이드의 형성두께를 두껍게 만들어 줄 수 있는 코발트 실리사이드의 형성방법을 제공하기 위한 것이다.
이와같은 본 발명의 코발트 실리사이드 형성방법은 N웰과 P웰이 형성된 반도체 기판위에 셀간의 분리를 위한 필드산화막과, 게이트 산화막, 게이트 전극, 게이트 측벽 산화막, 소오스 드레인 확산영역을 순차적으로 형성시키는 단계; N웰 영역을 감광막으로 마스킹한 상태에서 소정의 주입 에너지로, P웰 영역에 P형의 불순물을 이온주입하는 단계; 감광막을 제거하고 전면에 코발트 금속막을 소정 두께로 증착하는 단계; 소정 온도 및 시간동안 급속열처리 하는 단계; 상기 열처리 단계에서 반응하지 않는 코발트막을 식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
첨부한 도면 제2도는 본 발명의 기술에 따른 반도체 소자에서 코발트 실리사이드 형성방법을 설명하기 위한 부분 공정 흐름도이다.
먼저, (a)와 같이 P웰(well)(2)과 N웰(3)이 형성된 반도체 기판(1)위에 셀과 셀영역을 분리시키기 위한 필드 산화막(4)을 형성한 다음, 게이트 산화막(5)을 소정 두께만큼 성장시키고, 성장된 게이트 산화막(5) 위에 폴리실리콘 층을 소정의 두께만큼 증착시킨 다음, 감광막 마스크 패턴을 형성하여 게이트 전극 패턴(6, 7)을 형성한다.
게이트 전극(6, 7)의 형성 후, 기판의 전면에 산화막을 소정 두께만큼 증착하여 전면 식각(Blanket etch)하므로써, 게이트 전극의 측벽 산화막(10)을 형성한다. 이 후, P웰(2)영역에는 N형 불순물(As이나 P)을 이온주입하고, N웰 영역(3)에는 P형 불순물(B이나 BF2)을 이온주입한 다음, 열처리 하여 각각 N+ 확산층(8)과 P+확산층(9)을 형성한다.
이 후, N웰 영역에 감광막 마스크를 형성하고, P웰 영역에 P형의 B나 BF2의 불순물을 낮은 에너지로 이온주입하여 N+확산층(8)과 N+폴리실리콘(6)의 상부가 P+확산층 및 P+폴리실리콘(1,3)의 특성을 가지도록 한다.
다음으로 (b)와 같이, 코발트 금속막(11)을 소정 두께로 증착한다.
다음으로 코발트 금속막(8)이 증착된 기판을 600 내지 700℃의 온도범위에서 10 내지 100초 동안 급속열처리(RTA)를 한다.
상기 급속열처리로 인하여 실리콘과 접하는 코발트 금속막은 실리콘과 반응하여 (c)와 같이, 코발트 실리사이드(12)를 형성한다.
이 후, 반응하지 않고 남은 코발트막을 30% 염산(HCl)과 과산화수소수(H2O2)가 3 : 1의 비율로 혼합된 식각용액에서 식각한 후, 800 내지 900℃의 온도범위에서 10 내지 60초 동안 열처리 한 다음, 도핑된 산화막을 전면에 증착하는 후속공정을 행하게 된다.
이상에서 설명한 바와 같이 본 발명의 반도체 소자의 코발트 실리사이드 형성방법은 코발트 실리사이드가 얇게 형성되는 N+확산영역에 P형 분순물 이온 주입하여 N+확산층 상부에 P+영역을 만들어 주어, N+확산층 영역에서의 코발트 실리사이드를 두껍게 형성시켜 주므로써, 후속의 도핑된 산화막의 플로우를 위한 열공정시 N+실리콘 지역 및 N+폴리실리콘 지역의 열화를 방지하는 효과를 제공한다.
여기에서는 본 발명의 특정실시예에 대하여 설명하고 도시하였지만 당업자의 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (5)
- N웰과 P웰이 형성된 반도체 기판위에 셀간의 분리를 위한 필드산화막과, 게이트 산화막, 게이트 전극, 게이트 측벽 산화막, 소오스 드레인 확산영역을 순차적으로 형성시키는 단계; N웰 영역을 감광막으로 마스킹한 상태에서 소정의 주입 에너지로서, P웰 영역에 P형의 불순물을 이온주입하는 단계; 감광막을 제거하고 전면에 코발트 금속막을 소정 두께로 증착하는 단계; 소정 온도 및 시간동안 급속열처리 하는 단계; 상기 열처리 단계에서 반응하지 않은 코발트막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 코발트 실리사이드 형성방법.
- 제1항에 있어서, 상기 급속 열처리 단계에서의 열처리 조건은 600 내지 700℃의 온도범위에서 10 내지 100초 동안 행하는 것을 특징으로 하는 반드체 소자의 코발트 실리사이드 형성방법.
- 제1항에 있어서, 상기 반응하지 않고 남은 코발트막의 식각용액은 30% 염산(HCl)과 과산화수소수(H2O2)가 3 : 1의 비율로 혼합된 용액인 것을 특징으로 하는 반도체 소자의 코발트 실리사이드 형성방법.
- 제1항에 있어서, 상기 P웰 영역에 주입되는 불순물은 보론인 것을 특징으로 하는 반도체 소자의 코발트 실리사이드 형성방법.
- 제1항에 있어서, 상기 P웰 영역에 주입되는 불순물은 BF2인 것을 특징으로 하는 반도체 소자의 코발트 실리사이드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052575A KR0172260B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 코발트 실리사이드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052575A KR0172260B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 코발트 실리사이드 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052311A KR970052311A (ko) | 1997-07-29 |
| KR0172260B1 true KR0172260B1 (ko) | 1999-03-30 |
Family
ID=19441751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052575A KR0172260B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 코발트 실리사이드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172260B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075905A (ja) * | 2000-08-29 | 2002-03-15 | Nec Corp | 半導体装置の製造方法 |
-
1995
- 1995-12-20 KR KR1019950052575A patent/KR0172260B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052311A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4753898A (en) | LDD CMOS process | |
| JP3510924B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR0172260B1 (ko) | 반도체 소자의 코발트 실리사이드 형성방법 | |
| KR100370128B1 (ko) | 반도체 소자의 제조방법 | |
| KR100311498B1 (ko) | 반도체 소자의 이중 게이트 형성방법 | |
| EP0104079B1 (en) | Integrated circuit contact structure | |
| KR100313089B1 (ko) | 반도체소자의제조방법 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JPH06196687A (ja) | 半導体装置の製造方法 | |
| KR100402106B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100313783B1 (ko) | 모스트랜지스터제조방법 | |
| KR100357299B1 (ko) | 반도체소자의트랜지스터제조방법 | |
| KR0171986B1 (ko) | 반도체 소자의 게이트 폴리사이드 형성방법 | |
| KR100431311B1 (ko) | 반도체소자의제조방법 | |
| KR0151039B1 (ko) | 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법 | |
| KR100273323B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100437620B1 (ko) | 반도체소자의폴리사이드구조의형성방법 | |
| KR0124642B1 (ko) | 반도체 소자의 제조방법 | |
| KR100287872B1 (ko) | 반도체 소자의 제조방법 | |
| KR100400305B1 (ko) | Ｃｍｏｓ의 제조 방법 | |
| KR100314272B1 (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR100228334B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR0147677B1 (ko) | 반도체소자의 제조방법 | |
| KR0172820B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 17 |
|
| EXPY | Expiration of term |