JPH10223555A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10223555A
JPH10223555A JP9027608A JP2760897A JPH10223555A JP H10223555 A JPH10223555 A JP H10223555A JP 9027608 A JP9027608 A JP 9027608A JP 2760897 A JP2760897 A JP 2760897A JP H10223555 A JPH10223555 A JP H10223555A
Authority
JP
Japan
Prior art keywords
diffusion layer
impurity diffusion
film
semiconductor device
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9027608A
Other languages
English (en)
Other versions
JP3216559B2 (ja
Inventor
Shunichiro Sato
俊一郎 佐藤
Koji Tsuda
浩嗣 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02760897A priority Critical patent/JP3216559B2/ja
Priority to KR1019980003767A priority patent/KR19980071210A/ko
Priority to CN98106430A priority patent/CN1196570A/zh
Publication of JPH10223555A publication Critical patent/JPH10223555A/ja
Application granted granted Critical
Publication of JP3216559B2 publication Critical patent/JP3216559B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 特にＰ型拡散層領域とＮ型拡散層領域への電
極が混在する半導体装置において、従来よりも製造工程
数を削減した、電極用導電体と半導体との低抵抗な接合
電極を作製することのできる半導体装置の製造方法を提
供すること。 【解決手段】 半導体基板表面に不純物拡散層を形成す
る工程と、前記不純物拡散層を覆う絶縁膜を形成した上
で該絶縁膜に前記不純物拡散層表面に達する開口部を形
成する工程と、前記開口部に電極用導電体層膜を形成す
る工程とを有する半導体装置の製造方法において、該開
口部に電極用導電体層膜を形成する前に前記開口部底面
に露出した前記不純物拡散層表面の結晶性をイオン注入
によって乱す工程と、前記イオン注入後に熱処理により
不純物拡散層表面の結晶性を回復させて不純物の活性化
を行う工程とをさらに有するようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にＰ型拡散層領域とＮ型拡散層領域への電
極が混在する半導体装置において、半導体基板と引き出
し電極との接合抵抗を低減させる半導体装置の製造方法
に関する。
【０００２】
【従来の技術】ＭＯＳ(Metal-Oxide-Semiconductor: 金
属酸化物半導体）型半導体デバイスなどの不純物拡散層
領域へのコンタクト電極形成の際、半導体基板と電極と
の接合抵抗を低減するために、不純物拡散層表面近傍の
不純物濃度を高くする必要がある。そのため、絶縁膜に
コンタクトホールを開口後、電極用導電体層膜を形成す
る前に、不純物拡散層領域の活性化不純物を増やす手段
として、コンタクト補強のためのイオン注入と不純物を
活性化させるための８００℃以上の熱処理を行う方法が
有効である。
【０００３】この場合、Ｐ型拡散層領域とＮ型拡散層領
域への電極の混在が必須であるデバイス（ＣＭＯＳ（相
補型金属酸化物半導体）トランジスタやメモリの周辺回
路等）では、それぞれの拡散層のコンタクトホールを開
口後に別種の伝導型を示す不純物をイオン注入しなけれ
ばならないため、一方のイオン注入の際に他方をマスク
しなければならず、全部で２回のリソグラフィー工程が
必要である。
【０００４】ここで、図５（ａ）、（ｂ）に示した断面
図を用いて、従来法によるシリコン基板上への半導体装
置の製造工程のうち、コンタクトホール開口後、導電体
層膜を形成するまでの主要工程を説明する。
【０００５】まず、図５（ａ）に示す段階に至るまでの
工程を説明する。Ｐ型シリコン基板１にＮ- 拡散層（Ｎ
ウェル）２を形成し、厚いシリコン酸化膜３で素子領域
を分離した上で、Ｎ- 拡散層２にはイオン注入によりＰ
+ 型拡散層４を形成し、Ｐ型シリコン基板１のＮ- 拡散
層２以外の領域にイオン注入によりＮ+ 型拡散層５を形
成する。さらに、Ｐ型シリコン基板１上にＢＰＳＧ(Bor
on-doped Phosphor-Sillicate Glass)膜６を形成し、こ
のＢＰＳＧ膜６中にＰ+ 型拡散層４とＮ+ 型拡散層５に
達するコンタクトホール７および８をそれぞれ形成す
る。
【０００６】ここで、図５（ａ）に示すように、まず、
Ｎ+ 型拡散層５へのコンタクトホール８内およびその周
辺上をフォトレジスト膜９でマスクした状態で、コンタ
クトホール７を通してフッ化硼素 (ＢＦ2)や硼素（Ｂ）
などのＰ型不純物をＰ+ 型拡散層４の表面およびその周
囲の基板表面にイオン注入する。
【０００７】次に、図５（ｂ）に示すように、フォトレ
ジスト膜９を除去した後、Ｐ+ 拡散層４へのコンタクト
ホール７内及びその周辺上をフォトレジスト膜１０でマ
スクした状態で、コンタクトホール８を通して燐（Ｐ）
や砒素（Ａｓ）等のＮ型不純物をＮ+ 型拡散層５の表面
およびその周囲の基板表面にイオン注入する。その後、
フォトレジスト膜１０を除去し、８００℃の高温熱処理
で不純物を活性化し、導電体層膜を形成して不純物拡散
層と導電体層膜との低抵抗な接合を得ることができる。
【０００８】
【発明が解決しようとする課題】このように従来例によ
る低抵抗電極形成方法にあっては、電極用導電体層を形
成する前にイオン注入を行うことが望ましく、ＣＭＯＳ
等のデバイス作成においては、Ｐ型拡散層領域とＮ型拡
散層領域にそれぞれ別種のイオン注入を行わなければな
らないため、一方のイオン注入の際に他方をマスクする
ための工程が必要であり、リソグラフィー工程が多くな
るためコストが増大するという問題点があった。
【０００９】本発明はかかる問題点にかんがみてなされ
たものであり、その目的は、特にＰ型拡散層領域とＮ型
拡散層領域への電極が混在する半導体装置において、従
来よりも製造工程数を削減し、電極用導電体と半導体と
の低抵抗な接合電極を作製することのできる半導体装置
の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、半導体基板表面に不純物拡散層を形成
する工程と、前記不純物拡散層を覆う絶縁膜を形成した
上で該絶縁膜に前記不純物拡散層表面に達する開口部を
形成する工程と、前記開口部に電極用導電体層膜を形成
する工程とを有する半導体装置の製造方法において、該
開口部に電極用導電体層膜を形成する前に前記開口部底
面に露出した前記不純物拡散層表面の結晶性をイオン注
入によって乱す工程と、前記イオン注入後に熱処理によ
り不純物拡散層表面の結晶性を回復させて不純物の活性
化を行う工程とをさらに有するようにした。
【００１１】このような方法を採用することにより、絶
縁膜に開口部を形成した後に不純物拡散層表面の不純物
量をイオン注入によってあらためて増やさなくても、イ
オン注入による不純物拡散層表面の非晶質化とその後の
熱処理による結晶性の回復により不純物拡散層表面の活
性化不純物濃度を上げることが可能となり、電極用導電
体層と不純物拡散層との低抵抗な接合電極を作製するこ
とができる。
【００１２】また、前記半導体装置が、Ｐ型不純物拡散
層への電極とＮ型不純物拡散層への電極を混在させた半
導体装置であるとき、従来はそれぞれの不純物拡散層へ
別種のイオン注入を行わなければならず、一方の不純物
拡散層へのイオン注入の際に他方をマスクするためのリ
ソグラフィー工程が必要である等工程数の増加が問題で
あったが、本発明による方法によれば、双方の不純物拡
散層へ同時に同種のイオン注入を行えばよいので、製造
工程数を大幅に削減することができる。
【００１３】一方、前記熱処理を、前記電極用導電体層
膜を形成する前に行うことも、前記電極用導電体層膜を
形成した後に行うことも可能である。前記熱処理による
不純物の活性化は不純物拡散層表面と導電体層膜との界
面反応とは無関係に起こるためである。
【００１４】注入するイオンの原子量は、２４以上の原
子イオンあるいは分子イオンであると、不純物拡散層表
面を制御性良く非晶質化できる点で好ましい。
【００１５】注入するイオンの原子種または分子種がＡ
ｒの不活性化ガスあるいはＳｉまたはＧｅのいずれかで
あると、不純物拡散層内での電気的な作用が小さく、イ
オン注入量をストレスによる悪影響が出ない程度まで注
入可能な点で好ましい。
【００１６】イオン注入のドーズ量が、シリコン基板を
非晶質化させるための臨界注入量以下で前記臨界注入量
の１０分の１以上の範囲を満たし、かつ、前記開口部に
露出した前記不純物拡散層表面の結晶性を乱し熱処理に
よって該結晶性が回復する範囲を満たすよう選択し、さ
らに、イオンの射影飛程が前記不純物拡散層を形成する
ためのイオン注入射影飛程よりも浅くなるようイオン注
入の注入エネルギを選択するようにすれば、不純物拡散
層の元々の伝導型に影響を与えない範囲で活性化不純物
濃度を高める点で好ましい。
【００１７】また、前記熱処理が４００℃以上かつ６０
０℃以下の温度で行われると、電極用導電体層と不純物
拡散層との低抵抗な接合電極を作製するに際してより好
ましい。
【００１８】
【発明の実施の形態】以下、本発明による実施の形態に
ついて説明する。
【００１９】本実施の形態による半導体装置の製造方法
は、特にＰ型拡散層領域とＮ型拡散層領域への電極が混
在する半導体装置を製造する場合に用いられると好適な
ものであり、半導体基板表面にＰ型およびＮ型の不純物
拡散層を各々形成し、これらの不純物拡散層表面を覆う
絶縁膜を形成した上でこの絶縁膜に前記不純物拡散層表
面に達するコンタクトホールを開口し、その開口部表面
に電極用導電体層膜を形成する前に、開口部底面に露出
した不純物拡散層表面の結晶性をイオン注入によって乱
し（非晶質化し）、その後の熱処理により不純物拡散層
表面の結晶性を回復させることで不純物を活性化する。
【００２０】半導体基板の表面近傍にはＰ型およびＮ型
の不純物拡散層を形成する工程において、不純物イオン
がおよそ１０21／ｃｍ3 という量で注入される。その後
の１０００℃以上の高温熱処理工程で不純物は活性化さ
れるが、同時に絶縁膜中などに外方拡散するために、コ
ンタクトホール開口時の不純物拡散層表面の活性化不純
物濃度は十分ではない。このため、電極用導電体層をコ
ンタクトホールに形成したときのコンタクト抵抗は必ず
しも低い値を示さない。
【００２１】しかし、不活性な分も含めれば半導体表面
近傍には以前として、１０20／ｃｍ3 以上の十分な量の
不純物が存在している。したがって、従来例のように不
純物拡散層表面の不純物量をイオン注入によってあらた
めて増やさなくても、半導体の伝導型に影響を与えない
量のイオン注入によって不純物拡散層表面の結晶性を乱
し、その後の熱処理で結晶性を回復させることによっ
て、不純物を外方拡散させることなく、拡散層表面の活
性化不純物濃度を十分に上げることが可能となる。
【００２２】コンタクトホール開口後のイオン注入の分
子種については、拡散してデバイス特性に悪影響を与え
てしまうもの以外であれば基本的にどんなものでも用い
ることができ、Ｐ型拡散層とＮ型拡散層に同時に同種の
イオン注入を行うことができる。但し、半導体基板表面
近傍を制御性良くアモルファス化するためには、原子量
が２４以上のものをイオン化して注入することが望まし
い。このようにＰ型拡散層とＮ型拡散層に同時に同種の
イオン注入を行うことができるので、従来例のようにＰ
型拡散層とＮ型拡散層のそれぞれに別種のイオン注入を
行う必要がなく、一方のイオン注入の際に他方をマスク
するという工程が必要なくなる。
【００２３】イオン注入のドーズ(dose)量は、シリコン
基板を非晶質化させるための臨界注入量以下かつ臨界注
入量の１０分の１以上で、コンタクトホール開口部に露
出した不純物拡散層表面の結晶性を乱し、６００℃以下
の前記熱処理によっても結晶性が回復する範囲が望まし
い。ちなみに、下記の表１に室温注入における各種イオ
ンの臨界注入量を示す（「半導体イオン注入技術」産業
図書より引用）。
【００２４】
【表１】 また、Ｐ型およびＮ型の不純物拡散層の表面近傍を活性
化するために、注入したイオンの射影飛程をＰ型および
Ｎ型の不純物拡散層を形成するためのイオン注入射影飛
程よりも浅くなるように注入エネルギーを選択するのが
望ましい。
【００２５】注入するイオンの分子種がＡｒの不活性化
ガスあるいはＳｉまたはＧｅのいずれかであると、不純
物拡散層内での電気的な作用が小さく、イオン注入量を
ストレスによる悪影響が出ない程度まで（１×１０16ｃ
ｍ2 ）注入可能であるが、注入するイオンがＢＦ2 +やＡ
ｓ+ 等他方の伝導型の不純物拡散層領域に電気的な影響
を与えるものについては、その注入量を、多くても他方
の伝導型の不純物拡散層領域の注入量の５分の１以下程
度に抑えるのが望ましい。
【００２６】イオン注入後の熱処理については、導電体
層膜の形成の前後どちらでもよく、また本工程でイオン
注入によって不純物拡散層の結晶性を乱しておいて本工
程に後続する別の工程で同様な熱履歴がかかれば、本工
程においてこの熱処理工程を省略することも可能であ
る。
【００２７】なお、特開平３−２０５８２０号公報に
は、Ｐ型拡散層上に形成されたコンタクトホールの底部
にイオン注入により非晶質層を形成した後、Ｗ膜をコン
タクトホールの底面に成長させる技術が開示されている
が、この技術は非晶質層の形成によりＷ膜のＳｉ基板へ
の侵入が促進され、Ｗ膜のＳｉ基板への接着性が良好と
なりコンタクト抵抗が低下するという効果を有するもの
である。これに対し、本発明では、非晶質層を形成した
後の熱処理工程を経て不純物拡散層表面の結晶性を回復
させることで不純物を活性化するもので、本発明と特開
平３−２０５８２０号公報に開示された技術とは目的も
構成も異なるものである。
【００２８】また、特開平４−８５９２６号公報には、
不純物拡散層領域にイオン注入による非晶質層を形成
後、熱処理する技術が開示されているが、その目的は不
純物拡散層領域の深さ方向の不純物分布制御にある。こ
れに対し、本発明におけるイオン注入とその後の活性化
熱処理の目的は、リソグラフィー工程を削減し、拡散層
領域に存在する既存不純物を熱処理により活性化するこ
とにより、低抵抗な導電対層と半導体との接合電極を得
ることである。また、本発明におけるイオン注入はコン
タクトホール開口後に行なうものである。したがって、
本発明は、特開平４−８５９２６号公報に開示された技
術とは目的も構成も明らかに異なるものである。
【００２９】
【実施例】以下、本発明の実施例について図１〜図４を
用いて説明する。
【００３０】図１（ａ）、（ｂ）、（ｃ）は本発明によ
る半導体装置の製造方法の実施例の主要工程を示す断面
図である。図１（ａ）において、Ｐ型シリコン基板１の
主面に選択的にシリコン酸化膜３が形成され、素子領域
として、Ｎ- 拡散層２が形成され、Ｎ- 拡散層２内にＰ
+ 型拡散層４（注入エネルギ：４０keV 、注入量：２×
１０15ｃｍ-2のＢＦ2 +イオン注入で作製）が形成され、
Ｎ- 拡散層２の他の領域にＮ+ 型拡散層５（注入エネル
ギ：４０keV 、注入量：３×１０15ｃｍ-2のＡｓ+ イオ
ン注入で作製）が形成されている。またＰ+ 型拡散層４
とＮ+ 型拡散層５はシリコン酸化膜３により区画されか
つ互いに分離されている。この半導体基板上にＢＰＳＧ
膜６が形成され、このＢＰＳＧ膜６中にＰ+ 型拡散層４
とＮ+ 型拡散層５に達するコンタクトホール７および８
がそれぞれ形成される。
【００３１】次に、図１（ｂ）に示すように、Ｐ+ 型拡
散層４とＮ+ 型拡散層５の表面およびそれらの近傍に結
晶性の乱れた層（非晶質層）１３を形成するためにコン
タクトホール７および８を通して注入エネルギ：３０ke
V 、注入量：３×１０14ｃｍ-2のＢＦ2 イオン注入を行
う。
【００３２】さらに、図１（ｃ）に示すように、短時間
のＢＨＦ（バッファーフッ酸）処理によってコンタクト
ホール７、８の開口部に露出した不純物拡散層表面の自
然酸化膜を除去した後、スパッタ法によりＴｉ膜（チタ
ニウム膜）１１およびＴｉＮ膜（窒素化チタニウム膜）
１２を順次形成し、窒素雰囲気中で５００℃で１０分間
の熱処理を行う。この熱処理により、結晶性の乱れた層
１３の結晶性が回復することによって不純物イオンが活
性化されて、コンタクト界面における拡散層表面の活性
化不純物濃度を高くすることができる。その後、ＴｉＮ
膜１２上に化学的気相成長法によるＷ電極を成長させ、
その上にスパッタ法でＡｌ配線を形成する。
【００３３】図２はＰ型拡散層とのコンタクト抵抗を示
したグラフであり、縦軸はコンタクト抵抗値を、横軸は
コンタクト径の大きさを示している。１０００個のコン
タクトチェーンより算出したもので、拡散層抵抗を除い
た接合１個あたりの抵抗である。図２中、（ａ）で示す
数値の変化は本実施例による方法でイオン注入および熱
処理されたＰ型拡散層のコンタクト抵抗値を示してお
り、（ｂ）はリソグラフィー工程と高温熱処理を含む従
来の方法で作製されたＰ型拡散層のコンタクト抵抗値を
示しており、（ｃ）は従来の方法でコンタクトホールを
開口後イオン注入を省略した場合のＰ型拡散層のコンタ
クト抵抗値を示している。図２からわかるように、
（ａ）は（ｂ）と同様に、コンタクト径が小さい場合に
おいてもコンタクト抵抗は十分に低い値を示している。
一方、（ｃ）はコンタクト抵抗が高く、特にコンタクト
径が小さい場合に顕著である。これは、拡散層形成時に
活性化された不純物が、その後の熱処理中に外方拡散
し、コンタクト界面における拡散層表面での活性化不純
物濃度が不十分になるためである。なお、Ｎ型拡散層と
のコンタクト抵抗は、Ｐ型拡散層とのコンタクト抵抗の
およそ３分の１の値を示した。
【００３４】図３はコンタクト界面の状態を再現するた
めに、Ｐ+ 型拡散層とのコンタクト形成と同じプロセス
履歴を施したベタ基板の試料について、２次イオン質量
分析法によってＢの深さ方向分布を測定した結果を示す
グラフであり、縦軸はＢの濃度を、横軸はコンタクト界
面からの深さを表している。図３中、（ａ）はコンタク
トホール開口直後を再現して測定したＢの深さ方向分布
であり、（ｂ）は本実施例による結晶性を乱すためのイ
オン注入および熱処理後のＢの深さ方向分布であり、
（ａ）（ｂ）共に１０20ｃｍ-3以上のＢが界面近傍に存
在し、深さ方向の分布にもほとんど差がない。
【００３５】一方、図４は図３でのデータを求めるのと
同様な方法でコンタクト界面の状態を再現して、界面近
傍のキャリア密度分布を拡がり抵抗から求めた結果を示
したものであり、縦軸はキャリア濃度を、横軸はコンタ
クト界面からの深さを表している。図４中（ａ）はコン
タクトホール開口直後、（ｂ）は結晶性を乱すためのイ
オン注入および低温熱処理後のキャリア密度分布を示し
てあり、（ａ）に比べて（ｂ）ではキャリア密度が増加
していることから、イオン注入および熱処理により不純
物が活性化されたことがわかる。
【００３６】なお、上記実施例において、図１（ｃ）で
説明した、結晶性の乱れた層１３を回復させて不純物を
活性化させるための熱処理を、Ｔｉ膜１１の形成前（例
えば、自然酸化膜除去前）に行うことができる。これ
は、不純物の活性化が拡散層表面とＴｉ膜１１との界面
反応とは無関係に起こるためである。また、結晶性を乱
すためのイオン注入後の一連の工程中で同様な熱履歴が
加えられるならば、この熱処理工程が省略可能であるの
は、［発明の実施の形態］の欄で説明した通りである。
【００３７】また、本実施例においてイオン注入後の熱
処理は５００℃で行っているが、本発明において、熱処
理を４００℃〜６００℃の範囲で行えば、低抵抗な接合
電極を製造するのにより好適である。熱処理を４００℃
より低い温度、または６００℃より高い温度で行った場
合に比べ、４００℃〜６００℃の温度範囲で行った場合
はコンタクト抵抗値をより低くすることができるためで
ある。
【００３８】なお、上記実施例では導電体層膜としてチ
タンと窒化チタンの積層構造を採用したが、これは少な
くともチタン、タングステン、タンタルの高融点金属の
うちのいずれかを含む導電体層膜か、それら金属の窒化
物・炭化物・硼化物を含む導電体層膜であればどんなも
のでも構わない。
【００３９】さらに、上記実施例はＣＭＯＳ半導体装置
を製造する場合であるが、本発明による半導体装置の製
造方法は、バイポーラ半導体装置を製造する場合にも適
用可能である。
【００４０】
【発明の効果】以上説明したように、本発明による半導
体製造装置の製造方法によれば、特にＰ型拡散層領域と
Ｎ型拡散層領域への電極が混在する半導体装置を製造す
る場合において、コンタクト補強イオン注入をＰ型拡散
領域とＮ型拡散領域で別々に行い高温熱処理を行う代り
に、元々の伝導性を損なわない範囲でＰ型拡散領域とＮ
型拡散領域に同時にイオン注入してその後の熱処理を施
すことで、電極用導電体と半導体との低抵抗な接合電極
を作製することができ、製造工程を大幅に削減すること
が可能となる。
【図面の簡単な説明】
【図１】（ａ）、（ｂ）、（ｃ）は本発明による半導体
装置の製造方法の実施例の主要工程を示す断面図であ
る。
【図２】（ａ）は本実施例による場合、（ｂ）はイオン
注入、リソグラフィー工程および高温熱処理を含む従来
の方法による場合、（ｃ）は従来の方法でイオン注入を
省略した場合、のそれぞれのコンタクト抵抗値を示した
グラフである。
【図３】（ａ）はコンタクトホール開口直後、（ｂ）は
ＢＦ2 +イオン注入および熱処理後、のそれぞれのコンタ
クト界面近傍を再現した試料のＢ分布を示したグラフで
ある。
【図４】（ａ）はコンタクトホール開口直後、（ｂ）は
ＢＦ2 +イオン注入および熱処理後、のそれぞれのコンタ
クト界面近傍を再現した試料のキャリア密度分布を示し
たグラフである。
【図５】（ａ）、（ｂ）は従来例による製造方法の主要
工程を示す断面図である。
【符号の説明】
１ Ｐ型シリコン基板 ２ Ｎ- 拡散層 ３ シリコン酸化膜 ４ Ｐ+ 型拡散層 ５ Ｎ+ 型拡散層 ６ ＢＰＳＧ膜 ７、８ コンタクトホール １１ Ｔｉ膜 １２ ＴｉＮ膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板表面に不純物拡散層を形成す
    る工程と、前記不純物拡散層を覆う絶縁膜を形成した上
    で該絶縁膜に前記不純物拡散層表面に達する開口部を形
    成する工程と、前記開口部に電極用導電体層膜を形成す
    る工程とを有する半導体装置の製造方法において、 該開口部に電極用導電体層膜を形成する前に前記開口部
    底面に露出した前記不純物拡散層表面の結晶性をイオン
    注入によって乱す工程と、 前記イオン注入後に熱処理により不純物拡散層表面の結
    晶性を回復させて不純物の活性化を行う工程とをさらに
    有する半導体装置の製造方法。
  2. 【請求項２】 前記半導体装置が、Ｐ型不純物拡散層へ
    の電極とＮ型不純物拡散層への電極を混在させた半導体
    装置である、請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 前記熱処理を、前記電極用導電体層膜を
    形成する前に行う請求項１に記載の半導体装置の製造方
    法。
  4. 【請求項４】 前記熱処理を、前記電極用導電体層膜を
    形成した後に行う請求項１に記載の半導体装置の製造方
    法。
  5. 【請求項５】 注入するイオンの原子量が２４以上の原
    子イオンあるいは分子イオンである、請求項１に記載の
    半導体装置の製造方法。
  6. 【請求項６】 注入するイオンの原子種または分子種が
    Ａｒの不活性化ガスあるいはＳｉまたはＧｅのいずれか
    である請求項５に記載の半導体装置の製造方法。
  7. 【請求項７】 イオン注入のドーズ量を、シリコン基板
    を非晶質化させるための臨界注入量以下で前記臨界注入
    量の１０分の１以上の範囲を満たし、かつ、前記開口部
    に露出した前記不純物拡散層表面の結晶性を乱し熱処理
    によって該結晶性が回復する範囲を満たすよう選択し、 さらに、イオンの射影飛程が前記不純物拡散層を形成す
    るためのイオン注入射影飛程よりも浅くなるようイオン
    注入の注入エネルギを選択するようにした、請求項５に
    記載の半導体装置の製造方法。
  8. 【請求項８】 前記熱処理を４００℃以上かつ６００℃
    以下の温度で行う請求項１に記載の半導体装置の製造方
    法。
JP02760897A 1997-02-12 1997-02-12 半導体装置の製造方法 Expired - Fee Related JP3216559B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02760897A JP3216559B2 (ja) 1997-02-12 1997-02-12 半導体装置の製造方法
KR1019980003767A KR19980071210A (ko) 1997-02-12 1998-02-10 저저항 접합 전극을 갖는 반도체 장치의 제조 방법
CN98106430A CN1196570A (zh) 1997-02-12 1998-02-11 带有低电阻连接电极半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02760897A JP3216559B2 (ja) 1997-02-12 1997-02-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10223555A true JPH10223555A (ja) 1998-08-21
JP3216559B2 JP3216559B2 (ja) 2001-10-09

Family

ID=12225651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02760897A Expired - Fee Related JP3216559B2 (ja) 1997-02-12 1997-02-12 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP3216559B2 (ja)
KR (1) KR19980071210A (ja)
CN (1) CN1196570A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127174A (ja) * 1999-10-25 2001-05-11 Mitsubishi Electric Corp 半導体装置
KR100373362B1 (ko) * 2000-06-30 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127174A (ja) * 1999-10-25 2001-05-11 Mitsubishi Electric Corp 半導体装置
KR100373362B1 (ko) * 2000-06-30 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법

Also Published As

Publication number Publication date
JP3216559B2 (ja) 2001-10-09
CN1196570A (zh) 1998-10-21
KR19980071210A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
US4925807A (en) Method of manufacturing a semiconductor device
US5739064A (en) Second implanted matrix for agglomeration control and thermal stability
JPH0624226B2 (ja) スタック形ｃｍｏｓ装置の製造方法
KR20030044800A (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US4900257A (en) Method of making a polycide gate using a titanium nitride capping layer
JPH0750276A (ja) 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法
EP1593154B1 (en) Method of manufacturing a semiconductor device with mos transistors comprising gate electrodes formed in a packet of metal layers deposited upon one another
KR0177534B1 (ko) 반도체 장치 제조방법
US5801086A (en) Process for formation of contact conductive layer in a semiconductor device
EP0443297B1 (en) Metal-semiconductor ohmic contact forming process
JP3216559B2 (ja) 半導体装置の製造方法
JPS61224459A (ja) 半導体装置およびその製造方法
US5021358A (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
JPH0653492A (ja) 半導体装置及びその製造方法
EP0292042B1 (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
JP4542689B2 (ja) 半導体装置の製造方法
JPH06163576A (ja) 半導体装置の製造方法
JPH06177067A (ja) 半導体集積回路装置の製造方法
JP2668380B2 (ja) 半導体装置の製造方法
JPH02106971A (ja) 半導体集積回路装置の製造方法
JPH06132523A (ja) Ｍｏｓトランジスタの製造方法
JPH0795535B2 (ja) 半導体装置の製造方法
KR100195326B1 (ko) 반도체 집적회로 배선구조 및 그 형성 방법
JP3070090B2 (ja) 半導体装置の製造方法
JP2870823B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010703

LAPS Cancellation because of no payment of annual fees