KR100371669B1 - 중복성을가지는클럭분산망의운영과유지보수 - Google Patents

Abstract

상이한 국에서 프로세싱을 위한 또한 국간에 정보전송을 위한, 큰 전기통신 스위치와 같은 망에서, 클럭킹율과 프레임 동기율 포함하는 합성 클럭신호를 독립적으로 발생시키는 회로(1)가 제공된다. 이들 클럭신호들은 세 개의 상이하고 독립적인 선로들을 통해 국에 독립적으로 또한 병렬로 전송된다. 여기서 몇 종류의 정보프로세싱(4)이 여유 플레인에서 이루어진다. 국에서, 모든 입력 클럭신호들은 세개의 독립적으로 작동하는 선택기유닛(3)에 각각 공급되고, 선택기유닛에서, 서로에 대해 병렬로 설치되고 또한 서로에 대해 독립적으로 작동하는, 국내 세 여유 플레인(A, B, C)에서 사용되게 되는 클럭신호를 획득하기 위해 클럭신호의 선택이 이루어진다.

Description

중복성을 가지는 클럭 분산망의 운영과 유지 보수

일반적으로 전화접속과 전기통신장비의 분야에 있어서는, 클럭 및 동기펄스 율이라하는 두 개의 클럭신호(상기 동기펄스율은 간략히 "동기율"이라 불림)를 다양한 부장비(sub-equipment)와 그 내부의 부품으로 분산할 필요가 있다. 이러한 분산은 특히 다양한 멀티플렉싱단 및 유사한 유닛을 가진 스위치 유형에서와 같이 물리적으로 큰 접속 시스템에서 보편적이다. 클럭율은 일반적으로 고주파수를 가지며 무엇보다도 장비를 통과하는 데이터내의 비트에 대한 경계를 규정하고, 동기율은 저주파수를 가지며 데이터 신호내의 프레임 경계 및 이와 유사한 것을 규정한다. 전기통신 교환국과 같은 장비내에서 클럭과 동기정보를 전달하는 신호의 수는 더욱 커질 수 있으며, 이하에서는 "클럭분산망"이라는 일반적인 표현이 사용된다. 매거진(magazine) 또는 캐비넷(cabinet) 등에 있어서의 전기통신장비는 배면의 케이블, 핀과 배면의 전기 단자, 선로 형태의 속도 분산을 위한 상당한 수의 전송부품을 가진다. 이러한 모든 신호접속에 필요한 공간은 상당히 크며 비용이 많이 든다. 일반적으로, 커넥터내의 핀의 수는 예컨대 스위치의 크기를 제한하는 소규모의 자원이다.

커다란 신뢰성을 필요로하는 장비에서는, 당연히 클럭분산망이 큰 신뢰성 조건을 충족해야 한다. 통상적으로, 클럭분산망의 신뢰성은 중복성을 도입함으로써 향상될 수 있다. 클럭분산과 클럭소스가 중복성을 포함하도록 설계된다면, 즉 이들이 이중으로 되거나 또는 이하에 제안되어 있는 바와 같이 바람직한 경우 삼중으로된다면, 클럭킹 소스로부터 클럭킹 수신기까지 중복 및 삼중 클럭킹 구조가 유지될 수 있지만, 수신기에서 클럭 중 마지막 하나는 각 장비에 의한 운영적인 사용을 위해 선택되어야만 한다.

클럭율과 동기율이 모든 매거진과 캐비넷으로 분산되도록 되어 있는 중복성을 갖지 않는 이전의 시스템에서는, 일반적으로 속도의 각 수신기 또는 사용자에게 두 개의 동축케이블이 사용되어 왔다. 한 동축케이블은 고주파 클럭율을 위한 것이고 다른 하나는 저주파 기준율을 위한 것인데, 본원에서는 이들을 프레임률 또는 동기율이라 할 수도 있다.

고주파 클럭이 저주파 동기율과 분리되어 분산되는 클럭킹률의 분산에 있어서, 예컨대 동기율의 펄스가 클럭율 펄스의 에지(edge)중 잘못된 것에서 끝나거나 해석되지 않도록 정밀도가 높아야 한다. 이것은 무엇보다도 서로에 대해 및 시스템내에 다른 착신지를 갖는 다른 케이블 쌍에 대하여, 각각 클럭율과 동기율에 사용되는 두 케이블의 길이의 유사성에 대해 높은 요구조건을 갖는다.

이 외에도, 매우 높은 주파수를 가지며 또한 전기통신시스템의 회로가 현재 일반적으로 동작하는 클럭신호의 분산은, 간섭 보호와 기능성이 제공되어 장시간동안 유지될 수 있도록, 양호한 접지접속 등과 함께 케이블 및 커넥터의 차폐에 대하여 큰 요구조건을 갖는다.

예컨대, 매거진과 캐비넷의 회로기판상에 회로를 갖는 대형 스위치에 있어서, 비교적 높은 주파수를 갖는 클럭 및 프레임 구조 등에 대한 기준으로서 보다 낮은 주파수를 갖는 속도를 분산시킬 필요가 있다. 클릭율과 동기율은, 본원에 참조로 포함되어 있는 국제 특허 출원 PCT/SE94/0032l에 기재되어 있는 바와 같이 단일 합성 신호("합성클럭신호")(여기서는 CLSY(CLock 및 SYnc)라 함) 형태로 분산될 수 있다.

상기 신호는 시스템의 회로가 동작하는 실제 시스템 주파수보다 상당히 낮은 주파수를 갖는, 즉 실제 주파수의 1/36과 같은 정도의 분수인 것이 유리한 클럭 주파수 또는 클럭율을 포함하며, 또한 상기 클럭 주파수 위에서 변조되며 유리하게는 상기 주파수의 1/640 정도의 분수인 동기 주파수 또는 동기율을 포함한다.

위상동기루프(phase-locked loop)회로(PLL)는, 합성 CLSY신호 내의 동기신호를 해석하는 논리회로를 제공받으며, 예컨대 상기와 유사한 방식으로 그 36배와 같이 CLSY 신호의 클럭 주파수보다 훨씬 더 높은 주파수를 갖는 클럭신호를 발생시킨다. PLL은 두 개의 개별적인 선로상에 통상적인 클럭분산을 사용하여 발생시키기가 매우 어려웠던 시스템 클럭에 대하여 정밀도를 갖는 동기 펄스를 발생시킨다.

시스템 클럭에 비해 상당히 낮은 주파수를 가지며 또한 동기정보가 제공된 CLSY 형태로 주파수를 분산시키며, 동기율과 함께 시스템 클럭율을 발생시키도록 PLL을 구성하는 것의 장점은 다음과 같다:

1. EMC 관점에서, 즉 외부로부터의 간섭에 대한 민감도와 관련하여 또한 그 자신의 간섭영향과 관련하여, 신호가 보다 용이하게 분산될 수 있다. 분산매체는 시스템 클럭과 동기율이 개별적으로 분산된 경우와 동일한 정밀도를 가져서는 안된다. 이것은 예컨대 단일 광케이블이 사용될 수 있다는 것을 의미한다.

2. 커넥터와 배면 등의 핀과 공간은 클럭율과 동기율 두 가지 모두에 대하여동일한 물리적인 신호경로를 사용함으로써 절약된다.

3. PLL가 동일한 칩상에서 동일한 신호로부터 시스템클럭과 동기를 발생시키는 구성에 의해 보다 양호한 정밀도가 얻어질 수 있다.

중복(redundant) 클럭 분산시스템은 이하에 간략히 제시된 자료 및 그 밖의 자료에 개시되어 있다.

일본특허출원 JP-A 60-225982호에는, 클럭펄스 동기화 삼중 시스템에 기재되어 있다. 해로운 에러의 영향은 다수결(majority voting)에 의한 정정으로 방지된다.

미국특허 US-A 4,185,245호에는, 고장 허용(fault-tolerant) 클럭신호 분산을 위한 구성이 기재되어 있다. 제 1 및 제 2중복 클럭신호 소스가 설치된다. 클럭수신기는 그 위상에 대하여 다른 것 뒤에 오는 클럭신호 펄스열을 무시하기 위해 두 개의 클럭신호를 조사하는 순차논리회로를 포함한다.

미국특허 US-A 4,489,412호에는, 세 개의 발진기로부터의 출력신호에 대해 다수결을 수행하는 클럭분산 모듈에 의한 클럭 및 동기신호의 공급을 포함하는 망이 기재되어 있다.

미국특허 US-A 4,692,932호는 각 클럭신호가 동기화 신호를 포함하는 삼중의 클럭분산에 관한 것이다. 수신기(R)에는, 각 수신기에 세 개의 AND-게이트와 한 개의 NOR-게이트를 포함하는 다수결용 논리회로가 포함된다. 이들 다수결 회로는 다른 두 클럭신호의 위상위치 사이에 그 위상위치가 놓이는 입력 클럭신호만을 통과 시킨다. 선택하기 위해 수신기내의 수신된 클럭신호의 품질에 대해서는 어떠한 테스트도 이루어지지 않는다.

미국특허 US-A 4,698,826호에는 삼중 클럭분산이 기재되어 있다. 각 클럭은 클럭신호와 동기신호를 포함하는 신호를 출력한다.

미국특허 US-A 5,065,454호에는 중복 클럭발생을 가지는 클럭신호 분산장치가 기재되어 있다. 분산경로는 중복성을 이유로 이중화된다.

유럽특허출원 EP-A2 0 365 819호는 다중프로세서 시스템에서 개별적인 클럭을 동기시키는데 있어서의 문제점을 다룬다. 다수의 클럭소스는 각각 하나의 PLL회로를 가진다(칼럼 10의 라인 31-58 참조). 클럭은 각 클럭내의 선택동작을 받는 기준신호를 서로에 대해 송신한다.

유럽특허출원 EP-A2 0 366 326호는 다수의 클럭신호가 주 발진신호로부터 얻어지는 컴퓨터 시스템에서 클럭신호가 필요한 정확한 시간에 나타나도록 보장하는 문제를 다룬다. 이것은 상이한 길이의 전송경로를 보상하기 위해 클럭신호사이에 작은 시간지연을 삽입할 것을 필요로 한다. 상기 기재된 해결방안은 상이한 클럭신호의 시간지연에서 에러의 위험을 줄이는 것을 목적으로 한다. PLL 회로는 각 클럭신호와 기준클럭신호 사이에 위상관계를 유지하는데 사용된다.

미국특히 US-A 4,239,982호에는, 다수의 클럭소스를 이용하여 시스템 클럭신호를 발생시키도록 되어 있는 고장허용 클럭 시스템이 개시되어 있다. 각 클럭소스는 다른 모든 클럭소스로부터 발생된 클럭신호를 입력신호로서 수신하고, 이들 클럭소스로부터 시스템 클럭신호를 얻기 위한 수신기회로를 포함한다. 각 클럭소스는 자신의 클럭 수신기로부터 얻어진 시스템 클럭에 대하여 위상 동기화된 클럭신호를발생시켜 이것을 다른 클럭소스로 분산한다. 시스템은 얻어진 시스템 클럭신호들간에 최소 위상지터를 포함하는 높은 클럭주파수를 사용하는 것을 허용한다.

유럽특허출원 EP-A2 0 303 916호에는, 예컨대 컴퓨터 시스템에 대해 타이밍을 제공하기 위해, 주파수와 위상에 대해 동기화되는 네 개의 속도신호(rate signal)가 발생된다. 속도신호의 발생은 네 개의 PLL에 의해 이루어지는데, 이것의 출력 신호는 일종의 다수결이 수행되는 네 개의 선택기 회로에 공급된다. 선택기 회로에 의해 선택된 신호는 이것을 제어하는 속도 발생기 중 정해진 것으로 다시 공급된다. 선택된 신호들의 위상위치를 조정하기 위해 지연회로가 도입된다. 이러한 지연은 클럭신호가 클럭율 및 낮은 주파수를 갖는 동기율의 두 가지 모두를 포함할 경우 쉽게 도입될 수 없다.

미국특허 US-A 4,105,900호에는, 세 개의 중복 센서 신호가 사용되는 삼중 제어 시스템이 개시되어 있는데, 상기 신호 중 하나는 정확한 정보를 제공하고 나머지 두 개의 신호는 덜 정확한 신호를 제공한다. 사전 프로그램된 우선순위에 따른 신호의 선택은 세 개의 센서의 동작상태를 근거로 한다.

본 발명은 중복성(redundancy)을 가지는 클럭신호를 신호의 사용자에게 분산 하는 것으로서, 특히 분산용 회로 및 적절한 클럭신호 선택용 회로의 유지 보수(maintenance)를 위한 방법과 장치에 관한 것이다. 또한, 본 발명은 유지보수 기능을 가진 망 또는 설비(installation)에 관한 것이다. 또한, 본 발명은 식별정보가 포함되어 있거나 숨겨져있는 클럭신호를 제공하는 방법 및 클럭소스에 관한 것이다. 또한, 본 발명은 포함된 클럭신호를 검출하기 위해 클럭신호를 처리하는 방법과 장치에 관한 것이다. 또한, 본 발명은 고의적인 에러(intentional error)가 포함된 클럭신호를 제공하는 방법과 클럭소스에 관한 것이다. 또한, 본 발명은 클럭신호내의 에러, 특히 주파수와 위상 에러를 결정하기 위해 클럭신호를 처리하는 방법과 장치에 관한 것이다, 또한, 본 발명은, 클럭신호가 처리된 다음 새로운 클럭신호로서 다음 서브시스템 등으로 출력되는 하나의 서브시스템을 클럭신호가 통과 하는 직렬연결된(cascaded) 서브시스템, 즉 서로 직렬 접속된 서브시스템에 중복 클럭신호를 공급하는 것에 관한 것이다. 또한, 본 발명은 서로에 대한 클럭신호내의 타이밍 펄스의 타이밍에 대해 두 개의 클럭신호를 평가하는 방법과 장치에 관한 것이다, 본 발명은 또한 클럭신호 내에서 검출되는 신호 시퀸스를 나타내는 펄스를 생성하는 방법과 장치에 관한 것이다. 마지막으로, 본 발명은 클럭신호 내에포함되거나 감추어져있는 신호 시퀸스를 검출하는 방법과 장치에 관한 것이다.

도 1은 클럭분산시스템의 블록도.

도 2는 클럭신호 내의 프레임의 구조를 설명하는 도면.

도 3은 클럭신호 프레임의 다양한 서브시퀀스를 설명하는 시간의 함수에 따른 파형도.

도 4는 클럭 선택기 유닛의 블록도.

도 5a는 주파수에러 검출기의 블럭도.

도 5b는 동기시퀀스를 포함하는 합성 클럭신호의 부분의 파형도.

도 5c - 5e는 동기펄스의 분리가 어떻게 이루어지는가를 설명하는, 다양한 회로로부터의 출력신호의 파형도.

도 6a는 위상에러 검출기의 블록도.

도 6b는 위상에러 검출기에서 사용되는 미분회로의 블록도.

도 6c - 6e는 미분회로에서의 신호처리를 설명하는 파형도.

도 6f는 위상에러 검출기에 사용되는 일치 검출기의 블록도.

도 6g - 6i는 일치검출기에서의 신호처리를 설명하는 파형도.

도 6j는 위상에러 검출기에서 사용되는 시간간격 감시유닛의 블록도.

도 6k는 위상에러 검출기에서 사용되는 히스테리시스 회로의 상태도.

도 6l은 히스테리시스 회로의 상태를 설명하는 시간도.

도 6m은 위상에러가 어떻게 감시되는가를 설명하는 블록도.

도 6n과 6o는 홀드회로의 기능을 설명하는 파형도.

도 7a는 클럭선택기 제어의 블록도.

도 7b는 클럭선택기 제어에 사용되는 조합회로의 진리표.

도 7c는 클럭선택기 제어에 사용되는 상태기계의 상태도.

도 8은 클럭신호를 선택하기 위한 또한 시스템클럭과 동기율을 생성하기 위한 유닛의 개략적인 블럭도.

본 발명의 목적은, 특히 높거나 매우 높은 주파수를 가진 시스템 클럭신호와 낮은 주파수를 갖는 동기 클럭신호를 필요로하는 시스템에서, 중복 구조를 갖는 스위치의 클럭기능에 대하여 제기될 수 있는 조건을 충족하는 클럭신호 분산시스템을 이용하는 방법 및 망 또는 설비를 제공하는 것이다.

본 발명의 다른 목적은 짧은 도체경로가 얻어지도록, 각 서브시스템 사이에클럭신호의 간단한 연속통신을 허용하는 중복 클럭신호 분산시스템을 제공하는 것이다.

본 발명의 다른 목적은 높은 MTBSF(Mean Time Between System Failure)를 가지는 클럭신호 분산시스템을 제공하는 것이다.

본 발명의 다른 목적은 클럭신호 및 클럭신호를 분산하고 처리하며 선택하는데 사용되는 다양한 회로에서 효과적인 방법으로 에러가 검출될 수 있는 클럭신호 분산시스템을 제공하는 것이다.

본 발명의 다른 목적은 클럭신호 분산시스템내의 선로와 회로에 대해 유리한 방법으로 효과적인 관리를 허용하는 다양한 방법과 장치를 제공하는 것이다.

따라서, 본 발명에 의해 해결되는 문제는, 사용되는 신호, 선로 및 회로가 항상 에러에 대한 테스트를 받을 수 있도록 하는 서브시스템 또는 종속국으로의 클럭신호의 효과적인 분산에 필요한 방법과 망/설비 및 다양한 장치를 제공하는 것이다.

전기통신용 스위치와 같은 전자시스템 및 이것의 클럭기능의 중복성은 통상적인 방법으로는 모든 하드웨어, 즉 회로, 접속선 등을 삼중화함으로써 이루어진다. 따라서, MTBSF를 증가시키는 이 방법은, 각각이 필요한 동작을 단독으로 수행하거나 필요한 프로세스를 병렬로 실행할 수 있는 다수의 동일한 유닛과 플레인(plane)이 제공될 것을 필요로 한다. 세 플레인으로부터의 출력신호를 비교함으로써, 에러를 가진 플레인이 확인될 수 있다. 다른 것들과 상이한 플레인을 배제하고 유사하다고 "결정"되는 플레인을 취함으로써, 고장난 플레인이 배제될 수있다. 이러한 방법을 다수결이라 한다. 다수결을 기반으로한 삼중시스템이 동작하기 위해서는, 다수결이 의미있는 방법으로 작동할 필요가 있다. 즉, 동작 플레인의 수가 고장난 플레인의 수보다 반드시 많아야 한다. 삼중시스템내의 세 개의 플레인 모두가 정확하다면, 시스템은 작동하며 충분한 중복성을 갖는다고 할 수 있다. 플레인 중 하나가 고장이라면, 스위치는 여전히 작동은 하지만 중복성을 가지지 않는다고 할 수 있다.

삼중시스템에 대한 "시스템고장까지의 평균시간:mean time up to system failure"(MTBSF)를 높게 하는 것은, 플레인 중 하나가 고장날 경우, 시스템이 중복성을 가지지 않는 임계시간동안 더 이상의 에러가 나타나지 않도록, 상기 고장난 플레인이 예컨대 1주일이내와 같이 짧은 시간 내에 교체되어야 한다는 것을 알아야한다. 만일, 먼저 고장난 플레인이 처리되기 전에 플레인 중 다른 하나가 고장난다면, 시스템은 완전히 작동을 멈추게된다.

삼중시스템에서의 에러 사이의 평균시간은 삼중시스템이 상응하는 비삼중 시스템에 비해 적어도 세 배의 양의 하드웨어를 포함하기 때문에 단일의 비삼중 시스템보다 적어도 세 배 더 짧다는(=나쁘다는) 것을 확인할 수 있다. 그러나, 여전히 시스템 고장 사이의 평균시간, 즉 삼중시스템의 기능이 정지하기 전에 경과하는 시간은 증가하는데, 이것은 삼중시스템의 기능이 중단되도록 하기 위해서는 두 개의 상이한 플레인에서의 두 개의 고장이 동시에 필요하기 때문이다.

삼중시스템의 한 플레인이 작동을 중단한다면, 삼중시스템이 중복성을 가지지 않지만 계속해서 동작하게 되므로 시스템 레벨상의 기능성면에서는 이것을 알수없다. 삼중시스템이 개선된 MTBSF를 얻도록 하기 위해서는, 모든 고장이 발견되는 것이 중요하다. 고장이 발생하고 이러한 고장이 검출되지 않을 경우, 이것을 숨은 고장이라 한다. 숨은 고장을 포함하는 삼중시스템은 작동할 수 있지만 중복성이 감소된 상태로 작동한다. 숨은 고장을 포함할 수 있는 시스템은 나쁜 MTBSF를 가지게 된다.

따라서, 높은 MTBSF를 얻기 위해서는, 시스템에서 양호한 고장 검출이 이루어지도록 구성하는 것이 중요하다. 즉, 숨은 고장의 수가 가능한 낮아야 한다. 이를 이루기 위해서는, 유지보수 테스트라 하는 추가 테스트를 시스템에 도입할 필요가 있다. 모든 하드웨어가 고장날 수 있으며, 또한 이러한 경우 하드웨어는 다수결에 포함된다. 모든 경보신호가 작동하지 않아, 실제로 경보상태가 존재한다 하더라도 이들은 "비 경보" 신호를 발생시킬 수 있다. 정적인(=일정한 또는 일정한 논리적 또는 전기적 레벨을 갖는) 또는 고정된 모든 신호는 이 상태가 알려지지 않고 비작동할 수 있다.

따라서, 플레인이 고장났는지 또는 정상적인지에 대한 신뢰성있는 표시는 하드웨어 내에 정적인 신호가 단순히 존재한다는 것 이상의 것이다. 클럭의 기능을 테스트하기 위하여 사용되는 방법은, 규정된 수의 인위적인 고장이 연속적으로 도입되어 상응하는 수의 고장이 검출되었는지가 항상 검사되는 것이다.

요약하면, 가능한 높은 MTBSF를 가지는 중복시스템에서는 숨는 고장이 크게 감소되며, 또한 상기 시스템에서는 이하에 기재되어 있는 바와 같이 고장을 최대로 검출하기 위해, 시스템이 이들을 검출할 수 있는지 여부를 검사하기 위해 인공적인에러가 시스템내에 도입되는 방법이 유지보수 테스트를 기반으로 사용된다고 할 수 있다. 모든 인위적인 고장이 검출된다면, 시스템은 정상적이지만, 그렇지않고 인위적인 고장이 검출되지 않는다면, 적어도 한 에러가 시스템에 존재한다.

따라서 일반적으로, 정보를 처리하거나, 상이한 국에서 프로세스를 수행하고, 또는 국들간의 정보통신을 위해, 망 또는 전자설비 등의 전자 시스템에서 클럭신호가 분산되며, 상기 클럭신호는 시스템내의 다양한 장치, 프로세스 등을 제어하는데 사용된다. 전자시스템내의 상이한 서브시스템에 대한 클럭신호는 클럭신호가 적어도 세 개의 상이한 독립 선로 또는 채널상에서 상기 서브시스템으로 전달되거나 통신하게 하는 방식으로 제공된다. 이미 공지되어 있는 바와 같이, 서브시스템은 상이한 선로 또는 채널상에 수신된 신호들 중에서 하나의 클럭신호를 선택한다.

원래의 클럭신호 또는 서브시스템에 도달하는 클럭신호는 항상 상기 서브시스템에 의해 개별적으로 발생되므로, 회로와 프로세스 및 출력신호 또는 그 결과와 관계없이 발생된다. 서브시스템에서는, 서로 독립적으로 동작하는 적어도 두 개의 상이한 선택기 유닛에 의해 또는 선택기 유닛에서와 같이, 서로 독립적으로 동작하는 적어도 두 개의 상이한, 일반적으로는 세 개의 선택 프로세스에 의해 또는 선택 프로세스에서 클럭신호 선택이 독립적으로 병렬로 수행되어, 적어도 두 개의 선택된 클럭신호 및 바람직한 경우 세 개의 선택된 출력 또는 유용한 클럭신호를 발생시킨다. 선택된 클럭신호는 당연히 매시간마다 동일하게 동일 선로 또는 채널에 공급될 수 있다. 이들 선택된 클럭신호는 서브시스템 내의 중복 플레인에서, 상기 선택된 클럭신호의 생성과 관련하여 그 구성과 동작이 상기 언급된 서브시스템과 동일한 다른 서브시스템으로 연속 분산시키기 위해 사용된다. 다음으로, 선택된 적어도 두개의 클럭신호는 서브시스템내의 장치나 프로세스로 전달되는 것이 허용되고, 또는 선택 프로세스에 의해 변경되지않거나 영향을 받지 않은 다른 서브시스템으로 전달되는 것이 허용된다. 이것은 상기 스위치가 적어도 두 개의 선택 프로세스에 의해 제어되는 서브시스템내의 스위치로 수신 클럭신호를 제공함으로써 이루어진다. 필요하다면, 수신된 클럭신호의 새로운 것 또는 다른 것으로 변경이 이루어질 수 있어, 이러한 새로운 또는 다른 클럭이 대신 장치나 프로세스 또는 서브시스템으로 전달된다.

선택 프로세스는 인공지능적으로 작동한다. 따라서, 이들은 수신된 모든 클럭신호를 이들의 품질 또는 특성에 대하여 평가하고, 이 평가로부터 신호를 스위치에 제공함으로써 선택될 클럭신호를 결정한다.

도달하는 클럭신호는, 실질적으로 동일한 클럭신호 또는 실질적으로 동일한 타이밍 정보를 갖는 클럭신호를 각각 발생시키는 적어도 세 개의 상이한 클럭소스로부터 서브시스템으로 전달되거나 통신되는 적어도 세 개의 상이한 신호로 구성되는 것이 유리하다. 클럭소스는 본래 서로 독립적으로 작동할 수 있고, 이들이 시스템내의 원래의 클럭소스인 경우 이들 클럭소스는 또한 낮은 주파수를 가진 동기 속도정보의 위상위치를 설정하기 위해 공통정보를 수신할 수 있으며, 상기 정보는 클럭소스에 의해 제공된 클럭신호에 포함된다.

서브시스템에서의 클럭신호의 선택을 위한 각기 다른 독립 프로세스 또는 선택기 유닛의 수는 클럭신호가 서브시스템에 도달하는 독립적인 선로 또는 채널의수와 동일한 것이 유리한데, 이 수는 3개인 것이 바람직하다.

이러한 프로세스 또는 선택기 유닛에 있어서, 클럭신호의 선택시, 서브시스템까지 도달하는 적어도 세 개의 상이한 선로 또는 채널로부터 수신되는 모든 신호는, 신호의 주파수에 있어서의 및/또는 다른 수신된 클럭신호의 위상위치에 대한 클럭신호의 위상위치에 있어서의 결함 또는 에러에 대해 평가받을 수 있다. 다음으로, 이러한 평가는 상이한 프로세스나 상이한 선택기 유닛에서 또는 이들에 의해 독립적으로 이루어진다.

수신된 신호를 평가하기 위해, 상이한 선로 또는 채널에 수신된 상기 각 시호의 결함 또는 에러가 판정될 수 있고, 에러의 수가 계산될 수 있으며, 또한 상기클럭신호가 결함이 있는지 여부 및/또는 클럭신호를 생성하고, 송신하고, 수신하여 평가하거나 선택하는데 사용되는 어떤 프로세스 또는 회로가 결함이 있는지 여부를 확인하기 위해 상기 각 클럭신호내의 계산된 에러의 수가 평가될 수 있다. 이하에 나타나있는 바와 같이, 어떤 에러 주파수는 실제로 정상적일 수 있다.

상이한 클럭소스가 독립적인 전송선로 또는 채널에 제공된 전송장치에 사용되는 경우, 고의적인 에러가 클럭신호에 도입되어, 이들 에러는 서브시스템에서의 신호의 선택을 위한 상이한 프로세스 또는 선택기 유닛이 항상 새로운 선택된 신호로 변경하도록 하는 방식으로 도입된다. 이것은, 선택이 이루어지는 적어도 두 개의 신호가 존재한다는 것, 즉 매 순간의 적어도 두 개의 신호가 양호한 품질을 가지는 것으로 판단되거나 결정되어, 예컨대 필요에 따라 또는 가능한 에러가 없는 것으로 판단되거나 결정된다는 것을 전제로 한다. 다음으로, 신호 중 하나가 결함이 있는 것으로 판정되어 선택된 신호의 반복되는 변경에 더 이상 포함되지 않을 경우, 예컨대 감소된 위상 점프를 제공하는 선택되어 스위칭(교환)된 신호의 평균 위상위치가 얻어지게 된다.

클럭신호내의 에러는 상이한 선택 프로세스 또는 선택기 유닛이 주기적으로 및/또는 시간상 정기적으로 새로운 선택신호로 변경되도록 하는 방식으로 도입되는 것이 바람직하다. 후자의 경우, 예컨대 세 개의 신호(A, B, C)가 이용될 수 있다면, 규정된 제 1시간주기 이후 A에서 B로 변경이 이루어지고, 규정된 제 2시간주기이후 B에서 C로 변경이 이루어지며, 규정된 제 3시간주기 이후 C에서 A로 변경이 이루어지게 되어 있다.

수신된 신호에 결정된 에러는 또한, 예컨대 검출된 에러의 유형과 그 발생시간이 어떤 설치된 메모리 수단에 저장되어, 상기 에러의 시퀸스가 평가 알고리즘에 사용되도록 하는 방법에 의해 평가될 수 있다. 상기 알고리즘은 또한 상태기계(state machine)에서 실행될 수 있으며, 검출된 에러 시퀀스를 저장함에 있어 직접 메모리수단이 전혀 필요하지 않다.

의도적으로 도입된 에러가 클럭신호에 존재하며, 선택된 신호의 변경이 항상 독립적인 프로세스 또는 선택기 유닛 중 하나에서 이루어지는 경우, 새로운 클럭신호가 선택되거나 스위치 유닛이 다른 클럭신호가 통과하도록 스위칭하는 횟수가 결정 및/또는 평가될 수 있고, 또는 상기 새로운 선택 또는 변경의 시퀀스 및 그 횟수가 신호에 검출된 에러를 평가하기 위해 상기 기재된 것과 유사한 방식으로 평가될 수 있다.

다른 목적에 있어서, 각 클럭신호 정보 생성시 상기 변화의 간단한 계수가 도입되어, 클럭신호의 식별(identity) 및 클럭신호를 발생시키는 클럭소스의 식별을 나타낼 수 있다. 다음으로, 서브시스템에서, 신호 선택을 위한 프로세스 또는 선택기 유닛에서, 선택된 신호는 상기 식별정보에 대하여 감시받을 수 있고, 이러한 정보가 검출되면, 정보가 속해있거나 가리키는 도달하는 클럭신호 또는 클럭소스가 결정된다. 도달하는 각 클럭신호를 가리키는 정보가 발견되는 횟수가 계산되어, 상기 계산될 수가 평가된다. 선택적으로, 수신된 클럭신호 또는 클럭소스에 대한 것과 같은, 새로운 선택 또는 변경 시퀀스에 대한 상기 정보는 에러 평가와 관련하여 상기 기재된 것과 유사한 방식으로 평가될 수 있다. 또한, 정보가 결정된 횟수는 상기와 마찬가지로 상기 평가에 사용될 수 있다.

고의적인 에러 및 식별정보의 도입에 있어서, 수신된 각 클럭신호는 타이밍 정보가 얻어질 수 있는 펄스 시퀀스로서 발생된다고 가정된다. 이러한 펄스 시퀀스는, 예컨대 상기 인용된 국제특허출원 PCT/SE94/ 0032l호에 기재된 합성 클럭신호 유형의 주 템플릿(main template)으로서 선택된 펄스시퀀스와 실질적으로 일치하게 된다. 이러한 펄스시퀀스는 동기율 펄스를 형성하는 특별히 설계되었지만 동일한 짧은 부분에 의해 인터럽트되는 규칙적인 펄스 시퀀스를 포함한다. 본레, 주 템플릿 펄스열은 펄스 버스트(pulse burst)들 사이 및/또는 그 이전 및/또는 이 이후에 일정한 레벨을 갖는 하나 이상의 펄스 버스트의 반복된 시퀀스로 구성되는 것과 같이 상이한 설계를 가질 수 있다. 일반적으로, 각 펄스는 통상적인 방식에서 제 1레벨에서 제 2레벨로의 제 1천이(transition)와 제 2레벨에서 제 1레벨로의 제 2천이를 포함하여, 템플릿 펄스열은 상기와 같은 천이의 시퀀스 또는 열을 포함하게 된다.

이러한 클럭신호에 식별정보를 도입하기 위해, 클럭신호는 주 템플릿 펄스열과 일치하지만 주 템플릿 펄스열의 변형된 부분에 상응하는 적어도 하나의 규정된 부분 내에 있도록 발생된다. 상기 규정된 부분 내에서는 클럭신호가 대신 식별 템플릿 펄스열과 일치한다.

본래 당연한 것이지만, 모든 템플릿 펄스열이 주기적인 경우, 주 템플릿 펄스열은 한정된 시간주기로 반복되는 일정한 템플릿 펄스 서브열(subtrain)을 포함한다. 클럭신호는 주 템플릿 펄스열과의 일치성이 부족한 소정의 부분이 주 템플릿 펄스열의 각 주기내에서 시간상 일정한 위치를 갖도록 발생되는 것이 유리하다.

식별정보 도입시, 클럭신호는, 주 템플릿 펄스열내에 규정된 위치를 갖는, 특히 규정된 위치를 가져 주기적으로 반복되는 템플릿 펄스 서브열내에 일정한 시간위치를 갖는 적어도 하나의 펄스가 생략된다는 것을 제외하고, 주 템플릿 펄스열과 일치하도록 발생될 수 있다.

식별정보를 도입함에 있어서, 클럭신호는 또한, 주 템플릿 펄스열에서 규정된 위치를 갖는 적어도 하나의 천이가 변경된다는 것, 특히 규정된 위치를 갖는 천이가 생략되고 이 생략된 천이에 반대되는 종류이며 규정된 위치를 갖는 천이가 상기 생략된 천이가 속해있는 종류로 변경된다는 점을 제외하고는, 주 템플릿 펄스열과 일치하도록 발생될 수 있다.

주파수 에러를 고의적으로 도입함에 있어서, 클럭신호는 규정된 제 1수의 연속펄스가 생략된다는 것을 제외하고는 주 템플릿 펄스열과 일치하도록 발생될 수 있다. 상응하는 방법으로 위상 결함을 고의적으로 도입하거나 모사(imitate)하기 위해, 클럭신호는, 규정된 제 2수의 연속펄스가 생략된다는 점을 제외하고 주 템플릿 펄스열과 일치하도록 발생될 수 있다. 고의적으로 도입된 위상에러가 주파수 에러가 되도록 상기 제 2의 규정된 수가 상기 제 1의 규정된 수보다 커야하므로, 에러를 검출하여 이것이 위상에러라고 판정하면, 이 에러 역시 주파수에러라고 판정되게 된다. 그러나, 검출된 주파수 에러가 반드시 위상에러로 판정되지는 않으므로, 직면한 에러의 종류에 대한 정확한 판단이 이루어질 수 있다.

서로에 관련하여 고려된 클럭신호내의 에러를 검출함에 있어서, 특히 타이밍 펄스가 서로에 대한 타이밍 에러를 갖는지 여부를 판정함에 있어서, 본래 공지된 방법에서는, 시간위치를 표시하기 위해 간단한 AND-게이트가 사용될 수 있다. 그러나, 이것은 대략적인 추정을 제공하게 되어, 이 대신 그 정확성을 용이하게 설정할 수 있는 판정을 얻기 위해, 클럭신호내의 타이밍 펄스의 주파수보다 상당히 높은 주파수의 펄스를 가진 고정된 펄스신호를 이용하는 방법이 사용될 수 있다. 각 타이밍 펄스로부터의 고주파 신호를 이용함으로써, 타이밍 펄스와 동시에 시작하지만 고정된 펄스신호내의 펄스의 시작에 의해 그 끝이 결정되는 평가펄스가 형성되어, 이 평가펄스는 고정된 펄스신호의 규정된 수의 주기 및 상기 주기의 일부를 형성하는 길이를 갖게 된다. 다음으로, 이와 같이 생성된 평가펄스상에 AND-연산이 수행된다. 즉, 평가펄스의 교차(intersection)로 형성되는 교차 펄스가 생성된다. 교차가 없으면, 즉 교차펄스가 존재하지 않는 경우, 클럭신호들간의 타이밍 에러를 의미하는 경보신호가 제공된다.

이러한 검출은 또한 히스테리시스(hysteresis)를 포함하도록 이루어질 수도 있다. 동일한 방법으로 높은 주파수를 갖는 고정된 펄스신호를 이용함으로써, r이타이밍 펄스로부터, 타이밍 펄스와 동일한 시간에 시작하지만 고정된 펄스신호내의 펄스의 시작에 의해 그 끝이 판정되는 제 1평가펄스가 형성되어, 상기 제 1평가펄스는 고정된 펄스신호의 제 1의 규정된 수의 주기 및 상기 주기의 일부를 형성하는 길이를 갖게된다. 상응하는 방법으로, 고정된 펄스신호의 제 2의 규정된 수의 주기 및 이러한 주기의 일부를 형성하는 길이를 갖는 제 2평가펄스가 형성된다. 제 2규정된 수는 제 1규정된 수와 동일하지 않고 이보다 더 큰 것이 바람직하다. 제 1 및 제 2교차펄스는 각각 제 1 및 제 2평가펄스의 교차로부터 생성된다. 제 1교차펄스의 발생, 즉 발생 사이의 시간간격이 감시되어, 이 시간간격이 임계값보다 큰 경우 제 1신호가 제공된다. 제 2교차펄스의 발생 사이의 시간간격도 마찬가지로 감시되어, 이 시간간격이 상기와 동일한 임계값보다 큰 경우 제 2신호가 제공된다. 클럭신호들간의 타이밍 에러를 나타내는 경보신호는 제 2신호가 나타나기까지는 발생되지 않으며, 이 경보신호의 발생은 현존 상태로부터 비현존 상태로 상기 신호가 계속되도록 되어 있는 제 1신호의 천이까지는 종료하지 않는다. 이것은 제 2 및 제 1의 규정된 수의 펄스의 차이에 상응하는 크기의 히스테리시스를 제공하게 된다.

합성 클럭신호에는, 상기 언급된 바와 같이, 무엇보다도 동기펄스를 나타내고 기저대역 클럭의 변형된 짧은 부분에 상응하는, 실제 규칙적으로 반복되는 유사한 펄스와 신호시퀀스를 본래 포함하는 기저대 주파수를 가진 기저대역 클럭이 존재한다. 동기펄스 또는 동기패턴 검출시, 사용된 전자부품의 허용범위로 인해, 상기 직면한 패턴에 대해 완전히 한정된 시간위치를 가지지 않는 출력신호로서 펄스가 얻어진다. 다음으로, 기저대역 클럭내의 펄스가 추출되어 동기패턴으로부터 한정된 시간 간격으로 분리될 수 있는데, 이것은 이하의 방식으로 이루어진다. 따라서, 동기패턴과 같은 신호시퀀스는 제 1펄스를 발생시키기 위해 설치되는 적절한 검출기에 의해 검출된다. 상기 펄스는 당연히 신호 시퀀스 검출 이후 나타나게 되며, 이것은 통상적인 부품을 이용하여 일반적으로 이루어지기 용이한 적절히 정확하게 선택된 시간위치를 가지게 된다. 상기 시간위치는, 제 1펄스내의 한정된 천이, 예컨대 제 1펄스의 제 1에지가 항상 클럭 펄스신호의 기저대역 클럭신호내의 펄스들 사이의 공간보다 더 짧은 시간간격내에 놓이도록 이루어져야 한다. 제 1펄스로부터, 지연 및 펄스 정형(整形)회로에서, 규정된 지연을 가지며 클럭 펄스신호의 기저대역 클럭의 한 주기의 시간보다 짧은 길이를 가진 다른 펄스 이후에 시작하는 제 2펄스가 생성되어, 상기 제 2펄스는 클럭 펄스신호의 기저대 주파수의 완전한 클럭펄스의 전체 시간길이와 동일한 시간에 나타나게 된다. 마지막으로, AND-게이트에서, 제 2펄스와 클럭 펄스신호의 교차가 형성됨으로써, 게이트의 출력단자에는 전체 클럭펄스가 하나의 분리된 펄스로서 제공되게 된다.

신호시퀀스 검출시, 클럭 펄스신호보다 상당히 높은 주파수를 가진 보조 클럭 펄스신호의 소스를 포함하는 검출기가 사용될 수 있다. 상기 소스는 클럭 펄스신호와 독립적으로 동작할 수 있으며, 그 기저대역 주파수의 4내지 10배의 주파수를 가진 펄스를 제공할 수 있다. 클럭 펄스신호는 보조 클럭 펄스신호에 의해 샘플링되고, 샘플링된 신호의 패턴은 하나 이상의 규정된 패턴과 비교하여 평가되며, 일치할 경우 제 1펄스가 생성된다.

샘플링하기 위해, 시프트 레지스터(shift register)가 사용될 수 있어, 고주파 펄스신호가 시프트 레지스터의 클럭 입력단자에 제공된다. 시프트 레지스터의 시프트 입력단자에는 클럭 펄스신호가 전달된다. 시프트 레지스터의 시프트 위치는 적절한 조합망에 접속되어, 상기 망의 출력단자에서 제 1펄스가 얻어진다. 시프트레지스터의 크기는 신호 시퀀스의 길이 및, 소스에 의해 발생된 펄스신호의 주파수와 클럭 펄스신호의 기저대역 주파수의 비를 기반으로 선택되어야 한다. 보조 클럭신호의 주파수는 너무 높지 않아야 하는데, 왜냐하면 주파수가 너무 높다는 것은 큰 시프트 레지스터가 사용되어야 하며 조합망이 크고 복잡해지게 된다는 것을 의미하기 때문이다. 보조 클럭신호의 주파수가 너무 낮으면 또한 나쁜 신호패턴 인식을 제공할 수 있다.

본 발명은 첨부도면을 참조하여 비 제한적인 실시예로서 설명된다.

이하의 상세한 설명은 CLSY(CLock and SYnch signal)로 부르는 클럭킹신호를기초로 하며, 상기에 언급된 국제특허출원 PCT/SE9/0032l호 및 상기 논의를 참조한다.

CLSY 신호는, 이하 5.12MHz로 선택되는 것으로 가정되며 또한 여기에서 기저대 주파수 또는 기저대역 주파수라고 부르는 주파수를 가지는 보편적으로 구형파인 펄스신호인 클럭신호 "clock", 및 이하 8KHz로 선택되는 것으로 가정되는 주파수를 가지는 동기신호 "synch"로 구성되는 합성 클럭신호이다. 상이한 '유용한 부품"으로 된 시스템에 사용되는 클럭주파수는 184.32 MHz이며, 이것은 또한 시스템 비트클럭 주파수 또는 시스템 클럭 주파수로 불리지만, 시스템에서 클럭율을 보다 용이하게 분산시킬 수 있도록 하기 위하여, 보다 낮은 주파수인 기저대역 주파수를 갖는 클럭율(clock rate)이 분배되어, 수신기측에서, 즉 PLL(위상동기루프) 회로에서 36의 인수로 곱해진 시스템율(system rate)을 필요로하는 각 유닛에서, 184.32 MHz의 원하는 시스템 클럭을 얻도록 한다. PLL은 또한 CLSY 신호에 포함되는 동기신호를 복호화한다. 또한, 상기 PLL은 입력신호내의 단일 펄스들이 생략되거나 입력신호내에 단일 스파이크가 존재할 경우에 민감하지않는 품질을 갖는다.

CLSY 신호내에는, 유지보수 테스트용 코드가 제공된다. 이러한 코드 또는 패턴은 고려된 CLSY 신호가 발생되는 플레인에 대한 정보를 공급하며, 또한 이들은 하드웨어를 유지보수 테스트하기 위해 소정의 에러를 에뮬레이트한다.

상기 나타나있는 바와 같이, CLSY 신호는 여러 가지 장점이 있다: 클럭율과 동기율 사이의 위상차이가 감소되고, 물리적인 신호도체의 수가 감소되며, "위상점프"가 각각 동기율과 클럭율의 주기, 즉 각각 8KHz 와 5.12 MHz의 주파수에 상응하는 주기의 최대 1/4 크기를 가지게 된다.

먼저, 클럭 및 동기신호의 생성, 분산 및 종료에 대한 논리적인 구조가 일반적인 레벨로 설명된다. 도 1에는, 클럭율과 동기율 두 가지 모두를 포함하는 합성클럭신호인 CLSY 신호, 즉 여기서 CLSY-A, CLSY-B, CLSY-C라 불리는 새 개의 동등한 합성신호를 세 개의 발생기(1)가 어떻게 발생시키는지가 도시되어 있다. 이들 합성클럭신호는 각 발생기(1)로부터, 삼중 분산을 종료하는 세 개의 클럭 선택기(3) 각각으로 분산된다. 상기 각 클럭 선택기(3)에서는, 다른 두 클럭 선택기와 관계없이, 상이한 수신된 클럭신호를 평가하여 이들을 비교함으로써 "최적의" 클럭신호에 대한 독립적인 선택이 이루어진다. 그 후, 상기 선택된 CLSY 신호는 각 클럭선택기(3)로부터 다음 위상동기루프 회로(5)(PLL)로 전달되어, 여기서 그 성분, 즉 클럭율과 동기율로 각각 분리되고 시스템 비트클럭을 발생시키게 된다. 시스템 비트클럭과 동기율은 도 1의 삼중 데이터회로(4)로 개략적으로 도시되어 있는 다양한 전자회로에 의해 각 플레인에서 사용된다.

발진기(1) 각각은, 클럭율과 동기율의 정의를 위한 펄스 또는 펄스패턴 및 다음 클럭선택기(3)를 유지보수 테스트하기 위해 에러를 모사하는 펄스 또는 변경된 펄스 시퀀스를 포함하고, 어떤 펄스가 변경되는 방법에 의해 클럭율과 동기율에 대한 펄스 패턴에 숨겨지는 합성클럭신호, 즉 CLSY 신호를 생성하도록 구성되며, 식별코드는 고려된 CLSY 신호가 생성된 플레인에 대한 정보, 즉 플레인 A, B, 또는 C 중 어디서 CLSY 신호가 발생되었는지에 대한 정보를 포함한다. CLSY 신호내의 "인위적인 에러"는, CLSY 발생기(1)가 처음부터 합성클럭신호에 에러를 도입하여 상기 에러가 CLSY 신호의 본래의 부분을 형성하게하는 방법으로 생성된다. 이 방법을 이용하면, 명령시 인위적인 에러를 제거하거나 추가하는 것이 불가능하다.

클럭선택기(3)의 임무는 도달하는 세 개의 클럭신호(CLSY-A, CLSY-B, CLSY-C) 중에서 동작하는 합성클럭신호를 자발적으로 선택하는 것이다. CLSY 신호가 정확한 것으로 판단되게 되는 기준은, CLSY신호의 주파수가 정확하고 다른 두 CLSY 신호에 대한 CLSY 신호의 위상위치가 소정의 한계 내에 위치되어야 한다는 것이다. 따라서, 클럭선택기(3)는 도달하는 클럭신호들 서로에 대한 주파수와 위상위치를 자발적으로 판단하고, 클럭선택기(3)내의 멀티플렉서를 통해 클럭선택기(3)의 출력단자로 전달되는 입력신호 중 하나를 알고리즘에 따라 선택한다. 따라서, 클럭선택기(3)는 CLSY 신호내에 항상 포함되는 인위적인 에러를 이용하여 유지보수 테스트를 받는다. 또한, 인위적인 에러는, 클럭선택기(3)가 모든 수신된 클럭신호를 통해 동작하도록, 특히 주기적으로 또는 시간상 규칙적인 패턴으로 클럭신호들 사이에 정기적으로 변경하도록 입력된다. 이러한 방식으로, 클럭선택기(3)가 모든 수신된 합성클럭신호 중 어떠한 하나를 실제로 선택할 수 있다는 것이 항상 입증된다. 이 방법을 사용하면, 기능적인 클럭분산 이외의 신호가 전혀 제공되지 않고, 유지보수 테스트에 필요한 신호가 기능클럭신호의 일부로서 항상 포함된다.

상기 언급된 바와 같이, PLL(5)의 기능은, 도달하는 CLSY 신호를 그 성분, 즉 각각 클럭율과 동기율에 대한 신호를 분리하고, 184.32 MHz의 시스템 비트 주파수에 대하여 추출된 클럭 주파수를 곱하고, ID-코드 및 에뮬레이트된, 즉 고의적으로 도입된 에러패턴을 필터링하고, 돌발적인 위상점프를 느린 위상드리프트로 전환하며, PLL(5)로의 입력신호에 존재할 수 있는 지터를 필터링하는 것이다.

시스템내의 회로 및 접속에 대해 높은 MTBSF(Mean Time Between System Failure)를 얻기 위해서는, 하드웨어에서 발생할 수 있는 에러들을 가능한 많이 안전하게 검출될 수 있는 것이 중요하다. 또한, 에러의 위치를 제한하는 가능성이 존재하는 것이 중요할 뿐 아니라, 에러가 시스템을 통해 전달되어 시스템에 나쁜 특성을 제공하지 않도록 하는 것이 중요하다.

이것을 이루기 위해서, 유지보수 기능이 가능한 신뢰성을 가지는 것이 중요하다. 또한, 하드웨어 에러가 바로 그 유지보수 기능에 나타나게 된다면, 어디에서 에러가 발생하였는지를 검출할 수 있어야만 한다. 마찬가지로, 시스템의 설계는, 시스템의 주임무에 영향을 미치는 부분에서 실제로 에러가 발생하며, 유지보수 기능에서의 에러나 그 밖의 다른 에러로 인해 또는 불완전한 구조로 인해 유지보수 기능이 상기 에러를 검출할 수 없도록 설계되어서는 안 된다.

경보상태, 즉 'OK" 또는 'not OK"에 대하 알리는 단일의 정적 하드웨어 신호를 사용하는 것은 상기에 언급된 바와 같이 신뢰할 수 없는 것으로 여겨질 수 있다. 신호를 전달하는 하드웨어에서 하드웨어 에러가 발생될 수 있어서, 상기 신호의 정보가 잘못 될 수 있다. 심지어 "OK"인 경우에도 "에러"가 표시될 수 있고, 또는 "에러"가 있음에도 "'OK"를 표시할 수 있다.

클럭기능에 대한 유지보수 시스템 설계에 있어서, 하드웨어내의 적어도 두개의 상이한 신호가 소프트웨어에 의해 관리되어야 하고, 시스템이 정확한 것으로 판단되는 기준은 이들 하드웨어 신호들간의 소정의 관계가 존재하여야만 하며, 또한하드웨어 신호는 정적이지 않고, 이 대신 소정의 플래그가 어떤 경우에는 셋되고 다른 경우에는 리셋되는 것과 같은 규정된 패턴에 따라 변경되는 카운터 또는 플래그에 의해 구성되어야 한다는 원리가 사용된다. 다음으로, 소프트웨어는 예상된 다이내믹스(dynamics), 즉 플래그가 각각 셋되고 리셋되는 일련의 순서가 항상 존재하고 만약 그렇지 않다면 소프트웨어에 경보신호가 발생될 것을 필요로 한다.

클럭선택기(3)의 기능은 상기 설명에 따라, 매번 잘못 작동하는 클럭을 선택해 제거하여, 나머지의 올바른 클럭신호 중에서 작동하고있는 클럭신호(CLSY-A, CLSY-B, CLSY-C)를 선택하는 것이다. 클럭선택기(3)가 작동하는지를 확인하기 위하여, 고려한 시간에 고려한 클럭선택기(3)에 의해 선택되는 클럭신호가 영구적 및 고의적으로 도입된 에러에 의해 저하되고, 감시기능은 클럭선택기(3)가 다른 합성클럭신호를 선택할 수 있는지를 검사한다.

따라서, 상기에 나타나있는 바와 같이, 클럭신호, 즉 CLSY신호는 결함이 있는 클럭신호를 모사하는 펄스시퀀스를 시초부터 포함하도록 되어 있다. CLSY 신호는 도 1의 CLSY 발생기(1)라고 불리는 구성블럭에서 발생된다. CLSY 신호에서 발견되는 인위적인 에러들은, 이들이 클럭선택기가 각각 수용하거나 또는 수용하지 않는 클럭품질을 정하는 기준에 상응하도록 입력된다.

클럭선택기(3)로부터 선택된 CLSY 신호가 제공되며, 상기 신호가 시스템이 선택하여야만 하는 또는 선택할 것으로 생각하는 CLSY 신호인지를 결정할 수 있도록, CLSY 신호는 상기 논의된 바에 따라 신호 발생동안 식별코드, 즉 ID-코드를 제공받는다. 따라서, A 플레인에서 발생되는 CLSY 신호를 CLSY-A라 하며, 이것은 A플레인에서 CLSY 신호가 시작되었다는 것을 나타내는 식별코드 A를 제공받는다. 상응하는 방법으로, B 플레인으로부터의 CLSY 신호에는 ID-B 코드가 제공되고, C 플레인으로부터의 CLSY 신호에는 C에 대한 코드가 제공된다. 클럭선택기(3)로부터 제공된 CLSY 신호를 감시함으로써, 시스템내의 상위 기능은 선택된 CLSY 신호의 식별을 판정할 수 있다.

CLSY신호는 각각 125마이크로초의 길이를 가지는 프레임으로 분할된다. 즉, 프레임들은 동기율과 동일한 주파수(8kHz)로 반복되며, 이들은 5.12MHz의 클럭율 신호의 640 사이클 또는 주기를 포함한다. 또한, 각 펄스 또는 클럭율 신호의 주기는 양 또는 음의 천이가 발생하는 두 개의 반주기로 여겨질 수 있고, 이러한 방법을 사용하면 1280 데이터 비트가 각 CLSY 프레임에 존재한다. 이들 비트는 도 2에 도시되어 있는 바와 같이 1에서부터 1280까지 번호가 매겨진다. CLSY 프레임은 8개의 서브프레임으로 나뉘어지고, 각 서브프레임은 세 개의 서브섹션으로 나뉘어지는데, 이 중 제 1 및 제 2서브섹션은 54비트의 길이를 가지며 제 3서브섹션은 52비트의 길이를 가진다.

각 CLSY 프레임의 시작에서, 프레임인식을 위한 패턴이 제공되고, 이 패턴은 동기펄스를 나타내는 동기화 패턴 또는 동기화 시퀀스로 불린다. 이것은 PLL(5)이 인식하는 패턴이며, PLL(5)에 의해 이 패턴이 인식될 때마다, PLL(5)은 상응하는 동기펄스를 발생시킨다. 이 동기패턴은 클럭선택기의 멀티플렉서의 출력에 나타날 때마다 이하 설명되는 바와 같이 동기패턴에 대한 카운터를 증분시킨다.

각 CLSY 프레임에는, 본래 동일한 플레인을 나타내는 두 개의 ID-코드가 배치된다. A 플레인에서 발생된 CLSY 신호에는 A에 대한 두 개의 ID-코드가 제공된다. 상응하는 조건이 B 및 C플레인에서 발생되는 CLSY신호에도 적용된다.

도 3에는, 도 2에 개략적으로 도시된 CLSY 프레임의 서브시퀀스가 파형도로서 도시되어 있다. 이들 도면에서 사각형 내의 숫자는 서로 대응한다. CLSY 신호에는, 각 프레임에 대한 동기화 펄스(S), 주파수 거부시퀀스(F), 위상 거부시퀀스(P)및 식별코드(ID-A, ID-B. ID-C)를 나타내는, 기저대역 주파수내의 펄스들의 소정의 비트시퀀스 또는 펄스섹션이 배열된다. 따라서, 각 프레임은 동기화 시퀀스(S)로 시작한다. 프레임의 각 서브섹션내에는, 세 클럭신호 중 하나에 주파수에러와 위상에러를 각각 모사하는 에러시퀀스(F 또는 P)가 고의적으로 도입된다. 주파수 거부 시퀀스(F)로부터 프레임내의 두 서브섹션사이의 다음 경계까지의 거리는 항상 일정하다. 위상 거부시퀀스에서부터 서브섹션 사이의 가장 근접하게 놓인 다음 경계까지의 거리 역시 일정하지만, 그 값은 주파수 거부시퀀스에 적용되는 길이와 다르며 특히 이것보다 약간 작다. ID-코드(ID-A, ID-B, ID-C)는 항상 두 서브섹션 간의 경계 바로 뒤에 따라 온다. 즉, 이들은 서브섹션 내의 에러시퀀스 이전에 서브섹션에 먼저 도달한다. 에러시퀀스(F 또는 P)는 항상 서브섹션의 뒷부분에 뒤따라오게 되어, 서브섹션에는 식별코드 및 고의적으로 입력된 에러시퀀스의 여지(room)가 있다.

주파수 거부시퀀스(F)는 기저대역 주파수의 두 펄스가 생략되며 상기 두 펄스동안 완만한 저전압 레벨이 존재하는 장치로 구성되며, 마찬가지로 위상 거부시퀀스(P)는 기저대역 주파수의 세 펄스가 생략된, 즉 이들이 한 펄스보다 더 긴 장치로 구성된다, 각 클럭율 프레임에서 위상 거부시퀀스(F)는 각 클럭신호에서 한차례만, 즉 한 서브섹션에서만 발생한다. 다른 서브섹션에는, 합성클럭신호들 중 단지 하나에만 주파수 거부시퀀스(F)가 있다. 식별코드 시퀀스(ID-A, ID-B, ID-C)는 각 프레임 및 각 개별적인 클럭신호에서 두 차례 발생한다, 이들은, 이들 사이에 상이한 수의 잔여펄스, 특히 식별코드 시퀀스(ID-A, ID-B, ID-C)에 대해 각각 하나, 둘 또는 세 개의 잔여펄스를 가지는, 두 개의 펄스들이 생략된 장치로 구성된다.

이후에 보다 상세히 설명되게 되는 바람직한 구성을 사용하면, 정확하게 작동하는 클럭신호선택기(3)는 각 서브프레임내의 제 1서브섹션 동안 출력신호로서 CLSY-A를 선택하게 되고. 각 서브프레임내의 제 2서브섹션 동안 CLSY-B를 선택하게 되며, 각 서브프레임내의 제 3서브섹션 동안에 CLSY-C를 선택하게 된다. 따라서, 클럭신호의 새로운 선택은 도 2에서 수직의 얇거나 두꺼운 선에서 수행되게 된다. 고의적으로 입력된 다음의 에러시퀀스가 검출되기 이전 및 ID-코드에 직면하기 이전에, 항상 이것을 수행할 시간이 있게 된다.

상기에서 언급된 바와 같이, 클럭선택기(3)는 멀티플렉서를 포함하고, 세 개의 입력단자와 한 개의 출력단자 및 멀티플렉서를 제어하는 하나의 어드레스 입력 단자를 가진다(이하의 상세한 설명 참조). 제어어드레스는, 도달하는 세 개의 CLSY 신호의 품질, 위상위치 및 주파수를 감지하고, 이들 측정값과 내부 상태기계에 의해 제공된 소정의 기준으로부터 선택되어 선택기로부터 제공될 클럭을 판정하는 클럭선택기내의 제어논리회로에서 자발적으로 발생된다. 멀티플렉서의 출력측에는ID-코드를 기록하는 장치가 제공된다. 대안으로, 선택된 합성클럭신호의 ID-코드가 제어논리회로로부터 직접 얻어질 수도 있다. 멀티플렉서의 출력단자에서 검출되는 각 ID-코드(A)마다, ID-A 펄스에 대한 카운터가 증분된다. ID-B와 ID-C에 상응하는 카운터가 제공된다. 상기에서 언급된 바와 같이, ID-코드를 위한 카운터 외에도, 각 동기패턴이 동기율에 대한 클럭킹펄스를 정하는 검출된 동기패턴의 수에 대한 카운터가 제공된다.

또한, 멀티플렉서의 입력측에는, 이하에서 설명되는 ID-코드 카운터를 포함 하는 구성이 제공된다. 발생기(A)로부터 클럭신호(CLSY-A)가 도달할 것으로 예상되는 멀티플렉서의 입력측에는, ID-펄스를 감지하는 장치가 제공되고, 각 펄스마다 카운터가 진행된다. 클럭선택기 또는 멀티플렉서의 다른 클럭신호(CLSY-B 및 CLSY-C)의 입력단자에는, ID-B 펄스와 ID-C 펄스에 대한 상응하는 카운터가 제공된다.

클럭선택기가 작동하는지를 확인하는 원리는, 소프트웨어가 카운팅된 DI-코드의 수를 판독하여 멀티플렉서의 입력측에서 카운팅된 ID-펄스 A, B 및 C의 수가 멀티플렉서의 출력측에서 카운팅된 ID-펄스 및 동기펄스의 수와 일치하는지를 검사 하는 것이다. 카운팅된 펄스가 동일 주기로 상응하도록 하기 위해, 모든 카운터들은 소정의 시간에 동시에 리셋되며, 카운트 값이 판독되기 전에 카운트 값의 증분이 동시에 중단된다.

유지보수 기능을 책임지는 소프트웨어가 설치된다. 이 소프트웨어는 소정의 간격으로 카운터 값을 판독한다. 모든 카운터가 판독된 후에 상기 카운터들은 리셋되고, 카운터가 판독되기 전에, 이들의 카운트 값은 더 이상 갱신되지 않도록 상기논의된 바와 같이 동시에 동결된다. 이로써 모든 카운터 값이 하나의 동일한 시간 주기에 상응하게 된다.

카운팅된 펄스의 수를 설명하기 위하여, 보다 정확히 말하면 클럭선택기(3)내의 카운터에 의해 기록된 상이한 카운터값들 사이에 존재하는 관계를 설명하기 위하여, 정확한 기능에 대하여, 먼저 CLSY 신호가 구성되는 방법이 더 상세히 설명된다. 클럭선택기(3) 뒤에 제공되는 PLL(5)은 비교적 늦게 변경될 수 있기 때문에, ID-코드와 인위적인 에러, 즉 모사된 에러 두 가지 모두에 대하여 민감하지 않다는 것을 알아야만 한다. 또한, 상기 클럭선택기 이후의 클럭선택기로의 클럭신호의 삼중분산이 더 이상 삼중이 아니라는 것을 알아야만 한다. 각 플레인에서 PLL(5)은 삼중화되지 않지만, 대조적으로 각 플레인에는 PLL(5)이 있어서, 이와 같이 하여 PLL이 삼중으로 된다. 만일 PLL중 하나가 고장난다면, 전체 플레인이 고장나게 된다는 사실을 알 수 있다. PLL(5)에서의 에러는 시각적이기 때문에, PLL(5)의 유지 보수 검사를 제공할 필요가 없다. 시스템에서는, 에러가 발생한 PLL(5)이 확인되지 않고서 존재할 수 없다. 이에 반해, 클럭선택기의 에러 검출을 위한 특별한 유지보수 기능이 제공되지 않는다면, 클럭선택기(3)에서의 에러가 존재할 수 있다. 예컨대, 결함으로 인해 A 플레인과 B 플레인내의 클럭선택기가 예컨대 A 이외의 다른 클럭을 선택할 수 없게 될 수 있다. 이와 같이 되면, 비록 중복성이 예정된 방식으로 작동하지 않는다 하더라도, 클럭 A가 존재하고 또한 정확한 한은 시스템은 잘 작동되게 된다. 따라서, A 플레인내 CLSY 발생기(1)에서 에러가 발생하면 전체 시스템이 작동을 멈추기에 충분하다. 따라서, 에러가 존재하지 않도록 하기 위하여,클럭선택기(3)내에 신뢰성이 있는 유지보수 기능을 제공하는 것이 중요하다.

CLSY 신호 및 클럭선택기(3)내의 기능은 클럭신호와 유지보수 테스팅 사이에 사이클링이 제공되도록 서로 조정된다. 특히 클럭선택기(3)는 위상에러 및/또는 주파수에러를 가진 신호를 배제하도록 설계된다. 위상 및/또는 주파수에러를 위한 검출기가 어떻게 만들어지는가를 알면, 각각 위상 및/또는 주파수에러를 위한 클럭선택기내 검출기들이 항상 사용될 수 있도록 하는 특정 패턴이 CLSY 신호에 입력될 수 있다.

위상감시는 다음 방식으로 이루어진다: 각각의 CLSY 신호쌍 간의 위상위치, 즉 A와 B, B와 C, 및 C와 A간의 위상위치는, 소정의 수의 나노초(nanosecond)이상만큼, 즉 이하에 더 상세히 설명되게 되는 예컨대 약 44 내지 49 나노초로 설정될 수 있는 "위상 허용 윈도우(phase acceptance window)"으로 에지가 위상이 분리되는(="스큐(skewed)") 것이 허용되지 않도록 하는 방법으로 검사된다. 각 CLSY 신호내 양(positive)의 에지는 위상허용윈도우의 폭과 동일한 한정된 존속기간을 가지는 펄스로 변환된다. 이러한 펄스를 미분펄스라 한다. 위상에 대해서 비교될 두 플레인들로부터의 미분펄스는 AND-게이트에 접속된다. 만일 두 CLSY 신호가 미분펄스의 폭 이상으로 위상이 분리된다면, AND-게이트로부터 출력신호로서 논리적인 신호가 전혀 없게 된다. 그러나, 만일 신호들이 위상이 같거나 또는 위상허용윈도우의 폭 이상으로 분리되지 않는다면, 두 미분펄스가 시간주기 동안 논리적으로 참(true)이기 때문에, AND-게이트로부터의 출력신호로서 논리적으로 참인 신호가 발생하게 된다. AND-게이트로부터의 출력신호로서 상기와 같은 방법으로 발생된 신호를 일치펄스(coincidence pulse)라 한다. 정상적으로 작동하는 시스템에서 CLSY 신호가 그들의 위상에 관해 위상허용윈도우의 폭 이상으로 분리되지 않는다는 것, 즉 모든 미분펄스가 결과적으로 상응하는 일치펄스가 되고 각 CLSY 신호내의 양의 에지로부터 발생되는 미분신호들이 최대 약 600나노초의 주기성을 갖는다는 것을 알면, 결과적으로 일치펄스들 간의 시간주기가 동시의 양의 천이 또는 최대길이가 약 600나노초에서의 천이 사이의 시간주기와 일치하게 된다. 일치펄스들 간의 시간주기가 감시되며, 이것은 두 개의 CLSY 신호가 서로 위상이 일치되는지에 대한 척도를 형성한다: 시간주기가 650나노초 미만인 경우, 신호가 서로 위상이 일치한다고 할 수 있다. 시간주기가 650나노초 이상인 경우에는, 적어도 두 개의 미분신호들이 충분히 동시에 도달하지 않아(충분히 오버랩하지 않고), 위상허용윈도우의 폭 이상으로 분리됨으로써, 서로간에 위상이 일치하지 않게 된다.

위상관리가 작동하는지를 입증하기 위하여, CLSY 신호내의 적절한 수의 양의 천이가 제거될 수 있다. 그런 다음, 위상감시 논리회로가 작동하는 경우, 상응하는 위상경보가 발생되고, 클럭선택기(3)에서 클럭의 변경이 이루어지게 된다.

만일 위상에러, 즉 실제 혹은 "진짜" 에러 또는 예컨대 CLSY-A에서 CLSY 신호를 조작함으로써 생성된 에러가 존재한다면, 위상감시 논리회로는 출력신호(A)와 클럭신호(B)의 서로에 대한 위상에러 및 클럭신호(C)와 클럭신호(4)의 서로에 대한 위상에러를 관찰하게 되지만, 클럭신호(B 와 C)의 서로에 대한 위상에러를 관찰하지는 않게 된다. 조합 방식으로 위상감시 논리회로부터의 정보를 복호화함으로써, 플레인이 한 위상에러를 가질 경우, 위상에러를 갖는 플레인에 대해 결론이 얻어질수 있다.

클럭선택기(3)에 의해 선택되는 플레인이 고장이 있는 것으로 통지된다면, 다른 플레인의 선택이 이루어지게 된다. 나머지 두 개의 작동 플레인 중 어느 것이 선택될 것인지는 클럭선택기(3)내의 상태기계에서 정해진다(이하 참조). 만일 클럭신호(A)가 선택되고 A가 고장나게 되는 경우, 클럭신호(B)가 선택된다. 만일 클럭신호(B)가 선택되고 B가 올바르게 작동하는 것을 멈춘다면, 클럭신호(C)가 선택된다. 만일 합성클럭신호(C)가 선택되어 작동을 중단한다면, 클럭신호(A)가 선택된다. 만일 한 클럭신호가 선택되고 다른 클럭 중 어느 것이라도 작동을 멈춘다면, 재선택이 이루어지지 않는다. 다른 클럭신호가 작동을 멈춘 것으로 인해 해당 클럭신호가 선택된 경우 및 이 클럭신호가 다시 작동을 시작하는 경우, 클럭선택기(3)는 가장 마지막에 선택된 클럭신호로 남게 되고 다시 복귀하지 않는다. 예컨대, 만일 클럭신호(A)가 선택되어 올바르게 작동하는 것을 중단한다면, 클럭신호(B)가 선택된다. 만일 클럭신호(A)가 다시 정확하게 작동을 할 경우에도, 클럭선택기(3)는 여전히 클럭신호(B)를 가지고 있게 된다.

선택된 CLSY 신호로부터 소정의 수의 양의 천이(=에지)를 제거함으로써, 클럭선택기(3)는 이 신호가 고장이라는 것을 판단하여 이 신호를 선택해제하는 대신, 상태기계에 따라 차례로 클럭신호를 선택한다. 에러검출기를 트리거시킴으로써 다양한 결함을 에뮬레이트하는 CLSY신호내의 고의적인 시퀀스를 본원에서는 거부코드(reject code)라 한다.

CLSY 신호의 상이한 위치에 상기 거부코드를 입력함으로써, 클럭선택기(3)는순환하는 일련의 순서로 상이한 클럭신호(CLSY-A, CLSY-B, CLSY-C)를 주기적으로 선택할 수 있게 된다. 변환이 이루어지는 CLSY 신호에서, 변환이 이루어지게 되는 시간 직후에 오는 CLSY 신호내의 규정된 위치에 ID-코드를 입력함으로써, 시스템은 ID-코드에 대한 카운터를 판독하여 모든 에러검출기가 작동한다는 것을 확인할 수 있다. 만일 에러검출기들 중 어떤 것이 작동하지 않는다면, 다음의 CLSY 신호에 변경이 이루어지지 않게 되어, 상응하는 ID-코드가 의도된 카운터에 의해 기록될 수 있다. 반면, 에러검출기가 고장나서 항상 경보를 발생시키게 된다면, 부정확한 수의 ID-펄스가 카운팅되게 된다. 에러의 원인에 대한 진단은, 기록된 ID-코드의 수로 입력이 구성되는 적절히 설계된 복호 테이블에 의해 이루어질 수 있다.

위상에러 외에도, 주파수에러가 감시된다. 도달하는 세 개의 CLSY신호의 주파수는 논리적으로 발생된 크로노미터율(chronometer rate)과 비교함으로써 관리된다. 따라서, 위상감시의 경우와 같이, 신호들 간의 상대적인 비교없이, 코로노미터율에 대한 각 입력신호의 주파수가 검사된다.

각 클럭선택기(3)에 있어서, 도달하는 각 CLSY신호에 대한 주파수 감시유닛이 제공되고, 이 감시유닛은 각 CLSY 신호마다 상응하는 주파수경보를 제공할 수 있다. 주파수감시는 다음 방식으로 이루어진다: CLSY 신호가 너무 긴 주기를 가진다면, 경보가 발생된다. 경보한계는 예컨대 400나노초로 설정될 수 있다.

주파수감시가 작동하는지를 확인하기 위하여, CLSY신호내의 적절한 수의 사이클이 일정한 (전압)레벨로 교체되어, "400나노초 보다 긴 시간주기"라는 기준이 충족된다. 주파수에러를 에뮬레이트하는 상기 시퀀스를 주파수 거부코드라 하며,위상에러를 에뮬레이트하는 시퀀스를 위상 거부코드라 한다.

클럭선택기(3)에서의 주파수에러에 관한 정보는 위상에러에 관한 정보와 함께 조합 테이블에 주어진다(도 7b 참조). 테이블로부터의 출력신호는 결함이 있는 CLSY 신호 및 정확한 CLSY 신호를 나타낸다. 클럭선택을 위한 상태기계와 더불어 상기 정보가 선택될 클럭을 결정한다. 상태기계로부터의 출력신호는 멀티플렉서의 어드레스 입력단자로 전달되어, 상기 방식으로 선택될 클럭을 제어한다.

상기에서 설명된 바와 같이, 다양한 위치에서 CLSY신호에 주파수 거부코드를 입력함으로써, 클럭선택기(3)는 순환하는 일련의 순서로 CLSY-A, CLSY-B, CLSY-C를 주기적으로 선택할 수 있게 됨으로써, 이 때 선택된 클럭신호의 다음 서브섹션으로 천이시에 변경이 항상 이루어진다. 각 프레임에 두 개의 식별코드를 배열함으로써, 선택된 클럭신호에서 직면하는 코드의 수가 카운팅될 수 있고, 그에 따라 에러 검출기가 작동하는지가 검사될 수 있다. 위상에러시퀀스를 검출한 후에 변경이 이루어지는 CLSY 신호에 ID-코드를 입력함으로써, 이것이 상기의 경우 변경이 이루어진 직후에 감지될 수 있도록, 시스템은 ID-코드에 대한 카운터를 판독함으로써 모든 위상검출기가 작동하는지를 확인할 수 있다. 위상에러 검출기가 작동하지 않는 경우, 고의적으로 도입된 위상에러가 클럭신호에 존재하면, 선택된 클럭신호로부터의 변경이 이루어지지 않게 된다. 이 결과, 순환적인 시퀀스 ABCABCA.....내의 계속되는 신호의 ID-코드가 기록되지 않고 카운팅되지 않게 된다. 상응하는 조건이 주파수에러에 적용된다. 일반적으로, 각 프레임마다 평균적으로, ID-코드는 각 클럭신호(CLSY-A, CLSY-B, CLSY-C)에 대해 두 차례 카운팅되게 된다.

주파수 거부펄스는 약 500나노초의 길이이다. 위상 거부펄스는 약 700나노초 길이이다. 주파수 거부펄스는 위상검출기를 트리거시키지 않지만, 위상 거부펄스는 주파수검출기를 트리거시킨다. 위상 거부펄스후에 ID-코드를 판독하는 것을 의미있도록 하기 위해서는, 주파수 검출기가 아니라 위상검출기가 클럭의 변화를 야기하도록 해야만 한다.

이와 같이 하기 위한 방법은, 위상검출기에 의해 야기된 클럭변경이 주파수 검출기에 의해 야기된 변경보다 보다 훨씬 더 급속하게(=더 일찍) 이루어지며, 위상 거부펄스 또는 위상 거부코드와 관련된 ID-코드가 위상 거부펄스 시간 직후에 놓이도록 구성하는 것이다. ID-코드는 변경이 이루어지는 CLSY 신호에 제공된다. 이것은 도 2로부터 알 수 있는데, 사각형내의 숫자 8, 9 및 10으로 표시된 부분을 참조한다.

만일 위상 거부펄스가 CLSY-A에 입력된다면, 클럭선택기(3)는 그 내부의 위상검출기가 (인위적인) 위상에러를 검출하자마자 클럭신호(B)를 선텍한다. 다음으로, 클럭신호(B)가 선택되고 ID-B가 CLSY-B에 존재한다면, ID-B는 클럭선택기내의 멀티플렉서의 출력단자에서 볼 수 있게되어, 여기서 카운팅될 수 있다.

CLSY-A에 위상 거부펄스가 입력되지만 위상검출기가 고장이라면, 클럭선택기(3)내 주파수검출기는 지연 시간 이후에야 클럭신호(A)에서 클럭신호(B)로 클럭의 변경을 일으키게 된다. 만일 클럭신호(B)가 선택되고 ID-B가 CLSY-B에 존재한다면, 이 ID-B가 위상 거부펄스 직후의 시간에 놓인다 하더라도, CLSY-B로의 변경이 주파수검출기에 의해 야기되는 지연으로 인해 지연되기 때문에, ID-B는 멀티플렉서의 출력단자에서 볼 수 없게 된다. 적절한 지연은 도 3의 상세한 파형도를 기초로 선택될 수 있다(특히 l과 8을 포함하는 사각형의 도면을 참조). 클럭신호의 선택은 서브섹션 사이의 경계에서, 예컨대 상기 경계로부터 하나 또는 두 개의 펄스에 상응하는 시간에 이루어진다. 이것은 가장 가까운 시간주기동안, 특히 고려된 서브섹션내에서 에러가 없는 클럭신호들을 고려함으로써 거의 위상에러(P) 직후에 선택이 이루어진다는 것을 의미한다. 주파수에러를 검출할 때 상기에서 언급된 지연이 적어도 클럭율의 4내지 5주기라면, 주파수검출기에 의해서만 검출된 고의적으로 도입된 위상에러는 서브섹션 경계에서 새로운 클럭신호의 선택에 포함되지 않고 이것의 고려는 다음 경계 전까지 이루어지지 않는다.

이러한 방식으로, 주파수검출기의 간섭에 의해 테스트가 손상되지 않고 위상 거부펄스를 이용하여 위상검출기만의 유지보수 테스트를 수행하는 것이 가능하며, 상기 이유로 인해 위상검출기가 경보신호를 제공하지 않고 주파수 거부펄스를 이용하여 주파수 검출기만의 유지보수 테스트를 수행하는 것 역시 가능하다.

각 CLSY 프레임에는, 하나의 위상 거부펄스와 일곱 개의 주파수 거부펄스가 배열된다. 이것은, 한 CLSY 프레임 내에서 시퀀스 A-B-C를 통해 여덟 차례 클럭선택기가 작동한다는 것을 의미한다. 즉, 시퀀스 A-B-C는 64kHz의 주파수로 동작한다는 것을 의미한다. 이것의 다소 높은 주파수의 장점은, 만일 클럭선택기에 도달하는 세 개의 클럭신호들이 부품의 분산으로 인해 서로에 대해 위상이 약간 벗어난다면, 클럭선택기 직후에 변형된 CLSY 신호 위상스텝이 비교적 낮은 제한 주파수를 가지는 PLL(5)에 의해 평탄하게 되거나 또는 균일하게 된다는 점이다. PLL(5)은,관련 클럭선택기(3)를 포함하는 유지보수 테스트에 의해 도입되어 상기와 같은 높은 주파수를 갖는 선택된 신호를 항상 변경하는 위상지터를 감소시킨다.

클럭시스템은 또한 유닛들이 직렬로 연결되도록 한다. 제 1단(1)에서, 클럭신호는 항상 발생기(1)에 의해 발생된다(도 1참조). 다음 단(11)에서, 각 플레인마다, 클럭선택기(3)에 의해 소스(1)에 의해 발생된 클럭신호들 중에서 한 클럭신호가 선택되고, 고주파 클럭신호 또는 시스템 비트클럭과 동기신호가 각각 PLL(5)에 의해 생성되거나 추출된다. 이들 검색된 두 개의 단순한 클럭신호는 상기 단(II), 또는 그 다음 단(III)에 위치될 수 있는 클럭 재발생기(6)로 전달된다. 상기 재발생기(6)에서는, 동기패턴, 식별코드, 주파수 및 위상 거부시퀀스를 도입함으로써 다시 합성클럭신호가 형성된다. 다음으로, 상기 새로운 클럭신호가 다음 단(III)의 클럭선택기로 전달된다. 직렬연결된(캐스케이드된) 여러 클럭시스템에서 특히 유용한 장점은, 각 단의 각 플레인에서 클럭신호의 위상위치의 평균적인 형성이 클럭선택기(3)와 PLL(5)에 의해 이전 단의 플레인으로부터 행해져, 즉 각 단의 각 플레인에서 평균적인 형성은 이전 단의 동일한 세 플레인으로부터의 클럭신호로 행해짐으로써, 선행 단의 플레인의 클럭신호에 대한 위상차가 평탄해진다는 것이다.

클럭선택기(3)의 구성이 도 4의 블록도에 설명되어 있다. 블록도의 중심부는 검출기로부터의 상이한 신호들을 기초로 주로 논리적인 선택을 수행하며 멀티플렉서를 포함하는 클럭선택기 제어유닛(7)이다. 상이한 합성 클럭신호(CLSY-A, CLSY-B, CLSY-C)가 클럭선택기유닛(3)에 도달한다. 도달하는 이러한 신호들은, 도달하는 합성 클럭신호에서 기저대역 주파수의 고주파수가 올바른지를 판단하는 검출기(9)로 전달된다. 또한, 검출기(9)는 도달하는 신호에 존재하는 식별코드를 추출하고, 식별코드에 직면할 때마다 펄스를 제공한다. 또한, 상기 검출기(9)는 동기를 나타내는 입력신호내의 펄스 시퀀스(S)가 발견될 때마다 출력펄스를 제공한다.

또한, 클럭선택기유닛(3)에는, 보다 높은 주파수인 기저대역 주파수를 가지는 펄스의 위상이 상이한 신호에서 서로 일치하는지를 판단하고 동기패턴의 위상이 일치하는지를 판단하여, 일치성이 검출되지 않을 때 신호를 제공하는 위상 검출기(11)가 제공된다. 클럭선택기(3)는 또한, 적절한 프로그램 루틴 또는 상태기계와 같은 상응하는 장치와, 도달하는 합성 클럭신호에서 검출된 상이한 펄스시퀀스들에 대한 카운터(13)와 선택된 합성 클럭신호내의 식별코드에 대한 카운터(14)를 포함하는 감시제어(12)를 포함한다. 클럭선택기(3)내의 다양한 회로는 또한 국부클럭신호, 특히 클럭회로(10)에 의해 나타나있는 바와 같이 184MHz의 주파수를 가지는 클럭신호를 사용한다.

동기패턴, 주파수에러 및 ID-코드를 위한 복합적인 검출기(9)의 구조가 도 5a의 블록도에 설명된다. 이것의 주요부분은, 도달하는 신호에서 식별시퀀스가 검출될 때마다 표준길이를 가진 펄스를 제공하고, 동기펄스 시퀀스가 검출될 때마다 유사한 펄스를 제공하며, 또한 도달하는 신호가 충분히 긴 시간주기 동안 일정한 레벨을 가질 경우에 유사한 펄스의 형태로 에러신호를 제공하는 검출기(15)이다. 따라서, 검출기(15)는 도 2와 3에서 S와 ID-A, ID-B, ID-C로 각각 표시되는 CLSY-A 내의 이들의 신호섹션을 검출하는 것이다. 또한, 검출기(15)는 F와 P로 표시된 신호섹션에 직면할 때 항상 신호를 제공하는데, 왜냐하면 도 3에시 명확히 알 수 있는 바와 같이, 이들 신호섹션동안, 펄스의 생략에 의해 및, 일정한 전압의 상태가 존재하는 동안의 일정한 시간길이가 도달하는 합성클럭신호의 기저대역 주파수의 5개의 반주기에 상응하도록 선택되는 임계값보다 크다는 점으로 인해, 합성 클럭신호가 서로 이후에 오는 주기 동안 일정하기 때문이다. 검출기(5)는 시프트 레지스터(17)를 포함하며, 상기 시프트레지스터의 입력단자에 합성클럭신호 중 하나가 전달된다. 시프트레지스터에서 클럭킹된 시프팅은 30MHz(정확히 30.72MHz)의 국부적으로 발생된 클럭신호에 의해 발생된다. 시프트레지스터(17)내의 상이한 위치들은 원하는 신호들을 그 출력단자에서 전달하는 복호기(19)에 접속된다.

복합적인 검출기(9)는 또한 도달하는 합성클럭신호내의 동기패턴을 정확히 검출하기 위한 검출기(21)를 포함한다(도 5b-5e의 파형도와 비교). 엄밀히 말하면, 검출된 동기패턴 후에 오는 도달하는 신호내의 펄스는 이 검출기로부터 전송된다(도 5b 참조), 이와 같이 하기 위하여, 먼저 검출기가 동기패턴을 검출하면 검출기(15)에 의해 제공된 펄스가 사용되며, 이 펄스는 30MHz의 해상도를 가진다(도 5c를 참조). 이 짧은 펄스는 적절히 조정된 지연을 가지는 펄스정형회로(23)에 공급된다. 펄스정형회로(23)로부터 제공된 신호는 적절한 길이와 시간위치를 가져, 도달하는 합성 클럭신호 내의 5MHz의 기저대역 신호에서 바로 다음에 오는 펄스를 항상 커버하게 된다(도 5d를 참조). 그런 다음, 이 긴 신호는 AND-게이트(24)에 공급되고, 상기 게이트의 다른 입력에는 합성클럭신호 CLSY-A가 전달되며, 도 5e의 도면에 나타나있는 바와 같이 AND-게이트로부터 출력펄스가 얻어진다.

또한, 복합적인 검출기(9)에서, 동기패턴의 주파수가 너무 높은지 또는 두동기패턴사이의 시간주기가 너무 짧은지를 판정하기 위한 검출기(25)가 제공된다. 이 비교를 위해, 예컨대 120kHz의 주파수를 가지는 국부적인 클럭소스가 사용된다. 동기패턴의 주파수가 너무 높은 것으로서 결정되는 경우에 검출기(25)로부터 신호가 제공되며, 이 신호는 OR-게이트(26)로 전달된다. OR-게이트(26)의 출력단자에는 소정의 종류의 주파수에러가 검출되었다는 것을 나타내는 신호가 제공된다.

도달하는 신호가 시간주기 동안에 일정한 것으로 검출되었다는 것을 나타내기 위한 주 검출기(15)에서 발생된 신호는 지연회로(28)(이것의 기능은 상기에 설명되어 있음)로 전달된다. 지연된 에러신호는 또한 OR-게이트(26)의 입력으로 전송된다.

복합적인 검출기(9)에 도달하는 합성신호는 또한 도달하는 합성 클럭신호에 양의 에지 또는 양의 천이가 존재할 때마다 펄스를 제공하는 검출기(31)에 전달된다. 이것은 국부적인 클럭소스로부터 얻어지는 184MHz의 고주파수를 이용하여 CLSY 신호를 샘플링함으로써 이루어진다. 샘플링시 검출된 상승 천이는 다음 검출기(33)에서 사용되는 펄스로 변환된다. 이 검출기는 입력되는 펄스의 주파수를 평가하여, 상기 판정된 주파수가 너무 높을 경우 신호를 제공한다. 제공된 신호는 또한 OR-게이트(26)에 전달된다.

도 6a에는, 위상검출기(11)의 구조가 설명된다. 이 위상검출기에는, 합성 클럭신호(CLSY-A, CLSY-B, CLSY-C) 및, 상응하는 합성 클럭신호화는 분리되어 상기 설명된 바와 같이 본원에서 synchp. A, synchp. B, 및 synchp, C로 각각 표시되는 신호 내 동기섹션 바로 다음에 오는 개별적인 펄스들이 도달한다. 이들 신호들 각각은 미분회로(27 및 29)에 전달된다. 이들 미분회로들은 각각 하나의 시프트레지스터(31')로 구성되는데(도 6b 참조), 이 시프트레지스터는 상기에서 몇몇 유닛에 대해 언급되었던 것과 같은 방식으로 내부의 국부적으로 발생된 184MHz의 주파수에 의해 클럭킹된다. 시프트레지스터(31')는 10비트의 크기를 가진다. 시프트레지스터(31')의 제 9 및 제 10위치는 두 개의 AND-게이트(33' 및 35)의 반전입력에 각각 접속되어, 이들 게이트의 출력단자에는 상이한 길이를 가진 출력펄스가 얻어진다. 도 6c에는, 입력신호가 시간에 따른 파형으로서 도시되어 있다. 상기 신호는 한정된 시간에 높은 논리적 레벨을 지속한다. 제 1AND-게이트(33')로부터의 출력신호는 도 6d에 상응하는 방식으로 도시되어 있으며, 184MHz(정확히 184.32MHz)의 국부적인 주파수의 8 내지 9주기 UI(unity interval:단위간격)의 길이를 가지는, 짧은 펄스 또는 diff_short라 하는 펄스를 포함한다. 다른 AND-게이트(35)로부터의 출력신호가 도 6e에 상응하는 방식으로 설명되어 있으며, 이것은 상기 주기의 9 내지 10주 기의 길이를 가지는, 긴 펄스 또는 diff_long이라 하는 긴 펄스를 포함한다. 길이의 불확실성은 빗금친 필드(36)로 도시되어있으며, 이것은 184MHz의 주파수를 가지는 국부적인 펄스신호의 불연속성(discrete nature) 및 도 6c의 입력신호에 대한 그 위상위치에 따라 다르다. 그러나, 긴 펄스는 항상 정확하게 짧은 펄스보다 한 주기 길이 더 길다. 얻어진 펄스의 시작은 도달하는 신호에 의해 정확하게 결정되게 되고, 감소하는 에지인 단부(끝)는 184MHz의 주파수를 가지는 국부적으로 발생된 클럭신호내의 상응하는 천이와 관련된다.

클럭신호를 위한 미분유닛(27)으로부터는 긴 미분펄스만이 전달되고, 두 개의 미분유닛으로부터의 이들 펄스들은 짝을 이루어 일치검출기(37)에 공급된다. 그러한 세 개의 동일한 일치검출기(37)가 배열된다. 일치검출기(37)는 AND-게이트(43)와 이 게이트의 출력에 접속된 적절한 펄스정형 및 펄스지연회로(45)로 구성된다(도 6f 참조). 두 개의 입력신호(In1, In2)가 오버랩되는 펄스를 가지면, 검출기(37)로부터, 국부적으로 발생된 184MHz의 고주파수의 클럭신호와 관련하여 항상 7UI의 길이를 가지며 이와 관련하여 항상 한정된 위상위치를 갖는 출력펄스가 얻어진다. 또한, 항상 출력펄스의 시작과 도달하는 제 1펄스의 시작 사이의 시간간격은 국부적으로 발생된 184MHz의 클럭신호의(UI 길이의) 한정된 수의 전체 주기를 포함하여, 이외에도 상기 주기보다 더 짧은 짧은시간간격을 포함한다.

일치검출기(37)내의 미분유닛(27)으로부터의 긴 펄스를 처리하는 파형이 도 6g-6i에 설명된다. 먼저, 도 6g-6i의 상부에서는 국부적으로 발생된 184MHz의 펄스신호가 시간의 함수로서 도시되어 있다. 그 아래에는, 일치성이 판정되게 될 두 개의 도달하는 신호(In1, In2)가 도시되어 있다. 도달하는 신호 아래에는, AND-게이트로부터의 출력신호가 도시되어 있다. 하부에는 마지막으로 제공된 신호의 파형(Out)이 도시되어 있다. 도 6g에서, 입력신호의 펄스들은 6UI 이상으로 비교적 큰 오버랩을 가지며, 도 6h에서의 오버랩은 lUI의 몇 분의 1이다. 도 6i에서는, 입력펄스 간에 오버랩이 전혀 존재하지 않아, 당연히 출력펄스가 얻어지지 않는다.

미분된 동기화 펄스에 관해 쌍으로 얻어진 신호를 대하여 동일한 유형의 일치검출기가 배열된다. 즉, 짧은 펄스를 위한 일치검출기(39)와 발생된 긴 펄스를위한 일치검출기(41)가 배열된다.

그 펄스들이 국부적으로 발생된 184MHz의 클럭신호의 7주기의 길이를 가지는 일치검출기(37, 39, 41)로부터의 신호는, 도달하는 펄스가 이들 사이에 너무 큰 시간간격을 가질 경우에 신호를 제공하는 감시회로 또는 검출기(51, 53, 및 55)에 각각 전달된다. 이들 시간간격은 합성 클럭신호의 기저대 주파수에 대하여 650나노초로 설정되지만, 동기신호에 있어서는, 임계값은 125마이크로초를 포함하는 의도된 주기와 비교될 140마이크로초이다.

5.12MHz의 신호에서 다섯 개의 반 사이클 길이를 가지는 주파수 거부시퀀스가 위상에러로서 검출되지 않고, 도달하는 클럭신호에서 5.12MHz의 기저대 주파수의 일곱 개의 반 사이클을 포함하는 위상 거부시퀀스가 위상경보를 트리거하고 또한 검출기(51)로부터 신호가 전달되도록, 합성 클럭신호내 기저대 주파수에 대해 650나 노초의 임계값이 설정된다. 기저대역 주파수 5.12MHz의 다섯 개의 반 사이클은 480 나노초의 시간길이에 상응하고, 일곱 개의 반사이클은 683나노초에 상응한다.

동기 신호들의 일치는 상이한 길이를 가지는 두 개의 미분펄스 각각에 대한 간격 감시회로(53 및 55)에서 검출된다. 이들 두 펄스들 사이의 간격이 140마이크로초를 초과하는 경우, 상기 감시회로(53 및 55)로부터 각각 출력펄스가 제공된다.

간격 감시회로(51, 53, 55)의 구조는 도 6j에 설명된 바와 같을 수 있다. 카운터(52)는 예컨대 국부적으로 발생된 184MHz의 클럭신호에 의해 클럭킹된다. 카운터(52)의 내용은 조합망(54)에 의해 임계값과 비교된다. 임계값이 달성되면 회로의출력신호가 제공되며, 그런 다음 카운터(52)의 증분이 중단된다. 카운터는 일치검출기로부터 신호를 공급받으면 리셋되어 시작된다.

동일한 쌍의 입력신호(synchp. A, synchp. B, synchp. C)를 수신하도록 접속되는 각 검출기회로(53, 55) 쌍으로부터의 출력펄스들은, 위상에러가 임계값의 크기내에 있을 때 동기패턴의 위상에러신호가 너무 자주 발생하지 않도록(그렇지 않을 경우, 불필요하게 자주 위상에러신호를 제공하게 됨) 보장하는 히스테리시스회로(57)에 전달된다. 이는, 국부적으로 발생된 184MHz의 클럭신호의 위상이 본래, 위상에러가 검출될 수 있는 두 개의 입력 클럭신호의 위상에 대해 고정된 위상관계를 전혀 가지지 않는다는 사실에 기인한다. 도 6g와 6h에 따른 파형도로부터 판단할 수 있는 바와 같이, 미분회로로부터의 8-9 UI를 가지는 짧은 펄스들은 최악의 경우에, 펄스의 시작이 9 UI 보다 약간 작게 분리되는 경우에 일치를 나타내는 출력신호를 제공하고, 짧은 펄스의 선두 에지가 8 Ul 보다 약간 더 분리되는 경우에 일치가 없음을 나타내는, 즉 출력펄스가 없으므로 위상에러를 나타내는 출력신호를 제공할 수 있다. 상응하는 조건들이, 모든 시간주기가 1 UI로 증가되는 9-10 UI의 길이를 가지는 긴 펄스들에 적용된다.

예컨대, CLSY-A와 CLSY-B가 서로간에 1 UI를 포함하는 위상차를 가지며, CLSY-C가 CLSY-A에 대해 8.5 UI의 위상차를 가지며 CLSY-B에 대해 9.5, UI의 위상차를 가진다고 가정한다. 이러한 경우, CLSY-C는 다른 두 클럭신호와 비교하여 동위상 또는 위상이탈로 해석될 수 있다. 먼저, CLSY-C가 동위상인 것으로 판정되면, 클럭선택기는 모든 세 클럭신호 사이에서 주기적으로 변경하게 되는데, 이것은 항상 PLL(5)의 입력신호로서 선택되어 전달되는 클럭신호에 소정의 평균위상을 제공한다. 어떤 시간주기 후에, PLL이 국부적으로 발생된 184MHz의 클럭신호에 대해 그 출력위상을 변경하면, CLSY-C는 다른 두 클럭신호들에 대해서는 위상이 어긋나있는 것으로 판정되게 된다. 그러면, 클럭선택기는 대신 PLL(5)에 다른 값의 평균위상을 제공하는 CLSY-A 및 CLSY-B를 교대로 선택하게 되고, 그런 다음 PLL은 전달된 클럭신호 내의 새로운 평균 위상값을 향해 발진을 개시하게 된다. 다른 시간주기 후에, CLSY-C는 다시 다른 두 클럭신호와 동위상인 것으로 판정된다. 이 결과, 항상 길이 차이가 1 UI인 긴 펄스와 짧은 펄스를 발생시키고 히스테리시스 기능을 제공함으로써 지터가 제거될 수 있게 된다.

히스테리시스회로의 상태도가 도 6k에 도시되어 있다. 이 회로는 두 개의 상태, 즉 고려된 신호들이 서로 동위상일 때 기계가 통상적으로 취하게 되는 상태인 제 1상태(58)와, 신호들이 위상에러를 가질 때 취하는 제 2상태(58')를 포함한다. 제 2상태(58')시, 회로로부터 경보신호가 제공된다. 상태기계는, 미분회로(29)에 의해 발생되고 후에 일치회로와 간격 감시회로에 의해 처리되는 긴 펄스로부터 얻어지는 펄스를 수신할 때에만 제 1상태에서 제 2상태로 이동한다. 그러면, 짧은 펄스로부터 시작되는 펄스가 항상 동시에 수신된다. 동일한 방식으로, 상태기계는 미분회로(29)에 의해 발생되는, 짧은 펄스로부터 발생하는 펄스들을 수신할 때에만 제 2상태에서 제 1상태로 이동한다.

도 6l에는 히스테리시스 기능을 설명하는 도면이 도시되어 있다. 횡축에는 클럭신호들의 위상차가 단위 UI(=국부 클럭신호의 단위 간격)로 플롯트되어(plot)있고, 종축에는 상태기계의 두 상태(58, 58')가 도시되어 있다. 따라서, 불확실성이 국부적인 클럭신호로 인한 양자화에 의존하는 경우인 위상차가 9-10 UI보다 약간 크게되면, 제 2상태로 천이가 이루어지는데, 위상차가 8-9UI보다 약간 작을 때 제 2상태로부터의 천이가 가능하다.

히스테리시스회로(57)로부터의 신호는 홀드회로(hold circuit)(59)에 전달되고, 상기 홀드회로는 일치 펄스들 간의 너무 긴 주기 또는 시간간격을 나타내는 펄스를 히스테리시스회로(57)로부터 수신하면, 이 펄스를 4초의 시간주기 동안 유지하고 그의 출력단자에 적어도 4초 길이를 가지는 펄스를 제공한다. 이는 도 6n-6o의 파형도로 설명되어 있는데, 도 6n에는 홀드회로(59)에 도달하는 펄스가 도시되어 있고, 도 6o에는 홀드회로에 의해 제공되고 4초의 보장된 길이를 가지는 펄스가 설명되어 있다.

마지막으로, 홀드회로(59)로부터의 에러신호는 OR-회로(61)에 공급되고, OR-회로의 다른 입력단자에는 도달하는 합성신호의 기저대 주파수에 너무 긴 주기가 존재하는지를 나타내는 신호가 공급된다. 다음으로, OR-회로(61)로부터의 신호는 클럭선택기 제어회로(7)에 공급된다.

서로에 대하여 두 개의 합성 클럭신호(CLSY-A와 CLSY-B)내의 동기패턴의 위상에러를 결정하기 위한 회로가 도 6m에 설명된다. 이들 클럭신호는 상기 블록(15)내의 회로에 상응하는 각 클럭신호마다 개별적인 복호기(60)에 공급된다. 얻어진 동기펄스가 상기 복호기로부터 제공되며, 상기 각 복호기(601)로부터, 짧은 펄스를 위한 미분회로(603) 및 긴 펄스를 위한 미분회로(605)로 전달된다. 미분회로는 상기 미분회로(29)와 상응하며, 이들은 국부 발진기(607)로부터의 고주파수를 갖는 동일한 클럭신호에 의해 클럭킹된다. 따라서, 이들은 길이가 항상 국부적으로 발생된 클럭신호의 한 주기의 차이를 가지는 미분펄스를 공급한다. 짧은 펄스를 위한 미분회로(603)로부터의 펄스는 상기 설명된 검출기(39)에 상응하는 AND-게이트 형태(609)의 제 1일치검출기로 전달된다. 상응하는 방식으로, 긴 펄스를 위한 미분회로(605)로부터의 펄스들은 검출기(41)(도 6a 참조)에 상응하는 AND-게이트 형태의 제2일치검출기(611)에 공급된다. AND-게이트(609, 611)로부터의 신호는 상기에서 설명된 감시회로(53 및 55)에 상응하는 시간간격 감시회로(613, 615)에 각각 공급된다. 마지막으로, 감시회로(613 및 615)로부터의 신호는 앞서 설명된 히스테리시스기계(57)에 상응하는 히스테리시스 유닛(617)에 공급되고, 그리고 이 유닛으로부터의 신호는, 상기에서 설명한 바와 같은 회로(59)에 상응하며 그의 입력단자에서 높은 논리레벨을 가지는 펄스를 수신하자마자 4초 유지되는 펄스를 전달하는 홀드회로(619)에 공급된다. 또한, 이 펄스는 전체 회로로부터의 출력신호이며, 서로에 대하여 공급된 신호(CLSY-A 및 CLSY-B)의 동기패턴에 위상에러가 존재한다는 것을 나타낸다.

너무 큰 위상차이가 존재하는 경우에 신호를 제공하기 위한 상기에 따른 검출기 구조는 또한 도달하는 서로에 대해 도달하는 신호내의 동기패턴에 작은 주파수에러가 존재할 때 영구적인 에러를 출력하게 된다는 것을 확인할 수 있다. 따라서, 도달하는 에러신호에 예컨대 1ppm 미만 크기의 주파수 차이가 존재한다면, 두 동기신호 간의 위상이 변하여 때때로 위상에러 검출을 위한 임계값 보다 작고, 때로는 임계값보다 크게 되는 형태가 된다는 것이 명백해진다. 즉, 위상에러를 나타내는 신호는 주기적으로 발생되게 된다. 홀드회로(619 및 59)를 도입함으로써, 상기와 같이 주기적으로 반복되는 위상에러신호를 발생시키는 주파수에러는, 에러신호가 전혀 발생되지 않는 주기가 회로(617 및 619)내의 홀드시간보다 작은 경우 일정한 위상에러로 검출되게 된다. 상기에서 지적한 바와 같은 시간과 주파수에 있어서, 이것은 0.01ppm보다 큰 주파수에러가 검출되는 경우에 상응하게 된다.

클럭선택기제어(7)가 도 7a에 도시되어 있다. 합성클럭신호(CLSY-A, CLSY-B, CLSY-C)는 멀티플렉서(63)에 공급된다. 합성 클럭신호(CLSY-A, CLSY-B, CLSY-C)의 주파수 에러신호는 합성클럭신호의 상응하는 위상에러신호를 수신하는 조합망(67)에 공급된다. 조합망(67)은 단지 출력신호 A 또는 B 또는 C가 이용가능하다는 것, 즉 A 와 B두 가지만 이용될 수 있다는 것, B와 C두 가지만 이용될 수 있다는 것, C와 A EN 가지만 이용될 수 있다는 것, 마지막으로 세 개의 신호 모두(A 및 B 및 C)가 이용될 수 있다는 것을 나타내는 신호를 그의 출력단자에 제공한다. 조합망의 진리표가 도 7b에 도시되어 있다.

가용성 신호는 프로그램된 제어 계획에 따라 멀티플렉서(63)를 제어하는 상태기계(69)에 공급된다. 이 제어계획은 도 7c의 상태도로 설명된다. 세 개의 합성클럭신호(CLSY-A, CLSY-B, CLSY-C) 각각마다 하나씩 세 개의 상태(71, 73 및 75)가 제공되는데, 이 경우 정확히 말하면 상기 클럭신호는 선택된 신호, 즉 클럭선택기(3) 특히 클럭선택기 제어(7)로부터 제공될 신호이다. "단지 CLSY-B만이 사용가능함" 또는 "단지 CLSY-B 와 CLSY-C만이 사용가능함"의 신호가 존재할 경우,상기 기계는 상태(71)(CLSY-A가 선택됨)에서 상태(73)(CLSY-B가 선택됨)로 이동한다. 상기 기계는, 신호 "단지 CLSY-C만이 사용가능함"이 존재하는 경우에 상태(71)(CLSY-A가 선택됨)에서 상태(75)(CLSY-C가 선택됨)로 이동한다. 상기 기계는, 신호 "단지 CLSY-C만이 이용가능함" 또는 "단지 CLSY-C와 CLSY-A만이 이용가능함"이 존재하는 경우 상태(73)(CLSY-B가 선택됨)에서 상태(75)(CLSY-C가 선택됨)로 이동한다. 기계는, 신호 "단지 CLSY-A만이 이용가능함"이 존재하는 경우 상태(73)(CLSY-B가 선택됨)에서 상태(71)(CLSY-A가 선택됨)로 이동한다. 기계는, 신호 "단지 CLSY-A만이 이용가능함" 또는 "단지 CLSY-A와 CLSY-B만이 이용가능함"이 존재하는 경우 상태(75)(CLSY-C가 선택됨)에서 상태(71)(CLSY-A가 선택됨)로 이동한다. 상기 기계는, 신호 "CLSY-B만이 이용가능함"이 존재하는 경우 상태(75)(CLSY-C가 선택됨)에서 상태(73)(CLSY-B가 선택됨)로 이동한다.

그런 다음, 멀티플렉서(63)에 의해 선택된 합성클럭신호는, 다른 직렬연결된(캐스케이드된) 유닛이 제공될 경우, 각 플레인에서의 사용을 위해 분산되는 시스템비트클럭과 동기율을 얻기 위한 상응하는 위상동기 루프 회로 및 재발생기(6)(도 1참조)에 공급된다. 검출기회로(77)에서, 선택된 클럭신호로부터, 감시회로(12)에 의해 처리되도록 카운트레지스터(14 및 67)를 각각 증분시킬 때마다 카운트펄스를 공급하기 위해 직면할 수 있는 ID-코드 및 동기패턴이 추출된다.

선택적으로, 고려한 시간에 선택된 클럭신호에 대해 정당한 ID-코드에 상응하는 카운트펄스는 점선으로 표시된 바와 같이 상태기계(69)에 의해 직접 공급될 수 있고, 카운터를 갱신하기 위한 도달하는 동기펄스에 상응하는 카운트 펄스도 그러하다.

도 8에는, 상기에서 논의된 여러 개의 부품을 개략적으로 보여주는, 서브시스템내의 플레인의 개략적인 도식이 설명된다. 합성 클럭신호(CLSY-A, CLSY-B, CLSY-C)는 멀티플렉서 또는 스위치(63)에 도달하며, 상기 멀티플렉서 또는 스위치는 상태기계(69)로부터의 신호에 의해 제어되며, 항상 출력신호로서, 즉 선택된 신호로서 예컨대 CLSY-A→ CLSY-B→ CLSY-C→CLSY-A→ CLSY-B→ CLSY-C→ ....와 같은 주기적인 방법으로 거의 규칙적으로 반복되는 시간에 도달하는 클럭신호들 간에 변하는 클럭신호를 제공한다.

상태기계(69)는 상태기계 외에 조합망(67)을 포함하는 제어유닛(70)에 통합되는 것으로 설명된다. 제어유닛(70)은, 동기패턴, 주파수에러 및 ID-김출기(9)와 위상에러 검출기(11)로부터, 클럭신호 A 에서의 주파수에러, B에서의 주파수에러, C에서의 주파수에러, A에서의 위상에러, B에서의 위상에러, C에서의 위상에러에 관련되는 경보신호를 입력신호로서 수신한다. 먼저 언급된 복합 검출기(9)는 블록(9', 9")으로 나뉘어지는 것으로 설명되는데, 전자는 주파수에러신호를 공급하고, 후자는 수신된 ID-펄스의 수에 대해 레지스터(13)를 증분시키기 위한 검출되어 선택된 ID-코드에 대한 신호를 전달한다. 제어유닛(70)으로의 입력신호는 조합망(67)을 통해 상태기계(69)에서의 상이한 상태사이의 천이를 결정한다. 또한, 스위치(63)에 의해 선택된 합성신호에서, ID-펄스는 레지스터(14)를 증분시키는 동기패턴 및 ID-검출기(77)에 의해 결정된다. 이 검출기는 또한 검출된 또는 수신된 동기패턴의 수를 나타내는 저장된 값을 포함하는 레지스터(67)를 증분시키기 위한신호를 공급한다. 선택된 클럭신호는 또한 시스템 비트클럭과 동기펄스를 복구시키기 위한 위상동기루프회로(PLL:5)에 전달된다.

여기서, 제어 및 감시유닛(79)은 메모리수단(81)에 저장된 프로그램에 의해 제어되는 프로세서의 형태로 설명된다. 주기적으로 반복되는 때, 제어 및 감시유닛(79)은 이 순간에 상이한 레지스터(13, 14, 67)에 저장되는 값을 감시하여, 상기 값이 이들이 예상한 것과 동일한가를 판정하고 상기 값이 예상된 값이 아닌 경우 관리 유닛 또는 운용자에게 경보신호를 전달한다.

Claims (93)

1. 전자시스템에서 서브시스템내의 장치 또는 프로세스에 클럭신호를 공급하는 방법으로서,

   세 개 이상의 상이한 독립적인 선로 또는 채널상에서 서브시스템으로 클럭신호를 공급하거나 전달하는 단계,

   상이한 선로 또는 채널상에 수신된 신호 중 하나에 상응하는 클럭신호를 서브시스템에서 발생시키는 단계를 포함하는, 전자시스템에서 서브시스템내의 장치 또는 프로세스에 클럭신호를 공급하는 방법에 있어서,

   - 서브시스템에서의 클럭신호 생성시, 두 개 이상의 클럭신호가 선택되도록, 서로 독립적으로 작동하는 두 개 이상의 상이한 선택 프로세스에서 또는 선택프로세스에 의해, 특히 서로 독립적으로 작동하는 두 개 이상의 상이한 선택기유닛에서 또는 선택기유닛에 의해 독립적으로 또한 동시에 수신된 클럭신호들 중에서 클럭신호의 선택을 수행하는 단계,

   - 선택된 두 개 이상의 클럭신호를 서브시스템내의 스위치를 통해 서브시스 템내의 장치 또는 프로세스로 전달되도록 하는 단계, 및

   - 필요할 때 상기 수신된 클럭신호 중 새로운 것 또는 다른 것으로의 변경이 이루어지도록 하여 이러한 새로운 또는 다른 클럭신호가 대신 장치 또는 프로세스로 전달되도록, 두 개 이상의 선택 프로세스를 이용하여 스위치를 제어하는 단계를 포함하는 것을 특징으로 하는, 전자시스템에서 서브시스템내의 장치 또는 프로세스에 클럭신호를 공급하는 방법.
2. 제 1 항에 있어서,

   상기 서브시스템내의 선택프로세스에서의 클럭신호 선택시, 수신된 모든 클럭신호를 이들의 품질과 특성에 대해 평가하는 것을 특징으로 하는 클럭신호 공급방법.
3. 제 2 항에 있어서,

   상기 서브시스템에서의 클럭신호 선택을 위한 상이하고 독립적인 프로세스의 수는 클럭신호가 서브시스템에 도달하는 선로 또는 채널의 수와 동일한 것을 특징으로 하는 클럭신호 공급 방법.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   - 스위칭될 클럭신호를 선택할 시, 세 개 이상의 상이한 선로 또는 채널상에 수신된 신호를 이들의 주파수 및/또는 다른 수신된 신호의 위상위치에 대한 신호의 위상위치에 대한 에러에 관해 평가하며,

   - 상기 평가는 상이한 프로세스, 특히 서로 독립적으로 작동하는 상이한 선택기 유닛에 의해 또는 선택기 유닛에서 독립적으로 이루어지는 것을 특징으로 하는 클럭신호 공급 방법.
5. 제 1 항 내지 제 3항 중 어느 한 항에 있어서,

   -상기 클럭신호 선택을 위한 평가시, 상이한 선로 또는 채널상에 수신된 각 신호의 에러를 결정하는 단계,

   - 에러의 수를 카운팅하는 단계, 및

   - 상기 신호가 결함이 있는지 및/또는 신호를 생성, 전송, 수신, 평가 또는 선택하는데 사용되는 어떤 회로 또는 프로세스가 결함이 있는지를 판정하기 위해, 상기 신호 각각의 카운팅된 에러의 수를 평가하는 단계를 포함하는 것을 특징으로 하는 클럭신호 공급 방법.
6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   - 각각 동일한 타이밍 정보를 가지며 각기 다른 독립적인 선로 또는 채널을 통해 각각 공급되거나 전달되는 동일한 수의 클럭신호를 생성하기 위해, 세 개 이상의 상이한 클럭소스에서 세 개 이상의 상이한 독립적인 선로 또는 채널을 통해 서브시스템으로 공급되거나 전달되는 클럭신호를 생성하는 단계,

   - 각 클럭신호 생성시에, 각 클럭신호에 고의적인 에러를 삽입하는 단계, 및

   - 서브시스템에서의 선택 프로세스시, 고의적인 에러를 검출하여 상기 검출된 에러를 가진 클럭신호를 선택해제하고, 상기 고려된 선택 프로세스에서 선택된 클럭신호에서 에러를 검출한 후, 다른 수신된 클럭신호를 선택하는 단계를 포함하고,

   - 상기 클럭신호의 에러는, 선택할 수 있는 신호가 두 개 이상 있는 경우 서브시스템에서의 클럭신호의 선택을 위한 상이한 프로세스가 항상 순환적으로 및/또는 시간상 규칙적 또는 주기적인 방식으로 새로운 선택된 신호로 변경되도록 삽입 되는 것을 특징으로 하는 클럭신호 공급 방법.
7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   - 고의적인 에러가 클럭신호에 삽입되도록, 세 개 이상의 상이한 독립적인 선로 또는 채널을 통해 서브시스템에 공급되는 또는 전달되는 클럭신호를 생성하는 단계,

   - 서브시스템에서의 선택프로세스 시에, 상이한 선로 또는 채널 중 하나에 수신되는 각 클럭신호에서 고의적인 에러를 검출하는 단계,

   - 수신된 각 클럭신호내의 에러의 수를 카운팅하는 단계, 및

   - 수신된 클럭신호가 결함이 있는지 및/또는 클럭신호를 생성, 전송, 수신, 평가 또는 선택하는데 사용된 프로세스 또는 회로가 결함이 있는지를 판정하기 위해, 상기 각 수신된 클럭신호에서 카운팅된 에러의 수를 평가하는 단계를 포함하는 것을 특징으로 하는 클럭신호 공급 방법.
8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   - 고의적인 에러가 클럭신호에 삽입되도록, 세 개 이상의 상이한 독립적인 선로 또는 채널을 통해 서브시스템에 공급기는 또는 전달되는 클럭신호를 생성하는 단계,

   - 서브시스템에서의 선택프로세스 시에, 상이한 선로 또는 채널 중 하나에 수신되는 각 클럭신호에서 고의적인 에러를 검출하는 단계,

   - 수신된 클럭신호가 결함이 있는지 및/또는 클럭신호를 생성, 전송, 수신, 평가 또는 선택하는데 사용된 프로세스 또는 회로가 결함이 있는지를 판정하기 위해, 상기 각 수신된 클럭신호내의 검출된 에러를 평가하는 단계를 포함하는 것을 특징으로 하는 클럭신호 공급 방법.
9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   - 각각 동일한 타이밍 정보를 가지며 각기 다른 독립적인 선로 또는 채널을 통해 각각 공급되거나 전달되는 동일한 수의 클럭신호를 생성하기 위해, 세 개 이상의 상이한 클럭소스에서 세 개 이상의 상이한 독립적인 선로 또는 채널을 통해 서브시스템으로 공급되거나 전달되는 클럭신호를 생성하는 단계,

   - 각 클럭신호 생성시에, 클럭신호 각각에 고의적인 주파수 및 위상 에러를 삽입하는 단계,

   - 서브시스템에서의 선택 프로세스시 고의적인 에러를 검출하고, 상기 검출된 에러를 가진 클럭신호를 선택해제하기 위해 이들이 주파수 및/또는 위상에러인지를 판정하며, 상기 고려된 선택 프로세스에서 선택된 클럭신호에서 에러를 검출한 후 다른 수신된 클럭신호를 선택하는 단계, 및

   - 선택된 클럭신호에서 주파수 에러를 검출한 후, 고의적으로 도입된 에러가 그 순간에 선택된 클럭신호에서 검출되어 이 에러가 주파수 에러인 것으로 판단되었을 때, 다른 클럭신호의 선택이 에러가 주파수에러라고 판단된 직후에 이루어지지 않고 에러가 위상에러라고 판단된 직후에 이루어지게 하는 시간주기 길이에 상응하도록 선택되는 길이를 갖는 시간주기 만큼 다른 클럭신호 선택을 지연시키는 단계를 포함하는 것을 특징으로 하는 클럭신호 공급 방법.
10. 제 6 항에 있어서,

    상기 수신된 클럭신호가 결함이 있는지 및/또는 클럭신호를 생성, 전송, 수신, 평가 또는 선택하는데 사용된 프로세스 또는 회로가 결함이 있는지를 판정하기 위해, 새로 선택된 클럭신호의 선택 횟수 및/또는 스위치를 통해 전달되는 새로운 클럭신호로의 변경 횟수를 판단 및/또는 평가하는 것을 특징으로 하는 클럭신호 공급 방법.
11. 제 6 항에 있어서,

    상기 수신된 클럭신호가 결함이 있는지 및/또는 클럭신호를 생성, 전송, 수신, 평가 또는 선택하는데 사용된 프로세스 또는 회로가 결함이 있는지를 판정하기 위해, 새로 선택된 클럭신호 선택의 시퀀스 및/또는 스위치를 통과하는 새로운 클럭으로의 변경의 시퀀스를 평가하는 것을 특징으로 하는 클럭신호 공급 방법.
12. 제 11 항에 있어서,

    선택 및/또는 변경의 시퀀스에 대한 평가시, 선택 또는 변경이 이루어진 시간을 포함하는 것을 특징으로 하는 클럭신호 공급 방법.
13. 제 6 항에 있어서,

    - 상기 클럭신호의 발생 시에, 클럭신호 내에 클럭신호의 식별 및/또는 클럭신호를 서브시스템에 공급 또는 전달하는 선로 또는 채널의 식별을 나타내는 정보를 입력하는 단계,

    - 클럭신호를 선택하기 위한 프로세스에서, 선택된 신호내의 상기 식별정보를 서브시스템에서 검출하는 단계,

    - 선택된 클럭신호에서 상기 정보가 검출되면, 상기 정보가 관련되는 식별을 결정하는 단계, 및

    - 도달하는 클럭신호가 결함이 있는지 및/또는 클럭신호를 생성, 전송, 수신, 평가 또는 선택하는데 사용된 프로세스 또는 회로가 결함이 있는지를 판정하기 위해 상기 정보를 평가하는 단계를 포함하는 것을 특징으로 하는 클럭신호 공급 방법.
14. 제 13 항에 있어서,

    상기 정보의 평가시에, 정보가 판정되는 횟수를 포함하는 것을 특징으로 하는 클럭신호 공급 방법.
15. 제 13 항에 있어서,

    - 상기 정보평가 시에, 상이한 식별이 판정되는 횟수를 카운팅하는 단계, 및

    - 상기 수신된 클럭신호가 결함이 있는지 및/또는 클럭신호를 생성, 전송, 수신, 평가 또는 선택하는데 사용되는 프로세스 또는 회로가 결함이 있는지를 판정 하기 위해 상기 카운팅된 수를 평가하는 단계를 포함하는 것을 특징으로 하는 클럭신호 공급 방법.
16. 제 13 항에 있어서,

    - 펄스열이 주 템플릿으로서 선택된 펄스열과 일치되도록, 타이밍정보가 얻어질 수 있는 펄스의 열 또는 시퀀스로서 클럭신호를 발생시키는 단계, 및

    - 클럭신호가 주 템플릿 펄스열의 변형된 섹션에 상응하는 식별 템플릿 펄스열과 일치하도록 생성되는 하나 이상의 규정된 섹션 내를 제외하고는 주 템플릿 펄스열과 일치하도록, 클럭신호에 식별정보를 삽입하기 위해 클럭신호를 생성하는 단계를 포함하는 것을 특징으로 하는 클럭신호 공급 방법.
17. 제 16 항에 있어서,

    상기 주 템플릿 펄스열이 규정된 시간주기로 반복되는 고정된 템플릿 펄스서브열을 포함하고, 식별펄스열과 일치하는 규정된 섹션이 주 템플릿 펄스열의 각주기 내에 시간적으로 고정된 위치를 갖도록 클럭신호를 발생시키는 것을 특징으로 하는 클럭신호 공급 방법.
18. 제 13 항에 있어서,

    - 상기 펄스열이 주 템플릿으로 선택된 펄스열과 일치하도록, 타이밍정보가 얻어질 수 있는 펄스 열 또는 시퀀스로서 클럭신호를 발생시키는 단계, 및

    - 주 템플릿 펄스열 내에 시간적으로 규정된 위치를 가지는 하나 이상의 펄스가 생략된다는 점을 제외하고는 클럭신호가 주 템플릿 펄스열과 일치하도록, 클럭신호에 식별정보를 삽입하기 위해 클럭신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 클럭신호 공급 방법.
19. 제 18 항에 있어서,

    상기 주 템플릿 펄스열이 규정된 시간주기로 반복되는 고정된 템플릿 펄스서브열을 포함하고, 펄스가 생략되는 규정된 위치가 주 템플릿 펄스열의 각 주기내에서 시간적으로 고정된 위치를 가지도록 클럭신호를 발생시키는 것을 특징으로 하는 클럭신호 공급 방법.
20. 제 13 항에 있어서,

    - 상기 펄스열은 각 펄스가 제 1레벨에서 제 2레벨로의 제 1천이와 제 2레벨에서 제 1레벨로의 제 2천이를 포함하는 주 템플릿으로 선택된 펄스열과 일치하여, 주 템플릿 펄스열이 상기 천이의 시퀀스 또는 열을 포함하도록, 타이밍 정보가 얻어질 수 있는 펄스의 시퀀스 또는 열로서 클럭신호를 발생시키는 단계, 및

    - 클럭신호가 주 템플릿 펄스열에 규정된 위치를 가지는 하나 이상의 천이가변경된다는 것을 제외하고는 주 템플릿 펄스열과 일치하도록, 특히 규정된 위치를 가지는 천이가 생략되고 상기 생략된 천이에 반대이며 규정된 위치를 가지는 종류의 천이가 상기 생략된 천이의 종류로 변경되도록, 클럭신호 내에 식별정보를 삽입하기 위해 클럭신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 클럭신호공급 방법.
21. 제 20 항에 있어서,

    상기 주 템플릿 펄스열이 일정한 시간주기로 반복되는 고정된 템플릿 펄스서브열을 포함하며, 변경된 천이/변경된 천이들의 규정된 위치 또는 위치들 각각이 주 템플릿 펄스열의 각 주기 내에 고정된 시간위치/시간위치들을 가지도록 클럭신호를 발생시키는 것을 특징으로 하는 클럭신호 공급 방법.
22. 제 4 항에 있어서,

    - 상기 펄스열이 주 템플릿으로서 선택된 펄스열과 일치하도록, 타이밍정보가 얻어질 수 있는 펄스의 열 또는 시퀀스로서 클럭신호를 발생시키는 단계,

    - 제 1의 규정된 수의 연속펄스가 생략된다는 것을 제외하고는 클럭신호가 주 템플릿 펄스열과 일치하도록, 클럭신호에 주파수 에러를 도입하거나 모사하기 위해 클럭신호를 발생시키는 단계, 및/또는

    - 제 2의 규정된 수의 연속펄스가 생략된다는 것을 제외하고는 클럭신호가 주 템플릿 펄스열과 일치하도록, 클럭신호 내에 위상에러를 도입하거나 모사하기위해 클럭신호를 발생시키는 단계를 포함하는데,

    상기 각각의 경우, 제 2의 규정된 수가 제 1의 규정된 수 보다 큰 것을 특징으로 하는 클럭신호 공급 방법.
23. 제 22 항에 있어서,

    상기 주 템플릿 펄스열이 일정한 시간주기로 반복되는 고정된. 템플릿 펄스서브열을 포함하고, 펄스들이 생략되는 규정된 위치가 주 템플릿 펄스열의 각 주기내에서 시간적으로 고정된 위치를 가지도록 클럭신호를 발생시키는 것을 특징으로 하는 클럭신호 공급 방법.
24. 제 1 항, 제 2 항, 제 3 항, 제 12 항, 제 14항, 제 17항, 제 21 항, 또는 제 23 항 중 어느 한 항에 있어서,

    클럭신호의 선택과 클럭신호스위칭이 제1서브시스템과 동일하게 이루지는 제 2서브시스템에 제2서브시스템의 클럭신호에 포함되는 것과 같은 적어도 두 개의 선택된 독립적 신호들을 신호들 각각의 독립적인 선로 또는 채널을 통해 공급 또는 전달하는 것을 특징으로 하는 클럭신호 공급 방법.
25. 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하고 및/또는 국들간에 정보를 전달하기 위한 망 또는 설비로서,

    - 하나 이상의 클럭신호를 발생시키기 위해 제 1국에 설치된 회로,

    - 하나 이상의 클럭신호를 제 2국에 병렬로 및 독립적으로 공급 또는 전달하기 위해 제 1국으로부터 제 2국으로의 세 개 이상의 상이한 독립적인 전송선로 또는 전송채널을 포함하는, 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하고 및/또는 국들간에 정보를 전달하기 위한 망 또는 설비에 있어서,

    - 제 2국에서 서로 독립적으로 작동하는 두 개 이상의 선택기 유닛,

    - 서로 독립적으로 작동하는 두 개 이상의 선택기 유닛 각각으로 모든 독립적인 입력 선로 또는 채널을 통해 신호를 전달하기 위해 제 2국에 설치된 선로,

    - 다른 선택기유닛 및/또는 다른 선택기유닛들과는 독립적으로 또한 동시에 입력신호 중에서 클럭신호의 선택을 수행하기 위해 설치되어 있는 각 선택기 유닛,

    - 선택된 두 개 이상의 클럭신호들을 제 2국내의 장치 또는 프로세스로 전달시키고, 특히 제 2국에서 서로 독립적으로 작동하고 또한 병렬로 설치된 여러 개의 중복 플레인 중 하나에 사용되도록 하는 제 2국내의 스위치, 및

    - 필요할 때 스위치에 의해 제공된 신호의 변경이 새로운 클럭신호 또는 수신된 클럭신호 중 다른 클럭신호로 이루어져, 이 새로운 클럭신호 또는 다른 클럭신호가 대신에 장치 또는 프로세스로 전달되도록 스위치를 제어하는, 선택기유닛으로부터 관련 스위치로의 제어선을 포함하는 것을 특징으로 하는, 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하고 및/또는 국들간에 정보를 전달하기 위한 망 또는 설비.
26. 제 25 항에 있어서,

    상기 제 1국내의 회로는 동일한 클럭신호 또는 동일한 타이밍정보를 포함하는 클럭신호를 발생시키도록 각각 설치되는 세 개 이상의 상이한 클럭소스를 포함 하는 것을 특징으로 하는 망 또는 설비.
27. 제 25 항 또는 제 26 항에 있어서,

    상기 독립적으로 작동하는 선택기유닛의 수는 독립적인 상이한 전송선로 또는 전송채널의 수와 동일한 것을 특징으로 하는 망 또는 설비.
28. 제 25 항 또는 제 26 항에 있어서,

    상기 독립적인 선로 또는 채널을 통해 수신된 모든 신호를 이들의 품질 또는 특성에 대하여 특히 신호내의 에러에 대하여 평가하기 위해, 독립적으로 작동하는 평가 유닛이 상기 독립적으로 작동하는 선택기 유닛 각각과 연결되는 것을 특징으로 하는 망 또는 설비.
29. 제 28 항에 있어서,

    상기 각 평가유닛은, 독립적인 선로 또는 채널로부터 수신된 신호를 이들의 주파수 및/또는 다른 수신된 신호의 위상위치에 대한 신호의 위상위치의 에러에 대하여 다른 평가유닛/다른 평가유닛들과 독립적으로 또한 병렬로 평가하도록 설치되는 것을 특징으로 하는 망 또는 설비.
30. 제 28 항에 있어서,

    - 각 클럭신호마다 직면한 에러의 수를 저장하기 위한 제 2국내의 메모리수단,

    - 수신된 클럭신호를 클럭신호내의 에러에 대하여 평가하기 위해 선택기유닛에 연결되며, 각 수신된 클럭신호내의 에러의 수를 판정하여 카운팅된 에러의 수를 상기 메모리수단내에 저장하도록 설치되는 평가수단, 및

    - 메모리수단에 저장된 수를 감시하고, 클럭신호가 결함이 있는지 및/또는 신호를 발생, 전송, 수신 및 평가하는데 사용되는 회로가 결함이 있는지를 판정하는 감시수단을 포함하는 것을 특징으로 하는 망 또는 설비.
31. 제 29 항에 있어서,

    - 상기 제 1국내의 회로는 독립적인 선로 또는 채널을 통해 각각 공급되는 동일한 클럭신호를 발생시키기 위한 세 개 이상의 클럭소스를 포함하고,

    - 제 1국내의 클럭소스는 발생된 클럭신호내에 고의적인 에러들을 삽입하도록 설치되며,

    - 두 개 이상의 수신된 신호들 중에서 선택이 이루어질 수 있는 경우, 제 2국내의 선택기유닛이 항상 새로운 선택된 신호를 선택하거나, 스위치가 항상 스위치에 의해 제공되는 다른 신호로 주기적으로 변경하도록, 상기 클럭소스가 클럭신호에 에러를 삽입하도록 설치되는 것을 특징으로 하는 망 또는 설비.
32. 제 31 항에 있어서,

    상기 클럭소스는, 선택기유닛이 주기적으로 및/또는 시간상 규칙적으로 변하는 방식으로 새롭게 선택된 신호를 선택하거나 또는 스위치가 주기적으로 및/또는 시간상 규칙적인 방식으로 스위치로부터 제공되는 다른 신호로 변경하도록 클럭신호들 내에 에러를 입력하도록 설치되는 것을 특징으로 하는 망 또는 설비.
33. 제 25항, 제 26 항, 제 29 항, 또는 제 32항 중 어느 한 항에 있어서,

    - 상기 제 1국내의 회로는 클럭신호를 발생시킬 때 클럭신호내에 고의적인 에러를 입력하도록 설치되며,

    - 각 선택기유닛 및 상이한 전송선로 또는 전송채널을 통해 수신된 각 신호와 연결되는 메모리수단,

    - 각 선택기유닌 및 동일한 선택기유닛에 연결된 메모리수단에 접속되는 검출기수단으로서, 수신된 신호내의 에러를 검출하여 각 신호내에 검출된 에러의 수를 메모리수단에 저장하기 위해 설치되는 검출기수단, 및

    - 메모리수단에 저장된 에러의 수를 평가하기 위해 메모리수단에 접속되며, 수신된 신호가 결함이 있는지 및/또는 신호를 발생, 전송, 수신, 평가 또는 선택하는데 사용되는 회로가 결함이 있는지를 판정하기 위해 설치되는 평가수단을 포함하는 것을 특징으로 하는 망 또는 설비.
34. 제 25항, 제 26 항, 제 29항, 또는 제 32 항 중 어느 한 항에 있어서,

    - 상기 제 1국내의 회로는 클럭신호를 발생시킬 때 클럭신호 내에 고의적인 에러를 입력하도록 설치되며,

    - 각 선택기유닛과 연결되며, 상이한 선로 또는 채널들 중 하나에서 선택기유닛에 의해 수신된 각 신호내의 에러를 판정하기 위해 설치되는 검출기수단,

    - 검출기수단에 접속되며 상기 검출된 에러에 대한 정보를 저장하기 위해 설치되는 메모리수단, 및

    - 메모리수단에 접속되며, 수신된 신호가 결함이 있는지 및/또는 신호를 발생, 전송, 수신, 평가 또는 선택하는데 사용되는 회로가 결함이 있는지를 판정하기 위해 각각의 수신된 신호내의 에러에 관한 정보를 평가하도록 설치되는 평가수단을 포함하는 것을 특징으로 하는 망 또는 설비.
35. 제 25항, 제 26 항, 제 29항, 또는 제 32항 중 어느 한 항에 있어서,

    -상기 제 1국내의 회로는, 동일한 타이밍 정보를 포함하는 클럭신호를 발생시켜 동일한 수의 독립적인 선로 또는 채널을 통해 제 2국으로 공급 또는 전달하도록 각각 설치되는 세 개 이상의 상이한 클럭소스를 포함하고,

    - 상기 클럭소스는 각 클럭신호를 발생시킬 때 클럭신호 내에 고의적으로 주파수 및 위상에러를 입력하도록 설치되며,

    - 제 2국내의 선택기 유닛과 연결되는 평가유닛으로서, 그 순간에 선택된 수신 신호를 평가할 때 상기 신호내의 주파수에러를 검출하면, 고의적으로 도입된 에러가 그 순간에 클럭신호에서 검출되어 사이 에러가 주파수에러인 것으로 판정되었을 때, 다른 클럭신호의 선택이 상기 에러가 주파수에러라는 판정 직후에 이루어지지 않고 상기 에러가 위상에러라는 판정 직후에 이루어지게 되는 시간주기 길이에 상응하도록 선택된 길이를 갖는 시간주기만큼, 다른 선택된 신호의 선택 또는 스위치에 의해 제공된 신호에서 새로운 신호로의 변경을 지연시키기 위한 평가유닛을 포함하는 것을 특징으로 하는 망 또는 설비.
36. 제 31 항에 있어서,

    - 각 선택기유닛과 연결되어 새로 선택된 신호의 선택 시퀀스에 대한 정보를 저장하거나, 각 스위치와 연결되어 상기 스위치에 의해 제공된 다른 신호로의 변경 횟수를 저장하기 위한 메모리수단, 및

    - 메모리수단에 저장된 수를 감시함으로써, 수신된 신호가 결함이 있는지 및/또는 클럭신호를 발생, 전송, 수신, 평가 또는 선택하는데 사용되는 회로가 결함이 있는지를 판정하기 위해 상기 메모리수단에 접속되는 감시수단을 포함하는 것을 특징으로 하는 망 또는 설비.
37. 제 35 항에 있어서,

    - 각 선택기유닛에 연결되어 새로 선택된 신호의 선택 시퀀스에 대한 정보를 저장하고 및/또는 스위치에 연결되어 상기 스위치에 의해 제공된 다른 신호로의 변경횟수를 저장하기 위한 메모리수단, 및

    - 메모리수단에 저장된 정보를 감시함으로써, 수신된 신호가 결함이 있는지및/또는 클럭신호를 발생, 전송, 수신, 평가 또는 선택하는데 사용되는 회로가 결함이 있는지를 판정하기 위해 상기 메모리수단에 접속되는 감시수단을 포함하는 것을 특징으로 하는 망 또는 설비.
38. 제 37 항에 있어서,

    상기 저장된 정보는 선택 또는 변경이 이루어진 시간에 관한 정보를 포함하는 것을 특징으로 하는 망 또는 설비.
39. 제 25 항, 제 26 항, 제 29 항, 제 32 항, 또는 제 38 항 중 어느 한 항에 있어서,

    - 상기 제 1국내의 회로는, 독립적인 선로 또는 채널을 통해 각각 공급되는 동일한 클럭신호를 발생시키기 위해 세 개 이상의 상이한 클럭소스를 포함하고,

    - 상기 클럭소스는 클럭신호의 식별을 나타내는 정보를 각 클럭신호에 입력하도록 설치되며,

    - 제 2국내의 각 선택기유닛 및 독립적인 선로 또는 채널을 통해 수신된 각 신호와 연결되는 메모리수단, 및

    - 메모리수단에 접속된 감시수단으로서,

    - 식별정보와 관련하여 선택기유닛에 의해 선택된 신호 및/또는 스위치에 의해 제공된 신호를 감시하고,

    - 상기 정보가 신호내에 나타날 때 상기 정보가 속하는 클럭신호를 판정하고,

    - 메모리수단과 연결되는 클럭신호를 가리키는 정보가 검출되는 횟수를 각 메모리수단에 저장하며,

    - 도달하는 클럭신호가 결함이 있는지 및/또는 신호를 발생, 전송, 수신, 평가 또는 선택하는데 사용되는 회로가 결함이 있는지를 판정하기 위해 상기 저장된 수를 평가하도록 되어 있는 감시수단을 포함하는 것을 특징으로 하는 망 또는 설비.
40. 제 25 항, 제 26 항, 제 29 항, 제 32 항, 또는 제 38 항 중 어느 한 항에 있어서,

    - 상기 제 1국내의 회로는, 독립적인 선로 또는 채널을 통해 각각 공급되는 동일한 클럭신호를 발생시키기 위해 세 개 이상의 상이한 클럭소스를 포함하고,

    - 상기 클럭소스는 클럭신호의 식별을 나타내는 정보를 각 클럭신호에 입력하도록 설치되며,

    - 제 2국내의 각 선택기유닛과 연결되는 메모리수단, 및

    - 상기 메모리수단에 접속된 감시수단으로서,

    - 선택기유닛에 의해 선택된 신호 및/또는 식별정보에 대하여 선택기유닛과 연결된 스위치에 의해 제공된 신호를 감시하고,

    - 상기 정보가 선택된 신호내에서 검출되면, 상기 정보와 관련되는 클럭신호를 판정하고,

    - 상기 정보가 가리키는 클럭신호에 대한 정보를 각 메모리수단에 저장하며,

    - 도달하는 신호가 결함이 있는지 및/또는 신호를 발생, 전송, 수신, 평가 또는 선택하는데 사용되는 회로가 결함이 있는지를 판정하기 위해 상기 저장된 정보를 평가하도록 되어 있는 감시수단을 포함하는 것을 특징으로 하는 망 또는 설비.
41. 제 40 항에 있어서,

    상기 저장된 정보는 식별정보가 검출되고 및/또는 정보가 저장된 시간에 관한 정보를 포함하는 것을 특징으로 하는 망 또는 설비.
42. 제 39 항에 있어서,

    - 상기 클럭소스는 주 템플릿으로서 선택된 펄스열과 일치하는, 타이밍정보가 얻어질 수 있는 펄스의 열 또는 시퀀스로서 각 클럭신호를 발생시키도록 설치되며,

    - 상기 클럭소스는, 클럭신호에 식별정보를 입력하기 위해, 주 템플릿 펄스열의 변형된 섹션에 상응하는 다른 템플릿 펄스열과 일치하도록, 클럭신호가 발생되는 하나 이상의 규정된 섹션이내를 제외하고 주 템플릿 펄스열과 일치하게 하여, 클럭신호를 발생시키도록 설치되는 것을 특징으로 하는 망 또는 설비.
43. 제 42 항에 있어서,

    상기 클럭소소는, 주 템플릿 펄스시퀀스가 일정한 시간주기로 반복되는 고정된 템플릿 펄스 서브열을 포함하고, 일치성이없는 규정된 섹션이 주 템플릿 펄스열의 각 주기내에서 시간적으로 고정된 위치를 가지도록, 클럭신호를 발생시키게 설치되는 것을 특징으로 하는 망 또는 설비.
44. 제 39 항에 있어서,

    - 상기 클럭소스는 주 템플릿으로 선택된 펄스열이 일치하는, 타이밍 정보가 얻어질 수 있는 펄스의 열 또는 시퀀스로서 각 클럭신호를 발생시키도록 설치되며,

    - 상기 클럭소소는, 클럭신호에 식별정보를 입력하기 위해, 주 템플릿 펄스열에 규정된 위치를 갖는 하나 이상의 펄스가 생략된다는 점을 제외하고 주 템플릿펄스열과 일치하도록 클럭신호를 발생시키게 설치되는 것을 특징으로 하는 망 또는 설비.
45. 제 44 항에 있어서,

    상기 클럭소스는, 주 템플릿 펄스열이 일정한 시간주기로 반복되는 고정된 템플릿 펄스 서브열을 포함하고, 펄스가 생략되는 규정된 위치가 주 템플릿 펄스열의 각 주기 내에 시간적으로 고정된 위치를 가지도록 클럭신호를 발생시키게 설치되는 것을 특징으로 하는 망 또는 설비.
46. 제 39 항에 있어서,

    - 상기 클럭소스는 주 템플릿으로서 선택된 펄스열과 일치하는, 타이밍정보가 얻어질 수 있는 펄스의 열 또는 시퀀스로서 각 클럭신호를 발생시키도록 설치되며, 상기 각 펄스가 제 1레벨에서 제 2레벨로의 제 1천이와 제 2레벨에시 제 1레벨로의 제 2천이를 포함하여, 주 템플릿 펄스열은 상기 천이의 열 또는 시퀀스를 포함하며,

    - 상기 클럭소스는, 클럭신호에 식별정보를 입력하기 위해, 주 템플릿 펄스열내의 규정된 위치를 갖는 하나 이상의 천이가 변경되는 것, 특히 규정된 위치를 가진 천이가 생략되고 상기 생략된 천이와 반대종류이며 규정된 위치를 갖는 천이가 상기 생략된 천이가 가지는 종류로 변경된다는 것을 제외하고는, 주 템플릿 펄스열과 일치하도록 클럭신호를 발생시키게 설치되는 것을 특징으로 하는 망 또는 설비.
47. 제 46 항에 있어서,

    상기 클럭소스는, 주 템플릿 펄스열이 일정한 시간주기로 반복되는 고정된 템플릿 펄스 서브열을 포함하고, 규정된 위치 또는 위치들이 각각 주 템플릿 펄스열의 각 주기내에서 고정된 위치/고정된 위치들을 갖도록 클럭신호를 발생시키게 설치되는 것을 특징으로 하는 망 또는 설비.
48. 제 31 항에 있어서,

    - 상기 클럭소스는 주 템플릿 펄스열로서 선택된 펄스열과 일치하는, 타이밍정보가 얻어질 수 있는 펄스의 열 또는 시퀀스로서 클럭신호를 발생시키도록 설치되고,

    - 주파수에러를 모사하기 위해 클럭소스는, 클럭신호가 그 안의 제 1의 규정된 수의 연속적인 펄스가 생략되는 것을 제외하고는 주 템플릿 펄스열과 일치하도록 클럭신호를 발생시키게 설치되며, 및/또는

    - 위상에러를 모사하기 위해 클럭소스는, 클럭신호가 그 안의 제 2의 규정된 수의 연속적인 펄스가 생략되는 것을 제외하고는 주 템플릿 펄스열과 일치하도록 클럭신호를 발생시키게 설치되는데,

    - 상기 각 경우에 있어서, 제 2의 규정된 수는 제 1의 규정된 수보다 큰 것을 특징으로 하는 망 또는 설비.
49. 제 48 항에 있어서,

    상기 클럭소스는, 주 템플릿 펄스열이 일정한 시간주기로 반복되는 고정된 템플릿 펄스 서브열을 포함하고, 펄스가 생략되는 규정된 위치가 주 템플릿 펄스열의 각 주기 내에 고정된 위치를 가지도록 클럭신호를 발생시키게 설치되는 것을 특징으로 하는 망 또는 설비.
50. 제 25항, 제 26항, 제 29항, 제 32 항, 제 38 항, 제 41 항, 제 43 항, 제 45항, 제 47항, 또는 제 49항 중 어느 한 항에 있어서,

    - 선택기유닛을 포함하며 상기 제 2국과 유사한 제 3국, 및

    - 제 2국의 선택기유닛에 의해 독립적으로 선택되고, 제 2국에 의해 수신되어 사용될 클럭신호에 포함되는, 두 개 이상의 선택된 신호를 제 3국으로 공급 또는 전달하기 위한, 제 2국에서 제 3국까지의 독립적인 전송선로 또는 전송채널을 포함하는 것을 특징으로 하는 망 또는 설비.
51. 전자시스템내의 서브시스템으로 클럭신호를 공급하는 방법으로서, 클럭신호는 규정된 수, 특히 세 개 이상의 상이한 독립된 선로 또는 채널을 통해 서브시스템에 공급 또는 전달되며, 상기 서브시스템은 수신된 신호를 그 신호내의 에러에 대해 평가함으로써 상이한 선로 또는 채널에 수신된 신호들 중에서의 신호 선택을 수행하도록 되어 있는, 전자시스템내의 서브시스템으로 클럭신호를 공급하는 방법에 있어서,

    - 클럭신호는 상이한 선로 또는 채널을 통해 서브시스템으로 전달되는 동일한 클럭신호를 각각 발생시키는 세 개 이상의 클럭소스로부터 다수의 클럭신호로서 발생되고,

    - 클럭신호를 발생시킬 때 고의적인 에러가 상기 클럭신호내에 입력되며,

    - 클럭신호내의 에러는, 선택이 이루어질 수 있는 두 개 이상의 신호가 존재하는 경우 서브시스템이 항상 새로이 선택된 신호로 변경되도록 입력되는 것을 특징으로 하는, 전자시스템내의 서브시스템으로 클럭신호를 공급하는 방법.
52. 제 51 항에 있어서,

    상기 클럭신호내의 에러는, 서브시스템이 주기적인 방식으로 및/또는 시간상 규칙적인 방식으로 새롭게 선택된 클럭신호로 변경하도록 입력되는 것을 특징으로 하는 클럭신호 공급 방법.
53. 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하며 및/또는 국들간에 정보를 전달하기 위한 망 또는 설비로서,

    - 동일한 타이밍 정보를 포함하는 클럭신호를 발생시키기 위해 제 1국내에 설치된 회로,

    - 클럭신호를 제 2국에 병렬로 및 독립적으로 공급 또는 전달하기 위한, 제 1국으로부터 제 2국으로의 세 개 이상의 전송선로, 및

    - 수신된 클럭신호를 평가함으로써, 수신된 클럭신호들 중에서 클럭신호를 선택하기 위한 제 2국내의 선택기유닛을 포함하는, 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하며 및/또는 국들간에 정보를 전달하기 위한 망 또는 설비에 있어서,

    - 클럭신호를 발생시킬 때 제 1국의 회로는 클럭신호내에 고의적인 에러를 입력하도록 설치되며,

    - 제 1국의 회로는, 선택이 이루어질 수 있는 두 개 이상의 신호가 존재하는 경우에 제 2국내의 선택기유닛이 항상 새로 선택된 클럭신호를 선택하도록 클럭신호내에 에러를 입력하도록 설치되는 것을 특징으로 하는, 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하며 및/또는 국들간에 정보를 전달하기 위한 망 또는 설비.
54. 제 53 항에 있어서,

    제 1국내의 회로는, 선택이 이루어질 수 있는 두 개 이상의 신호가 존재하는 경우, 제 2국내의 선택기유닛이 주기적으로 및/또는 규칙적으로 반복되는 시간에 새로 선택된 클럭신호를 선택하도록 클럭신호내에 에러를 입력시키도록 설치되는 것을 특징으로 하는 망 또는 설비.
55. 전자시스템내의 서브시스템으로 클럭신호를 공급 또는 전달하기 위한 방법으로서, 상기 신호는 규정된 수, 특히 세 개 이상의 상이한 독립된 선로 또는 채널을 통해, 특히 동일한 클럭신호를 각각 발생시킬 수 있는 상이한 클럭소스로부터 서브시스템으로 공급되며, 상기 서브시스템은 특히 신호내의 에러에 관한 수신된 신호들의 평가를 기초로 상이한 선로에 수신된 신호들 중에서 신호 선택을 수행하도록 되어 있는, 전자시스템내의 서브시스템으로 클럭신호를 공급 또는 전달하기 위한 방법에 있어서,

    - 클럭신호를 발생시킬 때 고의적인 에러가 클럭신호에 입력되고,

    - 상이한 선로 또는 채널 중 하나에 수신된 각 신호내의 에러의 수가 카운팅되며,

    - 수신된 신호가 결함이 있는지 및/또는 신호를 발생, 전송, 수신, 평가 또는 선택하는데 사용되는 회로가 결함이 있는지를 판정하기 위해, 각 수신된 신호내의 상기 카운팅된 에러의 수가 평가되는 것을 특징으로 하는, 전자시스템내의 서브시스템으로 클럭신호를 공급 또는 전달하기 위한 방법.
56. 제 55 항에 있어서,

    상기 평가는 주기적으로 반복되는 경우 에러의 수를 비교값과 비교함으로써 수행되는 것을 특징으로 하는 클럭신호 공급 또는 전달 방법.
57. 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하며 및/또는 국들간에 정보를 전달하기 위한 망 또는 설비로서,

    - 동일한 타이밍 정보를 모두 포함하는 클럭신호를 발생시키기 위해 제 1국내에 설치된 회로,

    - 클럭신호를 제 2국에 병렬로 및 독립적으로 공급 또는 전달하기 위한, 제 1국으로부터 제 2국으로의 세 개 이상의 상이한 독립적인 전송선로 또는 전송채널,

    - 클럭신호를 신호내의 에러에 대해 평가하기 위한 제 2국내의 평가회로, 및

    - 상기 평가회로로부터의 결과를 기초로 수신된 클럭신호 중에서 한 클럭신호를 선택하기 위해 평가회로에 접속된 제 2국내의 클럭 선택기 회로를 포함하는, 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하며 및/또는 국들간에 정보를 전달하기 위한 망 또는 설비에 있어서,

    - 클럭신호들을 발생시키기 위해 제 1국내에 설치된 회로는 클럭신호를 발생시킬 때 클럭신호내에 고의적인 에러를 입력하도록 설치되고,

    - 각 수신된 클럭신호 내에서 나타나는 에러의 수를 카운팅하여 저장하기 위한, 평가회로에 접속된 제 2국내의 카운터 수단, 및

    - 각 클럭신호내의 카운텅된 에러의 수를 평가하여, 클럭신호가 결함이 있는지 및/또는 클럭신호를 발생, 전송, 수신, 평가 및 선택하는데 사용되는 회로가 결함이 있는지를 판정하기 위한, 카운터수단에 접속된 제 2국내의 평가수단을 포함하는 것을 특징으로 하는, 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하며 및/또는 국들간에 정보를 전달하기 위한 망 또는 설비.
58. 제 57 항에 있어서,

    상기 평가수단은 주기적으로 반복되는 경우에, 각 클럭신호 내의 카운팅된 에러의 수를 규정된 비교값과 비교하기 위한 비교기수단을 포함하는 것을 특징으로 하는 망 또는 설비.
59. 클럭신호 내의 에러를 판정하고 평가하기 위한 유닛을 테스트하기 위해 주기적으로 반복되는 동일한 클럭펄스를 포함하는 클럭신호에 식별정보를 입력하는 방법에 있어서,

    - 클럭신호는, 주 템플릿으로서 선택된 펄스열과 일치하며 타이밍정보가 얻어질 수 있는 펄스의 열 또는 시퀀스로서 발생되며,

    - 클럭신호에 식별정보를 입력하기 위해, 클럭신호는, 클럭신호가 발생되는 하나 이상의 규정된 섹션을 제외하고는 주 템플릿 펄스열과 일치하도록, 특히 클럭신호가 주 템플릿 펄스열에 상응하지만 변형된 섹션과 일치하도록 발생되는 것을 특징으로 하는 클럭신호에 식별정보를 입력하는 방법.
60. 제 59 항에 있어서,

    상기 클럭신호는, 주 템플릿 펄스열이 일정한 시간주기로 반복되는 고정된 템플릿 펄스 서브열을 포함하고, 일치하지 않는 규정된 섹션이 주 템플릿 펄스열의 각 주기내에서 시간적으로 고정된 위치를 갖도록 발생되는 것을 특징으로 하는 클럭신호에 식별정보를 입력하는 방법.
61. 제 59 항 또는 제 60 항에 있어서,

    상기 클럭신호는, 주 템플릿 펄스열내에 규정된 위치를 갖는 하나 이상의 펄스가 생략된다는 것을 제외하고는 클럭신호가 주 템플릿 펄스열과 일치하도록 발생되는 것을 특징으로 하는 클럭신호에 식별정보를 입력하는 방법.
62. 제 61 항에 있어서,

    상기 클럭신호는, 주 템플릿 펄스열이 일정한 시간주기로 반복되는 고정된 템플릿 펄스 서브열을 포함하고, 펄스가 생략되는 규정된 위치가 주 템플릿 펄스열의 각 주기내에서 시간적으로 고정된 위치를 가지도록 발생되는 것을 특징으로 하는 클럭신호에 식별정보를 입력하는 방법.
63. 제 59항, 제 60 항, 또는 제 62항 중 어느 한 항에 있어서,

    - 상기 주 템플릿으로서 선택된 펄스열에서, 각 펄스는 제 1레벨에서 제 2레벨로의 제 1천이와 제 2레벨에서 제 1레벨로의 제 2천이를 포함하여, 주 템플릿 펄스열이 상기 천이의 열 또는 시퀀스를 포함하며,

    - 클럭신호에 식별정보를 입력하기 위해, 클럭신호는, 클럭신호가 주 템플릿펄스열에서 규정된 위치를 가지는 하나 이상의 천이가 변경된다는 것, 특히 규정된 위치를 갖는 천이가 생략된다는 것, 및 상기 생략된 천이와 반대이며 규정된 위치를 갖는 천이가 상기 생략된 천이가 갖는 종류로 변경된다는 점을 제외하고는 주 템플릿 펄스열과 일치하도록 발생되는 것을 특징으로 하는 클럭신호에 식별정보를 입력하는 방법.
64. 제 63 항에 있어서,

    상기 클럭신호는, 주 템플릿 펄스열이 일정한 시간주기로 반복되는 고정된 탬플릿 펄스 서브열을 포함하고, 규정된 위치 또는 위치들은 각각 주 템플릿 펄스열의 각 주기내에서 시간상으로 고정된 위치/고정된 위치들을 가지도록 발생되는 것을 특징으로 하는 클럭신호에 식별정보를 입력하는 방법.
65. 전자시스템에서 클럭신호를 발생시키기 위한 클럭소스에 있어서,

    - 클럭소스는 주 템플릿으로서 선택된 펄스열과 일치하며, 타이밍 정보가 얻어질 수 있는 펄스의 열 또는 시퀀스로서 각 클럭신호를 발생시키도록 설치되며,

    - 클럭신호에 식별정보를 입력하기 위해 클럭소스는, 클럭신호가 발생되는 하나 이상의 규정된 섹션을 제외하고는 주 템플릿 펄스열과 일치하여, 클럭신호가 주 템플릿 펄스열의 상응하지만 변형된 섹션과 일치하도록 클럭신호를 발생시키게 설치되는 것을 특징으로 하는, 전자시스템에서 클럭신호를 발생시키기 위한 클럭소스.
66. 제 65 항에 있어서,

    상기 클럭소스는, 주 템플릿 펄스열이 일정한 시간주기로 반복되는 고정된 템플릿 펄스 서브열을 포함하며, 일치하지 않는 규정된 섹션이 주 템플릿 펄스열의 각 주기내에서 고정된 위치를 갖도록 클럭신호를 발생시키게 설치되는 것을 특징으로 하는 클럭신호를 발생시키는 클럭소스.
67. 클럭신호용 판정 및 평가유닛에 있어서,

    클럭신호가 주 템플릿 펄스열의 상응하지만 변형된 섹션과 일치하는 하나 이상의 규정된 섹션을 제외하고는, 클럭신호가 규정된 주 템플릿 펄스열과 일치하는지를 판정하는 수단을 포함하는 것을 특징으로 하는 클럭신호용 판정 및 평가유닛.
68. 제 67 항에 있어서,

    상기 주 템플릿 펄스열은 일정한 시간주기로 반복되는 고정된 템플릿 펄스열을 포함하고, 일치성이없는 규정된 섹션은 주 템플릿 펄스열의 각 주기내에 시간적으로 고정된 위치를 가지는 것을 특징으로 하는 클럭신호용 판정 및 평가유닛.
69. 제 67 항 또는 제 68 항에 있어서,

    - 일치성이 존재하는 것으로 판단된 횟수를 저장하기 위한, 상기 판정수단에 접속되는 메모리수단, 및

    - 메모리수단에 저장된 수를 평가하여, 상기 저장된 수가 제 2규정된 값보다 큰 양만큼 제 1의 규정된 수에서 벗어날 경우 신호를 제공하기 위한, 메모리수단에 접속되는 평가수단을 포함하는 것을 특징으로 하는 클럭신호용 판정 및 평가유닛.
70. 클럭신호내의 에러를 판정 및 평가하기 위한 유닛을 테스트하기 위해 주기적으로 반복되는 동일한 클럭펄스를 포함하는 클럭신호에 고의적인 에러를 입력하는 방법에 있어서,

    - 클럭신호는 주 템플릿으로서 선택된 펄스열과 일치하며 타이밍정보가 얻어질 수 있는 펄스의 시퀀스 또는 열로서 발생되고,

    - 주파수에러를 모사하기 위해, 클럭신호는, 제 1의 규정된 수의 연속적인 펄스가 생략된다는 것을 제외하고는 주 템플릿 펄스열과 일치하도록 발생되며,

    - 위상에러를 모사하기 위해, 클럭신호는, 제 2의 규정된 수의 연속적인 펄스가 생략된다는 것을 제외하고는 주 템플릿 펄스열과 일치하도록 발생되는데,

    - 상기 각 경우에 있어서, 제 2의 규정된 수는 제 1의 규정된 수 보다 큰 것을 특징으로 하는 클럭신호에 고의적인 에러를 입력하는 방법.
71. 제 70 항에 있어서,

    상기 클럭신호는, 주 템플릿 펄스열이 일정한 시간주기로 반복되는 고정된 템플릿 펄스 서브열을 포함하며, 펄스가 생략되는 규정된 위치가 주 템플릿 펄스열의 각 주기내에서 시간적으로 고정된 위치를 가지도록 발생되는 것을 특징으로 클럭신호에 고의적인 에러를 입력하는 방법.
72. 전자시스템에서 클럭신호를 발생시키기 위한 클럭소스에 있어서,

    - 클럭소스는 타이밍정보가 얻어질 수 있는 펄스의 열 또는 시퀀스로서 각 클럭신호를 발생시키도록 설치되고,

    - 클럭소스는 주파수에러를 모사하기 위해, 클럭신호가 제 1의 규정된 수의 연속적인 펄스가 생략된다는 것을 제외하고는 규정된 주 템플릿 펄스열과 일치하도록 클럭신호를 발생시키게 설치되며, 및/또는

    - 클럭소스는 주파수에러를 모사하기 위해, 클럭신호가 제 2의 규정된 수의 연속적인 펄스가 생략된다는 것을 제외하고는 규정된 주 템플릿 펄스열과 일치하도록 클럭신호를 발생시키게 설치되는데,

    - 상기 각 경우에 있어서, 제 2의 규정된 수는 제 1의 규정된 수 보다 큰 것을 특징으로 하는, 전자시스템에서 클럭신호를 발생시키기 위한 클럭소스.
73. 제 72 항에 있어서,

    상기 클럭소스는, 주 템플릿 펄스열이 일정한 시간주기로 반복되는 고정된 텔플릿 펄스 서브열을 포함하고, 펄스가 생략되는 규정된 위치는 주 템플릿 펄스열의 각 주기 내에 시간적으로 고정된 위치를 가지도록 클럭신호를 발생시키게 설치 되는 것을 특징으로 하는 클럭신호를 발생시키는 클럭소스.
74. 클럭신호 평가 방법에 있어서,

    - 규정된 주 템플릿 펄스열과 클럭신호를 비교함으로써 클럭신호가 주파수 에러를 포함하는지를 판정하여, 그 비교결과가, 제 1의 규정된 수의 연속펄스가 생략되거나 클럭신호에 없는 것을 제외하고는 주 템플릿 펄스열과 클럭신호가 일치한 다는 것일 경우에만 주파수 에러를 검출하는 단계, 및/또는

    - 규정된 주 템플릿 펄스열과 클럭신호를 비교함으로써 클럭신호가 위상에러를 포함하는지를 판정하여, 그 비교결과가, 제 2의 규정된 수의 연속펄스가 생략되거나 클럭신호에 없는 것을 제외하고는 주 템플릿 펄스열과 클럭신호가 일치한다는 것일 경우에만 위상에러를 검출하는 단계를 포함하는데,

    - 상기 각 경우에 있어서, 제 2의 규정된 수는 제 1의 규정된 수 보다 큰 것을 특징으로 하는 클럭신호 평가 방법.
75. 클럭신호용 판정 및 평가유닛에 있어서,

    - 클럭신호가 주파수에러를 포함하는지를 판정하는 수단으로서, 제 1의 규정된 수의 연속적인 펄스가 클럭신호에서 생략된다는 것을 제외하고는 클럭신호가 규정된 주 템플릿 펄스열과 일치하는지를 결정하도록 설치되는 수단, 및

    - 클럭신호가 위상에러를 포함하는지를 판정하는 수단으로서, 제 2의 규정된 수의 연속적인 펄스가 클럭신호에서 생략된다는 것을 제외하고는 클럭신호가 규정된 주 템플릿 펄스열과 일치하는지를 결정하도록 설치되는 수단을 포함하는데,

    - 상기 각 경우에 있어서, 제 2의 규정된 수는 제 1의 규정된 수 보다 큰 것을 특징으로 하는 클럭신호용 판정 및 평가유닛.
76. 클럭신호 평가 방법에 있어서,

    - 클럭신호내의 주파수에러를 판정하는 단계,

    - 클럭신호내의 위상에러를 판정하는 단계,

    - 에러가 판정될 때 신호를 방출하는 단계, 및

    - 주파수에러를 측정할 때, 규정된 시간주기만큼 주파수에러를 나타내는 신호의 방출을 지연시켜, 상기 규정된 시간주기 동안 위상에러가 판정되어 대신에 검출된 위상에러를 나타내는 신호가 방출되는 경우, 어떠한 신호도 방출되지 않도록 하는 단계를 포함하는 것을 특징으로 하는 클럭신호 평가 방법.
77. 클럭신호용 판정 및 평가유닛에 있어서,

    - 클럭신호내의 주파수에러를 판정하는 수단,

    - 클럭신호내의 위상에러를 판정하는 수단,

    - 주파수와 위상에러를 판정하기 위한 수단에 접속되고, 에러가 판정될 때신호를 제공하도록 설치되며, 주파수 에러를 판정하면 상기 주파수에러를 나타내는 신호의 방출을 규정된 시간주기만큼 지연시켜, 상기 규정된 시간주기동안 위상에러가 검출되어 대신에 검출된 위상에러를 나타내는 신호가 방출될 경우 어떠한 신호도 방출되지 않도록 설치되는 제 1평가수단을 포함하는 것을 특징으로 하는 클럭신호용 판정 및 평가유닛.
78. 전자시스템내의 서브시스템에 클럭신호를 공급 또는 전달하는 방법으로서, 상기 클럭신호는 세 개 이상의 상이한 독립적인 선로 또는 채널을 통해 서브시스템에 공급 또는 전달되고, 상기 서브시스템은 상이한 선로 또는 채널을 통해 수신된 신호들 중에서 두 개 이상의 클럭신호를 선택하도록 되어 있는, 클럭신호를 공급 또는 전달하는 방법에 있어서,

    두 개 이상의 독립적으로 선택된 신호는, 도달하는 클럭신호에 포함되도록 자신의 독집적인 선로 또는 채널을 통해 제 2서브시스템으로 공급 또는 전달되며, 제 2서브시스템에서 클럭신호의 선택은 제 1서브시스템에서와 동일한 방식으로 이루어지는 것을 특징으로 하는, 클럭신호를 공급 또는 전달하는 방법.
79. 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하며 및/또는 국들간에 정보를 전달하는 망 또는 설비로서,

    - 하나 이상의 클럭신호를 발생시키기 위해 제 1국에 설치되는 회로,

    - 제 2국에 하나 이상의 클럭신호를 동시에 또한 독립적으로 공급 또는 전달하기 위한, 제 1국에서 제 2국까지의 세 개 이상의 상이한 독립적인 전송선로 또는 전송채널, 및

    - 상이한 선로 또는 채널을 통해 수신된 신호들 중에서 두 개 이상의 클럭신호를 선택하기 위한 제 2국내의 선택기유닛을 포함하는, 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하며 및/또는 국들간에 정보를 전달하는 망 또는 설비에 있어서,

    - 선택기유닛을 포함하며 제 2국과 유사한 제 3국, 및

    - 제 3국에 도달하는 클럭신호에 포함되도록 제 2국의 선택기유닛에 의해 독립적으로 선택된 두 개 이상의 신호를 제 3국에 공급 또는 전달하기 위한, 제 2국에서 제 3국까지의 독립적인 전송선로 또는 전송채널을 포함하는 것을 특징으로 하는, 정보를 처리하고 및/또는 상이한 국에서 프로세스를 수행하며 및/또는 국들간에 정보를 전달하는 망 또는 설비.
80. 두 클럭신호 내의 타이밍 펄스가 서로에 대하여 타이밍 에러를 나타내는지를 판정하는 방법에 있어서,

    - 클럭신호 내의 타이밍펄스의 주파수보다 상당히 높은 주파수의 펄스를 포함하는 고정된 펄스신호를 이용하여, 각 타이밍 펄스로부터, 타이밍 펄스와 동시에 시작하지만 고정된 펄스신호의 펄스의 시작에 의해 그 끝이 결정되는 제 1펄스가 형성되어, 상기 제 1펄스가 고정된 펄스신호의 제 1의 규정된 수의 주기 및 이러한 주기의 일부분을 포함하는 길이를 가지게 되고,

    - 각 클럭신호로부터의 제 l펄스의 교차로 구성되는 교차펄스가 발생되며,

    - 교차펄스가 없는 경우, 클럭신호들 간의 시간에러를 나타내는 제 1경보신호가 제공되는 것을 특징으로 하는, 두 클럭신호 내의 타이밍 펄스가 서로에 대하여 타이밍 에러를 나타내는지를 판정하는 방법.
81. 두 클럭신호내의 타이밍 펄스가 서로에 대하여 타이밍 에러를 나타내는지를 판정하는 방법에 있어서,

    - 클럭신호 내의 타이밍펄스의 주파수보다 상당히 높은 주파수의 펄스를 포함하는 고정된 펄스신호를 이용하여, 각 타이밍 펄스로부터, 타이밍 펄스와 동시에 시작하지만 고정된 펄스신호의 펄스의 시작에 의해 그 끝이 결정되는 제 1펄스가 형성되어, 상기 제 1펄스가 고정된 펄스신호의 제 1의 규정된 수의 주기 및 이러한 주기의 일부분을 포함하는 길이를 가지게 되고,

    - 각 타이밍 펄스로부터의 고정된 펄스신호를 이용하여, 타이밍 펄스와 동시에 시작하지만 고정된 펄스신호내의 펄스의 시작에 의해 그 끝이 결정되는 제 2펄스가 형성되어, 제 2펄스는 상기 제 1규정된 수보다 큰 제 2규정된 수의 주기의 고정된 펄스신호 및 이러한 주기의 일부분으로 구성되는 길이를 가지게 되고,

    - 각 클럭신호로부터의 제 1펄스의 교차로 구성되는 제 1교차펄스가 생성되고,

    - 각 클럭신호로부터의 제 2펄스의 교차로 구성되는 제 2교차펄스가 생성되고,

    - 제 1교차펄스의 발생사이의 시간간격이 감시되어, 상기 시간간격이 임계값 보다 크면 제 1신호가 제공되고,

    - 제 2교차펄스의 발생사이의 시간간격이 감시되어, 상기 시간간격이 임계값보다 크면 제 2신호가 제공되며,

    - 제 2신호가 나타나는 경우 클럭신호들 간의 타이밍에러를 나타내는 경보신호가 제공되기 시작하고, 이 경보신호는 제 1신호가 현존 상태에서 비현존 상태로 이동하도록 제 1신호의 천이 이전까지 계속 제공되는 것을 특징으로 하는, 두 클럭신호내의 타이밍 펄스가 서로에 대하여 타이밍 에러를 나타내는지를 판정하는 방법.
82. 두 개 클럭신호내의 타이밍 펄스가 서로에 대하여 타이밍 에러를 나타내는지 를 판정하는 장치에 있어서,

    - 클럭신호내의 타이밍펄스의 주파수보다 상당히 높은 주파수의 펄스를 가진 고정된 펄스신호를 발생시키기 위한 펄스발생회로,

    - 제 1펄스가 고정된 펄스신호의 제 1의 규정된 수의 주기 및 이러한 주기의 일부분으로 구성되는 길이를 가지도록, 타이밍펄스와 같은 시간에 시작하지만 그 끝이 고정된 펄스신호에서 펄스의 시작에 의해 결정되는 제 1펄스를 두 개의 클럭신호내의 각 타이밍펄스로부터 형성하는 미분회로,

    - 두 클럭신호 각각으로부터의 제 1펄스의 교차로 구성되는 교차펄스를 생성시키기 위한 상기 미분회로에 접속된 AND-게이트, 및

    - 교차펄스가 존재하지 않거나 또는 얻어지지 않는 경우, 클럭신호들 간의 시간에러를 나타내는 경보신호를 제공하기 위한 상기 AND-게이트에 접속된 경보회로를 포함하는 것을 특징으로 하는, 두 개 클럭신호내의 타이밍 펄스가 서로에 대하여 타이밍 에러를 나타내는지를 판정하는 장치.
83. 두 개의 클럭신호내의 타이밍펄스가 서로에 대해 타이밍 에러를 나타내는지 를 판정하는 장치에 있어서,

    - 클럭신호내의 타이밍펄스의 주파수보다 상당히 높은 주파수의 펄스를 포함하는 고정된 펄스신호를 발생시키기 위한 펄스발생회로,

    - 제 1펄스가 고정된 펄스신호의 제 1의 규정된 수의 주기 및 이러한 주기의 일부분으로 형성되는 길이를 가지도록, 타이밍펄스와 같은 시간에 시작하지만 고정된 펄스신호에서의 펄스의 시작에 의해 그 끝이 결정되는 제 1펄스를 두 클럭신호내의 각 타이밍펄스로부터 형성하는 미분회로,

    - 제 2펄스가 상기 제 1의 규정된 수보다 큰 제 2의 규정된 수의 고정된 펄스신호 주기 및 이러한 주기의 일부분으로 형성되는 길이를 가지도록, 타이밍펄스와 같은 시간에 시작하지만 고정된 펄스신호에서의 펄스의 시작에 의해 그 끝이 결정되는 제 2펄스를 두 클럭신호 내의 각 타이밍펄스로부터 형성하는 미분회로,

    - 두 클럭신호 각각으로부터의 제 1펄스의 교차로 구성되는 제 1교차펄스를 생성하기 위한 상기 미분회로에 접속된 제 1 AND-게이트,

    - 두 클럭신호 각각으로부터의 제 2펄스의 교차로 구성되는 제 2교차펄스를생성하기 위한 상기 미분회로에 접속된 제 2 AND-게이트,

    - 제 1교차펄스의 발생사이의 시간간격을 감시하여 상기 시간간격이 임계값 보다 큰 경우 제 1신호를 제공하기 위한, 상기 제 1 AND-게이트에 접속된 제 1감시회로,

    - 제 2교차펄스의 발생사이의 시간간격을 감시하여 상기 시간간격이 임계값 보다 큰 경우 제 2신호를 제공하기 위한, 상기 제 2 AND-게이트에 접속된 제 2감시회로, 및

    - 제 1 및 제 2감시회로에 접속되며, 제 2신호가 나타날 경우 클럭신호들 간의 타이밍 에러를 나타내는 경보신호를 제공하기 시작하여, 제 1신호가 현존상태에서 비현존 상태로 이동하도록 하는 제 1신호의 천이 전까지 상기 제 2경보신호를 계속 제공하도록 설치되는 경보회로를 포함하는 것을 특징으로 하는, 두 개의 클럭신호내의 타이밍펄스가 서로에 대해 타이밍 에러를 나타내는지를 판정하는 장치.
84. 기저대 주파수를 가지는 펄스의 시퀀스 또는 열을 포함하는 합성 클럭펄스신호에 입력된 신호시퀀스의 검출을 나타내며, 신호시퀀스에 대해 시간상 일정한 위치를 가지는 펄스를 생성하기 위한 펄스생성방법에 있어서,

    - 신호시퀀스가 검출된 다음, 검출 이후 나타나며 제 1펄스내의 일정한 천이가 항상 클럭펄스신호내의 펄스들간의 간격보다 더 짧은 시간적 위치를 갖는 제 1 펄스가 생성되고,

    - 클럭펄스신호 내의 기저대 주파수의 전체 클럭펄스에 대한 전체 시간길이와 동일한 시간에 제 2펄스가 나타나도록, 제 1펄스로부터, 규정된 지연을 가지는 제 2펄스 후에 시작하며 클럭펄스신호의 한 시간주기 보다 짧은 길이를 가지는 제 2펄스가 생성되며,

    - 제 2펄스와 클럭펄스신호로 교차가 형성됨으로써 전체 클럭펄스가 분리되는 것을 특징으로 하는 펄스생성방법.
85. 제 83 항에 있어서,

    상기 제 1펄스는 클럭펄스신호의 기저대 주파수보다 높은 주파수를 가지는 보조 클럭펄스신호를 이용하여 클럭펄스신호를 샘플링함으로써 생성되고, 상기 샘플링된 신호의 패턴은 하나 이상의 규정된 패턴과 비교하여 평가되며, 일치시에 제 1펄스가 제공되는 것을 특징으로 하는 펄스생성방법.
86. 기저대 주파수를 가지는 펄스시퀀스 또는 펄스열을 포함하는 합성 클럭펄스신호에 입력된 신호시퀀스의 검출을 나타내며, 신호시퀀스에 대해 한정된 시간적 위치를 가지는 펄스를 생성하기 위한 펄스생성장치에 있어서,

    - 신호시퀀스의 검출 후에 나타나며, 제 1펄스 내의 일정한 천이가 클럭펄스신호 내의 펄스들간의 간격보다 짧은 시간간격 내에 항상 있게 되는 시간적 위치를 가지는 제 1펄스를 발생시키기 위한 신호시퀀스용 검출기,

    - 클럭펄스신호내의 기저주파수의 전체 클럭펄스의 전체 시간 길이와 동일한 시간에 제 2펄스가 나타나도록, 규정된 지연을 가지는 제 2펄스 이후에 시작하고클럭펄스신호의 한 시간주기 보다 짧은 길이를 가지는 제 2펄스를 제 1펄스로부터 생성하도록 설치된 지연 및 펄스정형회로, 및

    - 제 2펄스와 클럭펄스신호의 교차를 형성함으로써, 전체클럭펄스가 하나의 분리된 펄스로서 그 출력단자에 제공되는 AND-게이트를 포함하는 것을 특징으로 하는 펄스생성장치.
87. 제 86 항에 있어서,

    상기 검출기는:

    - 클럭펄스신호의 기저대 주파수보다 높은 주파수를 가지는 보조 클럭펄스신호를 위한 소스,

    - 보조 클럭펄스신호가 제공되는 클럭입력과 클럭펄스신호가 제공되는 시프트입력을 가지는 시프트레지스터, 및

    - 시프트레지스터의 시프트위치가 접속되어, 그 출력단자에서 제 1펄스가 얻어지는 조합망을 포함하는 것을 특징으로 하는 펄스생성장치.
88. 기저대 주파수를 가지는 펄스시퀀스 또는 열을 포함하는 합성 클럭펄스신호에 입력된 신호시퀀스를 검출하기 위한 방법에 있어서,

    - 클럭펄스신호의 기저대 주파수보다 상당히 높은 주파수를 가지는 보조 클럭펄스신호가 클럭펄스신호와 독립적으로 발생되고,

    - 클럭펄스신호가 보조 클럭펄스신호에 의해 샘플링되며,

    - 샘플링된 신호의 패턴은 하나 이상의 규정된 패턴과 비교하여 평가되어, 일치시에 제 1펄스가 제공되는 것을 특징으로 하는, 합성 클럭펄스신호에 입력된 신호시퀀스를 검출하는 방법.
89. 제 88 항에 있어서,

    상기 보조 클럭펄스신호는 클럭펄스신호의 기저대 주파수의 4-10배인 주파수로 발생되는 것을 특징으로 하는 신호시퀀스 검출 방법.
90. 제 88 항에 있어서,

    상기 보조 클럭펄스신호는 클럭펄스신호의 기저대 주파수의 6배인 주파수로 발생되는 것을 특징으로 하는 신호시퀀스 검출 방법.
91. 기저대 주파수를 가지는 펄스시퀀스 또는 열을 포함하는 합성클럭펄스신호에 입력된 신호시퀀스를 검출하기 위한 검출기에 있어서,

    - 클럭펄스신호와 독립적으로 작동하고 클럭펄스신호의 기저대 주파수보다 높은 주파수를 가지는 보조 클럭펄스신호를 발생시키도록 설치되는 소스.

    - 보조 클럭펄스신호가 제공되는 클럭입력과 클럭펄스신호가 제공되는 시프트입력을 가지는 시프트레지스터, 및

    - 시프트레지스터의 시프트위치가 접속되고, 그 출력단자에서 제 1펄스가 얻어지는 조합망을 포함하는 것을 특징으로 하는, 합성클럭펄스신호에 입력된 신호시퀀스를 검출하기 위한 검출기.
92. 제 91 항에 있어서,

    상기 소스는 클럭펄스신호의 기저대 주파수의 4-10배인 주파수를 가지는 보조 클럭펄스신호를 발생시키도록 설치되는 것을 특징으로 하는 신호시퀀스용 검출기.
93. 제 91 항에 있어서,

    상기 소스는 클럭펄스신호의 기저대 주파수의 6배인 주파수를 가지는 보조 클럭펄스신호를 발생시키도록 설치되는 것을 특징으로 하는 신호시퀀스용 검출기.