JPH05199240A - パス監視方式 - Google Patents
パス監視方式Info
- Publication number
- JPH05199240A JPH05199240A JP4007317A JP731792A JPH05199240A JP H05199240 A JPH05199240 A JP H05199240A JP 4007317 A JP4007317 A JP 4007317A JP 731792 A JP731792 A JP 731792A JP H05199240 A JPH05199240 A JP H05199240A
- Authority
- JP
- Japan
- Prior art keywords
- path
- bit
- monitoring
- bit information
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 本発明はパス監視方式に関し、簡単な構成で
線路のパスを確実に監視できるパス監視方式の提供を目
的とする。 【構成】 送信フレームの所定の空１ビット位置にパス
監視用ビット情報ＰＢを挿入する監視ビット挿入部１
と、受信フレームの前記空１ビット位置よりパス監視用
ビット情報ＰＢを抽出して検査を行う監視ビット抽出検
査部２とを備え、パス監視用ビット情報ＰＢをフレーム
を単位として０と１とに交番させることにより線路のパ
スを検査する。好ましくは、監視ビット抽出検査部２で
抽出したパス監視用ビット情報ＰＢの０から１又は１か
ら０への変化を検出することにより、比較のためのパス
検査用ビット情報ＣＢの交番位相をパス監視用ビット情
報ＰＢの交番位相に合わせておく。
線路のパスを確実に監視できるパス監視方式の提供を目
的とする。 【構成】 送信フレームの所定の空１ビット位置にパス
監視用ビット情報ＰＢを挿入する監視ビット挿入部１
と、受信フレームの前記空１ビット位置よりパス監視用
ビット情報ＰＢを抽出して検査を行う監視ビット抽出検
査部２とを備え、パス監視用ビット情報ＰＢをフレーム
を単位として０と１とに交番させることにより線路のパ
スを検査する。好ましくは、監視ビット抽出検査部２で
抽出したパス監視用ビット情報ＰＢの０から１又は１か
ら０への変化を検出することにより、比較のためのパス
検査用ビット情報ＣＢの交番位相をパス監視用ビット情
報ＰＢの交番位相に合わせておく。
Description
【０００１】
【産業上の利用分野】本発明はパス監視方式に関し、更
に詳しくは線路にパス監視用情報を載せ、かつ該線路よ
り前記パス監視用情報を抽出して検査することにより線
路のパスを監視するパス監視方式に関する。近年、情報
通信の重要性が増しており、通信装置の大規模化及び信
頼性の一層の向上が望まれる。これに伴い、通信装置の
主信号系においてもパスの自己監視機能を拡大、充実化
させる必要がある。
に詳しくは線路にパス監視用情報を載せ、かつ該線路よ
り前記パス監視用情報を抽出して検査することにより線
路のパスを監視するパス監視方式に関する。近年、情報
通信の重要性が増しており、通信装置の大規模化及び信
頼性の一層の向上が望まれる。これに伴い、通信装置の
主信号系においてもパスの自己監視機能を拡大、充実化
させる必要がある。
【０００２】
【従来の技術】図５は従来のパス監視方式を説明する図
で、図において、８は通信回路を実装した基盤、８１は
基盤８上に設けた監視パターン挿入部、８２は監視パタ
ーン発生部（ＰＧ）、９は通信回路を実装した他の基
盤、９１は基盤９上に設けた監視パターン抽出検査部、
９２はシフトレジスタ（ＳＲ）、９３はコンパレータ
（ＣＭＰ）、９４は検査パターンメモリ（ＰＭ）、１０
０は基盤８−９間で主信号のデータ渡しを行う線路であ
る。
で、図において、８は通信回路を実装した基盤、８１は
基盤８上に設けた監視パターン挿入部、８２は監視パタ
ーン発生部（ＰＧ）、９は通信回路を実装した他の基
盤、９１は基盤９上に設けた監視パターン抽出検査部、
９２はシフトレジスタ（ＳＲ）、９３はコンパレータ
（ＣＭＰ）、９４は検査パターンメモリ（ＰＭ）、１０
０は基盤８−９間で主信号のデータ渡しを行う線路であ
る。
【０００３】基盤８−９間でデータ渡しをしている時
に、線路１００の地絡、断又は不図示のバッファＩＣの
不良等が発生すると、パスの信号は常時「０」レベル又
は「１」レベルに固定されてしまう。このパスが「０」
レベルに固定された場合はデータ信号の「１」が送れな
くなり、またパスが「１」レベルに固定された場合はデ
ータ信号の「０」が送れなくなる。従って、このような
パスの異常を常時監視するには「０」及び「１」のパス
監視用データを送る必要がある。
に、線路１００の地絡、断又は不図示のバッファＩＣの
不良等が発生すると、パスの信号は常時「０」レベル又
は「１」レベルに固定されてしまう。このパスが「０」
レベルに固定された場合はデータ信号の「１」が送れな
くなり、またパスが「１」レベルに固定された場合はデ
ータ信号の「０」が送れなくなる。従って、このような
パスの異常を常時監視するには「０」及び「１」のパス
監視用データを送る必要がある。
【０００４】従来は、８ビットから成るパス監視用デー
タＰＰを送っていた。即ち、監視パターン挿入部８１
は、フレーム同期信号ＦＰに基づいて、送信フレーム中
の所定の空き１バイト位置に、監視パターン発生部８２
が発生する例えば８ビット「０１０１０１０１」パター
ンのパス監視用データＰＰを挿入する。一方、監視パタ
ーン抽出検査部９１においては、同じくフレーム同期信
号ＦＰに基づいて、シフトレジスタ９２が受信フレーム
中の前記パス監視用データＰＰを抽出し、コンパレータ
９３はシフトレジスタ９２のパス監視用データＰＰ00〜
ＰＰ07と検査パターンメモリ９４から読み出したパス検
査用データＰＭ00〜ＰＭ07とを比較する。そして、比較
の一致が得られた時はこのパスは正常であるが、比較の
一致が得られない時はパスは異常であり、コンパレータ
９３は警報信号ＥＲを発生する。
タＰＰを送っていた。即ち、監視パターン挿入部８１
は、フレーム同期信号ＦＰに基づいて、送信フレーム中
の所定の空き１バイト位置に、監視パターン発生部８２
が発生する例えば８ビット「０１０１０１０１」パター
ンのパス監視用データＰＰを挿入する。一方、監視パタ
ーン抽出検査部９１においては、同じくフレーム同期信
号ＦＰに基づいて、シフトレジスタ９２が受信フレーム
中の前記パス監視用データＰＰを抽出し、コンパレータ
９３はシフトレジスタ９２のパス監視用データＰＰ00〜
ＰＰ07と検査パターンメモリ９４から読み出したパス検
査用データＰＭ00〜ＰＭ07とを比較する。そして、比較
の一致が得られた時はこのパスは正常であるが、比較の
一致が得られない時はパスは異常であり、コンパレータ
９３は警報信号ＥＲを発生する。
【０００５】しかし、従来のパス監視方式によると、フ
レーム上に連続した８ビットの空きエリアが必要な上、
このパス監視方式を実現するためのハードウエア量は大
きなものになっていた。従って、従来のようなパス監視
回路を大規模な通信装置の随所に設けようとすると、装
置のスペースファクタやコストが悪化するという問題が
あった。
レーム上に連続した８ビットの空きエリアが必要な上、
このパス監視方式を実現するためのハードウエア量は大
きなものになっていた。従って、従来のようなパス監視
回路を大規模な通信装置の随所に設けようとすると、装
置のスペースファクタやコストが悪化するという問題が
あった。
【０００６】
【発明が解決しようとする課題】上記のように従来のパ
ス監視方式では、フレーム上に連続した８ビットの空き
エリアが必要な上、このパス監視方式を実現するための
ハードウエア量は大きなものになっていた。本発明の目
的は、簡単な構成で線路のパスを確実に監視できるパス
監視方式を提供することにある。
ス監視方式では、フレーム上に連続した８ビットの空き
エリアが必要な上、このパス監視方式を実現するための
ハードウエア量は大きなものになっていた。本発明の目
的は、簡単な構成で線路のパスを確実に監視できるパス
監視方式を提供することにある。
【０００７】
【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明のパス監視方式は、線
路にパス監視用情報を載せ、かつ該線路より前記パス監
視用情報を抽出して検査することにより線路のパスを監
視するパス監視方式において、送信フレームの所定の空
１ビット位置にパス監視用ビット情報ＰＢを挿入する監
視ビット挿入部１と、受信フレームの前記空１ビット位
置よりパス監視用ビット情報ＰＢを抽出して検査を行う
監視ビット抽出検査部２とを備え、パス監視用ビット情
報ＰＢをフレームを単位として０と１とに交番させるこ
とにより線路のパスを検査するものである。
により解決される。即ち、本発明のパス監視方式は、線
路にパス監視用情報を載せ、かつ該線路より前記パス監
視用情報を抽出して検査することにより線路のパスを監
視するパス監視方式において、送信フレームの所定の空
１ビット位置にパス監視用ビット情報ＰＢを挿入する監
視ビット挿入部１と、受信フレームの前記空１ビット位
置よりパス監視用ビット情報ＰＢを抽出して検査を行う
監視ビット抽出検査部２とを備え、パス監視用ビット情
報ＰＢをフレームを単位として０と１とに交番させるこ
とにより線路のパスを検査するものである。
【０００８】
【作用】図１において、監視ビット挿入部１は送信フレ
ームの所定の空１ビット位置にパス監視用ビット情報Ｐ
Ｂを挿入する。一方、監視ビット抽出検査部２では受信
フレームの前記空１ビット位置よりパス監視用ビット情
報ＰＢを抽出して検査を行う。その際に、監視ビット挿
入部１はパス監視用ビット情報ＰＢをフレームを単位と
して０と１とに交番させる。一方、監視ビット抽出検査
部２においては、抽出したパス監視用ビット情報ＰＢが
数フレームにわたって０のみ又は１のみである場合には
このパスに異常が有ると判断する。また、抽出したパス
監視用ビット情報ＰＢが少なくとも０と１とに交番して
いる場合はこのパスに異常が無いと判断する。
ームの所定の空１ビット位置にパス監視用ビット情報Ｐ
Ｂを挿入する。一方、監視ビット抽出検査部２では受信
フレームの前記空１ビット位置よりパス監視用ビット情
報ＰＢを抽出して検査を行う。その際に、監視ビット挿
入部１はパス監視用ビット情報ＰＢをフレームを単位と
して０と１とに交番させる。一方、監視ビット抽出検査
部２においては、抽出したパス監視用ビット情報ＰＢが
数フレームにわたって０のみ又は１のみである場合には
このパスに異常が有ると判断する。また、抽出したパス
監視用ビット情報ＰＢが少なくとも０と１とに交番して
いる場合はこのパスに異常が無いと判断する。
【０００９】好ましくは、監視ビット挿入部１はフレー
ム同期信号ＦＰに基づいてパス監視用ビット情報ＰＢを
０と１とに交番させるパス監視用ビット情報発生部１２
を備え、また監視ビット抽出検査部２は、フレーム同期
信号ＦＰに基づいてパス検査用ビット情報ＣＢを０と１
とに交番させるパス検査用ビット情報発生部２２と、抽
出したパス監視用ビット情報ＰＢの０から１又は１から
０への変化を検出することによりパス検査用ビット情報
ＣＢの交番位相をパス監視用ビット情報ＰＢの交番位相
に合わせる同期化部２３とを備える。
ム同期信号ＦＰに基づいてパス監視用ビット情報ＰＢを
０と１とに交番させるパス監視用ビット情報発生部１２
を備え、また監視ビット抽出検査部２は、フレーム同期
信号ＦＰに基づいてパス検査用ビット情報ＣＢを０と１
とに交番させるパス検査用ビット情報発生部２２と、抽
出したパス監視用ビット情報ＰＢの０から１又は１から
０への変化を検出することによりパス検査用ビット情報
ＣＢの交番位相をパス監視用ビット情報ＰＢの交番位相
に合わせる同期化部２３とを備える。
【００１０】これにより、送信側のパス監視用ビット情
報ＰＢと受信側のパス検査用ビット情報ＣＢの交番位相
が揃う。そこで、監視ビット抽出検査部２においては、
抽出したパス監視用ビット情報ＰＢと発生したパス検査
用ビット情報ＣＢとを比較することで、一層確実なパス
監視を行える。
報ＰＢと受信側のパス検査用ビット情報ＣＢの交番位相
が揃う。そこで、監視ビット抽出検査部２においては、
抽出したパス監視用ビット情報ＰＢと発生したパス検査
用ビット情報ＣＢとを比較することで、一層確実なパス
監視を行える。
【００１１】
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例のパス監
視方式の構成を示す図で、図において１は不図示の基盤
上に実装した監視ビット挿入部、１１はセレクタ（ＳＥ
Ｌ）、１２はパス監視用ビット情報発生部（ＰＢＧ）、
１３はＮ進のカウンタ（ＣＴＲ）、１４はデコーダ（Ｄ
ＥＣ）、１５はフリップフロップ（ＦＦ）、２は不図示
の他の基盤上に実装した監視ビット抽出検査部、２１は
監視ビット抽出部、２２はパス検査用ビット情報発生部
（ＣＢＧ）、２３は同期化部、２４〜２８はフリップフ
ロップ（ＦＦ）、２９はＮ進のカウンタ（ＣＴＲ）、３
０はデコーダ（ＤＥＣ）、３１はＮＡＮＤゲート回路、
３２はＥＸ−ＯＲゲート回路、１００は基盤間で主信号
のデータ渡しを行う線路である。
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例のパス監
視方式の構成を示す図で、図において１は不図示の基盤
上に実装した監視ビット挿入部、１１はセレクタ（ＳＥ
Ｌ）、１２はパス監視用ビット情報発生部（ＰＢＧ）、
１３はＮ進のカウンタ（ＣＴＲ）、１４はデコーダ（Ｄ
ＥＣ）、１５はフリップフロップ（ＦＦ）、２は不図示
の他の基盤上に実装した監視ビット抽出検査部、２１は
監視ビット抽出部、２２はパス検査用ビット情報発生部
（ＣＢＧ）、２３は同期化部、２４〜２８はフリップフ
ロップ（ＦＦ）、２９はＮ進のカウンタ（ＣＴＲ）、３
０はデコーダ（ＤＥＣ）、３１はＮＡＮＤゲート回路、
３２はＥＸ−ＯＲゲート回路、１００は基盤間で主信号
のデータ渡しを行う線路である。
【００１２】図３は実施例のパス監視方式の動作タイミ
ングチャートで、以下、図２、図３を参照して動作を説
明する。各基盤にはシステムに共通のフレームパルス信
号ＦＰ（８ＫＨZ ）及びのデータ伝送用のクロック信号
ＣＬＫ（２．０４８ＭＨZ ）が供給されている。また、
チャネルＣＨにはフレームパルス信号ＦＰ及びクロック
信号ＣＬＫに同期したフレーム構成の主信号データが伝
送されている。
ングチャートで、以下、図２、図３を参照して動作を説
明する。各基盤にはシステムに共通のフレームパルス信
号ＦＰ（８ＫＨZ ）及びのデータ伝送用のクロック信号
ＣＬＫ（２．０４８ＭＨZ ）が供給されている。また、
チャネルＣＨにはフレームパルス信号ＦＰ及びクロック
信号ＣＬＫに同期したフレーム構成の主信号データが伝
送されている。
【００１３】監視ビット挿入部１において、カウンタ１
３はフレームパルス信号ＦＰに同期してリセットされ、
引き続きクロック信号ＣＬＫをカウントアップしてい
る。デコーダ１４は、カウンタ１３のカウント出力をデ
コードしており、送信フレーム信号ＴＸの所定の空１ビ
ット位置に同期してデータ１ビット幅のタイミング信号
ＴＰ1 を出力する。このタイミング信号ＴＰ1 は、その
立ち上がりでフリップフロップ１５を反転させると共
に、セレクタ１１の選択をデータ１ビット幅だけｂ側に
変更する。これにより、送信フレーム信号ＴＸの所定の
空１ビット位置にはフレームを単位として「０」と
「１」とに交番するパス監視用ビット情報ＰＢが挿入さ
れる。
３はフレームパルス信号ＦＰに同期してリセットされ、
引き続きクロック信号ＣＬＫをカウントアップしてい
る。デコーダ１４は、カウンタ１３のカウント出力をデ
コードしており、送信フレーム信号ＴＸの所定の空１ビ
ット位置に同期してデータ１ビット幅のタイミング信号
ＴＰ1 を出力する。このタイミング信号ＴＰ1 は、その
立ち上がりでフリップフロップ１５を反転させると共
に、セレクタ１１の選択をデータ１ビット幅だけｂ側に
変更する。これにより、送信フレーム信号ＴＸの所定の
空１ビット位置にはフレームを単位として「０」と
「１」とに交番するパス監視用ビット情報ＰＢが挿入さ
れる。
【００１４】この送信フレーム信号ＴＸは、線路１００
上に設けられた不図示のバッファ回路及び所定長の線路
１００を介して監視ビット抽出検査部２に至り、これに
より受信フレーム信号ＲＸは例えば時間αの遅延を受け
る。監視ビット抽出検査部２において、カウンタ２９は
同じくフレームパルス信号ＦＰに同期してリセットさ
れ、引き続きクロック信号ＣＬＫをカウントアップして
いる。デコーダ３０は、カウンタ２９のカウント出力を
デコードしており、受信フレーム信号ＲＸの前記空１ビ
ット位置（ＴＰ1 よりも略時間αだけ遅延したタイミン
グ）に同期してタイミング信号ＴＰ2 を出力する。フリ
ップフロップ２５はタイミング信号ＴＰ2 の立ち上がり
で受信フレーム信号ＲＸよりパス監視用ビット情報ＰＢ
を抽出し、フリップフロップ２６は前記抽出したパス監
視用ビット情報ＰＢをクロック信号ＣＬＫでサンプリン
グすることにより該クロック信号ＣＬＫに同期したパス
監視用ビット情報ＰＢＣを提供する。
上に設けられた不図示のバッファ回路及び所定長の線路
１００を介して監視ビット抽出検査部２に至り、これに
より受信フレーム信号ＲＸは例えば時間αの遅延を受け
る。監視ビット抽出検査部２において、カウンタ２９は
同じくフレームパルス信号ＦＰに同期してリセットさ
れ、引き続きクロック信号ＣＬＫをカウントアップして
いる。デコーダ３０は、カウンタ２９のカウント出力を
デコードしており、受信フレーム信号ＲＸの前記空１ビ
ット位置（ＴＰ1 よりも略時間αだけ遅延したタイミン
グ）に同期してタイミング信号ＴＰ2 を出力する。フリ
ップフロップ２５はタイミング信号ＴＰ2 の立ち上がり
で受信フレーム信号ＲＸよりパス監視用ビット情報ＰＢ
を抽出し、フリップフロップ２６は前記抽出したパス監
視用ビット情報ＰＢをクロック信号ＣＬＫでサンプリン
グすることにより該クロック信号ＣＬＫに同期したパス
監視用ビット情報ＰＢＣを提供する。
【００１５】一方、デコーダ３０はタイミング信号ＴＰ
2 よりも遅れた図示のタイミングにタイミング信号ＴＰ
3 を出力しており、フリップフロップ２８はこのタイミ
ング信号ＴＰ3 の立ち上がりにより反転してパス検査用
ビット情報ＣＢを形成している。ところで、このように
受信側で一方的に形成したパス検査用ビット情報ＣＢの
交番位相が受信フレーム信号より抽出したパス監視用ビ
ット情報ＰＢＣの交番位相と一致しているという保証は
ない。そこで、同期化部２３によりパス監視用ビット情
報ＰＢＣの例えば「１」から「０」への変化点を検出
し、得られたリセット信号ＲＳＰによりフリップフロッ
プ２８を強制リセットしておく。これにより、送信側の
パス監視用ビット情報ＰＢと受信側のパス検査用ビット
情報ＣＢの交番位相が揃う。
2 よりも遅れた図示のタイミングにタイミング信号ＴＰ
3 を出力しており、フリップフロップ２８はこのタイミ
ング信号ＴＰ3 の立ち上がりにより反転してパス検査用
ビット情報ＣＢを形成している。ところで、このように
受信側で一方的に形成したパス検査用ビット情報ＣＢの
交番位相が受信フレーム信号より抽出したパス監視用ビ
ット情報ＰＢＣの交番位相と一致しているという保証は
ない。そこで、同期化部２３によりパス監視用ビット情
報ＰＢＣの例えば「１」から「０」への変化点を検出
し、得られたリセット信号ＲＳＰによりフリップフロッ
プ２８を強制リセットしておく。これにより、送信側の
パス監視用ビット情報ＰＢと受信側のパス検査用ビット
情報ＣＢの交番位相が揃う。
【００１６】ＥＸ−ＯＲゲート回路３２は抽出したパス
監視用ビット情報ＰＢＣとフリップフロップ２８のパス
検査用ビット情報ＣＢとを比較しており、両者が一致し
ていれば「０」レベル、一致していなければ「１」レベ
ルの比較検査信号ＣＭＰを出力する。デコーダ３０は更
にタイミング信号ＴＰ4 を出力しており、このタイミン
グ信号ＴＰ4 の立ち上がりで比較検査信号ＣＭＰをフリ
ップフロップ２４にセットする。
監視用ビット情報ＰＢＣとフリップフロップ２８のパス
検査用ビット情報ＣＢとを比較しており、両者が一致し
ていれば「０」レベル、一致していなければ「１」レベ
ルの比較検査信号ＣＭＰを出力する。デコーダ３０は更
にタイミング信号ＴＰ4 を出力しており、このタイミン
グ信号ＴＰ4 の立ち上がりで比較検査信号ＣＭＰをフリ
ップフロップ２４にセットする。
【００１７】図３の例では、フレーム及びではパス
監視用ビット情報ＰＢＣが「０」，「１」と正しく受信
された結果、警報信号ＥＲは出力されていない。しか
し、フレームにおいては、送信側より引き続きパス監
視用ビット情報ＰＢの「０」を送ったにもかかわらず、
受信側では途中における何らかの障害によりパス監視用
ビット情報ＰＢＣが「１」に再生されている。これによ
り、フリップフロップ２４はフレームのタイミング信
号ＴＰ4 の立ち上がりで比較検査信号ＣＭＰの「１」レ
ベルをラッチし、外部に警報信号ＥＲを出力する。
監視用ビット情報ＰＢＣが「０」，「１」と正しく受信
された結果、警報信号ＥＲは出力されていない。しか
し、フレームにおいては、送信側より引き続きパス監
視用ビット情報ＰＢの「０」を送ったにもかかわらず、
受信側では途中における何らかの障害によりパス監視用
ビット情報ＰＢＣが「１」に再生されている。これによ
り、フリップフロップ２４はフレームのタイミング信
号ＴＰ4 の立ち上がりで比較検査信号ＣＭＰの「１」レ
ベルをラッチし、外部に警報信号ＥＲを出力する。
【００１８】この例では、送信側のパス監視用ビット情
報ＰＢと受信側のパス検査用ビット情報ＣＢの交番位相
は既にフレームで同期しているので、フレームでは
リセット信号ＲＳＰが発生してなくても、正しい検査が
行える。なお、予めシステムリセット信号ＳＲにより、
フリップフロップ１５と２８とを夫々適当な値「１」又
は「０」に強制セットしておけば、同期化部２３を省略
しても、これらの交番位相を揃えておくことが可能であ
る。
報ＰＢと受信側のパス検査用ビット情報ＣＢの交番位相
は既にフレームで同期しているので、フレームでは
リセット信号ＲＳＰが発生してなくても、正しい検査が
行える。なお、予めシステムリセット信号ＳＲにより、
フリップフロップ１５と２８とを夫々適当な値「１」又
は「０」に強制セットしておけば、同期化部２３を省略
しても、これらの交番位相を揃えておくことが可能であ
る。
【００１９】図４は実施例のパス監視方式の応用例を説
明する図で、図において３は複数チャネルＣＨ0 〜ＣＨ
n を収容するインタフェース盤（ＩＦ盤）、３0 〜３n
は夫々チャネルインタフェース回路を実装したインタフ
ェース基板（ＩＦＢ）、４はデータ多重化部（ＭＵ
Ｘ）、５は時分割通話路を形成する時間スイッチ（ＴＳ
Ｗ）、６はデータ分離部（ＤＭＵＸ）、７は複数チャネ
ルＣＨ0 〜ＣＨn を収容するインタフェース盤（ＩＦ
盤）、７0 〜７n は夫々チャネルインタフェース回路を
実装したインタフェース基板（ＩＦＢ）、１及び１0 〜
１n は図２の監視ビット挿入部（ＰＢＩ）、２及び２0
〜２n は図２の監視ビット抽出検査部（ＰＢＣ）であ
る。
明する図で、図において３は複数チャネルＣＨ0 〜ＣＨ
n を収容するインタフェース盤（ＩＦ盤）、３0 〜３n
は夫々チャネルインタフェース回路を実装したインタフ
ェース基板（ＩＦＢ）、４はデータ多重化部（ＭＵ
Ｘ）、５は時分割通話路を形成する時間スイッチ（ＴＳ
Ｗ）、６はデータ分離部（ＤＭＵＸ）、７は複数チャネ
ルＣＨ0 〜ＣＨn を収容するインタフェース盤（ＩＦ
盤）、７0 〜７n は夫々チャネルインタフェース回路を
実装したインタフェース基板（ＩＦＢ）、１及び１0 〜
１n は図２の監視ビット挿入部（ＰＢＩ）、２及び２0
〜２n は図２の監視ビット抽出検査部（ＰＢＣ）であ
る。
【００２０】このような伝送装置において、監視ビット
挿入部１と監視ビット抽出検査部２とを図示の如く随所
に配置すれば、夫々の線路１００におて簡単な構成によ
りパスの監視を確実に行える。また、このような伝送装
置においては、例えば入力のチャネルＣＨ0 を時間スイ
ッチ５により出力のいずれかのチャネルＣＨ0 〜ＣＨn
に接続して通信データの交換を行っている。従って、入
力のチャネルＣＨ0 の監視ビット挿入部１0 が挿入した
パス監視用ビット情報ＰＢを出力のチャネルＣＨ0 〜Ｃ
Ｈn のいずれの監視ビット抽出検査部２1 でも検査でき
る。このようなパスの監視を行う場合は、データ多重化
部４、時間スイッチ５及びデータ分離部６の監視ビット
挿入部１及び監視ビット抽出検査部２を省略しても良
い。
挿入部１と監視ビット抽出検査部２とを図示の如く随所
に配置すれば、夫々の線路１００におて簡単な構成によ
りパスの監視を確実に行える。また、このような伝送装
置においては、例えば入力のチャネルＣＨ0 を時間スイ
ッチ５により出力のいずれかのチャネルＣＨ0 〜ＣＨn
に接続して通信データの交換を行っている。従って、入
力のチャネルＣＨ0 の監視ビット挿入部１0 が挿入した
パス監視用ビット情報ＰＢを出力のチャネルＣＨ0 〜Ｃ
Ｈn のいずれの監視ビット抽出検査部２1 でも検査でき
る。このようなパスの監視を行う場合は、データ多重化
部４、時間スイッチ５及びデータ分離部６の監視ビット
挿入部１及び監視ビット抽出検査部２を省略しても良
い。
【００２１】なお、上記実施例では同期化部２３はパス
監視用ビット情報ＰＢＣの「１」から「０」への変化点
を検出したが、「０」から「１」への変化点を検出する
ようにしても良い。また、上記実施例ではパス監視用ビ
ット情報ＰＢを１フレーム毎に「０」と「１」とに交番
させたが、これに限らない。例えば「０」，「０」，
「１」のように交番させても良い。
監視用ビット情報ＰＢＣの「１」から「０」への変化点
を検出したが、「０」から「１」への変化点を検出する
ようにしても良い。また、上記実施例ではパス監視用ビ
ット情報ＰＢを１フレーム毎に「０」と「１」とに交番
させたが、これに限らない。例えば「０」，「０」，
「１」のように交番させても良い。
【００２２】また、上記実施例ではフリップフロップ１
５及び２８を用いてパス監視用ビット情報ＰＢ及びパス
検査用ビット情報ＣＢを形成したが、これに限らない。
フリップフロップ以外の方法によりこれらのビット情報
ＰＢ又はＣＢを交番させるように構成しても良い。
５及び２８を用いてパス監視用ビット情報ＰＢ及びパス
検査用ビット情報ＣＢを形成したが、これに限らない。
フリップフロップ以外の方法によりこれらのビット情報
ＰＢ又はＣＢを交番させるように構成しても良い。
【００２３】
【発明の効果】以上述べた如く本発明によれば、送信フ
レームの所定の空１ビット位置にパス監視用ビット情報
ＰＢを挿入する監視ビット挿入部１と、受信フレームの
前記空１ビット位置よりパス監視用ビット情報ＰＢを抽
出して検査を行う監視ビット抽出検査部２とを備え、パ
ス監視用ビット情報ＰＢをフレームを単位として０と１
とに交番させることにより線路のパスを検査するので、
フレーム上には空きが１ビットあれば良く、回路規模も
小さい。従って、通信装置のパスの自己監視機能を容易
に拡大、充実化できる。
レームの所定の空１ビット位置にパス監視用ビット情報
ＰＢを挿入する監視ビット挿入部１と、受信フレームの
前記空１ビット位置よりパス監視用ビット情報ＰＢを抽
出して検査を行う監視ビット抽出検査部２とを備え、パ
ス監視用ビット情報ＰＢをフレームを単位として０と１
とに交番させることにより線路のパスを検査するので、
フレーム上には空きが１ビットあれば良く、回路規模も
小さい。従って、通信装置のパスの自己監視機能を容易
に拡大、充実化できる。
【図１】図１は本発明の原理的構成図である。
【図２】図２は実施例のパス監視方式の構成を示す図で
ある。
ある。
【図３】図３は実施例のパス監視方式の動作タイミング
チャートである。
チャートである。
【図４】図４は実施例のパス監視方式の応用例を説明す
る図である。
る図である。
【図５】図５は従来のパス監視方式を説明する図であ
る。
る。
１ 監視ビット挿入部 ２ 監視ビット抽出検査部 １００ 線路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 29/14 8020−5Ｋ Ｈ０４Ｌ 13/00 ３１３
Claims (2)
- 【請求項１】 線路にパス監視用情報を載せ、かつ該線
路より前記パス監視用情報を抽出して検査することによ
り線路のパスを監視するパス監視方式において、 送信フレームの所定の空１ビット位置にパス監視用ビッ
ト情報（ＰＢ）を挿入する監視ビット挿入部（１）と、 受信フレームの前記空１ビット位置よりパス監視用ビッ
ト情報（ＰＢ）を抽出して検査を行う監視ビット抽出検
査部（２）とを備え、 パス監視用ビット情報（ＰＢ）をフレームを単位として
０と１とに交番させることにより線路のパスを検査する
ことを特徴とするパス監視方式 - 【請求項２】 監視ビット挿入部（１）はフレーム同期
信号（ＦＰ）に基づいてパス監視用ビット情報（ＰＢ）
を０と１とに交番させるパス監視用ビット情報発生部
（１２）を備え、 監視ビット抽出検査部（２）は、フレーム同期信号（Ｆ
Ｐ）に基づいてパス検査用ビット情報（ＣＢ）を０と１
とに交番させるパス検査用ビット情報発生部（２２）
と、抽出したパス監視用ビット情報（ＰＢ）の０から１
又は１から０への変化を検出することによりパス検査用
ビット情報（ＣＢ）の交番位相をパス監視用ビット情報
（ＰＢ）の交番位相に合わせる同期化部（２３）とを備
えることを特徴とする請求項１のパス監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007317A JPH05199240A (ja) | 1992-01-20 | 1992-01-20 | パス監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007317A JPH05199240A (ja) | 1992-01-20 | 1992-01-20 | パス監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199240A true JPH05199240A (ja) | 1993-08-06 |
Family
ID=11662615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007317A Pending JPH05199240A (ja) | 1992-01-20 | 1992-01-20 | パス監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199240A (ja) |
-
1992
- 1992-01-20 JP JP4007317A patent/JPH05199240A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667993B1 (en) | Communication channel | |
| JP3630739B2 (ja) | ローカルエリア・ネットワークシステムおよびスイッチング方法 | |
| CA2017579C (en) | Communication circuit fault detector | |
| KR19990063894A (ko) | 여유도를 가지는 클럭 분산망의 운영과 관리 | |
| KR100370731B1 (ko) | 클럭선택기시스템 | |
| US4567587A (en) | Multiplex equipment monitoring apparatus | |
| EP0162658A1 (en) | Apparatus and method for checking time slot integrity of a switching system | |
| US6657953B1 (en) | Signal loopback device | |
| JPH05199240A (ja) | パス監視方式 | |
| US4858223A (en) | Security arrangement for a telecommunications exchange system | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| US4835773A (en) | Duplicated equipment | |
| JP2000216746A (ja) | ディジタルネットワ―クの通信設備で使用する特定用途向け集積回路（ａｓｉｃ） | |
| JP2602738B2 (ja) | 出力断検出回路 | |
| JPS6239581B2 (ja) | ||
| JPH1065660A (ja) | フレーム同期回路 | |
| JP2727778B2 (ja) | 高速回線終端回路 | |
| KR930010778B1 (ko) | 데이타 전송회로 장해검지기 | |
| JP2841918B2 (ja) | フレーム同期監視方式 | |
| JP2000078120A (ja) | 装置内同期回路 | |
| JPH11239121A (ja) | ディジタル通信装置 | |
| JPH10326198A (ja) | データ伝送装置の故障検出方式 | |
| JPH01253337A (ja) | マルチフレーム同期検定回路 | |
| KR910017898A (ko) | 다중 통신 중계기의 자체 고장 진단방법 | |
| JPH1065638A (ja) | 中間中継装置およびその警報転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000801 |