KR970000265B1 - 데이타전송율 자동검출회로 - Google Patents

데이타전송율 자동검출회로 Download PDF

Info

Publication number
KR970000265B1
KR970000265B1 KR1019940024201A KR19940024201A KR970000265B1 KR 970000265 B1 KR970000265 B1 KR 970000265B1 KR 1019940024201 A KR1019940024201 A KR 1019940024201A KR 19940024201 A KR19940024201 A KR 19940024201A KR 970000265 B1 KR970000265 B1 KR 970000265B1
Authority
KR
South Korea
Prior art keywords
data
comparator
rate
output
error
Prior art date
Application number
KR1019940024201A
Other languages
English (en)
Other versions
KR960011732A (ko
Inventor
이동순
Original Assignee
엘지반도체 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지반도체 주식회사, 문정환 filed Critical 엘지반도체 주식회사
Priority to KR1019940024201A priority Critical patent/KR970000265B1/ko
Priority to US08/529,964 priority patent/US5612966A/en
Priority to JP24327795A priority patent/JP3197469B2/ja
Publication of KR960011732A publication Critical patent/KR960011732A/ko
Application granted granted Critical
Publication of KR970000265B1 publication Critical patent/KR970000265B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0262Arrangements for detecting the data rate of an incoming signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)
  • Debugging And Monitoring (AREA)
  • Dc Digital Transmission (AREA)

Abstract

내용 없음.

Description

데이타전송율 자동검출회로
제1도는 본 발명의 데이타전송율(DATA RATE) 자동검출회로도.
제2도는 제1도에 의한 각 부의 입출력 파형도.
제3도는 제1도에서의 데이타코딩방법에 대한 펄스파형도로서, (a)는 FA방식의 데이타코딩방법의 펄스파형도이고, (b)는 MFM방식의 데이타코딩방법의 펄스파형도이다.
제4도는 제1도에서 특정 전송율/에러검출수단의 상세도로서, (a)는 제1비교기의 상세회로도이고, (b)는 제2비교기의 상세회로도이다.
제5도는 제1도에서 검출완료시 검출되는 동작상태 테이블표.
* 도면의 주요부분에 대한 부호의 설명
1 : 데이타검출부 2 : 제1카운터
3 : 레지스터 4,5 : 전송율검출부
41 : 비교부 42 : 카운팅부
43 : 특정 전송율/에러검출부 44 : 출력부
OR : 오아게이트 AD : 앤드게이트
NT : 낫게이트
본 발명은 데이타의 전송율(RATE)을 자동으로 검출하기 위한 회로에 관한 것으로, 종래에는 보조기억장치인 하드 디스크나 플로피 디스크 또는 테이프 등의 제어회로에 이용시 기능을 개선할 수 있도록 한 데이타 전송을 자동검출회로에 관한 것이다.
지금까지 저장매체에 저장된 데이타의 비율을 검출하기 위해서는 트랙 전체를 기능한 모든 데이타율을 이용하여 검색함으로써 그 검색하는데 소요되는 시간이 많이 소요될 뿐만아니라 입출력 디바이스에 많은 부담을 주는 등의 문제점이 있었다.
따라서, 본 발명은 저장매체에 저장된 데이타의 전송율을 자동으로 검출하도록 함으로써 많은 시간을 절약하고, 입출력시스템의 성능개선에 도움을 줄 수 있도록 한 데이타전송율 자동검출회로를 제공하기 위한 것이다.
상기 목적을 달성하기 위한 본 발명은 원시입력이 들어오면 클럭(CLK)을 이용하여 데이타를 검출해내는 데이타 검출수단과, 입력되는 클럭(CLK)을 카운트하여 증가시켜 가다가 상기 데이타 검출수단을 통해 검출된 데이타가 액티브되기 전까지 카운트하다가 액티브될때 카운트값을 클리어시키는 제1카운팅수단과, 상기 카운팅수단이 클리어되기 전의 로드된 데이타를 저장하는 저장수단과, 상기 저장수단으로 부터 출력되는 데이타 하나의 전송율을 검출해내는 검출수단이 다단으로 연결된 전송율 검출수단과, 상기 전송율 검출수단의 밀도를 검출하는 밀도검출수단과, 상기 밀도검출수단을 통해 검출되는 밀도검출에 에러가 발생했는지 발생하지 않았는지를 검사하는 에러검출수단으로 구성한다.
그리고, 상기에서 전송율 검출수단은 상기 저장수단을 통해 인가되는 데이타 각각의 밀도에 맞는 전송율(rate)의 값과 비교해주는 비교수단과, 상기 비교수단으로 부터 원하는 전송율과 같은 신호가 들어오면 카운트값을 증가시켜 주는 카운팅수단과, 상기 카운팅수단을 통해 발생하는 카운트값을 이용하여 특정 전송율을 검출함과 아울러 그 특정 전송율에서 에러발생을 찾기위한 특정 전송율/에러검출수단과, 상기 특정 전송율/에러검출수단으로 부터 출력되는 신호를 조합하여 출력하여 주는 출력수단으로 구성한다.
이와 같이 구성된 본 발명의 작용 및 효과에 대하여 상세하게 살펴보면 다음과 같다.
제2도의 (b)와 같은 펄스파형을 갖는 원시입력(T0)과 제2도의 (a)와 같은 클럭(CLK)이 들어오면 데이타검출부(1)는 클럭의 상승에지 또는 하강에지중 하나를 이용하여 데이타를 제2도의 (c)에서와 같이 검출하여 제1카운터(2)로 출력하면, 상기 제1카운터(2)는 입력되는 클럭(CLK)의 갯수를 카운트하여 그 값을 증가시키다가 상기 데이타검출부(1)에서 만들어진 신호(T1)가 액티브될때 카운트값을 클리어시킴과 동시에 그 카운트된 값을 레지스터(3)로 로드한다. 이때 로드되는 데이타가 제2도의 (d)에 도시한 바와 같다.
여기서, 하나의 특정데이타를 코딩하는데에는 2가지 방식이 있는데, 그 2가지 방식은 FM과 MFM의 방식으로, FM방식은 제3도의 (가)에서와 같이 하나의 비트를 저장할 때 하나의 클럭을 함께 저장하는 방식이고 MFM방식은 제3도의 (나)에서와 같이 매 데이타마다 데이타를 저장하는 것이 아니라 특정데이타가 연속적으로 같은 값을 갖을때 클럭을 저장함으로써 그 저장밀도를 증가시킨 것으로, 이때 클럭의 비율을 살펴보면 FM방식의 경우엔 클럭의 간격이 n 또는 2*n이고, MFM방식은 n, 1.5n 또는 2n의 형태로 나옴에 따라 데이타율을 검출하는 회로가 n비교기, 1.5n비교기, 2n비교기로 구성하고 있음을 알 수 있다.
여기서 n은 데이타율과 관계된 요소이고, 1, 1.5, 2는 데이타의 형택 즉, FM은 1, 2의 요소가 MFM은 1, 1.5, 2의 요소가 각각 비교되어 나올 것이다.
상기 레지스터(3)에 저장된 제2도의 (마)에서와 같은 값이 비교부(4)에 입력되면 그 입력된 각각의 값은 1배(n)주기 비교기(411)와 1.5배주기(1.5n) 비교기(412) 및 2배주기(2n) 비교기(413)에서 각각 입력받아 해당비교값과 비교한다. 이때 상기 각각의 비교기는 기준점에서 ±10%의 오차를 허용하는 비교기이다.
예를 들어 n이 12이고, 상기 레지스터(3)에 저장된 값이 11, 12, 13이라고 가정하면 1배주기 비교기(411)의 값이 12이고, 1.5배주기 비교기(412)의 값은 18이며, 2배주기 비교기(413)의 값이 24이므로, 상기 1배주기 비교기(411)에서 비교한 값과 같으므로 카운터부(42)의 제1카운터(421)가 1값을 증가시키고 나머지 카운터(422)(423)는 카운터값을 증가시키지 않는다.
상기에서와 같은 방법으로 카운터부(42)의 각 카운터가 카운팅하여 그 값을 특정 전송율/에러검출부(43)로 전송하여 준다. 그러면 상기 특정 전송율/에러검출부(43)의 제1비교기(431)는 특정 데이타전송율을 검출하고, 제2비교기(432)는 그 검출한 특정 데이타전송율에서 에러가 발생하는 부분을 찾아내는데, 이에 대하여 제4도에 의거하여 자세히 살펴보기로 하자. 여기서 에러란 입력의 형태가 너무 변화가 심하여 안정된 데이타전송율을 구할 수 없을때를 말한다.
먼저, 특정데이타율을 검출하기 위한 제1비교기(61)의 구성은 제4도의 (a)에 도시한 바와 같이 카운팅부(42)의 카운터에서 출력하는 각각의 출력값(A,B,C)을 각각 입력받아 특정한 값보다 클때 액티브되는 비교기(611~613)와, 상기 비교기(611~613)의 출력중 서로다른 두 개의 비교값을 입력받아 앤드조합하는 앤드게이트(AD1~AD3)와, 상기 앤드게이트(AD1~AD3)의 출력값을 입력받아 오아링하여 얻은 현재의 데이타 전송율이 검출되었는지를 확인하는 오아게이트(OR1)로 구성하고, 제2비교기(432)의 구성은 제4도의 (b)에 도시한 바와 같이 카운팅부(42)에서 출력하는 각각의 카운트출력값(A,B,C)을 각각 입력받아 특정한 값과 비교하는 비교기(621~623)와, 상기 비교기(621~623)의 출력을 입력받아 오아링하여 얻은 에러발생 유무를 검출해내는 오아게이트(OR12)로 구성한다.
상기에서 카운팅부(42)에서 제1비교기(431)와 제2비교기(432)로 인가되는 카운터값이 두개이상이 카운터의 값이 비교되는 값보다 크기만 하도록 하면된다. 그것은 2개의 결과만으로 유일한 데이타전송율을 구할수 있기 때문이다. 또한 제2비교기(432)에서 출력되는 값(T12)은 현재의 데이타전송율의 값이 무시되어서는 안될 수준의 수가 검출되어 있음을 의미한다.
이상에서와 같이 상기 특정 전송율/에러검출부(43)중 제1비교기(431)에서 검출된 신호(T11)를 밀도검출용 오아게이트(OR1)로 출력한다. 따라서 상기 밀도검출용 오아게이트(OR1)는 다단으로 이루어진 전송율 검출부(4,5…)로 부터 해당신호를 입력받아 오아링하여 데이타전송율의 검출을 알리는 신호(T15)를 출력한다. 또한 상기 제1비교기(431)에서 검출된 신호(T11)를 낫게이트(NT1)에서 반전시켜 제2비교기(432)에서 출력되는 신호와 함께 앤드게이트(AD1)에서 앤드조합하여 얻은 신호를 에러검출용 오아게이트(OR2)로 출력함으로써 그 에러검출용 오아게이트(OR2)에서 오아링하여 얻은 신호(T14)로서 안정된 데이타전송율로 검출되었는지를 알 수 있다.
즉, 제5도에서와 같이 밀도검출용 오아게이트(OR1)에 출력되는 신호(T15)와 에러검출용 오아게이트(OR2)에서 출력되는 신호(T14)가 (0 0)이거나 (0 1)이면 검출중이고, (1 0)인 경우에는 정상적으로 끝난 상태를 의미하며, (1 1)인 경우에는 비정상적으로 끝난 상태로 이 경우에는 데이타 저장매체는 손상이 심하거나 아직 포맷되지 않은 상태를 가리킨다.
이상에서 상세히 설명한 바와 같이 저장매체상에 저장된 데이타전송율의 상태를 자동으로 검출함으로써 종래에 트랙전체를 가능한 모든 데이타전송율 이용하여 검색하던 것에 비해 많은 작업시간을 줄일 뿐만 아니라 입출력 디바이스에 부담을 줄여주어 입출력 시스템의 성능개선에 도움을 주도록 한 효과가 있다.

Claims (12)

  1. 원시입력이 들어오면 클럭(CLK)을 이용하여 데이타를 검출해내는 데이타 검출수단과, 입력되는 클럭(CLK)을 카운트하여 증가시켜 가다가 상기 데이타 검출수단을 통해 검출된 데이타가 액티브되기 전까지 카운트하다가 액티브될때 카운트값을 클리어시키는 카운팅수단과, 상기 카운팅수단이 클리어되기 전의 로드된 데이타를 저장하는 저장수단과, 상기 저장수단으로 부터 출력되는 데이타 하나의 전송율을 검출해내는 검출수단이 다단으로 연결된 전송율 검출수단과, 상기 전송율 검출수단의 밀도를 검출하는 밀도검출수단과, 상기 밀도검출수단을 통해 검출되는 밀도검출에 에러가 발생해는지 발생하지 않았는지를 검사하는 에러검출수단으로 구성된 것을 특징으로 하는 데이타전송율 자동검출회로.
  2. 제1항에 있어서, 전송율 검출수단은 저장수단을 통해 인가되는 데이타 각각의 밀도에 맞는 전송율(rate)의 값과 비교해주는 비교수단과, 상기 비교수단으로 부터 원하는 전송율과 같은 신호가 들어오면 카운트값을 증가시켜 주는 카운팅수단과, 상기 카운팅수단을 통해 발생하는 카운트값을 이용하여 특정 데이타 전송율의 검출유무를 검출함과 아울러 그 특정 전송율에서 에러비트가 있는지 없는지를 찾기위한 특정 전송율/에러검출수단과, 상기 특정 전송율/에러검출수단으로 부터 출력되는 신호를 조합하여 출력하여 주는 출력수단으로 구성된 것을 특징으로 하는 데이타전송율 자동검출회로.
  3. 제2항에 있어서, 비교수단은 입력되는 데이타값과 비교하는 1배주기 비교기와, 1.5배주기 비교기 및 2배주기 비교기로 구성된 것을 특징으로 하는 데이타전송율 자동검출회로.
  4. 제3항에 있어서, 1배주기 비교기와 1.5배주기 비교기 및 2배주기 비교기는 허용하는 오차의 범위가 같은 카운터이도록 한 것을 특징으로 하는 데이타전송율 자동검출회로.
  5. 제4항에 있어서, 비교기의 오차범위는 약±10%이도록 한 것을 특징으로 하는 데이타전송율 자동검출회로.
  6. 제2항에 있어서, 카운팅수단은 그의 카운터출력중 2개이상의 카운터값이 비교되는 값보다 크도록 구성함을 특징으로 하는 데이타전송율 자동검출회로.
  7. 제2항에 있어서, 특정 전송율/에러검출수단은 특정 데이타전송율(data rate)을 거물하기 위한 제1비교기와 그 검출한 특정 데이타전송율에서 에러발생을 찾기위한 제2비교기로 구성된 것을 특징으로 하는 데이타전송율 자동검출회로.
  8. 제7항에 있어서, 제1비교기는 카운팅수단을 통해 출력되는 소정개의 카운트값을 각각 입력받아 특정값과 비교하는 소정개의 비교기와, 상기 소정개의 비교기 출력중 서로다른 두 개의 값을 각각 입력받아 앤드 조합하는 소정개의 앤드게이트와, 상기 앤드게이트의 출력값을 모두 입력받아 오아링하여 특정 데이타전송율 검출유무를 알려주는 오아게이트로 구성된 것을 특징으로 하는 데이타전송율 자동검출회로.
  9. 제7항에 있어서, 제2비교기는 카운팅수단에서 추력하는 소정개의 카운트 출력값을 각각 입력받아 특정한 값과 비교하는 소정개의 비교기와, 상기 소정개의 비교기 출력을 모두 입력받아 오아링하여 얻은 에러발생 유무를 검출해내는 오아게이트로 구성된 것을 특징으로 하는 데이타전송율 자동검출회로.
  10. 제2항에 있어서, 출력수단은 특정 전송율/에러거물수단의 제1비교기출력에 대해 반전시켜 출력하는 낫게이트와, 상기 특정 전송율/에러검출수단의 제2비교기출력 및 상기 낫게이트의 출력을 입력받아 앤드조합하여 얻은 신호를 출력하는 앤드게이트로 구성된 것을 특징으로 하는 데이타전송율 자동검출회로.
  11. 제1항에 있어서, 밀도검출수단은 다단으로 구성된 특정 전송율/에러검출수단의 제1비교기 출력값을 입력받아 논리합을 행하여 밀도를 검출하도록 하는 오아게이트로 이루어짐을 특징으로 하는 데이타전송율 자동검출회로.
  12. 제1항에 있어서, 에러검출수단은 다단으로 구성된 출력수단의 출력값을 입력받아 논리합을 행하여 에러발생여부를 검출하는 오아게이트로 이루어짐을 특징으로 하는 데이타전송율 자동검출회로.
KR1019940024201A 1994-09-26 1994-09-26 데이타전송율 자동검출회로 KR970000265B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940024201A KR970000265B1 (ko) 1994-09-26 1994-09-26 데이타전송율 자동검출회로
US08/529,964 US5612966A (en) 1994-09-26 1995-09-19 Automatic data transmission rate detection circuit
JP24327795A JP3197469B2 (ja) 1994-09-26 1995-09-21 データ伝送率自動検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940024201A KR970000265B1 (ko) 1994-09-26 1994-09-26 데이타전송율 자동검출회로

Publications (2)

Publication Number Publication Date
KR960011732A KR960011732A (ko) 1996-04-20
KR970000265B1 true KR970000265B1 (ko) 1997-01-08

Family

ID=19393483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024201A KR970000265B1 (ko) 1994-09-26 1994-09-26 데이타전송율 자동검출회로

Country Status (3)

Country Link
US (1) US5612966A (ko)
JP (1) JP3197469B2 (ko)
KR (1) KR970000265B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE506739C2 (sv) * 1995-09-29 1998-02-09 Ericsson Telefon Ab L M Drift och underhåll av klockdistributionsnät med redundans
JPH09319672A (ja) * 1996-05-30 1997-12-12 Fuji Xerox Co Ltd データ伝送装置および方法
US6400734B1 (en) * 1998-12-07 2002-06-04 National Semiconductor Corporation Method and architecture for TDMA receiver incorporating a unique word correlation control loop
KR100694034B1 (ko) * 2000-05-13 2007-03-12 삼성전자주식회사 데이터 전송률 자동 검출장치
EP1958940B1 (en) 2005-12-05 2013-06-26 Takasago International Corporation Condensation reaction by metal catalyst

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2847310B2 (ja) * 1990-01-12 1999-01-20 東京エレクトロン株式会社 論理シミュレーション方法

Also Published As

Publication number Publication date
JP3197469B2 (ja) 2001-08-13
US5612966A (en) 1997-03-18
KR960011732A (ko) 1996-04-20
JPH08213971A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
US4353032A (en) Glitch detector
KR970000265B1 (ko) 데이타전송율 자동검출회로
US3366930A (en) Method and apparatus for rejecting noise in a data transmission system
JPH02283120A (ja) 雑音除去装置
US5220295A (en) Method and apparatus for detecting and correcting loss of frequency lock in a phase locked dual clock system
JP2600598B2 (ja) パルス幅判別回路
US4669098A (en) Increased resolution counting circuit
US4812987A (en) Wave shaping circuit
KR20010086221A (ko) 다중 카운트를 실행하기 위한 카운터 및 그에 따른 방법
US6072849A (en) Shift counter device
US6259664B1 (en) Defect detection in an optical disk data reproduction system
SU1506564A2 (ru) Обнаружитель активности канала в системе с дельта-модул цией
EP0063242A2 (en) Data handling systems with serial to parallel conversion interfaces
SU995087A2 (ru) Устройство дл поиска данных
US4162533A (en) Time compression correlator
US5832033A (en) Clock disturbance detection based on ratio of main clock and subclock periods
SU1591189A1 (ru) Устройство для декодирования сигналов
SU1345150A1 (ru) Амплитудный временной квантователь с регулируемым порогом
SU1631509A1 (ru) Многотактный рециркул ционный преобразователь врем - код
JPH03102265A (ja) 最大値検出回路
SU1394408A1 (ru) Устройство фиксации импульсов
SU1624701A1 (ru) Устройство дл контрол Р-кодов Фибоначчи
JPS5948658A (ja) エイリアシングエラ−検出回路
SU1381429A1 (ru) Многоканальное устройство дл программного управлени
JPS58161426A (ja) デイジタルpll回路のル−プフイルタ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051223

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee