JP5267218B2 - クロック供給方法及び情報処理装置 - Google Patents

Description

本発明は、クロック供給方法及び情報処理装置に係り、特に複数のプロセッサを搭載した複数のシステムボードにクロックを供給するクロック供給方法及び情報処理装置に関する。

図１は、従来の情報処理装置の一例の一部を示すブロック図である。図１に示す情報処理装置は、所謂マルチプロセッサシステムである。

マルチプロセッサシステムを形成するサーバシャーシ（ＳＣ：Server Chassis）１は、クロックボード（ＣＢ：Clock Board）２、複数のシステムボード（ＳＢ：System Board）３−１〜３−４、及びクロスバ（ＸＢ：Crossbar）４を有する。ＣＢ２は、クロック（又は、クロック信号）を生成するクロック源２１、及びクロックを分配するクロックドライバ（ＣＬＫ−ＤＶ：Clock Driver）２２を有する。各ＳＢ３−１〜３−４は、クロックドライバ（ＣＬＫ−ＤＶ：Clock Driver）３１、ＣＰＵ３２、チップセットを形成するＡＳＩＣ（Application Specific Integrated Circuit）３５、及びノースブリッジ（ＮＢ：North-Bridge）３３を有する。

ＣＬＫ−ＤＶ２２はクロックを各ＳＢ３−１〜３−４及びＸＢ４に分配し、各ＳＢ３−１〜３−４内では、ＣＬＫ−ＤＶ３１がクロックを自ＳＢ内のＣＰＵ３２、ＡＳＩＣ３５、及びＮＢ３３に分配する。各ＳＢ３−１〜３−４内のＣＰＵ３２は、自ＳＢ内のＮＢ３３及びＸＢ４を介して他のＳＢ内のＣＰＵ３２と接続される。図１は説明の便宜上、分割数が２のパーティション分割を行い、ＳＢ３−１，３−２がパーティション（Partition）Ｐ１を形成し、ＳＢ３−３，３−４がパーティションＰ２を形成した状態を示す。

図１のマルチプロセッサシステムでは、パーティションＰ１，Ｐ２にかかわらずＸＢ４は共通に使用されるため、ＸＢ４と各ＳＢ３−１〜３−４内のＮＢ３３との間ではクロックの同期が取られている必要がある。このため、各ＳＢ３−１〜３−４及びＸＢ４へは単一のＣＢ２、即ち、単一のクロック源２１から単一のクロックを供給している。しかし、単一のクロック源２１を使用するため、クロック源２１が故障した場合にはパーティションＰ１，Ｐ２にかかわらずマルチプロセッサシステム全体がダウンしてしまう。

又、単一のクロック源からのクロックを２系統に分配してクロックを二重化するクロック供給方式も提案されているが、クロック源が故障した場合には、やはりパーティションＰ１，Ｐ２にかかわらずシステム全体がダウンしてしまう。

更に、マルチプロセッサシステムにおいて、パーティション分割を行ったクラスタ運用時には、クラスタを形成する一方のパーティションに障害が発生した時は他方のパーティションで業務を引き継ぐが、クロック源の故障により分割されたパーティションが同時にダウンしてしまうと、結果的にシステム全体がダウンしてしまう。

特開平５−２４４１３２号公報

従来のクロック供給方法では、クロック源が故障するとシステム全体がダウンしてしまうという問題があった。

そこで、本発明は、クロック源の故障によりシステム全体がダウンしてしまう状況を減少可能なクロック供給方法及び情報処理装置を提供することを目的とする。

本発明の一観点によれば、複数の処理部にクロックを供給するクロック供給方法であって、第１のクロック供給部からのクロックを前記複数の処理部のうち第１のグループを形成する処理部に運用系のクロックとして供給すると共に、前記複数の処理部のうち第２のグループを形成する処理部に待機系のクロックとして供給し、前記第１のクロック供給部とは異なるクロック源を有する第２のクロック供給部からのクロックを前記第２のグループを形成する処理部に運用系のクロックとして供給すると共に、前記第１のグループを形成する処理部に待機系のクロックとして供給し、前記第１のグループ又は第２のグループ内の処理部が運用系のクロックの異常を検出すると、前記異常を検出した処理部が属するグループ内の各処理部に供給するクロックを運用系から待機系へ切り替え、前記第１及び第２のグループ内の処理部が形成するパーティション毎に運用系として使用するクロック供給源を分け、前記第１及び第２のクロック供給部は同じ周波数のクロックを供給し、前記第１のグループ内の処理部と前記第２のグループ内の処理部は互いに重複しないクロック供給方法が提供される。

本発明の一観点によれば、同じ周波数のクロックを供給する第１及び第２のクロック供給部と、前記第１のクロック供給部からのクロックを運用系のクロックとして供給されると共に、前記第２のクロック供給部からのクロックを待機系のクロックとして供給される第１のグループの処理部と、前記第２のクロック供給部からのクロックを運用系のクロックとして供給されると共に、前記第１のクロック供給部からのクロックを待機系のクロックとして供給される第２のグループの処理部を備え、各処理部は、運用系のクロックの異常を検出する検出回路と、前記検出回路が異常を検出するとクロックを運用系から待機系へ切り替える切替回路を有し、前記第１及び第２のグループ内の処理部が形成するパーティション毎に運用系として使用するクロック供給源を分け、前記第１のグループ内の処理部と前記第２のグループ内の処理部は互いに重複しない情報処理装置が提供される。

開示のクロック供給方法及び情報処理装置によれば、クロック源の故障によりシステム全体がダウンしてしまう状況を減少可能となる。

従来の情報処理装置の一例の一部を示すブロック図である。 本発明の第１実施例における情報処理装置の一部を示すブロック図である。 パーティション分割の分割数が１の場合を説明するブロック図である。 パーティション分割の分割数が２の場合を説明するブロック図である。 パーティション分割の分割数が４の場合を説明するブロック図である。 図２の情報処理装置の構成をより詳細に示すブロック図である。 クロック検出回路の一例を示す図である。 図７のクロック検出回路の動作を説明する真理値表を示す図である。 図７のクロック検出回路の動作を説明するタイミングチャートである。 本発明の第２実施例における情報処理装置の一部を示すブロック図である。 図１０の情報処理装置の構成をより詳細に示すブロック図である。

開示のクロック供給方法及び情報処理装置では、第１のクロック供給部からのクロックを第１のグループを形成する処理部に運用系のクロックとして供給すると共に第２のグループを形成する処理部に待機系のクロックとして供給する。又、第２のクロック供給部からのクロックを第２のグループを形成する処理部に運用系のクロックとして供給すると共に第１のグループを形成する処理部に待機系のクロックとして供給する。第１又は第２のグループ内の処理部が運用系のクロックの異常を検出すると、異常を検出した処理部が属するグループ内の各処理部に供給するクロックを運用系から待機系へ切り替える。

パーティション分割時にパーティション間のクロックは非同期であるものとすると、パーティション毎に運用系として使用するクロック源を分けることで、一方のクロック源が故障しても故障していないクロック源から運用系のクロックを供給されるパーティションは運用を継続可能として、クロック源の故障によりシステム全体がダウンしてしまう状況をできるだけ避けることが可能となる。

以下に、本発明のクロック供給方法及び情報処理装置の各実施例を、図２以降と共に説明する。

図２は、本発明の第１実施例における情報処理装置の一部を示すブロック図である。図２に示す情報処理装置は、所謂マルチプロセッサシステムである。

マルチプロセッサシステムを形成するサーバシャーシ（ＳＣ：Server Chassis）１１は、複数のクロックボード（ＣＢ：Clock Board）１２−１，１２−２及び複数のシステムボード（ＳＢ：System Board）１３−１〜１３−４を有する。各ＣＢ１２−１，１２−２は、クロック（又は、クロック信号）を生成するクロック源１２１、及びクロックを分配するクロックドライバ（ＣＬＫ−ＤＶ：Clock Driver）１２２を有するクロック供給部（又は、クロック供給手段）を形成する。各ＳＢ１３−１〜１３−４は、クロックドライバ（ＣＬＫ−ＤＶ：Clock Driver）１３１、ＣＰＵ１３２、チップセットを形成するＡＳＩＣ（Application Specific Integrated Circuit）１３５、マルチプレクサ（ＭＵＸ：Multiplexer）１３３、クロック検出回路１３４及びＣＰＵ１３２同士を１：１で接続する配線１４等の接続手段を有する処理部（又は、処理手段）を形成する。

各ＣＢ１２−１，１２−２のＣＬＫ−ＤＶ１２２は、クロックを各ＳＢ１３−１〜１３−４に分配し、各ＳＢ１３−１〜１３−４内では、ＭＵＸ１３３がＣＢ１２−１，１２−２からのクロックのうち運用系のＣＢからのクロックを選択してＣＬＫ−ＤＶ１３１に供給する。ＣＢ１２−１，１２−２が出力するクロックの周波数は同じである。各ＳＢ１３−１〜１３−４内では、ＣＬＫ−ＤＶ１３１がクロックを自ＳＢ内のＣＰＵ１３２及びＡＳＩＣ１３５に分配すると共に、クロック検出回路１３４がＣＬＫ−ＤＶ１３１が供給されたクロックが正しいか否か、或いは、異常があるか否かを検出する。各ＳＢ１３−１〜１３−４内では、クロック検出回路１３４がクロックの異常を検出すると、ＭＵＸ１３３が選択するクロックを待機系のＣＢからのクロックに切り替える。ＭＵＸ１３３は、クロックを運用系から待機系へ切り替える切り替え回路（又は、切り替え手段）を形成する。図２の例では、ＣＢ１２−１がパーティションＰ１の運用系、パーティションＰ２の待機系のＣＢであり、ＣＢ１２−２がパーティションＰ１の待機系、パーティションＰ２の運用系のＣＢである。

各ＳＢ１３−１〜１３−４内のＣＰＵ１３２は、配線１４を介して他のＳＢ内のＣＰＵ１３２と１：１に接続される。図２は説明の便宜上、分割数が２のパーティション分割を行い、ＳＢ１３−１，１３−２がパーティション（Partition）Ｐ１を形成し、ＳＢ１３−３，１３−４がパーティションＰ２を形成した状態を示す。又、パーティション分割時には、パーティション間のクロックは非同期である。

図２の例では、ＣＢ１２−１のクロック源１２１からのクロックは、運用系のクロックとしてパーティションＰ１を形成するＳＢ１３−１，１３−２に供給され、待機系のクロックとしてパーティションＰ２を形成するＳＢ１３−３，１３−４に供給可能である。又、ＣＢ１２−２のクロック源１２１からのクロックは、運用系のクロックとしてパーティションＰ２を形成するＳＢ１３−３，１３−４に供給され、待機系のクロックとしてパーティションＰ１を形成するＳＢ１３−１，１３−２に供給可能である。ＣＢ１２−１のクロック源１２１が故障する等してＣＢ１２−１が故障した場合、ＳＢ１３−１，１３−２にクロックを供給する系を運用系から待機系に切り替えてシステムを再起動することで、故障していないＣＢ１２−２からのクロックをＳＢ１３−１，１３−２に供給することができる。同様にして、ＣＢ１２−２のクロック源１２１が故障する等してＣＢ１２−２が故障した場合、ＳＢ１３−３，１３−４にクロックを供給する系を運用系から待機系に切り替えてシステムを再起動することで、故障していないＣＢ１２−１からのクロックをＳＢ１３−３，１３−４に供給することができる。

このように、本実施例では、ＣＢの二重化、即ち、クロック源の二重化を行い、各ＣＢ（即ち、クロック源）から各ＳＢにクロックを分配して、クロックを供給するＣＢを運用系と待機系に分けておく。又、パーティション毎に運用系として使用するＣＢを分けることで、運用系のＣＢが故障した場合でも、故障していないＣＢから運用系のクロック信号を供給されているパーティションは運用を継続でき、システム全体がダウンすることはない。ダウンしたパーティションは待機系のＣＢに切り替えることで運用可能になる。保守に関しては、ＣＢを複数個設けることで、運用系のＣＢが故障した時に、待機系のＣＢに切り替えている間に故障したＣＢを修理したり交換することができ、保守時間を短縮することが可能となる。

尚、ＣＢの数は２個に限定されず、３個以上設けられていても良い。又、ＳＢの数は４個に限定されず、２個以上であれば良い。各ＳＢ内のＣＰＵの数は１個に限定されず、１個以上であれば良い。更に、パーティション分割の分割数は２に限定されない。各ＳＢ内に複数のＣＰＵが設けられる場合も、ＣＰＵ同士は１：１で接続されるので、各ＳＢ内の各ＣＰＵは、パーティションにかかわらず、自ＳＢ内の他の各ＣＰＵ及び他のＳＢ内の各ＣＰＵと１：１に接続される。

図３は、パーティション分割の分割数が１の場合を説明するブロック図である。図３中、図２と同一部分には同一符号を付し、その説明は省略する。図３及び後述する図４及び図５では、説明の便宜上、配線１４及びクロック検出回路１３４の図示は省略するが、各ＳＢ１３−１〜１３−４内の各ＣＰＵ１３２は、パーティションにかかわらず、配線１４を介して他のＳＢ内のＣＰＵ１３２と１：１に接続される。

パーティション分割数が１の場合、ＣＢ１２−１のクロック源１２１からのクロックは、運用系のクロックとしてパーティションＰ１を形成するＳＢ１３−１〜１３−４に供給され、ＣＢ１２−２のクロック源１２１からのクロックは、待機系のクロックとしてパーティションＰ１を形成するＳＢ１３−１〜１３−４に供給可能である。ＣＢ１２−１のクロック源１２１が故障する等してＣＢ１２−１が故障した場合、ＳＢ１３−１〜１３−４にクロックを供給する系を運用系から待機系に切り替えてシステムを再起動することで、故障していないＣＢ１２−２からのクロックをＳＢ１３−１〜１３−４に供給することができる。

図４は、パーティション分割の分割数が２の場合を説明するブロック図である。図４中、図２と同一部分には同一符号を付し、その説明は省略する。

パーティション分割数が２の場合、ＣＢ１２−１のクロック源１２１からのクロックは、運用系のクロックとしてパーティションＰ１を形成するＳＢ１３−１，１３−２に供給され、待機系のクロックとしてパーティションＰ２を形成するＳＢ１３−３，１３−４に供給可能である。又、ＣＢ１２−２のクロック源１２１からのクロックは、運用系のクロックとしてパーティションＰ２を形成するＳＢ１３−３，１３−４に供給され、待機系のクロックとしてパーティションＰ１を形成するＳＢ１３−１，１３−２に供給可能である。ＣＢ１２−１のクロック源１２１が故障する等してＣＢ１２−１が故障した場合、ＳＢ１３−１，１３−２にクロックを供給する系を運用系から待機系に切り替えてシステムを再起動することで、故障していないＣＢ１２−２からのクロックをＳＢ１３−１，１３−２に供給することができる。同様にして、ＣＢ１２−２のクロック源１２１が故障する等してＣＢ１２−２が故障した場合、ＳＢ１３−３，１３−４にクロックを供給する系を運用系から待機系に切り替えてシステムを再起動することで、故障していないＣＢ１２−１からのクロックをＳＢ１３−３，１３−４に供給することができる。

図５は、パーティション分割の分割数が４の場合を説明するブロック図である。図５中、図２と同一部分には同一符号を付し、その説明は省略する。ここでは、説明の便宜上、パーティションＰ１，Ｐ２及びパーティションＰ３，Ｐ４が夫々クラスタを形成するものとする。

パーティション分割数が４の場合、ＣＢ１２−１のクロック源１２１からのクロックは、運用系のクロックとしてパーティションＰ１，Ｐ３を形成するＳＢ１３−１，１３−３に供給され、待機系のクロックとしてパーティションＰ２，Ｐ４を形成するＳＢ１３−２，１３−４に供給可能である。又、ＣＢ１２−２のクロック源１２１からのクロックは、運用系のクロックとしてパーティションＰ２，Ｐ４を形成するＳＢ１３−２，１３−４に供給され、待機系のクロックとしてパーティションＰ１，Ｐ３を形成するＳＢ１３−１，１３−３に供給可能である。ＣＢ１２−１のクロック源１２１が故障する等してＣＢ１２−１が故障した場合、ＳＢ１３−１，１３−３にクロックを供給する系を運用系から待機系に切り替えてシステムを再起動することで、故障していないＣＢ１２−２からのクロックをＳＢ１３−１，１３−３に供給することができる。同様にして、ＣＢ１２−２のクロック源１２１が故障する等してＣＢ１２−２が故障した場合、ＳＢ１３−２，１３−４にクロックを供給する系を運用系から待機系に切り替えてシステムを再起動することで、故障していないＣＢ１２−１からのクロックをＳＢ１３−２，１３−４に供給することができる。

このように、本実施例では、同じＣＢからのクロックを運用系とするグループ内の各ＳＢは同じパーティションを形成しても、互いに異なるパーティションを形成しても良い。パーティション毎に運用系として使用するクロック源を分けることで、一方のクロック源が故障しても故障していないクロック源から運用系のクロックを供給されるパーティションは運用を継続可能として、クロック源の故障によりシステム全体がダウンしてしまう状況をできるだけ避けることが可能となる。

図６は、図２の情報処理装置の構成をより詳細に示すブロック図である。図６において、各ＣＢ１２−１，１２−２は、水晶発振器（ＸＴＡＬ：Crystal Oscillator）で形成されたクロック源１２１、ＣＬＫ−ＤＶ１２２、及びクロック制御用の汎用入出力（ＧＰＩＯ：General Purposed Input and Output）インタフェース１２３を有する。ＳＢ１３−１は、ＣＬＫ−ＤＶ１３１、ＣＰＵ１３２（一例として１個図示）、ＭＵＸ１３３、クロック検出回路１３４、チップセットを形成するＡＳＩＣ（Application Specific Integrated Circuit）１３５（一例として２個図示）、エラーステータス用のＧＰＩＯインタフェース１３６、及びクロック制御用のＧＰＩＯインタフェース１３７を有する。他のＳＢ１３−２〜１３−４はＳＢ１３−１と同じ構成であるため、図示を省略する。各ＣＢ１２−１，１２−２内のＧＰＩＯインタフェース１２３及び各ＳＢ１３−１〜１３−４内のＧＰＩＯインタフェース１３６，１３７は、ＳＣ１１内に設けられたマネージメントボード（ＭＭＢ：Management Board）１６に接続されている。このＭＭＢ１６は、ＳＣ１１、即ち、システム全体の制御及び管理を司る管理部を形成する。

各ＣＢ１２−１，１２−２内のＧＰＩＯインタフェース１２３は、ＭＭＢ１６からシステムマネージメントバス（ＳＭＢｕｓ：System Management Bus）経由で制御され、ＣＢ１２−１，１２−２内のＣＬＫ−ＤＶ１２２を制御する。

ＳＢ１３−１内のＣＬＫ−ＤＶ１３１は、ＭＵＸ１３３を介して供給されるクロックＣＬＫをＣＰＵ１３２、クロック検出回路１３４、及びＡＳＩＣ１３５に分配する。ＧＰＩＯインタフェース１３７は、ＭＭＢ１６からＳＭＢｕｓ経由で制御され、ＳＢ１３−１内のＭＵＸ１３３及びＣＬＫ−ＤＶ１３１の制御を司る。ＧＰＩＯインタフェース１３６は、ＭＭＢ１６からＳＭＢｕｓ経由で制御され、ＳＢ１３−１内のエラーステータスを保持し、クロックエラービットがセットされるとＭＭＢ１６に割り込み（ＩＮＴ：Interrupt）を発生する。クロック検出回路１３４は、ＣＬＫ−ＤＶ１３１からクロックＣＬＫが正しく出力されているか否か、即ち、クロックＣＬＫに異常がないか否かを検出するマルチバイブレータで形成されている。

ＣＬＫ−ＤＶ１２２には、例えばＩＤＴ（Integrated Device Technology）社製のチップＩＣＳ９３２Ｓ４２１Ｃを使用できる。ＣＬＫ−ＤＶ１３１には、例えばＩＤＴ（Integrated Device Technology）社製のチップＩＣＳ９ＥＸ２１８０１Ａを使用できる。ＭＵＸ１３３には、例えばＩＤＴ社製のチップＩＣＳ５５７−０８を使用できる。又、ＧＰＩＯインタフェース１２３，１３６，１３７には、ＮＸＰ社製のチップＰＣＡ９５５５を使用できる。これらのＣＬＫ−ＤＶ及びＭＵＸを使用する場合には、クロックＣＬＫは差動（Differential）信号であるため、クロック検出回路１３４には差動信号からシングルエンドの信号（Single-Ended Signal）に変換する変換回路が必要となるが、この変換回路には、例えばＩＤＴ社製のチップＩＣＳ８３０２６１を使用できる。

尚、マルチバイブレータの最小トリガ時間が入力されるクロック周波数を満足できない場合は、フリップフロップ等を含む分周回路により分周を行う必要がある。このような分周回路には、例えばＴＩ（Texas Instruments）社製のチップＳＮ７４ＬＶＣ７４Ａを使用できる。

次に、一例としてＳＢ１３−１がＣＢ１２−１からのクロックＣＬＫを運用系、ＣＢ１２−２からのクロックを待機系として使用する場合の動作を、以下のステップＳ１〜Ｓ１０を含む処理手順に沿って説明する。

ステップＳ１： 運用系のクロックＣＬＫを選択するため、ＭＭＢ１６は、ＳＢ１３−１のＧＰＩＯインタフェース１３７からＭＵＸ１３３へ出力するセレクト信号ＳＥＬが、ＭＵＸ１３３にＣＢ１２−１からのクロックＣＬＫを選択させるように設定する。

ステップＳ２： 運用系のクロックＣＬＫを出力するため、ＭＭＢ１６は、ＣＢ１２−１内のＧＰＩＯインタフェース１２３の設定を行い、ＣＢ１２−１内のＣＬＫ−ＤＶ１２２を出力イネーブル（Enable）状態に制御する。ここでは、システムのパワーオン直後は、運用系及び待機系のクロックＣＬＫは共に抑止されるものとする。

ステップＳ３： ＳＢ１３−１内の各ＣＰＵ１３２、クロック検出回路１３４、及び各ＡＳＩＣ１３５へのクロックＣＬＫの出力を開始するため、ＭＭＢ１６は、ＳＢ１３−１内のＧＰＩＯインタフェース１３７の設定を行い、ＣＬＫ−ＤＶ１３１を出力イネーブル状態に制御する。

ステップＳ４： クロックＣＬＫの異常は、クロック検出回路１３４で検出される。ＣＢ１２−１の故障等によりＳＢ１３−１にクロックＣＬＫが供給されなくなると、クロック検出回路１３４に入力される信号（クロックＣＬＫ）の立ち上がりエッジが無くなるため、クロック検出回路１３４は例えばローレベル信号（以下、Ｌレベル信号と言う）を出力し、このＬレベル信号がＧＰＩＯインタフェース１３６にクロックエラービットとしてセットされる。尚、クロックＣＬＫの供給が停止したことにより、ＳＢ１３−１は停止動作を開始して運用停止状態となり、クロックＣＬＫを待機系に切り替えてからシステムの再起動処理が行われる。

図７は、クロック検出回路１３４の一例を示す図である。図７に示すクロック検出回路１３４は、東芝セミコンダクター社製のチップ（マルチバイブレータ）ＨＣ１２３Ａである。

図８は、図７のクロック検出回路１３４の動作を説明する真理値表を示す図であり、図９は、図７のクロック検出回路１３４の動作を説明するタイミングチャートである。図８及び図９では、チップＨＣ１２３Ａの入出力信号のうち、クロック検出回路１３４の動作と直接関係する信号のみを示し、直接関係しない信号の説明は省略する。図８中、Ｌは信号のローレベル、Ｈは信号のハイレベル、Ｘはドントケア（Don't Care）、OUTPUT ENABLEは出力イネーブル、INHIBITは禁止、RESETはリセットを意味する。

チップＨＣ１２３Ａの入力信号のうち、／１Ａは立ち下がりエッジのトリガ信号、１Ｂは立ち上がりエッジのトリガ信号、／１ＣＬＲはリセット信号を示す。又、チップＨＣ１２３Ａの出力信号のうち、１Ｑ及び／１Ｑは夫々トリガ信号によるトリガが発生すると一定時間安定モードになる信号である。ここで、一定時間は、入力１Ｃｘ，１Ｒｘ／Ｃｘに接続される外付け抵抗及びコンデンサにより決まる。

図９にｔ１で示すように、トリガ信号／１Ａが入力されてから外付け抵抗及びコンデンサで設定された一定時間ＴだけＨレベルの出力信号１Ｑが出力される。又、ｔ２で示すように、外付け抵抗及びコンデンサで設定された一定時間Ｔよりも早く次のトリガ信号／１Ａが入力されると、このトリガ信号／１Ａが有効になり、最後のトリガから一定時間ＴだけＨレベルの出力信号１Ｑが出力される。そこで、上記ｔ２の動作を利用し、出力信号１ＱのＨレベル期間をクロックＣＬＫのＨレベル期間よりも長くすることで、トリガ信号／１ＡとしてクロックＣＬＫが入力されている間、出力信号／１ＱはＨベルとなり、クロックＣＬＫが入力されなくなるとＬレベルになるようにすれば、チップＨＣ１２３ＡによりクロックＣＬＫの異常を検出することができる。

ステップＳ５： ＳＢ１３−１内のクロック検出回路１３４によりクロックＣＬＫの異常が検出されて、クロック検出回路１３４が出力する検出信号ＣＬＫ＿ＤＷによりＧＰＩＯインタフェース１３６が保持するエラーステータス中のクロックエラービットがセットされると、ＧＰＩＯインタフェース１３６はＭＭＢ１６へ割り込み信号ＩＮＴを発生することで、エラー通知を行う。

ステップＳ６： ＭＭＢ１６は、割り込み信号ＩＮＴによるエラー通知を受けると、ＳＢ１３−１内のＧＰＩＯインタフェース１３６のリードを行い、エラーステータスの確認を行う。

ステップＳ７： ＭＭＢ１６は、ＳＢ１３−１内のＧＰＩＯインタフェース１３６が保持するエラーステータス中にクロックエラービットがセットされていることを確認すると、このクロックエラービットをクリアし、ＣＢ１２−１内のＧＰＩＯインタフェース１２３とＳＢ１３−１内のＧＰＩＯインタフェース１３７の設定を行い、ＣＢ１２−１とＳＢ１３−１のクロックＣＬＫを抑止する。

ステップＳ８： ＭＭＢ１６は、ＳＢ１３−１内のＧＰＩＯインタフェース１３７からＭＵＸ１３３へ出力するセレクト信号ＳＥＬが、ＭＵＸ１３３にＣＢ１２−２からのクロックＣＬＫを選択させるように設定することで、クロックＣＬＫを運用系から待機系へ切り替える。

ステップＳ９： 待機系のクロックＣＬＫを出力するため、ＭＭＢ１６は、ＣＢ１２−２内のＧＰＩＯインタフェース１２３の設定を行い、ＣＢ１２−２内のＣＬＫ−ＤＶ１２２を出力イネーブル状態に制御する。

ステップＳ１０： ＳＢ１３−１内の各ＣＰＵ１３２、クロック検出回路１３４、及び各ＡＳＩＣ１３５へのクロックＣＬＫの出力を開始するため、ＭＭＢ１６は、ＳＢ１３−２内のＧＰＩＯインタフェース１３７の設定を行い、ＣＬＫ−ＤＶ１３１を出力イネーブル状態に制御する。

上記の如くクロックＣＬＫを運用系から待機系へ切り替えた後に、システムの再起動処理を行うことで、ＳＢ１３−１は待機系のクロックＣＬＫでの運用が再開される。クロック源を待機系のＣＢ１２−２に切り替えている間、故障したＣＢ１２−１は停止しているため、故障したＣＢ１２−１を修理したり交換することができる。

図１０は、本発明の第２実施例における情報処理装置の一部を示すブロック図である。図１０中、図２と同一部分には同一符号を付し、その説明は省略する。

本実施例では、図２に示すＣＢ１２−１，１２−２が設けられておらず、処理部（又は、処理手段）を形成する各ＳＢ１３Ａ−１〜１３Ａ−４内に対応するクロック供給部（又は、クロック供給手段）１２Ａ−１〜１２Ａ−４が設けられている。各クロック供給部１２Ａ−１〜１２Ａ−４は、クロック源１２１及びＣＬＫ−ＤＶ１２２を有する。

各クロック供給部１２Ａ−１〜１２Ａ−４のＣＬＫ−ＤＶ１２２は、クロックを各ＳＢ１３Ａ−１〜１３Ａ−４に分配し、各ＳＢ１３Ａ−１〜１３Ａ−４内では、ＭＵＸ１３３がクロック供給部１２Ａ−１〜１２Ａ−４からのクロックのうち運用系のクロック供給部からのクロックを選択してＣＬＫ−ＤＶ１３１に供給する。図１０の例では、ＳＢ１３Ａ−１について見ると、クロック供給部１２Ａ−１が運用系のクロック供給部であり、クロック供給部１２Ａ−２〜１２Ａ−４が待機系のクロック供給部である。ＳＢ１３Ａ−２について見ると、クロック供給部１２Ａ−２が運用系のクロック供給部であり、クロック供給部１２Ａ−１，１２Ａ−３，１２Ａ−４が待機系のクロック供給部である。ＳＢ１３Ａ−３について見ると、クロック供給部１２Ａ−３が運用系のクロック供給部であり、クロック供給部１２Ａ−１，１２Ａ−２，１２Ａ−４が待機系のクロック供給部である。ＳＢ１３Ａ−４について見ると、クロック供給部１２Ａ−４が運用系のクロック供給部であり、クロック供給部１２Ａ−１，１２Ａ−２，１２Ａ−３が待機系のクロック供給部である。図１０は説明の便宜上、分割数が４のパーティション分割を行い、ＳＢ１３Ａ−１〜１３Ａ−４が夫々パーティションＰ１〜Ｐ４を形成した状態を示す。

図１０の例では、ＳＢ１３Ａ−１のクロック供給部１２Ａ−１のクロック源１２１からのクロックは、運用系のクロックとしてパーティションＰ１を形成するＳＢ１３Ａ−１に供給され、待機系のクロックとしてパーティションＰ２〜Ｐ４を形成するＳＢ１３Ａ−２〜１３Ａ−４に供給可能である。又、ＳＢ１３Ａ−２のクロック供給部１２Ａ−２のクロック源１２１からのクロックは、運用系のクロックとしてパーティションＰ２を形成するＳＢ１３Ａ−２に供給され、待機系のクロックとしてパーティションＰ１，Ｐ３，Ｐ４を形成するＳＢ１３Ａ−１，１３Ａ−３，１３Ａ−４に供給可能である。ＳＢ１３Ａ−３のクロック供給部１２Ａ−３のクロック源１２１からのクロックは、運用系のクロックとしてパーティションＰ３を形成するＳＢ１３Ａ−３に供給され、待機系のクロックとしてパーティションＰ１，Ｐ２，Ｐ４を形成するＳＢ１３Ａ−１，１３Ａ−２，１３Ａ−４に供給可能である。又、ＳＢ１３Ａ−４のクロック供給部１２Ａ−４のクロック源１２１からのクロックは、運用系のクロックとしてパーティションＰ４を形成するＳＢ１３Ａ−４に供給され、待機系のクロックとしてパーティションＰ１〜Ｐ３を形成するＳＢ１３Ａ−１〜１３Ａ−３に供給可能である。

ＳＢ１３Ａ−１のクロック供給部１２Ａ−１のクロック源１２１が故障する等してクロック供給部１２Ａ−１が故障した場合、ＳＢ１３Ａ−１にクロックを供給する系を運用系から待機系に切り替えてシステムを再起動することで、故障していないクロック供給部１２Ａ−２〜１２Ａ−４のいずれかからのクロックをＳＢ１３Ａ−１に供給することができる。ＳＢ１３Ａ−２のクロック供給部１２Ａ−２のクロック源１２１が故障する等してクロック供給部１２Ａ−２が故障した場合、ＳＢ１３Ａ−２にクロックを供給する系を運用系から待機系に切り替えてシステムを再起動することで、故障していないクロック供給部１２Ａ−１，１２Ａ−３，１２Ａ−４のいずれかからのクロックをＳＢ１３Ａ−２に供給することができる。ＳＢ１３Ａ−３のクロック供給部１２Ａ−３のクロック源１２１が故障する等してクロック供給部１２Ａ−３が故障した場合、ＳＢ１３Ａ−３にクロックを供給する系を運用系から待機系に切り替えてシステムを再起動することで、故障していないクロック供給部１２Ａ−１，１２Ａ−２，１２Ａ−４のいずれかからのクロックをＳＢ１３Ａ−３に供給することができる。同様にして、ＳＢ１３Ａ−４のクロック供給部１２Ａ−４のクロック源１２１が故障する等してクロック供給部１２Ａ−４が故障した場合、ＳＢ１３Ａ−４にクロックを供給する系を運用系から待機系に切り替えてシステムを再起動することで、故障していないクロック供給部１２Ａ−１〜１２Ａ−３のいずれかからのクロックをＳＢ１３Ａ−４に供給することができる。

本実施例の場合、クロックを供給する各運用系に対する待機系が３系統あるので、実質的にクロックを四重化した場合のような効果を得ることができる。このため、上記第１実施例の場合と比較すると、システム全体がダウンする確率を更に減少可能となる。

図１１は、図１０の情報処理装置の構成をより詳細に示すブロック図である。図１１中、図６と同一部分には同一符号を付し、その説明は省略する。

図１１に示すように、クロック供給部１２Ａ−１はＳＢ１３Ａ−１内に設けられており、クロック源１２１、ＣＬＫ−ＤＶ１３２、及びＧＰＩＯインタフェース１３８を有する。このＧＰＩＯインタフェース１３８は、図６に示すＣＢ１２−１内のＧＰＩＯインタフェース１２３の機能と、ＳＢ１３−１内のＧＰＩＯインタフェース１３６の機能を有する。又、ＳＢ１３Ａ−１内のＭＵＸ１３３は３個のＭＵＸで形成されているが、１個以上のＭＵＸで形成可能であることは言うまでもない。他のＳＢ１３Ａ−２〜１３Ａ−４はＳＢ１３Ａ−１と同じ構成であるため、図示を省略する。

図１０の第２実施例の変形例として、例えばＳＢ１３Ａ−１，１３Ａ−２がパーティションＰ１に含まれ、ＳＢ１３Ａ−３，１３Ａ−４がパーティションＰ２に含まれる場合であれば、各パーティションＰ１，Ｐ２を形成する一方のＳＢのみにクロック供給部を設けるようにしても良い。つまり、図２に示すＣＢ１２−１の機能を例えばＳＢ１３Ａ−１内のみに設け、ＣＢ１２−２の機能を例えばＳＢ１３Ａ−３内のみに設けた形態としても良い。この場合、図１０の場合と比較すると構成が簡単となり、その分コストも低減可能である。同様にして、同じＣＢを運用系とするグループ内の少なくとも１つのＳＢ内にＣＢの機能を設けるようにしても良い。

以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
複数の処理部にクロックを供給するクロック供給方法であって、
第１のクロック供給部からのクロックを前記複数の処理部のうち第１のグループを形成する処理部に運用系のクロックとして供給すると共に、前記複数の処理部のうち第２のグループを形成する処理部に待機系のクロックとして供給し、
前記第１のクロック供給部とは異なるクロック源を有する第２のクロック供給部からのクロックを前記第２のグループを形成する処理部に運用系のクロックとして供給すると共に、前記複数の処理部のうち第１のグループを形成する処理部に待機系のクロックとして供給し、
前記第１のグループ又は第２のグループ内の処理部が運用系のクロックの異常を検出すると、前記異常を検出した処理部が属するグループ内の各処理部に供給するクロックを運用系から待機系へ切り替え、
前記第１及び第２のクロック供給部は同じ周波数のクロックを供給し、前記第１のグループ内の処理部と前記第２のグループ内の処理部は互いに重複しない、クロック供給方法。
（付記２）
前記切り替えは、前記異常を検出した処理部が属するグループ内の各処理部内で行われる、付記１記載のクロック供給方法。
（付記３）
前記第１のグループ内の各処理部は第１のパーティションを形成し、前記第２のグループ内の各処理部は第２のパーティションを形成する、付記１又は２記載のクロック形成方法。
（付記４）
前記第１のグループ内の処理部は、互いに異なるパーティションを形成する、付記１又は２記載のクロック形成方法。
（付記５）
前記複数の処理部とは別に第１及び第２のクロック供給部を配置する、付記１乃至４のいずれか１項記載のクロック供給方法。
（付記６）
前記第１のグループ内の少なくとも１つの処理部内に前記第１のクロック供給部を配置し、前記第２のグループ内の少なくとも１つの処理部内に前記第２のクロック供給部を配置する、付記１乃至４のいずれか１項記載のクロック供給方法。
（付記７）
同じ周波数のクロックを供給する第１及び第２のクロック供給部と、
前記第１のクロック供給部からのクロックを運用系のクロックとして供給されると共に、前記第２のクロック供給部からのクロックを待機系のクロックとして供給される第１のグループの処理部と、
前記第２のクロック供給部からのクロックを運用系のクロックとして供給されると共に、前記第１のクロック供給部からのクロックを待機系のクロックとして供給される第２のグループの処理部を備え、
各処理部は、運用系のクロックの異常を検出する検出回路と、前記検出回路が異常を検出するとクロックを運用系から待機系へ切り替える切替回路を有し、
前記第１のグループ内の処理部と前記第２のグループ内の処理部は互いに重複しない、情報処理装置。
（付記８）
前記第１のグループ内の各処理部は第１のパーティションを形成し、前記第２のグループ内の各処理部は第２のパーティションを形成する、付記７記載の情報処理装置。
（付記９）
前記第１のグループ内の処理部は、互いに異なるパーティションを形成する、付記７記載の情報処理装置。
（付記１０）
前記第１及び第２のクロック供給部は、前記第１及び第２のグループ内の各処理部に対して外部接続されている、付記７乃至９のいずれか１項記載の情報処理装置。
（付記１１）
前記第１のクロック供給部は、前記第１のグループ内の少なくとも１つの処理部内に設けられており、前記第２のクロック供給部は、前記第２のグループ内の少なくとも１つの処理部内に設けられている、付記７乃至９のいずれか１項記載の情報処理装置。
（付記１２）
各処理部は、
前記切り替え回路を介してクロックを供給されるクロックドライバと、
前記クロックドライバから前記クロックが分配される複数のプロセッサを有する、付記７乃至１１のいずれか１項記載の情報処理装置。
（付記１３）
前記情報処理装置全体の制御及び管理を司る管理部を更に備え、
前記検出回路は、前記異常を検出すると前記管理部へエラー通知を行い、
前記管理部は、前記エラー通知を受けると、前記異常が検出されたグループ内の各処理部に運用系のクロックを供給しているクロック供給部と、前記異常が検出されたグループ内の各処理部における運用系のクロックを抑止する、付記１２記載の情報処理装置。

以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。

１１，１１Ａ ＳＣ
１２−１，１２−２ ＣＢ
１２Ａ−１〜１２Ａ−４ クロック供給部
１３−１〜１３−４，１３Ａ−１〜１３Ａ−４ ＳＢ
１４ 配線
１６ ＭＭＢ
１２１ クロック源
１２２，１３１ ＣＬＫ−ＤＶ
１３２ ＣＰＵ
１３３ ＭＵＸ
１３４ クロック検出回路
Ｐ１〜Ｐ４ パーティション

Claims (9)

1. 複数の処理部にクロックを供給するクロック供給方法であって、
   第１のクロック供給部からのクロックを前記複数の処理部のうち第１のグループを形成する処理部に運用系のクロックとして供給すると共に、前記複数の処理部のうち第２のグループを形成する処理部に待機系のクロックとして供給し、
   前記第１のクロック供給部とは異なるクロック源を有する第２のクロック供給部からのクロックを前記第２のグループを形成する処理部に運用系のクロックとして供給すると共に、前記第１のグループを形成する処理部に待機系のクロックとして供給し、
   前記第１のグループ又は第２のグループ内の処理部が運用系のクロックの異常を検出すると、前記異常を検出した処理部が属するグループ内の各処理部に供給するクロックを運用系から待機系へ切り替え、
   前記第１及び第２のグループ内の処理部が形成するパーティション毎に運用系として使用するクロック源を分け、
   前記第１及び第２のクロック供給部は同じ周波数のクロックを供給し、前記第１のグループ内の処理部と前記第２のグループ内の処理部は互いに重複しない、クロック供給方法。
2. 前記切り替えは、前記異常を検出した処理部が属するグループ内の各処理部内で行われる、請求項１記載のクロック供給方法。
3. 前記第１のグループ内の各処理部は第１のパーティションを形成し、前記第２のグループ内の各処理部は第２のパーティションを形成する、請求項１又は２記載のクロック形成方法。
4. 前記第１のグループ内の処理部は、互いに異なるパーティションを形成する、請求項１又は２記載のクロック形成方法。
5. 同じ周波数のクロックを供給する第１及び第２のクロック供給部と、
   前記第１のクロック供給部からのクロックを運用系のクロックとして供給されると共に、前記第２のクロック供給部からのクロックを待機系のクロックとして供給される第１のグループの処理部と、
   前記第２のクロック供給部からのクロックを運用系のクロックとして供給されると共に、前記第１のクロック供給部からのクロックを待機系のクロックとして供給される第２のグループの処理部を備え、
   各処理部は、運用系のクロックの異常を検出する検出回路と、前記検出回路が異常を検出するとクロックを運用系から待機系へ切り替える切替回路を有し、
   前記第１及び第２のグループ内の処理部が形成するパーティション毎に運用系として使用するクロック供給源を分け、
   前記第１のグループ内の処理部と前記第２のグループ内の処理部は互いに重複しない、情報処理装置。
6. 前記第１のグループ内の各処理部は第１のパーティションを形成し、前記第２のグループ内の各処理部は第２のパーティションを形成する、請求項５記載の情報処理装置。
7. 前記第１のグループ内の処理部は、互いに異なるパーティションを形成する、請求項５記載の情報処理装置。
8. 前記第１及び第２のクロック供給部は、前記第１及び第２のグループ内の各処理部に対して外部接続されている、請求項５乃至７のいずれか１項記載の情報処理装置。
9. 前記第１のクロック供給部は、前記第１のグループ内の少なくとも１つの処理部内に設けられており、前記第２のクロック供給部は、前記第２のグループ内の少なくとも１つの処理部内に設けられている、請求項５乃至７のいずれか１項記載の情報処理装置。

Images